+

KR20160114252A - Method for processing side channel analysis - Google Patents

Method for processing side channel analysis Download PDF

Info

Publication number
KR20160114252A
KR20160114252A KR1020150040316A KR20150040316A KR20160114252A KR 20160114252 A KR20160114252 A KR 20160114252A KR 1020150040316 A KR1020150040316 A KR 1020150040316A KR 20150040316 A KR20150040316 A KR 20150040316A KR 20160114252 A KR20160114252 A KR 20160114252A
Authority
KR
South Korea
Prior art keywords
analysis
memory capacity
waveform data
subchannel
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020150040316A
Other languages
Korean (ko)
Inventor
오경희
김태성
최두호
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020150040316A priority Critical patent/KR20160114252A/en
Publication of KR20160114252A publication Critical patent/KR20160114252A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 발명의 실시 예들은, 암호 알고리즘의 안정성 분석을 위한 부채널 분석 연산 방법에 관한 것으로, 본 발명의 일 실시 예에 따른 부채널 분석 연산 방법은, 부채널 분석 대상 장치의 암호 연산 과정에서 발생하는 파형 데이터를 수집하는 단계; 하나의 파형 데이터에 포함된 포인트 수, 분석 대상 암호키 바이트 수 및 추측키 수를 기반으로, 중간 데이터 변수값 저장에 필요한 메모리 용량을 계산하는 단계; 상기 계산된 메모리 용량과 가용 메모리 용량을 비교하는 단계; 및 상기 가용 메모리 용량이 상기 계산된 메모리 용량보다 큰 경우, 상기 수집된 파형 데이터에 대한 분석 작업을 시작하는 단계를 포함한다. 본 발명의 실시 예들에 따르면, 부채널 분석 연산을 수행하기 이전에 미리 필요한 메모리 용량이 확보되었는지 여부를 확인함으로써, 오류 발생을 사전에 방지할 수 있다. Embodiments of the present invention relate to a subchannel analysis computation method for stability analysis of an encryption algorithm, and a subchannel analysis computation method according to an embodiment of the present invention includes: Collecting waveform data; Calculating a memory capacity necessary for storing an intermediate data variable value based on the number of points included in one waveform data, the number of cipher key bytes to be analyzed, and the number of guess keys; Comparing the calculated memory capacity with an available memory capacity; And starting analysis of the collected waveform data if the available memory capacity is greater than the calculated memory capacity. According to the embodiments of the present invention, it is possible to prevent occurrence of an error in advance by checking whether or not a memory capacity required in advance is secured before performing a subchannel analysis operation.

Description

부채널 분석 연산 방법{Method for processing side channel analysis}[0001] The present invention relates to a method for processing side channel analysis,

본 발명의 실시 예들은, 암호 알고리즘의 안정성 분석을 위한 부채널 분석 연산 방법에 관한 것이다.
Embodiments of the present invention relate to a subchannel analysis computation method for stability analysis of an encryption algorithm.

암호 알고리즘의 연산 과정에서 생성되는 소비 전력을 측정하거나 연산 수행 시간을 측정함으로써 비밀 키와 같은 비밀 정보를 알아내는 암호 분석 방법이 개발되어 왔다. 암호 알고리즘에 대한 비밀 정보의 누출을 부채널(side channel)이라 한다. A cryptanalysis method has been developed that measures secret information such as a secret key by measuring the power consumption generated in the operation of the cryptographic algorithm or measuring the execution time of the operation. Leakage of secret information about the encryption algorithm is called a side channel.

암호 알고리즘의 연산 과정에서 누설되는 타이밍 정보, 전력 소모 및 전자파 신호 등을 이용하여 암호 키와 같은 중요 데이터를 찾아내는 부채널 분석 기술은 암호 알고리즘 안정성 분석 기술 중 가장 강력한 분석 기법으로 인정받고 있다. A subchannel analysis technique that finds important data such as cryptographic keys using timing information, power consumption, and electromagnetic signals leaked during the algorithm process is recognized as the most powerful analysis technique of cryptographic algorithm stability analysis.

일반적으로 부채널 분석은, 반복되는 암호 연산 과정에서 다수의 파형 데이터를 수집하고, 수집된 파형 데이터를 부채널 분석 연산이 가능하도록 가공하며, 가공된 데이터를 이용한 부채널 분석 연산을 통하여 비밀 정보를 획득하는 과정을 포함한다. In general, the subchannel analysis collects a plurality of waveform data in a repeated cryptographic calculation process, processes the collected waveform data to enable subchannel analysis, and performs subchannel analysis using the processed data to generate secret information .

전자 장비에서 암호화 연산 중에 소모되는 전력이 암호화 키와 상관 관계가 있음을 이용하는 부채널 분석 방법으로 차분 전력 분석(Differential Power Analysis)이 있다. 차분 전력 분석은 동일한 암호화 키로 임의의 평문을 암호화하는 과정에서 소모되는 전력량을 통계적으로 분석하여 암호화 키를 추정해낸다. 구체적으로는, 다수의 암호 연산 과정에서 전력 소모 파형을 수집한 후, 각각의 시각 별로 소모된 전력량과 가능한 모든 암호 부분키에 의한 추정 전력 소모량과의 상관 관계를 계산함으로써 분석한다. 이러한 계산은 방대한 데이터에 대하여 수행되며, 계산 과정에서 생성되는 변수 데이터들을 저장할 컴퓨터 내의 메모리 용량도 충분히 요구된다. 만약 컴퓨터와 같은 연산 장치 내에 충분한 메모리 저장 공간이 없다면, 장시간에 걸쳐 이루어지는 분석 과정에서 오류가 발생할 수 있다.
Differential power analysis is a sub-channel analysis method that utilizes the fact that the power consumed during encryption operation in electronic equipment is correlated with the encryption key. The differential power analysis statistically analyzes the amount of power consumed in the process of encrypting arbitrary plaintext with the same encryption key to estimate the encryption key. Specifically, the power consumption waveform is collected in a plurality of cryptographic operation processes, and then the correlation between the amount of power consumed by each time and the estimated power consumption by all possible cryptographic partial keys is calculated. These calculations are performed on a large amount of data, and a memory capacity in the computer for storing the variable data generated in the calculation process is sufficiently required. If there is not enough memory storage space in a computing device such as a computer, errors may occur in the analysis over a long period of time.

본 발명의 실시 예들은, 부채널 분석 연산 과정에서 메모리 용량의 부족으로 인한 오류 발생이 일어나지 않도록 하는 방안을 제공한다.
Embodiments of the present invention provide a method for preventing an error from occurring due to insufficient memory capacity in a sub-channel analysis calculation process.

본 발명의 일 실시 예에 따른 부채널 분석 연산 방법은, 부채널 분석 대상 장치의 암호 연산 과정에서 발생하는 파형 데이터를 수집하는 단계; 하나의 파형 데이터에 포함된 포인트 수, 분석 대상 암호키 바이트 수 및 추측키 수를 기반으로, 중간 데이터 변수값 저장에 필요한 메모리 용량을 계산하는 단계; 상기 계산된 메모리 용량과 가용 메모리 용량을 비교하는 단계; 및 상기 가용 메모리 용량이 상기 계산된 메모리 용량보다 큰 경우, 상기 수집된 파형 데이터에 대한 분석 작업을 시작하는 단계를 포함한다.
A subchannel analysis operation method according to an embodiment of the present invention includes collecting waveform data generated in a cryptographic operation process of a subchannel analysis target device; Calculating a memory capacity necessary for storing an intermediate data variable value based on the number of points included in one waveform data, the number of cipher key bytes to be analyzed, and the number of guess keys; Comparing the calculated memory capacity with an available memory capacity; And starting analysis of the collected waveform data if the available memory capacity is greater than the calculated memory capacity.

본 발명의 실시 예들에 따르면, 부채널 분석 연산을 수행하기 이전에 미리 필요한 메모리 용량이 확보되었는지 여부를 확인함으로써, 오류 발생을 사전에 방지할 수 있다. According to the embodiments of the present invention, it is possible to prevent occurrence of an error in advance by checking whether or not a memory capacity required in advance is secured before performing a subchannel analysis operation.

본 발명의 실시 예들에 따르면, 시스템 사용자가 오류 발생 여부를 계속하여 확인할 필요가 없고, 부채널 분석을 위한 전체 과정에서 지연이 발생하는 것을 방지할 수 있다.
According to the embodiments of the present invention, it is not necessary for the system user to continuously check whether an error has occurred, and it is possible to prevent a delay from occurring in the entire process for the subchannel analysis.

도 1은 본 발명의 일 실시 예에 따른 부채널 분석 연산 장치를 설명하기 위한 블록도,
도 2는 본 발명의 일 실시 예에 따른 부채널 분석 연산 방법을 설명하기 위한 흐름도. FIG. 1 is a block diagram for explaining a subchannel analyzer according to an embodiment of the present invention. FIG.
FIG. 2 is a flowchart illustrating a sub-channel analysis computation method according to an embodiment of the present invention; FIG.

이하에서, 본 발명의 실시 예들을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
In the following description of the embodiments of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

차분 전력 분석을 위하여 사용되는 데이터는 분석 대상 장치의 암호 연산 과정에서 발생되는 부채널 정보인 파형 데이터로서, 1회의 암호 연산 과정에서 L개의 포인트로 이루어진 하나의 파형 데이터가 생성된다. 또한 차분 전력 분석 과정은 L개의 포인트와 K개의 분석 대상 암호키 바이트 수 및 GK개의 추측키 수 각각에 대하여, 다수의 파형 데이터에 대한 상관 관계 값을 구하는 과정을 포함한다.The data used for the differential power analysis is waveform data, which is subchannel information generated in the cryptographic computation process of the analysis object apparatus, in which one waveform data composed of L points is generated in one cryptographic computation process. Also, the differential power analysis process includes a process of obtaining correlation values for a plurality of waveform data for L points, K analyzed cipher key byte counts, and GK guessed key counts, respectively.

차분 전력 분석 과정에서 분석 연산 장치가 메모리에 저장하고 사용하는 중간 데이터 변수값들은 다음과 같이 정의될 수 있다. The intermediate data variable values stored and used in the memory during the differential power analysis process can be defined as follows.

s[L] : L개의 포인트로 이루어진 파형 데이터들의 각 포인트 지점에서의 합. s [L]: Sum at each point of waveform data consisting of L points.

s2[L] : L개의 포인트로 이루어진 파형 데이터들의 각 포인트 지점에서의 제곱의 합. s 2 [L]: Sum of squares at each point in waveform data consisting of L points.

d[K, GK] : 각 K, GK 값에 대한 전력 소모 이론값의 합. d [K, GK]: Sum of power dissipation theoretical values for each K, GK value.

d2[K, GK] : 각 K, GK 값에 대한 전력 소모 이론값의 제곱의 합. d 2 [K, GK]: Sum of squares of the power consumption theoretical values for each K, GK value.

sd[L, K, GK] : 각 포인트 지점과 K, GK 값에서 파형 데이터의 값과 전력 소모 이론값의 곱. sd [L, K, GK]: The product of the waveform data value and the power consumption theoretical value at each point and K, GK values.

따라서, 상기 중간 데이터 변수값을 저장하기 위하여 메모리는 (2·L + 2·K·GK + L·K·GK) 개의 변수를 저장할 수 있어야 한다. 한편, 일반적으로 L은 2·K·GK보다 충분히 크며, K·GK는 2보다 충분히 크다. 따라서 일반적으로 필요한 중간 데이터 변수의 수는 L·K·GK 값에 근사하게 된다.
Therefore, in order to store the intermediate data variable value, the memory must be able to store (2 · L + 2 · K · GK + L · K · GK) variables. On the other hand, in general, L is sufficiently larger than 2 · K · GK, and K · GK is sufficiently larger than 2. Therefore, the number of intermediate data variables required in general is close to the value of L · K · GK.

도 1은 본 발명의 일 실시 예에 따른 부채널 분석 연산 장치를 설명하기 위한 블록도이다. 1 is a block diagram illustrating a subchannel analyzer according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 부채널 분석 연산 장치는, 분석 제어부(110), 분석 연산부(120), 파형 데이터 저장부(130) 및 메모리(140)를 포함한다. 실시 예에 따라, 전술한 구성 요소 중 적어도 일부는 생략될 수 있다. 1, the sub-channel analysis and operation apparatus according to an embodiment of the present invention includes an analysis control unit 110, an analysis operation unit 120, a waveform data storage unit 130, and a memory 140. Depending on the embodiment, at least some of the aforementioned components may be omitted.

분석 제어부(110)는, 오실로스코프 등의 파형 측정 장치를 통하여 분석 대상 장치의 암호 연산 과정 중에 생성된 파형 데이터를 수집할 수 있다. 분석 제어부(110)는, 하나의 파형 데이터에 포함된 포인트의 수(L)와, 분석 대상 암호화 바이트의 수(K) 및 추측키의 수(GK)의 값을 파형 데이터 저장부(130)로부터 획득할 수 있다. 분석 제어부(110)는, 획득된 L, K 및 GK 값을 이용하여, 부채널 분석 연산 중에 생성되는 중간 데이터 변수값을 저장하기에 충분한 메모리 공간이 확보되어 있는지 확인할 수 있다. 예를 들어, 분석 제어부(110)는, 획득된 L, K 및 GK 값을 이용하여 중간 데이터 변수값을 저장하는 데 이용되는 메모리 필요 용량을 계산할 수 있다. 그리고, 분석 제어부(110)는, 계산된 메모리 필요 용량과 메모리(140)의 가용 용량을 비교하여 분석 연산 작업을 시작할지 여부를 판단할 수 있다. The analysis control unit 110 can collect waveform data generated during the cryptographic computation process of the analysis object apparatus through a waveform measurement device such as an oscilloscope. The analysis control unit 110 outputs the number of points L included in one waveform data, the number K of encrypted bytes to be analyzed and the number GK of guessing keys from the waveform data storage unit 130 Can be obtained. The analysis control unit 110 can check whether there is sufficient memory space to store the intermediate data variable value generated during the subchannel analysis operation by using the obtained L, K, and GK values. For example, the analysis control unit 110 may calculate the memory required capacity used to store intermediate data variable values using the obtained L, K, and GK values. Then, the analysis control unit 110 may compare the calculated required memory capacity with the available capacity of the memory 140 to determine whether to start the analysis operation.

분석 연산부(120)는, 분석 제어부(110)의 제어에 따라, 파형 데이터 저장부(130)로부터 파형 데이터를 획득하여 분석 연산을 수행하고, 분석 연산 과정에서 사용되는 중간 데이터 변수값을 메모리(140)에 저장할 수 있다. The analysis operation unit 120 acquires waveform data from the waveform data storage unit 130 under the control of the analysis control unit 110 to perform analysis operation and stores the intermediate data variable value used in the analysis operation process in the memory 140 ). ≪ / RTI >

파형 데이터 저장부(130)는, 파형 데이터의 값을 저장하고 해당 파형 데이터의 값을 분석 연산부(120)에 전달할 수 있다. 파형 데이터 저장부(130)는, 하나의 파형 데이터에 포함된 포인트의 수(L)와, 분석 대상 암호화 바이트의 수(K) 및 추측키의 수(GK)의 값을 분석 제어부(110)에 제공할 수 있다. The waveform data storage unit 130 may store the value of the waveform data and may transmit the value of the waveform data to the analysis and operation unit 120. The waveform data storage unit 130 stores the number of points L included in one waveform data, the number K of encrypted bytes to be analyzed and the number GK of guessing keys in the analysis control unit 110 .

메모리(140)는, 가용 용량의 크기를 계산하고, 계산된 가용 용량의 크기를 분석 제어부(110)에게 제공할 수 있다. 메모리(140)는, 분석 연산부(120)로부터 수신되는 중간 데이터 변수값을 저장할 수 있다.
The memory 140 may calculate the size of the available capacity and provide the calculated size of the available capacity to the analysis control unit 110. The memory 140 may store intermediate data variable values received from the analysis operation unit 120. [

도 2는 본 발명의 일 실시 예에 따른 부채널 분석 연산 방법을 설명하기 위한 흐름도이다. 실시 예에 따라, 도 2에 도시된 단계들 중 적어도 하나는 생략될 수 있다. 2 is a flowchart illustrating a sub-channel analysis computation method according to an embodiment of the present invention. Depending on the embodiment, at least one of the steps shown in Fig. 2 may be omitted.

단계(201)에서, 부채널 분석 연상 장치는, 부채널 분석 대상 장치의 파형 데이터를 수집한다. 파형 데이터는, 오실로스코프 등의 파형 측정 장치를 통하여 수집될 수 있다. In step 201, the subchannel analysis associating apparatus collects waveform data of the subchannel analysis target apparatus. The waveform data can be collected through a waveform measuring device such as an oscilloscope.

단계(203)에서, 부채널 분석 연산 장치는, 하나의 파형 데이터에 포함된 포인트의 수(L)와, 분석 대상 암호키 바이트 수(K)와 추측키 수(GK)의 값을 획득한다. In step 203, the subchannel analyzer obtains the number of points (L) included in one waveform data, the number of analyzed cipher key bytes K and the number of guessed keys GK.

단계(205)에서, 부채널 분석 연산 장치는, L, K 및 GK 값으로부터 중간 데이터 변수값 저장을 위해 필요한 메모리 용량을 계산한다. 필요한 메모리 용량(A)은 <수학식 1>에 의하여 구해질 수 있다. In step 205, the subchannel analyzer calculates the memory capacity required for storing intermediate data variable values from the L, K, and GK values. The necessary memory capacity A can be obtained by Equation (1).

Figure pat00001
Figure pat00001

단계(207)에서, 부채널 분석 연산 장치는, 필요한 메모리 용량과 메모리 가용 용량을 비교하여, 메모리 여유 공간이 충분한지 여부를 판단한다. 만약, 메모리 여유 공간이 충분한 경우 단계(209)로 진행하고, 그렇지 않으면 단계(211)로 진행한다. In step 207, the subchannel analyzer compares the required memory capacity with the available capacity of the memory, and determines whether the memory space is sufficient. If the memory free space is sufficient, the process proceeds to step 209; otherwise, the process proceeds to step 211.

단계(209)에서, 부채널 분석 연산 장치는, 부채널 분석 연산 작업을 시작한다. In step 209, the subchannel analysis computation device starts the subchannel analysis computation operation.

단계(211)에서, 부채널 분석 연산 장치는, 사용자에게 메모리 여유 공간이 불충분함을 알릴 수 있다.
In step 211, the subchannel analyzer can inform the user that the memory free space is insufficient.

이상에서 설명된 본 발명의 실시 예들은 임의의 다양한 방법으로 구현될 수 있다. 예를 들어, 본 발명의 실시 예들은 하드웨어, 소프트웨어 또는 그 조합을 이용하여 구현될 수 있다. 소프트웨어로 구현되는 경우에, 다양한 운영 체제 또는 플랫폼을 이용하는 하나 이상의 프로세서 상에서 실행되는 소프트웨어로서 구현될 수 있다. 추가적으로, 그러한 소프트웨어는 다수의 적합한 프로그래밍 언어들 중에서 임의의 것을 사용하여 작성될 수 있고, 또한 프레임워크 또는 가상 머신에서 실행 가능한 기계어 코드 또는 중간 코드로 컴파일 될 수 있다. The embodiments of the invention described above may be implemented in any of a variety of ways. For example, embodiments of the present invention may be implemented using hardware, software, or a combination thereof. When implemented in software, it may be implemented as software running on one or more processors using various operating systems or platforms. Additionally, such software may be written using any of a number of suitable programming languages, and may also be compiled into machine code or intermediate code executable in a framework or virtual machine.

또한, 본 발명의 실시 예들이 하나 이상의 프로세서 상에서 실행되는 경우 이상에서 논의된 본 발명의 다양한 실시 예들을 구현하는 방법을 수행하기 위한 하나 이상의 프로그램이 기록된 프로세서 판독 가능 매체(예를 들어, 메모리, 플로피 디스크, 하드 디스크, 콤팩트 디스크, 광학 디스크 또는 자기 테이프 등)로 구현될 수 있다. Also, when embodiments of the present invention are implemented on one or more processors, one or more programs for carrying out the methods of implementing the various embodiments of the invention discussed above may be stored on a processor readable medium (e.g., memory, A floppy disk, a hard disk, a compact disk, an optical disk, a magnetic tape, or the like).

Claims (1)

부채널 분석 대상 장치의 암호 연산 과정에서 발생하는 파형 데이터를 수집하는 단계;
하나의 파형 데이터에 포함된 포인트 수, 분석 대상 암호키 바이트 수 및 추측키 수를 기반으로, 중간 데이터 변수값 저장에 필요한 메모리 용량을 계산하는 단계;
상기 계산된 메모리 용량과 가용 메모리 용량을 비교하는 단계; 및
상기 가용 메모리 용량이 상기 계산된 메모리 용량보다 큰 경우, 상기 수집된 파형 데이터에 대한 분석 작업을 시작하는 단계
를 포함하는 부채널 분석 연산 방법. Collecting waveform data generated in a cryptographic computation process of a subchannel analysis target device;
Calculating a memory capacity necessary for storing an intermediate data variable value based on the number of points included in one waveform data, the number of cipher key bytes to be analyzed, and the number of guess keys;
Comparing the calculated memory capacity with an available memory capacity; And
If the available memory capacity is greater than the calculated memory capacity, starting analysis of the collected waveform data
/ RTI &gt;
KR1020150040316A 2015-03-23 2015-03-23 Method for processing side channel analysis Withdrawn KR20160114252A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150040316A KR20160114252A (en) 2015-03-23 2015-03-23 Method for processing side channel analysis

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150040316A KR20160114252A (en) 2015-03-23 2015-03-23 Method for processing side channel analysis

Publications (1)

Publication Number Publication Date
KR20160114252A true KR20160114252A (en) 2016-10-05

Family

ID=57153831

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150040316A Withdrawn KR20160114252A (en) 2015-03-23 2015-03-23 Method for processing side channel analysis

Country Status (1)

Country Link
KR (1) KR20160114252A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101876498B1 (en) * 2018-01-24 2018-08-09 국민대학교산학협력단 Codebreaking apparatus of disabling masking coutermeasure and method of the same, storage media storing the same
KR101879809B1 (en) 2017-09-19 2018-08-16 국민대학교산학협력단 Apparatus and Method of Secure Operation for Side-Channel Attacks
KR101941886B1 (en) * 2018-05-04 2019-01-24 국민대학교산학협력단 Apparatus and method of verifying the security of block cipher algorithm
CN109993195A (en) * 2017-12-31 2019-07-09 国民技术股份有限公司 A kind of side information processing method and device, terminal and computer readable storage medium

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101879809B1 (en) 2017-09-19 2018-08-16 국민대학교산학협력단 Apparatus and Method of Secure Operation for Side-Channel Attacks
CN109993195A (en) * 2017-12-31 2019-07-09 国民技术股份有限公司 A kind of side information processing method and device, terminal and computer readable storage medium
CN109993195B (en) * 2017-12-31 2024-04-12 国民技术股份有限公司 Side information processing method and device, terminal and computer readable storage medium
KR101876498B1 (en) * 2018-01-24 2018-08-09 국민대학교산학협력단 Codebreaking apparatus of disabling masking coutermeasure and method of the same, storage media storing the same
WO2019146885A1 (en) * 2018-01-24 2019-08-01 국민대학교산학협력단 Device and method for cipher decryption, and recording medium for recording same
CN111656425A (en) * 2018-01-24 2020-09-11 国民大学校产学协力团 Password decryption device and method, recording medium recording the same
KR101941886B1 (en) * 2018-05-04 2019-01-24 국민대학교산학협력단 Apparatus and method of verifying the security of block cipher algorithm

Similar Documents

Publication Publication Date Title
EP3217307B1 (en) Method of testing the resistance of a circuit to a side channel analysis of second order or more
US20100246808A1 (en) Side channel attack tolerance evaluation apparatus, method and program
US10628592B2 (en) Methods for recovering secret data of a cryptographic device and for evaluating the security of such a device
US11210367B2 (en) Methods and devices for estimating secret values
D'Anvers et al. Higher-order masked ciphertext comparison for lattice-based cryptography
US20180018147A1 (en) Random number expanding device, random number expanding method, and non-transitory computer readable recording medium storing random number expanding program
CN107577452B (en) Randomness detection method and device
KR20160114252A (en) Method for processing side channel analysis
EP3040901A1 (en) System and method for aligning time-series data over a large range of time indices
KR101623493B1 (en) Appropriate Countermeasure against Side Channel Analysis on Cryptogram Generating Process of Financial IC Cards
KR20190020632A (en) Method of testing the resistance of a circuit to a side channel analysis
Steffen et al. In-depth analysis of side-channel countermeasures for crystals-kyber message encoding on arm cortex-m4
EP3299987A1 (en) Information processing method, electronic device, and computer storage medium
CN115361206B (en) Encryption program analysis method, device and electronic equipment
Zhou et al. Analysis on the parameter selection method for FLUSH+ RELOAD based cache timing attack on RSA
US9239927B2 (en) Static analysis for discovery of timing attack vulnerabilities in a computer software application
WO2011071063A1 (en) Side channel attack resistance assessment device, side channel attack resistance assessment method, and program thereof
CN106685660B (en) Method and device for testing large prime number
Bache et al. Multivariate TVLA-efficient side-channel evaluation using confidence intervals
KR101367174B1 (en) Method and apparatus for providing data arrangement for side channel analysis
KR101750208B1 (en) Forward-secure digital signature method with optimal signing and Forward-secure digital signature generation apparatus using the same
KR20210040669A (en) System for safety verification of cryptographic algorithms based on side-channel analysis and method for controlling thereof
Pham et al. Side-Channel Attack on Implementation of AES T-Box Encryption on STM32 Microcontroller Board
KR20130022475A (en) Method of arranging data automatically for side channel analysis and side channel analysis apparatus performing the same
KR20160113926A (en) Method for collecting side channel analysis waveform data

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20150323

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载