+

KR20090113079A - 액정표시장치의 구동회로 - Google Patents

액정표시장치의 구동회로 Download PDF

Info

Publication number
KR20090113079A
KR20090113079A KR1020080038957A KR20080038957A KR20090113079A KR 20090113079 A KR20090113079 A KR 20090113079A KR 1020080038957 A KR1020080038957 A KR 1020080038957A KR 20080038957 A KR20080038957 A KR 20080038957A KR 20090113079 A KR20090113079 A KR 20090113079A
Authority
KR
South Korea
Prior art keywords
gate
signal
liquid crystal
transistor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020080038957A
Other languages
English (en)
Other versions
KR101366851B1 (ko
Inventor
신홍재
김진호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020080038957A priority Critical patent/KR101366851B1/ko
Priority to US12/318,301 priority patent/US8248352B2/en
Priority to CN2008101859341A priority patent/CN101567172B/zh
Publication of KR20090113079A publication Critical patent/KR20090113079A/ko
Priority to US13/558,025 priority patent/US8624819B2/en
Application granted granted Critical
Publication of KR101366851B1 publication Critical patent/KR101366851B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정표시장치의 액정패널에 게이트신호를 공급하는 게이트 구동부를 구현함에 있어서, 프레임 주기로 교번되게 구동되는 한 쌍의 게이트 구동부를 구비하여 구성요소인 트랜지스터의 누적 스트레스 전압을 낮추어 열화를 방지할 수 있도록 한 기술에 관한 것이다. 이러한 본 발명은, 게이트 구동부 및 데이터 구동부의 구동을 제어하기 위해 게이트 제어신호 및 데이터 제어신호를 출력함과 아울러, 디지털 비디오 데이터를 출력하는 타이밍 콘트롤러와; 상기 게이트 제어신호에 응답하여 액정 패널의 각 게이트라인에 게이트신호를 공급함에 있어서, 프레임 주기로 교번되게 구동되어 게이트신호를 공급하는 한 쌍의 게이트 구동부와; 상기 데이터 제어신호에 응답하여 상기 액정 패널의 각 데이터라인에 화소신호를 공급하는 데이터 구동부에 의하여 달성된다.
게이트 구동부, 스트레스 전압

Description

액정표시장치의 구동회로{OPERATING CIRCUIT OF LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치의 액정패널을 구동하는 기술에 관한 것으로, 특히 게이트 구동부의 구성요소인 각 게이트 구동기를 구성하는 트랜지스터의 누적 스트레스 전압을 낮추어 열화를 방지할 수 있도록 한 액정표시장치의 구동회로에 관한 것이다.
최근, 정보기술(IT)의 발달에 따라 평판표시 장치는 시각정보 전달매체로서 그 중요성이 한층 강조되고 있으며, 향후 보다 향상된 경쟁력을 확보하기 위해 저소비전력화, 박형화, 경량화, 고화질화 등이 요구되고 있다. 평판표시장치의 대표적인 표시장치인 액정표시장치(LCD: Liquid Crystal Display)는 액정의 광학적 이방성을 이용하여 화상을 표시하는 장치로서, 박형, 소형, 저소비전력 및 고화질 등의 장점이 있어 티브이 수신기와 각종 휴대단말의 표시장치에 널리 적용되고 있다.
이와 같은 액정 표시장치는 매트릭스(matrix) 형태로 배열된 액정화소들에 화상정보를 개별적으로 공급하여, 그 액정화소들의 광투과율을 조절함으로써, 원하는 화상을 표시할 수 있도록 한 표시장치이다. 따라서, 액정 표시장치는 화상을 구현하는 최소 단위인 액정화소들이 액티브 매트릭스 형태로 배열되는 액정 패널과, 상 기 액정 패널을 구동하기 위한 구동부를 구비한다. 그리고, 상기 액정표시장치는 스스로 발광하지 못하기 때문에 액정표시장치에 광을 공급하는 백라이트 유닛이 구비된다. 상기 구동부는 타이밍 콘트롤러를 비롯하여 데이터 구동부와 게이트 구동부를 구비한다.
도 1은 종래 기술에 의한 액정표시장치의 구동 블록도로서 이에 도시한 바와 같이, 게이트 구동부(12) 및 데이터 구동부(13)의 구동을 제어하기 위한 게이트 제어신호(GDC) 및 데이터 제어신호(DDC)를 출력함과 아울러, 디지털 비디오 데이터(RGB)를 샘플링한 후에 재정렬하여 출력하는 타이밍 콘트롤러(11)와; 상기 게이트 제어신호(GDC)에 응답하여 액정 패널(14)의 각 게이트라인(GL0∼GLn)에 게이트신호를 공급하는 게이트 구동부(12)와; 상기 데이터 제어신호(DDC)에 응답하여 상기 액정 패널(14)의 각 데이터라인(DL1∼DLm)에 화소신호를 공급하는 데이터 구동부(13)와; 상기 게이트신호와 화소신호에 의해 구동되는 액정셀들을 매트릭스 형태로 구비하여 화상을 표시하는 액정패널(14)로 구성된 것으로, 이의 작용을 첨부한 도 2 내지 도 8을 참조하여 설명하면 다음과 같다.
타이밍 콘트롤러(11)는 시스템으로부터 공급되는 수직/수평 동기신호(Hsync/ Vsync)와 클럭신호(CLK)를 이용하여 게이트 구동부(12)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(13)를 제어하기 위한 데이터 제어신호(DDC)를 출력한다. 이와 함께, 상기 타이밍 콘트롤러(11)는 상기 시스템으로부터 입력되는 디지털의 화소 데이터(RGB)를 샘플링한 후에 이를 재정렬하여 상기 데이터 구동부(13)에 공급한다.
상기 게이트 제어신호(GDC)로서 게이트 스타트 펄스(GSP), 게이트 시프트 클럭신호(GSC), 게이트 아웃 인에이블신호(GOE) 등이 있고, 데이터 제어신호(DDC)로서 소스 스타트 펄스(SSP), 소스 시프트 클럭신호(SSC), 소스 아웃 인에이블신호(SOE), 극성신호(POL) 등이 있다.
게이트 구동부(12)는 상기 타이밍 콘트롤러(11)로부터 입력되는 게이트 제어신호(GDC)에 응답하여 게이트신호를 게이트라인(GL1∼GLn)에 순차적으로 공급하고, 이에 의해 수평라인 상의 해당 박막트랜지스터(TFT)들이 턴온된다. 이에 따라, 데이터라인(DL1∼DLm)을 통해 공급되는 화소신호들이 상기 박막트랜지스터(TFT)들을 통해 각각의 스토리지 캐패시터(CST)에 저장된다.
이에 대해 좀 더 상세히 설명하면, 상기 게이트 구동부(12)는 상기 게이트 스타트 펄스(GSP)를 게이트 시프트 클럭(GSC)에 따라 시프트시켜 시프트 펄스를 발생한다. 그리고, 게이트 구동부(12)는 상기 시프트 클럭에 응답하여 수평기간마다 해당 게이트라인(GL)에 게이트 온,오프구간(신호)으로 이루어진 게이트신호를 공급하게 된다. 이 경우 상기 게이트 구동부(12)는 상기 게이트 아웃 인에이블신호(GOE)에 응답하여 인에이블 기간에서만 게이트 온 신호를 공급하고, 그 외의 기간에서는 게이트 오프 신호(게이트 로우 신호)를 공급하게 된다.
데이터 구동부(13)는 상기 타이밍 콘트롤러(11)로부터 입력되는 데이터 제어신호(DDC)에 응답하여 상기 화소 데이터(RGB)를 계조값에 대응하는 아날로그의 화소신호(데이터신호 또는 데이터전압)로 변환하고, 이렇게 변환된 화소신호를 액정패 널(14)상의 데이터라인(DL1∼DLm)에 공급한다.
액정패널(14)은 매트릭스 형태로 배열된 다수의 액정셀(CLC)들과, 데이터라인(DL1∼DLm)과 게이트라인(GL1∼GLn)의 교차부마다 형성되어 상기 각 액정셀(CLC)들 각각에 접속된 박막 트랜지스터(TFT)를 구비한다. 상기 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트신호가 공급되는 경우 턴온되어 상기 데이터라인(DL)을 통해 공급되는 화소신호를 액정셀(CLC)에 공급한다. 그리고, 상기 박막 트랜지스터(TFT)는 상기 게이트라인(GL)을 통해 게이트 오프 신호가 공급될 때 턴오프되어 액정셀(CLC)에 충전된 화소 신호가 유지되게 한다.
상기 액정셀(CLC)은 액정을 사이에 두고 공통전극과 박막 트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 상기 액정셀(CLC)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(CST)를 더 구비한다. 상기 스토리지 캐패시터(CST)는 화소 전극과 이전단 게이트라인의 사이에 형성된다. 이러한 액정셀(CLC)은 상기 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변되고, 이에 따라 광투과율이 조절되어 계조가 구현된다.
상기 게이트 구동부(12)는 도 2에서와 같이 시프트레지스터 방식으로 동작하는 일련의 게이트 구동기(GD1∼GDn)를 구비하고, 상기 타이밍 콘트롤러(11)로부터 공급되는 클럭신호(CLK),시작신호(VST) 및 리세트신호(RST)에 의해 도 3과 같은 타이 밍으로 게이트신호(VGOUT[1]∼VGOUT[N])를 출력한다. 즉, 상기 게이트 구동기(GD1∼GDn)는 시작신호(VST)가 입력된 후 해당 클럭신호(CLK[1]∼CLK[N])에 동기하여 상기 게이트신호(VGOUT[1]∼VGOUT[N])를 순차적으로 출력한다. 이렇게 출력되는 상기 게이트신호(VGOUT[1]∼VGOUT[N])에 의하여 상기 액정패널(14)상의 게이트라인(GL1∼GLn)이 구동된다. 이와 같은 게이트신호(VGOUT[1]∼VGOUT[N]) 발생 동작은 프레임 단위로 반복된다.
도 4는 상기 게이트 구동기(GD1∼GDn)의 제1실시를 나타낸 상세 회로도이다. 제1앤드게이트(AD11)는 상기 타이밍 콘트롤러(11)로부터 공급되는 제어신호(CTL)를 앤드조합하여 RS 플립플롭(FF11)의 세트신호(S)를 공급하고, 제2앤드게이트(AD12)는 그 제어신호(CTL)를 앤드조합하여 RS 플립플롭(FF11)의 리세트신호(R)를 공급한다. 상기 RS 플립플롭(FF11)은 상기와 같이 공급되는 세트신호(S)와 리세트신호(R)에 의해 동작되어 그의 출력단자(Q),(QB)에 도 5에서와 같이 상반된 로직의 신호를 출력한다.
다시 말해서, 상기 RS 플립플롭(FF11)의 출력단자(Q)에 게이트하이전압(VGH)이 출력될 때 이에 의해 큰 사이즈의 충전용 트랜지스터(TU)가 턴온 상태로 되고, 이때 상기 RS 플립플롭(FF11)의 반전출력단자(QB)에서 출력되는 게이트로우전압(VGL)에 의해 작은 사이즈의 방전용 트랜지스터(TD)가 턴오프된다. 이와 같은 상태에서 클럭신호(CLK)가 공급되면 이에 의해 상기 충전용 트랜지스터(TU)에서 해당 게이트라 인(GL)에 게이트하이전압(VGH)이 공급된다.
이후, 방전모드에서는 상기 RS 플립플롭(FF11)의 반전출력단자(QB)에서 출력되는 게이트하이전압(VGH)에 의해 상기 방전용 트랜지스터(TD)가 턴온된다. 이에 따라, 상기 게이트라인(GL)의 충전전압인 게이트하이전압(VGH)이 상기 방전용 트랜지스터(TD)를 통해 방전되어 게이트로우전압(VGL)으로 유지된다.
상기 충전용 트랜지스터(TU) 및 방전용 트랜지스터(TD)는 a-Si:H TFT로 구현되는데, 이와 같은 트랜지스터는 소스와 게이트 간에 정극성의 직류전압을 공급하면 문턱전압이 증가되고, 이에 의해 특성이 열화되어 출력전류가 감소되는 특성이 있다.
그런데, 상기 도 5에서와 같이 상기 RS 플립플롭(FF11)의 출력단자(Q)로부터 상기 충전용 트랜지스터(TU)의 게이트에 상기 게이트라인의 충전시간에 해당하는 짧은 시간동안 하이 전압이 출력되는 것을 알 수 있다. 따라서, 상기 충전용 트랜지스터(TU)는 상기 짧은 시간동안 스트레스전압을 인가받게 된다.
이에 비하여, 상기 RS 플립플롭(FF11)의 출력단자(QB)로부터 상기 방전용 트랜지스터(TD)의 게이트에 상기 게이트라인의 충전시간을 제외한 긴 시간동안 하이 전압이 출력되는 것을 알 수 있다. 이로 인하여, 상기 방전용 트랜지스터(TD)가 상기 충전용 트랜지스터(TU)에 비하여 상대적으로 훨씬 긴 시간동안 스트레스전압을 인가받게 된다.
이와 같이, 종래의 액정표시장치에서는 게이트 구동부에서 액정패널의 각 게이 트라인에 게이트신호를 출력할 때, 충전용 트랜지스터에 짧은 시간동안 높은 레벨의 게이트전압이 공급되어 특성 열화가 비교적 느리게 진행된다. 그리고, 각 게이트 구동부에서의 방전용 트랜지스터는 충전용 트랜지스터에 비하여 긴 시간동안 높은 레벨의 게이트전압을 인가받게 되어 그만큼 특성 열화가 빠르게 진행된다. 이에 따라, 방전용 트랜지스터는 오프 상태를 유지해야 하는 구간에서도 제대로 오프되지 않아 비정상적으로 전압을 출력하게 되는 문제점이 있었다.
이와 같은 문제점을 해결하기 위해 제안된 종래의 기술을 도 6에 나타내었다. 상기 도 6의 종래 기술을 상기 도 5의 종래 기술과 비교해 볼 때 두 개의 방전용 트랜지스터(TD1),(TD2)를 채용하고, RS 플립플롭(FF11)에 두 개의 반전출력단자(QB1),(QB2)를 구비하여 도 7에서와 같이 프레임 주기로 교번되게 게이트하이전압(VGH)을 출력하여 그 방전용 트랜지스터(TD1),(TD2)가 프레임 주기로 교번되게 구동되도록 한 것이 다른 점이다.
이와 같이 두 개의 방전용 트랜지스터를 사용하는 경우, 방전용 트랜지스터의 열화 정도를 상당히 줄일 수 있지만 이와 같은 경우에도 충전용 트랜지스터의 열화는 여전히 해결되지 않는 문제점이 있었다.
도 8은 상기 도 4의 종래기술(Type1)과 도 6의 종래 기술(Type2)에서 충전용 트랜지스터(TU) 및 방전용 트랜지스터(TD),(TD1,TD2)에 가해지는 누적 스트레스 전압을 나타낸 것이다. 도 4에서의 방전용 트랜지스터(TD)의 경우 매 프레임마다 충전동작 구간을 제외하고 계속적으로 높은 게이트전압이 공급되므로 누적 스트레스전압 이 계속 상승되는 것을 알 수 있다. 이에 비하여, 도 6에서의 방전용 트랜지스터(TD1,TD2)의 경우 프레임 단위로 교번되게 동작하므로 누적 스트레스전압이 증가되지 않고 다음 프레임에서 해소되는 것을 알 수 있다. 하지만, 도 4 및 도 6에서 충전용 트랜지스터(TU)의 경우 상기 방전용 트랜지스터(TD),(TD1,TD2)의 누적 스트레스전압에 비하여 훨씬 낮기는 하지만 점진적으로 증가되고 있는 것을 알 수 있다.
결국, 종래의 액정표시장치에 있어서 게이트 구동부의 구성요소인 다수의 게이트 구동기에서 하나의 방전용 트랜지스터를 사용하는 경우 매 프레임마다 충전동작 구간을 제외하고 계속적으로 높은 게이트전압이 공급되어 누적 스트레스전압이 계속 상승되고, 이로 인하여 오프 상태를 유지해야 하는 구간에서도 제대로 오프되지 않아 비정상적으로 전압을 출력하게 되는 문제점이 있었다. 이를 감안하여 두 개의 방전용 트랜지스터를 사용하는 경우, 방전용 트랜지스터의 열화 정도를 상당히 줄일 수 있지만 충전용 트랜지스터의 열화는 여전히 해결되지 않는 문제점이 있었다.
따라서, 본 발명의 목적은 하나의 액정패널에 대하여 한 쌍의 게이트 구동부를 구비하고 이들을 프레임 주기로 교번되게 구동하여 게이트 구동부를 구성하는 각 게이트 구동기의 방전용 트랜지스터는 물론 충전용 트랜지스터에 누적 스트레스전압이 지속적으로 공급되는 것을 차단하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명은, 게이트 제어신호 및 데이터 제어신호를 출력하고, 디지털 비디오 데이터를 샘플링 및 재정렬하여 출력하는 타이밍 콘트롤러와; 상기 게이트 제어신호에 응답하여 액정 패널의 각 게이트라인에 게이트신호를 공급함에 있어서, 프레임 주기로 교번되게 구동하면서 게이트신호를 공급하는 한 쌍의 게이트 구동부를 포함하여 구성함을 특징으로 한다.
본 발명은 하나의 액정패널에 대하여 한 쌍의 게이트 구동부를 구비하고, 이들을 프레임 주기로 교번되게 구동하여 구동시킴으로써 게이트 구동부를 구성하는 각 게이트 구동기의 방전용 트랜지스터는 물론 충전용 트랜지스터에 누적 스트레스전압이 지속적으로 공급되는 것을 차단할 수 있게 된다.
이에 따라, 방전용 트랜지스터 및 충전용 트랜지스터의 열화가 방지되어 회로의 수명이 연장되고, 신뢰성이 향상되는 효과가 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 9는 본 발명에 의한 액정표시장치의 구동 블록도로서 이에 도시한 바와 같이, 게이트 구동부(92) 및 데이터 구동부(93)의 구동을 제어하기 위한 게이트 제어신호(GDC) 및 데이터 제어신호(DDC)를 출력함과 아울러, 디지털 비디오 데이터(RGB)를 샘플링한 후에 재정렬하여 출력하는 타이밍 콘트롤러(91)와; 상기 게이 트 제어신호(GDC)에 응답하여 액정 패널(94)의 각 게이트라인(GL0∼GLn)에 프레임 주기로 교번되게 게이트신호를 공급하는 한 쌍의 게이트 구동부(91),(92)와; 상기 데이터 제어신호(DDC)에 응답하여 상기 액정 패널(94)의 각 데이터라인(DL1∼DLm)에 화소신호를 공급하는 데이터 구동부(93)와; 상기 게이트신호와 화소신호에 의해 구동되는 액정셀들을 매트릭스 형태로 구비하여 화상을 표시하는 액정패널(94)로 구성한다.
도 10은 상기 게이트 구동부(91),(92)의 상세 블록도로서 이에 도시한 바와 같이, 상기 게이트 구동부(91),(92)가 시프트 레지스터 방식으로 구동하는 일련의 게이트 구동기(GD11∼GD1n),(GD21∼GD2n)를 각기 구비하여, 상기 타이밍 콘트롤러(91)로부터 공급되는 인에이블신호(ENA)에 의해 프레임 주기로 교번되게 선택구동되어 게이트신호(VGOUT[1]∼VGOUT[N])를 출력하도록 구성한다.
도 11은 상기 도 10에서 게이트 구동기(GD11∼GD1n),(GD21∼GD2n)의 상세 회로도로서 이에 도시한 바와 같이, 세트신호와 리세트신호에 따라 두 출력단자(Q),(QB)에 상반된 로직의 신호를 출력하는 RS 플립플롭(FF21)과; 상기 RS 플립플롭(FF21)의 반전출력단자(QB)에서 출력되는 신호를 기수 또는 우수 프레임 주기로 유효화시키기 위해 인에이블신호(ENA)와 앤드조합하는 앤드게이트(AD21)와; 클럭신호(CLK)의 단자와 접지단자 사이에 직렬로 접속되고 게이트가 상기 RS 플립플롭(FF21)의 출력단자(Q), 반전출력단자(QB)에 각기 접속되어 드레인, 소스 공통접속점에서 게이트신호(G[N])를 발생하는 충전용 트랜지스터(TU) 및 방전용 트랜지스 터(TD)로 구성한다.
이와 같이 구성한 본 발명의 작용을 첨부한 도 12 내지 도 16을 참조하여 상세히 설명하면 다음과 같다.
도 9에서, 게이트 구동부(92A),(92B)가 프레임 주기로 교번되게 구동하면서 액정패널(94)의 각 게이트라인(GL1-GLn)에 게이트신호를 출력하는 동작을 제외하고 나머지 부분들의 동작은 통상의 액정표시 장치에서와 동일하게 동작된다.
즉, 타이밍 콘트롤러(91)는 시스템으로부터 공급되는 수직/수평 동기신호(Hsync/Vsync)와 클럭신호(CLK)를 이용하여 게이트 구동부(92A),(92B)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(93)를 제어하기 위한 데이터 제어신호(DDC)를 출력한다. 이와 함께, 상기 타이밍 콘트롤러(91)는 상기 시스템으로부터 입력되는 디지털의 화소 데이터(RGB)를 샘플링한 후에 이를 재정렬하여 상기 데이터 구동부(93)에 공급한다.
상기 게이트 제어신호(GDC)로서 게이트 스타트 펄스(GSP), 게이트 시프트 클럭신호(GSC), 게이트 아웃 인에이블신호(GOE) 등이 있고, 데이터 제어신호(DDC)로서 소스 스타트 펄스(SSP), 소스 시프트 클럭신호(SSC), 소스 아웃 인에이블신호(SOE), 극성신호(POL) 등이 있다.
게이트 구동부(92)는 상기 타이밍 콘트롤러(91)로부터 입력되는 게이트 제어신호(GDC)에 응답하여 프레임 주기로 교번되게 구동되면서 그때마다 액정패널(94)의 게이트라인(GL1∼GLn)에 게이트신호를 공급한다. 이에 의해 수평라인 상의 해당 박 막트랜지스터(TFT)들이 턴온된다. 이에 따라, 데이터라인(DL1∼DLm)을 통해 공급되는 화소신호들이 상기 박막트랜지스터(TFT)들을 통해 각각의 스토리지 캐패시터(CST)에 저장된다.
데이터 구동부(93)는 상기 타이밍 콘트롤러(91)로부터 입력되는 데이터 제어신호(DDC)에 응답하여 상기 화소 데이터(RGB)를 계조값에 대응하는 아날로그의 화소신호(데이터신호 또는 데이터전압)로 변환하고, 이렇게 변환된 화소신호를 액정패널(94)상의 데이터라인(DL1∼DLm)에 공급한다.
액정패널(94)은 매트릭스 형태로 배열된 다수의 액정셀(CLC)들과, 데이터라인(DL1∼DLm)과 게이트라인(GL1∼GLn)의 교차부마다 형성되어 상기 각 액정셀(CLC)들 각각에 접속된 박막 트랜지스터(TFT)를 구비한다. 상기 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트신호가 공급되는 경우 턴온되어 상기 데이터라인(DL)을 통해 공급되는 화소신호를 액정셀(CLC)에 공급한다. 그리고, 상기 박막 트랜지스터(TFT)는 상기 게이트라인(GL)을 통해 게이트 오프 신호가 공급될 때 턴오프되어 액정셀(CLC)에 충전된 화소 신호가 유지되게 한다. 상기 액정셀(CLC)은 상기 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변되고, 이에 따라 광투과율이 조절되어 계조가 구현된다.
한편, 본 발명에서는 상기 설명에서와 같이 한 쌍의 게이트 구동부(92A),(92B)를 구비하고, 이들을 프레임 주기로 교번되게 구동시켜 그때마다 상기 액정패 널(94)의 게이트라인(GL1∼GLn)에 게이트신호가 공급되도록 하였다. 본 설명에서는 상기 게이트 구동부(92A)는 기수 프레임에서 동작하고, 게이트 구동부(92B)는 우수 프레임에서 동작하는 것을 예로 하여 설명한다.
상기 한 쌍의 게이트 구동부(92A),(92B)는 도 10에서와 같이 시프트레지스터 방식으로 동작하는 일련의 게이트 구동기(GD11∼GD1n),(GD21∼GD2n)를 각기 구비하고, 상기 타이밍 콘트롤러(91)로부터 공급되는 인에이블신호(ENA)에 의해 선택적으로 구동되고, 이때 클럭신호(CLK),시작신호(VST) 및 리세트신호(RST)에 의해 상기 액정패널(94)의 각 게이트라인(GL1∼GLn)에 게이트신호(VGOUT[1]∼VGOUT[N])를 출력한다.
이를 위해 상기 게이트 구동기(GD11∼GD1n),(GD21∼GD2n)를 도 11에서와 같이 구현한 것으로, 이의 작용을 도 12의 타이밍도를 참조하여 설명하면 다음과 같다.
도 11의 게이트 구동기 회로는 기수 프레임 또는 우수 프레임 주기로 교번되게 동작하는데, 그 동작 프레임 모드에서 인에이블신호(ENA)는 상기 타이밍 콘트롤러(91)로부터 도 12에서와 같이 '하이'로 공급된다.
충전모드의 t1 구간에서 RS 플립플롭(FF21)의 세트단자(S)에 게이트신호(G[N-1])가 '하이'로 입력되어 이의 출력단자(Q)에 중간 레벨의 전압(VM)이 출력되고, 이에 의해 큰 사이즈의 충전용 트랜지스터(TU)가 턴온 상태로 된다. 상기 중간 레벨의 전압(VM)은 공급전압에서 입력단 트랜지스터의 문턱전압을 감산한 전압(VDD-VTH)이다.
이때, 상기 RS 플립플롭(FF21)의 리세트단자(R)에 리세트신호(RESET)가 '로우'로 입력되어 이의 반전출력단자(QB)에 '로우' 신호가 출력되고, 이에 의해 앤드게이트(AD21)의 출력단자(Gd)에 '로우' 신호가 출력되므로 작은 사이즈의 방전용 트랜지스터(TD)가 턴오프 상태로 된다.
이후, 충전모드의 t2 구간에서 클럭신호(CLK=CLK[1])가 '하이'로 입력된다. 이에 따라, 상기 충전용 트랜지스터(TU)의 게이트와 드레인 사이의 기생캐패시턴스(Cgd)의 커플링 현상으로 인하여 출력단자(Q)의 전압이 상기 중간 레벨의 전압(VM)과 클럭신호(CLK)의 전압(VGH)이 더해진 보다 높은 레벨의 전압(VH)으로 부트스트래핑(bootstrapping)된다. 따라서, 상기 t2 구간에서 해당 게이트 구동기로부터 게이트신호(G[N])가 상기 클럭신호(CLK)의 전압 레벨(VGH)로 출력된다.
상기 해당 게이트 구동기로부터 출력되는 게이트신호(G[N])는 상기 액정패널(94)의 해당 게이트라인과, 다음 단 게이트 구동기의 RS 플립플롭(FF21)의 세트단자(S)에 공통으로 공급된다.
이후, 방전모드의 t3 구간에서 상기 클럭신호(CLK=CLK[1])가 '로우' 레벨의 전압(VGL)으로 하강되고, 다음 단의 게이트 구동기에 공급되는 클럭신호(CLK=CLK[2])가 '하이' 레벨의 전압으로 상승된다. 이때, 상기 RS 플립플롭(FF21)의 세트단자(S)에 게이트신호(G[N-1])가 '로우'로 입력된다. 따라서, 상기 충전용 트랜지스터(TU)가 턴오프된다.
이때, 상기 RS 플립플롭(FF21)의 리세트단자(R)에 리세트신호(RESET)가 '하이' 로 입력되어 이의 반전출력단자(QB)에 '하이' 신호가 출력되고, 이에 의해 앤드게이트(AD21)의 출력단자(Gd)에 '하이'신호가 출력되므로 상기 방전용 트랜지스터(TD)가 턴온 상태로 된다. 이에 따라, 상기 방전용 트랜지스터(TD)를 통해 상기 게이트신호(G[N])의 방전동작이 이루어져 해당 게이트라인의 전위가 '로우' 레벨로 천이된다.
이후, 상기 인에이블신호(ENA)가 '로우'로 천이되면 상기 게이트신호(G[N])의 단자가 플로팅 상태 즉, 하이 임피던스 상태(Hi-Z)로 된다.
도 13은 상기 도 11에서와 같이 동작하는 게이트 구동기의 동작 타이밍도를 기수 프레임(Odd Frame)과 우수 프레임(Even Frame)으로 구분하여 나타낸 것이다.
즉, 기수 프레임에서 임의의 게이트 구동부 예를 들어, 게이트 구동부(92A)의 게이트 구동기(GD11∼GD1n)에 인에이블신호(ENAO)가 '하이'로 공급되고, 이 게이트 구동기(GD11∼GD1n)가 클럭신호(CLKO)에 동기하여 게이트신호(G0[1]∼GO[N])를 순차적으로 발생한다. 이때, 게이트 구동부(92B)의 게이트 구동기(GD21∼GDn)의 출력단자들은 플로팅 상태(Hi-Z)로 있게 된다.
우수 프레임에서는 상기와 반대로 게이트 구동부(92B)의 게이트 구동기(GD21∼GD2n)에 인에이블신호(ENAO)가 '하이'로 공급되고, 이 게이트 구동기(GD21∼GD2n)가 클럭신호(CLKE)에 동기하여 상기 게이트신호(G0[1]∼GO[N])를 순차적으로 발생한다. 이때, 상기 게이트 구동부(92A)의 게이트 구동기(GD11∼GD1n)의 출력단자들은 플로팅 상태(Hi-Z)로 있게 된다.
도 14는 상기 도 11에 도시한 게이트 구동기의 구현예를 나타낸 상세 회로도로서 이의 작용을 상기 도 12를 참조하여 설명하면 다음과 같다. 여기서, 트랜지스터(T1-T5)는 도 11에서 RS 플립플롭(FF21)의 구성요소이고, 트랜지스터(T6,T7)는 앤드게이트(AD21)의 구성요소이며, 충전용 트랜지스터(TU) 및 방전용 트랜지스터(TD)는 게이트신호 출력부(111)의 구성요소이다.
게이트신호(G[N-1])가 '하이'로 입력될 때 다이오드형 트랜지스터(T1)가 턴온되어 이를 통해 출력단자(Q)에 중간 레벨의 전압(VM)이 출력된다. 상기 게이트신호(G[N-1])는 세트단자(S)로 입력되는 신호이다.
이때, 리세트신호(RESET)가 '로우'로 입력되어 트랜지스터(T3)가 오프 상태로 유지된다. 이와 같은 상태에서, 상기 트랜지스터(T1)를 통해 출력되는 '하이'신호에 의해 트랜지스터(T5)가 턴온되어 반전출력단자(QB)의 전위가 '로우'로 유지되고, 이에 의해 트랜지스터(T6)가 턴오프되므로 인에이블신호(ENA)가 상기 트랜지스터(T6)를 통해 출력단자(Gd)로 전달되지 못한다. 또한, 이때 상기 '하이'의 게이트신호(G[N-1])에 의해 트랜지스터(T7)가 턴온된 상태이므로 앤드게이트(AD21)의 출력단자(Gd)의 전위가 '로우'로 유지된다. 따라서, 게이트신호 출력부(111)의 충전용 트랜지스터(TU)가 턴온 상태로 되는 반면, 방전용 트랜지스터(TD)는 턴오프 상태로 된다.
이후, 상기 게이트신호(G[N-1])가 '로우'로 천이되고, 이어서 클럭신호(CLK=CLK[1])가 '하이'로 입력될 때 상기 충전용 트랜지스터(TU)의 게이트와 드레 인 사이의 기생캐패시턴스(Cgd)의 커플링 현상으로 인하여 상기 RS 플립플롭(FF21)의 출력단자(Q)의 전압이 상기 중간 레벨의 전압(VM)과 클럭신호(CLK)의 전압(VGH)이 더해져 보다 높은 레벨의 전압(VH)으로 부트스트래핑(bootstrapping)된다. 따라서, 상기 게이트신호 출력부(111)에서 게이트신호(G[N])가 상기 클럭신호(CLK)의 전압 레벨(VGH)로 출력된다.
이후, 상기 클럭신호(CLK)가 '로우'로 천이되고 상기 리세트신호(RESET)가 '하이'로 입력된다. 이에 따라, 상기 트랜지스터(T3)가 턴온되어 상기 출력단자(Q)의 전압이 그 트랜지스터(T3)를 통해 접지단자(VSS)로 뮤팅되므로, 이 출력단자(Q)의 전압이 '로우'로 천이된다. 이에 의해 상기 충전용 트랜지스터(TU)가 턴오프된다.
상기에서와 같이 게이트신호(G[N-1])가 '로우'로 천이될 때 상기 다이오드형 트랜지스터(T1)가 턴오프된다. 이에 따라, 상기 트랜지스터(T5)가 턴오프되고, 이로 인하여 다이오드형 트랜지스터(T4)를 통해 반전출력단자(QB)에 '하이'신호가 출력된다.
이에 의해, 상기 트랜지스터(T6)가 턴온되고, 상기 게이트신호(G[N-1])가 '로우'로 천이된 이후 상기 트랜지스터(T7)가 턴오프 상태로 유지되고 있다. 이에 따라, 상기 앤드게이트(AD21)의 출력단자(Gd)에 '하이' 신호가 출력되고, 이에 의해 상기 방전용 트랜지스터(TD)가 턴온된다. 이에 따라, 상기 방전용 트랜지스터(TD)를 통해 상기 게이트신호(G[N])의 방전동작이 이루어진다.
도 15는 본 발명에 의한 상기 게이트 구동부(92A),(92B)의 동작 시뮬레이션 결 과를 나타낸 파형도이다. 즉, 상기 RS 플립플롭(FF21)의 출력노드(Q node) 및 반전출력노드(QB node), 상기 앤드게이트(AD21)의 출력노드(Gd node)의 전위가 상기 설명에서와 같이 정상적으로 발생되고, 인에이블신호(ENA)가 '로우'로 천이되면 상기 앤드게이트(AD21)의 출력노드(Gd node)가 '로우' 상태로 되어 상기 게이트신호(G[N])의 단자가 하이 임피던스 상태(Hi-Z)로 되는 것을 알 수 있다.
도 16은 본 발명에 의한 상기 게이트 구동부(92A),(92B)의 구성요소인 게이트 구동기(GD11∼GD1n),(GD21∼GD2n)에서 게이트신호 출력부(111)의 충전용 트랜지스터(TU) 및 방전용 트랜지스터(TD)의 누적 스트레스 전압을 나타낸 것이다. 이에 도시한 바와 같이 상기 충전용 트랜지스터(TU)의 누적 스트레스 전압은 최초의 낮은 값에서 거의 증가하지 않는 형태이다. 그리고, 방전용 트랜지스터(TD)의 누적 스트레스 전압은 약간 증가되었다가 다음 프레임에서 완전히 해소되는 형태인 것을 알 수 있다.
도 1은 종래 기술에 의한 액정표시장치의 구동 블록도.
도 2는 도 1에서 게이트 구동부의 상세 블록도.
도 3은 도 2에서 각부의 파형도.
도 4는 도 2에서 게이트 구동기의 회로도.
도 5는 도 4에서 RS 플립플롭의 출력신호 타이밍도.
도 6은 도 2에서 게이트 구동기의 다른 회로도.
도 7은 도 6에서 RS 플립플롭의 출력신호 타이밍도.
도 8은 종래 기술에 의한 게이트 구동기의 트랜지스터의 누적 스트레스 전압을 나타낸 파형도.
도 9는 본 발명에 의한 액정표시장치의 구동회로의 블록도.
도 10은 도 9에서 게이트 구동부의 상세 블록도.
도 11은 도 10에서 게이트 구동기의 회로도.
도 12는 도 11에서 각부의 파형도.
도 13은 도 10에서 두 게이트 구동부의 프레임별 타이밍도.
도 14는 도 11의 게이트 구동기의 구현예를 보인 상세 회로도.
도 15의 (a)-(c)는 본 발명에 의한 게이트 구동부의 시뮬레이션 결과를 나타낸 파형도.
도 16은 본 발명에 의한 게이트 구동기의 트랜지스터의 누적 스트레스 전압을 나타낸 파형도.
***도면의 주요 부분에 대한 부호의 설명***
91 : 타이밍 콘트롤러 92A,92B : 게이트 구동부
93 : 데이터 구동부 94 : 액정패널
SR11-SR1n,SR21-SR2n: 게이트 구동기 FF21 : RS 플립플롭
AD21 : 앤드게이트 TU : 충전용 트랜지스터
TD : 방전용 트랜지스터

Claims (8)

  1. 게이트 구동부 및 데이터 구동부의 구동을 제어하기 위해 게이트 제어신호 및 데이터 제어신호를 출력함과 아울러, 디지털 비디오 데이터를 출력하는 타이밍 콘트롤러와;
    상기 게이트 제어신호에 응답하여 액정 패널의 각 게이트라인에 게이트신호를 공급함에 있어서, 프레임 주기로 교번되게 구동되어 게이트신호를 공급하는 한 쌍의 게이트 구동부와;
    상기 데이터 제어신호에 응답하여 상기 액정 패널의 각 데이터라인에 화소신호를 공급하는 데이터 구동부를 포함하여 구성한 것을 특징으로 하는 액정표시장치의 구동회로.
  2. 제1항에 있어서, 한 쌍의 게이트 구동부는 시프트레지스터와 같이 구동되는 일련의 게이트 구동기를 각기 구비하고, 상기 타이밍 콘트롤러로부터 공급되는 인에이블신호에 의해 프레임 주기로 교번되게 선택구동되도록 구성된 것을 특징으로 하는 액정표시장치의 구동회로.
  3. 제2항에 있어서, 게이트 구동기는
    세트신호와 리세트신호에 따라 출력단자,반전출력단자에 상반된 로직의 신호를 출력하는 RS 플립플롭과;
    상기 RS 플립플롭의 반전출력단자에서 출력되는 신호를 기수 또는 우수 프레임 주기로 유효화시키기 위해 인에이블신호와 앤드조합하는 앤드게이트와;
    상기 RS 플립플롭 및 앤드게이트의 출력신호에 의해 구동되어 게이트신호를 발생하는 게이트신호 출력부로 구성된 것을 특징으로 하는 액정표시장치의 구동회로.
  4. 제3항에 있어서, RS 플립플롭은 세트단자가 다이오드형 제1트랜지스터를 통해 출력단자에 접속되고 그 접속점이 병렬접속된 제2,3트랜지스터를 통해 접지단자에 접속되고, 전원단자(VDD)가 다이오드형 제4트랜지스터를 통해 반전출력단자에 접속되고 그 접속점이 제5트랜지스터를 통해 접지단자에 접속된 구성으로 된 것을 특징으로 하는 액정표시장치의 구동회로.
  5. 제3항에 있어서, 앤드게이트는 인에이블단자가 제6트랜지스터를 통해 반전출력단자에 접속되고 그 접속점이 제7트랜지스터를 통해 접지단자에 접속되며, 상기 제6,7트랜지스터의 게이트가 반전출력단자, 세트단자에 각기 접속되어 구성된 것을 특징으로 하는 액정표시장치의 구동회로.
  6. 제3항에 있어서, 게이트신호 출력부는 클럭신호의 단자와 접지단자 사이에 직렬로 접속되고 게이트가 상기 RS 플립플롭의 출력단자, 반전출력단자에 각기 접속되어 드레인, 소스 공통접속점에서 게이트신호를 발생하는 충전용 트랜지스터 및 방전용 트랜지스터로 구성된 특징으로 하는 액정표시장치의 구동회로.
  7. 제6항에 있어서, 충전용 트랜지스터는 상기 RS 플립플롭의 출력단자에서 출력되는 전압에 의해 턴온되어 중간 레벨의 전압(VM)을 출력하다가 소스 단자로 입력되는 클럭신호의 전압 레벨(VGH)로 상승된 전압을 출력하도록 구성된 것을 특징으로 하는 액정표시장치의 구동회로.
  8. 제6항에 있어서, 방전용 트랜지스터는 인에이블신호가 '로우'로 천이될 때 출력신호의 단자가 플로팅 상태로 되게 하는 것을 특징으로 하는 액정표시장치의 구동회로.
KR1020080038957A 2008-04-25 2008-04-25 액정표시장치 Active KR101366851B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080038957A KR101366851B1 (ko) 2008-04-25 2008-04-25 액정표시장치
US12/318,301 US8248352B2 (en) 2008-04-25 2008-12-24 Driving circuit of liquid crystal display
CN2008101859341A CN101567172B (zh) 2008-04-25 2008-12-25 液晶显示器的驱动电路
US13/558,025 US8624819B2 (en) 2008-04-25 2012-07-25 Driving circuit of liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080038957A KR101366851B1 (ko) 2008-04-25 2008-04-25 액정표시장치

Publications (2)

Publication Number Publication Date
KR20090113079A true KR20090113079A (ko) 2009-10-29
KR101366851B1 KR101366851B1 (ko) 2014-02-24

Family

ID=41283310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080038957A Active KR101366851B1 (ko) 2008-04-25 2008-04-25 액정표시장치

Country Status (2)

Country Link
KR (1) KR101366851B1 (ko)
CN (1) CN101567172B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368068B2 (en) 2013-08-22 2016-06-14 Samsung Display Co., Ltd. Pixel circuit and display device using the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5839896B2 (ja) 2010-09-09 2016-01-06 株式会社半導体エネルギー研究所 表示装置
TWI424423B (zh) * 2010-10-20 2014-01-21 Chunghwa Picture Tubes Ltd 液晶顯示裝置及其驅動方法
CN101976555B (zh) * 2010-11-09 2013-02-06 华映视讯(吴江)有限公司 液晶显示装置及其驱动方法
KR102126455B1 (ko) * 2012-04-10 2020-06-24 가부시키가이샤 제이올레드 버퍼 회로 및 버퍼 회로의 구동 방법
KR102005390B1 (ko) * 2012-10-31 2019-07-30 엘지디스플레이 주식회사 리셋제어부를 포함하는 표시장치 및 그 구동방법
CN103680442B (zh) * 2013-12-06 2015-09-30 合肥京东方光电科技有限公司 一种选通驱动电路、栅极驱动电路及显示装置
CN103700358B (zh) * 2013-12-31 2016-06-15 合肥京东方光电科技有限公司 一种gip型液晶显示装置
CN103928001B (zh) * 2013-12-31 2016-12-07 上海天马微电子有限公司 一种栅极驱动电路和显示装置
US11201618B2 (en) 2020-03-16 2021-12-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-gated I/O system, semiconductor device including and method for generating gating signals for same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2535683B2 (ja) * 1991-07-25 1996-09-18 株式会社半導体エネルギー研究所 電気光学装置の画像表示方法
JP3160337B2 (ja) * 1991-12-25 2001-04-25 富士通株式会社 アクティブマトリックス液晶表示方法及び装置
KR100945581B1 (ko) * 2003-06-23 2010-03-08 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR20060041435A (ko) * 2004-11-08 2006-05-12 엘지.필립스 엘시디 주식회사 액정표시장치의 구동장치 및 구동방법
KR101166819B1 (ko) * 2005-06-30 2012-07-19 엘지디스플레이 주식회사 쉬프트 레지스터
KR101186024B1 (ko) * 2005-06-30 2012-09-25 엘지디스플레이 주식회사 액정 표시 장치의 데이터 처리 방법 및 장치
KR101158899B1 (ko) * 2005-08-22 2012-06-25 삼성전자주식회사 액정표시장치 및 이의 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368068B2 (en) 2013-08-22 2016-06-14 Samsung Display Co., Ltd. Pixel circuit and display device using the same

Also Published As

Publication number Publication date
CN101567172B (zh) 2012-07-18
CN101567172A (zh) 2009-10-28
KR101366851B1 (ko) 2014-02-24

Similar Documents

Publication Publication Date Title
KR101366851B1 (ko) 액정표시장치
US8624819B2 (en) Driving circuit of liquid crystal display
US7808472B2 (en) Liquid crystal display and driving method thereof
US8325126B2 (en) Liquid crystal display with reduced image flicker and driving method thereof
US8749469B2 (en) Display device for reducing parasitic capacitance with a dummy scan line
KR101264709B1 (ko) 액정표시장치 및 이의 구동방법
US7605790B2 (en) Liquid crystal display device capable of reducing power consumption by charge sharing
KR20080053599A (ko) 액정 표시 장치
CN103325350A (zh) 选通驱动单元以及具有该选通驱动单元的液晶显示设备
EP2444955A1 (en) Display driving circuit, display device and display driving method
KR100848953B1 (ko) 액정표시장치의 게이트 구동회로
KR20090059506A (ko) 액정표시장치의 구동회로
KR20080086060A (ko) 액정표시장치 및 이의 구동방법
KR101408260B1 (ko) 액정표시장치의 게이트 구동 회로
KR101205413B1 (ko) 액정표시장치의 절전 회로
JP5244352B2 (ja) 表示装置及びそのストレージ駆動回路
KR20090055405A (ko) 액정표시장치의 게이트구동 회로
KR20090090657A (ko) 액정표시장치의 구동 장치
KR101245912B1 (ko) 액정표시장치의 게이트 구동회로
KR20150072745A (ko) 액정표시장치
KR101246571B1 (ko) 2도트 인버젼 방식의 액정표시장치
KR101467213B1 (ko) 2도트 인버젼 액정표시장치의 구동 장치
KR101136793B1 (ko) 액정표시장치 및 이의 구동방법
KR100928929B1 (ko) 액정표시장치의 인버젼 구동 장치 및 방법
KR101194647B1 (ko) 액정표시장치의 공통전극 구동회로

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20080425

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20111110

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20080425

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130530

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20131129

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20130530

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20140102

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20131129

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20140205

Appeal identifier: 2014101000022

Request date: 20140102

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20140102

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20140102

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20130716

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20140205

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20140204

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140214

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140217

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170116

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190114

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20200116

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210118

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20220120

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20230116

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20240115

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20250115

Start annual number: 12

End annual number: 12

点击 这是indexloc提供的php浏览器服务,不要输入任何密码和下载