+

KR19990060000A - Driving circuit for liquid crystal display device having a double gate signal voltage - Google Patents

Driving circuit for liquid crystal display device having a double gate signal voltage Download PDF

Info

Publication number
KR19990060000A
KR19990060000A KR1019970080218A KR19970080218A KR19990060000A KR 19990060000 A KR19990060000 A KR 19990060000A KR 1019970080218 A KR1019970080218 A KR 1019970080218A KR 19970080218 A KR19970080218 A KR 19970080218A KR 19990060000 A KR19990060000 A KR 19990060000A
Authority
KR
South Korea
Prior art keywords
voltage
liquid crystal
gate
generator
crystal display
Prior art date
Application number
KR1019970080218A
Other languages
Korean (ko)
Other versions
KR100483531B1 (en
Inventor
이원석
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970080218A priority Critical patent/KR100483531B1/en
Publication of KR19990060000A publication Critical patent/KR19990060000A/en
Application granted granted Critical
Publication of KR100483531B1 publication Critical patent/KR100483531B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

액정 패널의 반전 구동 프레임별로 서로 다른 레벨의 게이트 온 전압을 박막 트랜지스터에 인가하여 화소 전극에 충전되는 데이터 전압의 왜곡을 보상한다. 따라서, 킥백 전압에 기인한 구동 프레임별 데이터 전압의 비대칭 성분이 제거되어, 화소 전극에 충전되는 데이터 전압의 레벨이 항상 일정하게 유지될 수 있다.Different levels of gate-on voltages are applied to the thin film transistors for each inversion driving frame of the liquid crystal panel to compensate for the distortion of the data voltage charged in the pixel electrode. Therefore, the asymmetrical component of the data voltage for each drive frame due to the kickback voltage is eliminated, so that the level of the data voltage charged in the pixel electrode can be kept constant at all times.

Description

이중 게이트 신호 전압을 가지는 액정 표시 장치용 구동 회로Driving circuit for liquid crystal display device having a double gate signal voltage

이 발명은 액정 표시 장치에 관한 것으로서, 보다 상세하게는 박막 트랜지스터 액정 표시 장치(thin film transistor-liquid crystal display : TFT-LCD)의 구동 회로에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a driving circuit of a thin film transistor-liquid crystal display (TFT-LCD).

평판 표시 장치의 일종인 액정 표시 장치는 전압에 따라 빛의 투과도가 변하는 액정의 특성을 이용한 것으로써, 낮은 전압으로 구동이 가능하고 전력의 소모가 작아서 널리 이용되고 있다.A liquid crystal display device, which is a kind of flat panel display device, utilizes the characteristics of a liquid crystal whose light transmittance changes according to a voltage, and is widely used because it can be driven at a low voltage and power consumption is small.

도 1에 박막 트랜지스터 액정 표시 장치의 화소에 대한 전기적 등가 회로도를 나타내었다. 도 1에서와 같이 개개의 화소는 게이트 선(gate line) Gn및 Gn+1과 데이터 선(data line) Dn및 Dn+1로 구분되며, 데이터 선을 통해 TFT의 드레인 전극에 인가된 데이터 신호(Vs)는 게이트 선을 통한 게이트 신호가 TFT의 게이트 전극에 인가될 때 화소 전극(Clc)과 유지 용량 전극(Cst)에 충전된다.1 is an electrical equivalent circuit diagram of a pixel of a thin film transistor liquid crystal display. As shown in FIG. 1, the individual pixels are divided into gate lines G n and G n + 1 and data lines D n and D n + 1 and applied to the drain electrode of the TFT through the data lines. The data signal Vs is charged to the pixel electrode Clc and the storage capacitor electrode Cst when the gate signal through the gate line is applied to the gate electrode of the TFT.

화소 전극에 충전된 데이터 전압은 TFT의 게이트 전극과 드레인(drain) 전극간의 기생 커패시터 Cgd에 의해 전압이 강하되는데 이를 킥백(kick back) 전압이라고 하고 ΔVk로 표시한다. 도 2에 게이트 신호(Vg)에 따라 데이터 전압(Vs)이 화소 전극에 인가되었을 때 화소에 충전된 데이터 전압(Vd)을 도시하였다.The data voltage charged in the pixel electrode is lowered by the parasitic capacitor Cgd between the gate electrode and the drain electrode of the TFT, which is referred to as a kick back voltage and denoted by ΔVk. 2 illustrates the data voltage Vd charged in the pixel when the data voltage Vs is applied to the pixel electrode according to the gate signal Vg.

액정의 열화를 방지하기 위해서 화소 전극에 인가되는 데이터 신호(Vs)는 도 3에서와 같이 프레임별로 극성이 반전되어 구동된다. 즉, 개개의 화소에 충전되는 전압은 짝수 프레임(even frame)과 홀수 프레임(odd frame)으로 구분되어 극성이 바뀌어 인가된다. 이러한 반전 구동에 따른 고전압 구동 파형을 도 4에 도시하였다. 도 4에서 짝수 프레임에서 인가되는 게이트 신호는 Vge로 홀수 프레임에서 인가되는 게이트 신호는 Vgo로 표시하였으며 화소 전극에 충전된 데이터 전압을 Vd로 표시하였다.In order to prevent degradation of the liquid crystal, the data signal Vs applied to the pixel electrode is driven with the polarity reversed for each frame as shown in FIG. 3. That is, the voltage charged in each pixel is divided into an even frame and an odd frame and is applied with a different polarity. 4 illustrates a high voltage driving waveform according to the inversion driving. In FIG. 4, the gate signal applied in the even frame is represented by Vge, and the gate signal applied in the odd frame is represented by Vgo, and the data voltage charged in the pixel electrode is represented by Vd.

액정에 실제로 인가되는 전압의 실효치는 데이터 전압과 공통 전극 전압 사이의 면적으로 정해지며, 따라서 공통 전압을 중심으로 한 면적이 대칭이 되도록 하여야 일정한 전압을 화소 전극에 인가할 수 있다. 그러나 킥백 전압은 도 4에서와 같이 데이터 전압의 극성에 관계없이 항상 데이터 전압을 끌어내리는 방향으로 작용하므로 프레임별로 데이터 전압이 왜곡되는 정도가 달라진다. 이것은 결국 화면이 떨리는 플리커(flicker)를 유발시킨다.The effective value of the voltage actually applied to the liquid crystal is determined by the area between the data voltage and the common electrode voltage. Therefore, a constant voltage can be applied to the pixel electrode only when the area around the common voltage is symmetrical. However, since the kickback voltage always acts in the direction of pulling down the data voltage regardless of the polarity of the data voltage, as shown in FIG. 4, the degree of distortion of the data voltage varies from frame to frame. This eventually causes flickering of the screen.

종래에는 이러한 킥백 전압에 기인한 플리커를 줄이기 위해 공통 전극 전압 레벨을 조정하여 정극성의 데이터 전압과 부극성의 데이터 전압이 대칭이 되도록 하였으나 화소 전극을 이루는 액정의 유전율은 인가 전압에 따라 변화하므로 정확히 킥백 전압을 보상하기가 어려운 단점을 가지고 있다.Conventionally, in order to reduce the flicker caused by the kickback voltage, the common electrode voltage level is adjusted so that the positive data voltage and the negative data voltage are symmetrical. The disadvantage is that it is difficult to compensate for the voltage.

본 발명은 이러한 문제점을 해결하기 위한 것으로서, 본 발명의 과제는 TFT의 게이트 전극과 드레인 전극 사이의 기생 커패시터에 기인한 플리커를 줄임으로써 액정 표시 장치의 표시 품질을 향상시키는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve this problem, and an object of the present invention is to improve the display quality of a liquid crystal display by reducing flicker caused by parasitic capacitors between the gate electrode and the drain electrode of the TFT.

도 1은 액정 표시 장치의 화소에 대한 등가 회로도이고,1 is an equivalent circuit diagram of a pixel of a liquid crystal display device;

도 2는 액정 표시 장치의 구동 회로에서 게이트 신호, 화소 전극에 충전된 데이터 전압 및 킥백 전압의 상관 관계를 도시한 파형도이고,2 is a waveform diagram illustrating a correlation between a gate signal, a data voltage charged in a pixel electrode, and a kickback voltage in a driving circuit of a liquid crystal display;

도 3은 프레임별로 반전되어 구동되는 액정 패널의 각 화소의 극성 분포를 도시한 것이고,3 illustrates a polarity distribution of each pixel of the liquid crystal panel driven by being inverted frame by frame.

도 4는 반전 구동 프레임별로 화소 전극에 충전된 데이터 전압을 왜곡하는 킥백 전압을 도시한 것이고,4 illustrates a kickback voltage that distorts the data voltage charged in the pixel electrode for each inversion driving frame.

도 5는 게이트 신호 전압과 박막 트랜지스터의 소스와 드레인간의 전류의 관계를 도시한 그래프이고,5 is a graph showing a relationship between a gate signal voltage and a current between a source and a drain of a thin film transistor,

도 6은 본 발명의 실시예에 따른 액정 표시 장치의 구동 회로를 도시한 블록도이다.6 is a block diagram illustrating a driving circuit of a liquid crystal display according to an exemplary embodiment of the present invention.

이러한 과제를 달성하기 위하여, 본 발명에서는 게이트 신호의 전압 레벨에 따라 TFT의 드레인과 소스간의 전류가 변하는 성질을 이용하여, 반전 구동 프레임별로 서로 다른 레벨의 게이트 신호 전압을 TFT에 인가하여 화소 전극에 충전되는 데이터 전압의 왜곡을 보상한다. 따라서, 킥백 전압에 기인한 구동 프레임별 데이터 전압의 비대칭 성분을 제거되어, 화소 전극에 충전되는 데이터 전압의 레벨이 항상 일정하게 유지될 수 있다.In order to achieve the above object, in the present invention, the current between the drain and the source of the TFT is changed according to the voltage level of the gate signal, and a gate signal voltage having a different level is applied to the TFT for each inversion driving frame to the pixel electrode. Compensates for distortion of the data voltage being charged. Therefore, the asymmetrical component of the data voltage for each drive frame due to the kickback voltage is eliminated, so that the level of the data voltage charged in the pixel electrode can be kept constant at all times.

이하 본 발명의 바람직한 실시예를 기재한다. 그러나 하기한 실시예는 본 발명의 바람직한 한 실시예일 뿐 본 발명이 하기한 실시예에 한정되는 것은 아니다.Hereinafter, preferred embodiments of the present invention will be described. However, the following examples are only preferred embodiments of the present invention and the present invention is not limited to the following examples.

도 5에 액정 표시 장치의 게이트 온 전압(Vg)에 따른 TFT의 드레인과 소스간의 전류(Id)의 변화를 나타내는 그래프를 도시하였다. 도 5에서, 게이트 신호 전압(Vg)이 문턱 전압(Vth) 보다 큰 구간에서 드레인과 소스간의 전류(Id)는 게이트 전압(Vg)에 따라 변한다. 따라서, 게이트 전압(Vg)을 가변하면 화소 전극에 충전되는 데이터 전압(Vd)도 달라진다. 이와 같은 게이트 온 전압(Vg)과 데이터 전압(Vd)의 연관 관계를 이용하여 게이트 전압(Vg)을 프레임별로 다르게 인가하면 프레임별로 비대칭인 데이터 전압을 보상할 수 있다.FIG. 5 is a graph illustrating a change in the current Id between the drain and the source of the TFT according to the gate-on voltage Vg of the liquid crystal display. In FIG. 5, the current Id between the drain and the source changes in accordance with the gate voltage Vg in a section in which the gate signal voltage Vg is greater than the threshold voltage Vth. Therefore, when the gate voltage Vg is changed, the data voltage Vd charged in the pixel electrode also changes. By applying the gate voltage Vg differently for each frame by using the correlation between the gate-on voltage Vg and the data voltage Vd, an asymmetric data voltage may be compensated for each frame.

본 발명의 실시예에 따른 액정 표시 장치의 구동 회로를 도 6에 도시하였다. 도 6에서와 같이 본 발명에 따른 액정 표시 장치의 구동 회로는 액정 패널(10)에 계조 표시를 위한 계조 전압을 발생하는 계조 전압 발생부(20), 외부 화상 신호를 처리하여 화상 데이터를 만들고 액정 패널(10)의 구동에 필요한 각종 타이밍 신호를 만드는 타이밍 제어부(30), 계조 전압 발생부(20)로부터 계조 전압을 인가받아 타이잉 제어부(30)로부터 화상 데이터에 따라 액정 패널(10)의 신호선에 데이터 전압(Vs)을 인가하는 데이터 구동부(S1, S2, ..., SN)(90), 액정 패널(10) 주사선을 구동하는 게이트 구동부(G1, G2,..., GN)(80), 액정 패널(10)의 TFT를 오프(off) 시키는 게이트 오프 전압(Voff)과 공통 전극에 인가되는 공통 전압(Vcom)을 만들어 게이트 구동부(80)에 인가하는 Voff/Vcom 발생부(70), 액정 패널(10)의 TFT를 온(on) 시키는 게이트 온 전압인 Von1과 Von2를 각각 만드는 Von1 발생부(60)와 Von2 발생부(50), 타이밍 제어부(30)의 명령에 따라 Von1 전압과 Von2 전압을 순차적으로 게이트 구동부(80)에 출력하는 순차 신호 발생부(40)로 이루어진다. 여기서, 게이트 온 전압 Von1과 Von2는 서로 다른 레벨을 갖는다.6 illustrates a driving circuit of the liquid crystal display according to the exemplary embodiment of the present invention. As shown in FIG. 6, the driving circuit of the liquid crystal display according to the present invention processes the external image signal to generate image data by processing an external image signal and a gray voltage generator 20 generating a gray voltage for gray scale display on the liquid crystal panel 10. The signal line of the liquid crystal panel 10 in response to image data from the timing controller 30 and the gray voltage generator 20 that receive the gray voltage from the timing controller 30 and the gray voltage generator 20 which produce various timing signals required for driving the panel 10. Data drivers S1, S2, ..., S N 90 for applying the data voltage Vs to the gates, and gate drivers G1, G2, ..., G N for driving the scan lines of the liquid crystal panel 10. 80, a gate-off voltage Voff for turning off the TFT of the liquid crystal panel 10 and a Voff / Vcom generator for generating a common voltage Vcom applied to the common electrode and applying it to the gate driver 80 ( 70) and Von1 and Von2, which are gate-on voltages that turn on the TFT of the liquid crystal panel 10, are respectively made. A sequential signal generator 40 sequentially outputs the Von1 voltage and the Von2 voltage to the gate driver 80 according to the commands of the Von1 generator 60, the Von2 generator 50, and the timing controller 30. Here, the gate-on voltages Von1 and Von2 have different levels.

타이밍 제어부(30)는 제어 신호로 STV_E와 STV_O를 발생시켜 게이트 온 전압이 게이트 구동부(80)로 출력되도록 명령하며, 제어 신호로 STV_E와 STV_O는 순차 신호 발생부(40)로도 입력되어 게이트 온 전압 Von1과 Von2가 순차적으로 게이트 구동부에 인가될 수 있도록 한다. 즉, 짝수 프레임에서는 STV_E 신호가 타이밍 제어부(30)에서 출력되어 게이트 온 전압 Von1이 인가되도록 하고, 홀수 프레임에서는 STV_O 신호가 타이밍 제어부(30)에서 출력되어 게이트 온 전압 Von2가 인가되도록 한다. 따라서, 프레임별로 서로 다른 레벨의 게이트 온 전압이 액정 패널(10)에 인가되어 화소 전극에 충전되는 데이터 전압의 충전량이 변화되어 데이터 전압의 왜곡을 보상할 수 있다.The timing controller 30 generates STV_E and STV_O as control signals and commands the gate-on voltage to be output to the gate driver 80, and STV_E and STV_O are also sequentially input to the signal generator 40 as a control signal. Von1 and Von2 are sequentially applied to the gate driver. That is, the STV_E signal is output from the timing controller 30 to apply the gate-on voltage Von1 in the even frame, and the STV_O signal is output from the timing controller 30 to apply the gate-on voltage Von2 in the odd frame. Therefore, different levels of gate-on voltages are applied to the liquid crystal panel 10 for each frame to change the amount of charge of the data voltage charged in the pixel electrode, thereby compensating for the distortion of the data voltage.

이와 같이 킥백 전압에 기인한 데이터 전압의 비대칭성을 더욱 억제하기 위하여 게이트 온 전압(Von) 뿐 아니라 게이트 오프 전압(Voff)도 프레임별로 서로 다르게 인가할 수 있다. 즉, 게이트 오프 전압(Voff)을 두 종류의 레벨로 만들고 프레임 주기로 순차적으로 인가할 수 있다. 이러한 구동 회로는 게이트 신호 전압으로 Von1, Von2, Voff1, Voff2를 가지며 이들이 조합되어 프레임별로 서로 다른 게이트 전압이 액정 패널에 인가된다.As described above, in order to further suppress asymmetry of the data voltage due to the kickback voltage, not only the gate on voltage Von but also the gate off voltage Voff may be applied differently for each frame. That is, the gate-off voltage (Voff) can be made of two levels and sequentially applied in the frame period. Such a driving circuit has Von1, Von2, Voff1, and Voff2 as gate signal voltages, and these are combined to apply different gate voltages to the liquid crystal panel for each frame.

상기한 바와 같이, 본 발명에 따른 액정 표시 장치의 구동 회로에서는 반전 구동 프레임별로 서로 다른 레벨의 게이트 신호 전압을 인가함으로써, 킥백 전압에 기인한 데이터 전압의 비대칭성을 보상할 수 있다. 따라서, 데이터 전압의 왜곡에 기인한 플리커를 감소시켜 액정 표시 장치의 표시 품질을 향상할 수 있다.As described above, in the driving circuit of the liquid crystal display according to the present invention, the asymmetry of the data voltage due to the kickback voltage may be compensated by applying gate signal voltages having different levels for each inversion driving frame. Therefore, the flicker caused by the distortion of the data voltage can be reduced to improve the display quality of the liquid crystal display.

비록 이 발명은 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 이 발명은 상기 개시된 실시예에 한정되지 않으며, 후술되는 청구의 범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.Although this invention has been described with reference to the most practical and preferred embodiments, the invention is not limited to the embodiments disclosed above, but also includes various modifications and equivalents which fall within the scope of the following claims.

Claims (4)

화소 전극, 공통 전극 및 박막 트랜지스터로 이루어진 화소가 매트릭스 형태로 배열되어 있는 액정 패널,A liquid crystal panel in which pixels consisting of pixel electrodes, common electrodes, and thin film transistors are arranged in a matrix form, 상기 액정 패널에 계조 표시를 위한 계조 전압을 발생하는 계조 전압 발생부,A gray voltage generator which generates a gray voltage for displaying gray levels on the liquid crystal panel; 외부 화상 신호를 처리하여 화상 데이터를 만들고 상기 액정 패널의 구동에 필요한 각종 타이밍 신호를 만드는 타이밍 제어부,A timing controller configured to process external image signals to generate image data and to generate various timing signals necessary for driving the liquid crystal panel; 상기 계조 전압 발생부로부터 계조 전압을 인가받아 상기 타이잉 제어부로부터 화상 테이터에 따라 상기 액정 패널의 신호선에 데이터 전압을 인가하는 데이터 구동부,A data driver which receives a gray voltage from the gray voltage generator and applies a data voltage to a signal line of the liquid crystal panel according to image data from the tie controller; 상기 액정 패널의 주사선을 구동하는 게이트 구동부,A gate driver driving the scan line of the liquid crystal panel; 상기 박막 트랜지스터를 턴 오프 시키는 게이트 오프 전압 Voff를 만들어 상기 게이트 구동부에 인가하는 Voff 발생부,A Voff generator for generating a gate-off voltage Voff for turning off the thin film transistor and applying the gate-off voltage to the gate driver; 상기 공통 전극에 인가되는 공통 전압 Vcom을 만들어 상기 게이트 구동부에 인가하는 Vcom 발생부,A Vcom generator for generating a common voltage Vcom applied to the common electrode and applying the same to the gate driver; 상기 박막 트랜지스터를 온 시키는 서로 다른 전압 레벨의 게이트 온 전압 Von1과 Von2를 만드는 Von1 발생부 및 Von2 발생부,A Von1 generator and a Von2 generator for generating gate-on voltages Von1 and Von2 of different voltage levels to turn on the thin film transistor; 상기 타이밍 제어부의 제어 신호에 따라 상기 Von1 전압과 Von2 전압을 순차적으로 게이트 구동부에 출력하는 순차 신호 발생부를 포함하는And a sequential signal generator for sequentially outputting the Von1 voltage and the Von2 voltage according to a control signal of the timing controller. 액정 표시 장치용 구동 회로.Driving circuit for liquid crystal display device. 제1항에서,In claim 1, 상기 타이밍 제어부는 제어 신호 STV_E와 STV_O를 발생시켜 상기 게이트 구동부와 상기 순차 신호 발생부에 각각 입력하여, 상기 게이트 온 전압 Von1 및 Von2가 순차적으로 상기 게이트 구동부에 인가될 수 있도록 하는The timing controller generates control signals STV_E and STV_O and inputs the gate driver and the sequential signal generator, respectively, so that the gate-on voltages Von1 and Von2 are sequentially applied to the gate driver. 액정 표시 장치용 구동 회로.Driving circuit for liquid crystal display device. 제2항에서.In claim 2. 상기 액정 패널을 프레임 주기로 반전 구동할 때,When inverting the liquid crystal panel at a frame period, 짝수 프레임에서는 상기 STV_E 신호가 상기 타이밍 제어부에서 출력되어 상기 게이트 온 전압 Von1이 상기 게이트 구동부에 인가되고,In an even frame, the STV_E signal is output from the timing controller to apply the gate-on voltage Von1 to the gate driver. 홀수 프레임에서는 상기 STV_O 신호가 상기 타이밍 제어부에서 출력되어 상기 게이트 온 전압 Von2가 상기 게이트 구동부에 인가되는In the odd frame, the STV_O signal is output from the timing controller so that the gate-on voltage Von2 is applied to the gate driver. 액정 표시 장치용 구동 회로.Driving circuit for liquid crystal display device. 제1항에서,In claim 1, 상기 Voff 발생부는The Voff generating unit 서로 다른 게이트 오프 전압 Voff1과 Voff2를 만들어 상기 타이밍 제어부의 제어 신호에 따라 프레임 주기로 순차적으로 상기 게이트 발생부에 인가하는Different gate-off voltages Voff1 and Voff2 are generated and sequentially applied to the gate generator in a frame period according to the control signal of the timing controller. 액정 표시 장치용 구동 회로.Driving circuit for liquid crystal display device.
KR1019970080218A 1997-12-31 1997-12-31 Drive circuit for liquid crystal display with double gate signal voltage Expired - Fee Related KR100483531B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970080218A KR100483531B1 (en) 1997-12-31 1997-12-31 Drive circuit for liquid crystal display with double gate signal voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970080218A KR100483531B1 (en) 1997-12-31 1997-12-31 Drive circuit for liquid crystal display with double gate signal voltage

Publications (2)

Publication Number Publication Date
KR19990060000A true KR19990060000A (en) 1999-07-26
KR100483531B1 KR100483531B1 (en) 2005-09-15

Family

ID=37304763

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970080218A Expired - Fee Related KR100483531B1 (en) 1997-12-31 1997-12-31 Drive circuit for liquid crystal display with double gate signal voltage

Country Status (1)

Country Link
KR (1) KR100483531B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7369108B2 (en) 2002-09-17 2008-05-06 Samsung Electronics Co., Ltd. Liquid crystal display
US7907106B2 (en) 2005-02-26 2011-03-15 Samsung Electronics Co., Ltd. Liquid crystal display and driving method thereof
US8179385B2 (en) 2002-09-17 2012-05-15 Samsung Electronics Co., Ltd. Liquid crystal display

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285391A (en) * 1989-04-26 1990-11-22 Hosiden Corp Multi-level display method for active matrix liquid crystal cell
JPH04293089A (en) * 1991-03-20 1992-10-16 Nec Corp Driving method for active matrix type liquid crystal display device
JPH06167951A (en) * 1992-11-30 1994-06-14 Sharp Corp Driving circuit for display device
JPH07129132A (en) * 1993-11-02 1995-05-19 Casio Comput Co Ltd Liquid crystal display
JP3171091B2 (en) * 1996-02-14 2001-05-28 日本電気株式会社 Liquid crystal image signal control method and control circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7369108B2 (en) 2002-09-17 2008-05-06 Samsung Electronics Co., Ltd. Liquid crystal display
US8179385B2 (en) 2002-09-17 2012-05-15 Samsung Electronics Co., Ltd. Liquid crystal display
US7907106B2 (en) 2005-02-26 2011-03-15 Samsung Electronics Co., Ltd. Liquid crystal display and driving method thereof

Also Published As

Publication number Publication date
KR100483531B1 (en) 2005-09-15

Similar Documents

Publication Publication Date Title
US7196683B2 (en) Driving method of image display device, driving device of image display device, and image display device
US8232946B2 (en) Liquid crystal display and driving method thereof
JP2008003546A (en) Liquid crystal panel, liquid crystal display device, and method for driving same
KR101255705B1 (en) Gate driving circuit, liquid crystal display using the same and driving method thereof
US8115716B2 (en) Liquid crystal display device and its drive method
KR100840331B1 (en) Common voltage generator and liquid crystal display using same
GB2436887A (en) Liquid crystal display and driving method thereof
KR100483400B1 (en) Driving Method of LCD
KR102125281B1 (en) Display apparatus and method of driving thereof
KR100496543B1 (en) Liquid crystal display and method of driving the same
KR100483531B1 (en) Drive circuit for liquid crystal display with double gate signal voltage
KR20070066013A (en) Liquid Crystal Display and Gate Driving Circuit
KR101264704B1 (en) LCD and drive method thereof
KR20080044454A (en) LCD and its driving method
KR101264705B1 (en) LCD and drive method thereof
CN108154854B (en) Panel display device and data reverse compensation method thereof
KR101264702B1 (en) LCD and drive method thereof
KR101186018B1 (en) LCD and drive method thereof
KR101264701B1 (en) LCD and drive method thereof
KR100984812B1 (en) Common electrode voltage generator of liquid crystal display
KR20040013605A (en) Liquid crystal display and method for driving thereof
KR100483383B1 (en) Liquid crystal display device having stair waveform data driving voltage and its driving method
KR20040058580A (en) Liquid crystal display device and method of dirving the same
KR100471786B1 (en) Driving method of low power consumption liquid crystal display
KR100617611B1 (en) Gate Drive Signal Generation Circuit with Multiple Levels

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971231

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20021231

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19971231

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040924

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050330

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050407

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050408

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080328

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090303

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100315

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110315

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20120315

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20120315

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee
点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载