+

KR19990005736A - Digital data detection system - Google Patents

Digital data detection system Download PDF

Info

Publication number
KR19990005736A
KR19990005736A KR1019970029954A KR19970029954A KR19990005736A KR 19990005736 A KR19990005736 A KR 19990005736A KR 1019970029954 A KR1019970029954 A KR 1019970029954A KR 19970029954 A KR19970029954 A KR 19970029954A KR 19990005736 A KR19990005736 A KR 19990005736A
Authority
KR
South Korea
Prior art keywords
signal
integer
difference
partial response
survival path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1019970029954A
Other languages
Korean (ko)
Inventor
장경진
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019970029954A priority Critical patent/KR19990005736A/en
Publication of KR19990005736A publication Critical patent/KR19990005736A/en
Ceased legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 등화기의 출력을 비터비 알고리즘을 이용하여 검출하는 경우 생존 경로의 축 적 과정의 계산을 정수형으로 하는 디지탈 데이타 검출 시스템에 관한 것으로, 전송 채널에 기록된후 재생된 재생 신호를 부분 응답 채널로 샘플링하여 아날로그 3 치값 신호로 출력하는 부분 응답 등화 수단, 상기 부분 응답 등화 수단으로 부터 출력되는 아날로그 3 치값 신호를 계수화하여 계수화된 정수형 신호를 출력하는 A/D 변환 수단, 및 잡음 성분을 최소화하여 상기 전송 채널에 기록되는 신호에 가장 근접한 신호를 얻기 위해 상기 A/D 변환 수단으로 부터 출력되는 계수화된 정수형 신호를 입력으로 생존 경로를 추정하기 위한 생존 경로의 축적 과정의 계산을 정수형으로 수행하는 비터비 검출 수단으로 구성된다.The present invention relates to a digital data detection system in which the calculation of the accumulation path of a survival path is an integer when the output of the equalizer is detected using a Viterbi algorithm. The present invention relates to a partial response of a reproduced signal reproduced after being recorded on a transmission channel. A partial response equalization means for sampling into a channel and outputting the analog trivalue signal, an A / D conversion means for digitizing the analog trivalue signal output from the partial response equalization means and outputting a digitized integer signal, and a noise component In order to obtain a signal closest to the signal recorded on the transmission channel by minimizing the input signal, the calculation of the survival path accumulation process for estimating the survival path by inputting the digitized integer signal output from the A / D conversion means is performed. Viterbi detection means performed by.

본 발명은 종래에 비터비 겸출기의 생존 경로 축적 과정의 계산을 실수형으로 하는데 비해 정수형으로 하므로, 계산이 간단해지고 이에 따라 회로 구성이 간단해 진다.In the present invention, since the calculation of the survival path accumulation process of the Viterbi combiner is made to be an integer type, the calculation is simplified and thus the circuit configuration is simplified.

Description

디지탈 데이타 검출 시스템Digital data detection system

본 발명은 디지탈 데이타 검출 시스템에 관한 것으로, 특히 등화기의 출력을 비터비 알고리즘을 이용하여 검출하는 경우 생존 경로의 축적 과정의 계산을 정수형으로 하는 디지탈 데이타 검출 시스템에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital data detection system, and more particularly to a digital data detection system in which the calculation of the survival path accumulation process is an integer type when the output of the equalizer is detected using the Viterbi algorithm.

디지탈 신호를 채널, 예를 들어 자기 테이프를 이용하여 전송하는 경우 채널이 가진 특성에 의해 노이즈가 발생되게 된다.When a digital signal is transmitted using a channel, for example, magnetic tape, noise is generated by the characteristics of the channel.

이와 같이 자기 테이프와 같은 전송 채널을 이용하므로써 발생되는 노이즈를 줄이기 위해 종래의 디지탈 데이타 검출 시스템에서는 부분 응답 채널 Ⅳ를 사용한다. 이러한 부분 응답 채널 Ⅳ는 자기 매체의 특성을 고려하여 전송 채널이 매체와 유사한 특성을 갖도록 처리하므로써 자기 채널 응답이 이상적인 부분 응답 Ⅳ 채널에 근사화되어 기록 데이타의 복원시에 오류 데이타를 줄일 수 있다.In order to reduce noise generated by using a transmission channel such as a magnetic tape, the partial response channel IV is used in a conventional digital data detection system. The partial response channel IV is processed to have the characteristics similar to that of the medium in consideration of the characteristics of the magnetic medium, so that the magnetic channel response is approximated to the ideal partial response IV channel, thereby reducing the error data when the recording data is restored.

이와 같은 부분 응답 채널 Ⅳ 를 사용하는 종래의 디지탈 데이타 검출 시스템은 도 1 에 도시한 바와 같이 프리코더(100), 채널(110), 부분 응답 등화기(Partial Response Class Ⅳ Equalizer)(120), 및 2레벨 검출기(130)로 구성된다.A conventional digital data detection system using such a partial response channel IV is a precoder 100, a channel 110, a partial response equalizer (Partial Response Class IV Equalizer) 120, as shown in FIG. It consists of a two-level detector (130).

입력 신호(a(t))를 프리코더(100)에서 에러 검출이 용이한 형태를 갖는 신호(b(t))로 프리코딩된후 채널(110), 즉 자기 테이프에 기록되는데, 이때 노이즈(r(t)가 상기 프리 코더(100)의 출력 신호(b(t))와 함께 자기 테이프에 실리게 된다.The input signal a (t) is precoded as a signal b (t) having an easy error detection form in the precoder 100 and then recorded on the channel 110, that is, the magnetic tape. r (t) is loaded onto the magnetic tape together with the output signal b (t) of the precoder 100.

상기 자기 테이프(110)에 기록된후 재생된 신호(c(t))는 부분 응답 등화기(120)에서 3치의 신호로 출력된다. 즉, 채널(110)로 부터 출력되는 신호는 부분 응답 등화기(120)에서 부분 응답 채널로 샘플링되는데, 이때 재생된 디지탈 신호는 아날로그 형태로 이루어져 어떠한 식별점에서 상기 아날로그 재생 데이타 신호의 진폭을 설정된 문턱 전압에 대비되어 대소가 판정되므로써 3 치 신호(yn), 예를 들면 '+2, 0, -2' 중 하나로 출력된다.The signal c (t) recorded after being recorded on the magnetic tape 110 is output as a three-value signal by the partial response equalizer 120. That is, the signal output from the channel 110 is sampled into the partial response channel in the partial response equalizer 120, wherein the reproduced digital signal is formed in analog form to set the amplitude of the analog reproduction data signal at an identification point. The magnitude is determined in comparison with the threshold voltage, and is output as one of the ternary signals yn, for example, '+2, 0, -2'.

상기 부분 응답 등화기(120)에서 nT 주기로 샘플링된 신호(yn)는 다음 식 1 에 나타낸 바와 같다.The signal yn sampled by the nT period in the partial response equalizer 120 is represented by Equation 1 below.

[식 1][Equation 1]

여기서, yn은 아날로그 값으로 미리 정한 문턱값과 비교되어 상기 부분 응답 등화기(120)로 부터 출력되는 3 치 신호(+2, 0, -2)이고, bn은 현재의 프리코더(100)의 출력 신호이고, bn-2은 2주기전의 프리코더(100)의 출력 신호이고, rn은 노이즈이다.Here, yn is a three-valued signal (+2, 0, -2) output from the partial response equalizer 120 compared with a predetermined threshold value as an analog value, and bn is the current value of the precoder 100. B n-2 is an output signal of the precoder 100 two cycles ago, and rn is noise.

이와 같이 상기 부분 응답 등화기(120)로 부터 출력되는 3치 신호는 2 레벨 검출기(130)에서 2 치 신호로 출력된다. 즉, 다음 식 2 와 3 에 의해 상기 3 치 신호는 2 치 신호로 복호된다.As described above, the three-value signal output from the partial response equalizer 120 is output as a two-value signal from the two-level detector 130. That is, according to the following equations 2 and 3, the three-value signal is decoded into a two-value signal.

[식 2][Equation 2]

일때 when

[식 3][Equation 3]

일때 when

이와 같은 종래의 디지탈 데이타 검출 시스템은 문턱치와의 대비에 의해 검출된 3 치 신호를 이용하여 자기 테이프에서 재생된 디지탈 신호로 복원하게 되므로, 노이즈에 의해 누적되어 오류가 발생되는 문제점이 있었다.Such a conventional digital data detection system recovers a digital signal reproduced from a magnetic tape by using a ternary signal detected by contrast with a threshold, and has a problem in that an error is accumulated due to noise.

이러한 종래의 디지탈 데이타 검출 시스템의 문제점을 개선하기 위해 개선된 종래의 디지탈 데이타 검출 시스템은 오류율을 줄이기 위해 부분 응답 등화기와 연계하여 최우 순서 검출기(Maximam Lilelyhood Sequence Detector)를 사용한다.The conventional digital data detection system, which has been improved to improve the problem of the conventional digital data detection system, uses the Maximum Lillyhood Sequence Detector in conjunction with the partial response equalizer to reduce the error rate.

최우 순서 검출기는 임의의 수신 코드열에 가장 가가운 코드열을 추정하는 장치로, 가까운 코드열을 격자(Trellis)를 이용하여 효과적으로 탐색하는 비터비(Viterbi) 알고리즘을 이용한다.The highest order detector is an apparatus for estimating the code sequence that is the lightest for an arbitrary received code string. The detector uses a Viterbi algorithm to efficiently search for a close code string using a trellis.

비터비 검출기는 임의의 데이타 시간에 격자에 의해 가정된 각각의 가능한 상태에 대한 생존 순서(Survival Sequence)에 의해 데이타 결정의 순서와 그에 대응하는 에러 메트릭(Error Metric)을 유지한다. 예를 들어 격자에 두개의 상태가 있으면 두개의 생존 순서와 그에 대응하는 두개의 에러 메트릭을 유지한다.The Viterbi detector maintains the order of data decisions and corresponding Error Metrics by the Survival Sequence for each possible state assumed by the grid at any data time. For example, if there are two states in the grid, they maintain two survival orders and two corresponding error metrics.

각각의 데이타 시간에 격자의 상태에 대한 에러 메트릭을 갱신하기 위해서 등화된 수신 신호값을 평가하고, 이에 따라 갱신된 생존 순서가 생긴다. 최소의 에러 메트릭을 가진 갱신된 생존 순서는 기록된 데이타 신호 순서이다. 생존 순서에서 가장 오래된 데이타는 비터비 검출기의 출력단에서 만들어지며 상기의 과정이 다음 데이타에 대해 반복되므로써 계속해서 데이타가 출력되게 된다.At each data time, the equalized received signal values are evaluated to update the error metric for the state of the grid, resulting in an updated survival order. The updated survival order with the minimum error metric is the recorded data signal order. The oldest data in the survival order is produced at the output of the Viterbi detector and the data is output continuously as the above process is repeated for the next data.

따라서 비터비 검출기를 이용하는 개선된 종래의 디지탈 데이타 검출 시스템은 문턱값을 이용하는 종래의 디지탈 데이타 검출 시스템에 비해 낮은 에러율로 복호 기능을 수행할 수 있다.Thus, an improved conventional digital data detection system using a Viterbi detector can perform a decoding function with a lower error rate compared to a conventional digital data detection system using a threshold.

그러나 비터비 검출기를 이용하는 종래의 디지탈 데이타 검출 시스템은 부분 응답 채널 등화기의 출력 신호를 비터비 알고리즘을 이용하여 복호하는 것이 가능하지만 이때, 격자의 상태수가 4개가 되므로 알고리즘을 포함하는 계산이 복잡해지고 회로 구성이 복잡해지는 문제점이 있었다.However, in the conventional digital data detection system using a Viterbi detector, it is possible to decode the output signal of the partial response channel equalizer using the Viterbi algorithm. However, since the number of states of the grid is four, the calculation including the algorithm becomes complicated. There is a problem that the circuit configuration is complicated.

상기 문제점을 개선하기 위한 본 발명은 등화기의 출력을 비터비 알고리즘을 이용하여 검출하는데 있어서 생존 경로의 축적 과정의 계산을 정수형으로 하여 계산과 회로 구성을 간단하게 하기 위한 디지탈 데이타 검출 시스템을 제공함에 그 목적이 있다.The present invention for solving the above problems is to provide a digital data detection system for simplifying the calculation and circuit configuration by making the calculation of the accumulation process of the survival path in the integer form in detecting the output of the equalizer using the Viterbi algorithm. The purpose is.

상기 목적을 달성하기 위해 본 발명에 의한 디지탈 데이타 검출 시스템은 전송 채널에 기록된후 재생된 재생 신호를 부분 응답 채널로 샘플링하여 아날로그 3 치값 신호로 출력하는 부분 응답 등화 수단, 상기 부분 응답 등화 수단으로 부터 출력되는 아날로그 3 치값 신호를 계수화하여 계수화된 정수형 신호를 출력하는 A/D 변환 수단, 및 잡음 성분을 최소화하여 상기 전송 채널에 기록되는 신호에 가장 근접한 신호를 얻기 위해 상기 A/D 변환 수단으로 부터 출력되는 계수화된 정수형 신호를 입력으로 생존 경로를 추정하기 위한 생존 경로의 축적 과정의 계산을 정수형으로 수행하는 비터비 검출 수단을 포함하여 구성됨을 특징으로 한다.In order to achieve the above object, the digital data detection system according to the present invention comprises a partial response equalization means for sampling a reproduced reproduction signal recorded on a transmission channel and outputting the reproduced signal into a partial response channel and outputting the analog trivalue signal. A / D conversion means for digitizing the analog 3-valued signal outputted from the digital signal and outputting the digitized integer signal, and the A / D conversion to obtain a signal closest to the signal recorded on the transmission channel by minimizing noise components. Viterbi detection means for performing the calculation of the accumulation process of the survival path for the estimation of the survival path with the input of the digitized integer signal output from the means, characterized in that it comprises a.

도 1 은 일반적인 복호 시스템의 구성도1 is a block diagram of a general decoding system

도 2 는 본 발명에 의한 디지탈 데이타 검출 시스템의 일실시예를 나타낸 구성도2 is a block diagram showing an embodiment of a digital data detection system according to the present invention

도 3 은 본 발명에 의한 디지탈 데이타 검출 시스템의 일실시예를 나타낸 구성도Figure 3 is a block diagram showing an embodiment of a digital data detection system according to the present invention

도 4 는 입력 신호의 상태에 의해 발생되는 경로를 설명하기 위한 도면4 is a diagram for explaining a path generated by a state of an input signal;

도 5 는 입력 신호의 상태에 의해 발생되는 경로를 설명하기 위한 도면5 is a diagram for describing a path generated by a state of an input signal;

도 6 은 도 2 및 도 3 의 비터비 검출기의 세부 구성도FIG. 6 is a detailed configuration diagram of the Viterbi detector of FIGS. 2 and 3.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

200, 300 : 프리코더 210, 310 : 채널200, 300: precoder 210, 310: channel

220, 320 : 부분 응답 등화기 230, 330 : A/D 변환기220, 320: Partial response equalizer 230, 330: A / D converter

240, 350, 360 : 비터비 검출기 241 : 가지 메트릭 생성기240, 350, 360: Viterbi detector 241: branches metric generator

242 : 비교기 243 : 차이 평가량 생성기242: comparator 243: difference estimate generator

244 : 생존 경로 결정기 340 : 디멀티플렉서244: survival path determiner 340: demultiplexer

370 : 멀티플렉서370: Multiplexer

이하 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 의한 디지탈 데이타 검출 시스템의 일실시예는 도 2 에 도시한 바와 같이 부분 응답 등화기(220), A/D 변환기(230), 및 비터비 검출기(240)로 구성된다.One embodiment of the digital data detection system according to the present invention comprises a partial response equalizer 220, an A / D converter 230, and a Viterbi detector 240. As shown in FIG.

상기 부분 응답 등화기(220)는 프리코딩되어 전송 채널에 기록된후 재생된 재생 신호를 부분 응답 채널로 샘플링하여 아날로그 3 치값 신호로 출력한다.The partial response equalizer 220 samples the reproduced playback signal which is precoded and recorded on the transmission channel, and outputs the analog reproduced signal as a partial response channel.

상기 A/D 변환기(230)는 상기 부분 응답 등화기(220)로 부터 출력되는 아날로그 3 치값 신호를 계수화하여 계수화된 정수형 신호(yn)를 출력한다.The A / D converter 230 quantizes the analog digit signal output from the partial response equalizer 220 and outputs the digitized integer signal yn.

상기 비터비 검출기(240)는 잡음 성분(rn)을 최소화하여 상기 전송 채널에 기록되는 신호에 가장 근접한 신호를 얻기 위해 상기 A/D 변환기(240)로 부터 출력되는 계수화된 정수형 신호(yn)를 입력으로 생존 경로를 추정하기 위한 생존 경로의 축적 과정의 계산을 정수형으로 수행한다.The Viterbi detector 240 minimizes the noise component rn so as to obtain a signal closest to the signal recorded in the transmission channel. The digitized integer signal yn output from the A / D converter 240 is obtained. The calculation of the accumulation process of the survival path for estimating the survival path is performed as an integer.

도 2 에 도시한 바와 같이 구성되는 본 발명에 의한 디지탈 데이타 검출 시스템의 일실시예의 동작을 설명한다.The operation of one embodiment of the digital data detection system according to the present invention configured as shown in FIG. 2 will be described.

프리코더(200)에서 프리 코딩된 기록 신호는 자기 테이프와 같은 전송 채널(210)에 기록된후 재생되어 부분 응답 등화기(220)를 거쳐 아날로그 3치값 신호로 최우 추정 복호기인 비터비 검출기(240)에 입력된다. 이를 위하여 3치값 신호는 A/D 변환기(230)에 입력되어 계수화 즉, 디지탈화된 값으로 나온다. 이때 계수화된 신호(yn)는 정수형으로 A/D 변환기의 사용 비트수에 의하여 최대값과 최소값이 결정된다.The pre-coded recording signal precoded by the precoder 200 is recorded on the transmission channel 210 such as a magnetic tape, and then reproduced. ) Is entered. For this purpose, the tri-valued signal is input to the A / D converter 230 and output as a digitized value, that is, a digitized value. At this time, the counted signal (yn) is an integer and the maximum value and the minimum value are determined by the number of bits used in the A / D converter.

이렇게 디지털화된 등화기 출력(yn)은 비터기 검출기(240)에서 생존 경로가 추정되는데 이용되며, 이때 생존 경로를 추정하는 계산이 실수형이 아닌 정수형으로 이루어진다.The digitized equalizer output yn is used for estimating the survival path in the beater detector 240, and the calculation for estimating the survival path is made of an integer rather than a real number.

상기 부분 응답 등화기(220)를 거친 신호는 A/D 변환기(230)에서 매 시간(nT) 간격으로 샘플링되며 그 결과는 위의 식 1 과 같다.The signal passing through the partial response equalizer 220 is sampled every nT intervals in the A / D converter 230 and the result is shown in Equation 1 above.

위의 식 1에서 yn은 아날로그 값으로 미리 정한 문턱값과 비교되어 상기 부분 응답 등화기(120)로 부터 출력되는 3 치 신호(+2, 0, -2)이고, bn은 현재의 프리코더(100)의 출력 신호이고, bn-2은 2주기전의 프리코더(100)의 출력 신호로 -1 또는 +1를 갖는다.In Equation 1 above, yn is a three-value signal (+2, 0, -2) output from the partial response equalizer 120 compared with a predetermined threshold as an analog value, and bn is a current precoder ( Bn-2 has an output signal of the precoder 100 two cycles before, and has -1 or +1.

한편, 임의의 비트수(p)의 A/D 변환기(230)를 사용하면 잡음을 고려하여 yn은, 에서의 값을 가지며, bn은, 에서의 값을 가진다. 이때 정수형 계산을 위해을 C라고 하면 bn은 +C 또는 -C가 된다.On the other hand, when using the A / D converter 230 of any number of bits (p) yn is considered in consideration of noise , In Has the value of, and bn is , In Has the value At this time, If C is C, bn becomes + C or -C.

한편, 비터비 검출기에서 bk'는 아직 결정되지 않은 값으로 +C 또는 -C이면 최종적으로 선택되는 신호 부호열()은 다음 식 4 를 최소화하는 신호 부호열(bn')이다.On the other hand, in the Viterbi detector, bk 'is an undetermined value. If + C or -C, the signal code string finally selected ( ) Is a signal code string bn 'that minimizes the following expression (4).

[식 4][Equation 4]

위의 식 4 에서 yk는 모든 가능한 신호 부호열에 대해 동일한 값이고, bk'와 bk-2' 의 제곱은 모두 동일하게 C2을 가진다. 따라서 위의 식 4 를 최소화하기 위해서는 우변의 두번째 항을 최대화해야 하는데, 이를 평가량이라 한다.In Equation 4 above, yk is the same value for all possible signal code sequences, and the squares of bk 'and bk-2' have the same C 2 . Therefore, in order to minimize the above Equation 4, the second term on the right side should be maximized.

부분 응답 등화기(220)에서는 짝수 신호 부호열과 홀수 신호 부호열이 서로 영향을 주지 않는다. 따라서 부분 응답 등화기는 PR 다항식 1-D'(D' = 2D)를 가지는 두개의 독립적인 다이 코드 부분 응답 등화기 시스템으로 볼 수 있다. 이를 이용하여 디지탈 데이타 검출 시스템의 다른 실시예는 도 3 에 도시한 바와 같이 부분 응답 등화기(320), A/D 변환기(330), 디멀티플렉서(340), 2개의 비터비 검출기(350, 360), 및 멀티플렉서(370)로 구성된다.In the partial response equalizer 220, the even signal code string and the odd signal code string do not influence each other. Thus, the partial response equalizer can be viewed as two independent die code partial response equalizer systems with the PR polynomial 1-D '(D' = 2D). Another embodiment of the digital data detection system using this is a partial response equalizer 320, an A / D converter 330, a demultiplexer 340, two Viterbi detectors 350, 360 as shown in FIG. , And a multiplexer 370.

여기서, 상기 부분 응답 등화기(320)와 A/D 변환기(330)는 일실시예와 동일하며, 상기 디멀티플렉서(340)는 상기 A/D 변환기(330)의 출력을 짝수 신호 부호열과 홀수 신호 부호열로 분리하여 주고, 상기 2개의 비터비 검출기(350, 360)는 상기 A/D 변환기(330)로 부터 디멀티플렉서(340)를 통해 출력되는 각각 짝수 부호열과 홀수 부호열을 입력으로 최우추정 복호화하고, 상기 멀티플렉서(370)는 상기 2개의 비터비 검출기(350, 360)의 출력을 멀티플렉싱하여 하나의 부호열을 만든다.Here, the partial response equalizer 320 and the A / D converter 330 are the same as in one embodiment, and the demultiplexer 340 outputs an even signal code string and an odd signal code from the output of the A / D converter 330. The two Viterbi detectors 350 and 360 decode the even-numbered code strings and the odd code strings output from the A / D converter 330 through the demultiplexer 340 as inputs. The multiplexer 370 multiplexes the outputs of the two Viterbi detectors 350 and 360 to form one code string.

이와 같이 두개의 독립적인 다이 코드 부분 응답 등화기 시스템을 이용하여 신호 부호열을 분리해서 처리하게 되면 평가량은 다음 식 5 와 같이 분리할 수 있고, 짝수 평가량(JE)과 홀수 평가량(IO)은 각각 별개로 취급할 수 있다.In this way, when the signal code strings are separated and processed using two independent die code partial response equalizer systems, the evaluation amount can be separated as shown in Equation 5 below, and the even evaluation amount (JE) and the odd evaluation amount (IO) are respectively Can be treated separately.

[식 5][Equation 5]

여기서, 생존 메트릭스(Survivor Metrics)는 다음 식 6 와 같이 정의할 수 있다.Here, survival metrics may be defined as in Equation 6 below.

[식 6][Equation 6]

여기서, bn'은 +C이거나 -C일 것이므로 다음 식 7 과 같이 나누어 생각할 수 있다.Since bn 'may be + C or -C, it can be divided into Equation 7 below.

[식 7][Equation 7]

위의 식 7을 재귀적으로 쓰면 다음 식 8 과 같다.Recursively writing Equation 7 above gives the following Equation 8.

[식 8][Equation 8]

상기 평가량(J)은 시간이 지남에 따라 계속 증가하기 때문에 실제의 장치에 사용할 수 없다. 그러나 생존 경로를 결정하기 위해서 필요한 정보는 2개의 평가량의 차이와 그 부호이다. 따라서 매시각 nT마다 다음 식 9 와 같은 차이 평가량을 계산하고 유지하면 일고리즘 수행이 간단해 진다.Since the evaluation amount J continues to increase over time, it cannot be used in an actual apparatus. However, the information needed to determine the survival path is the difference between the two estimates and their sign. Therefore, it is easy to perform the algorithm by calculating and maintaining the difference evaluation amount as shown in Equation 9 for every nT.

[식 9][Equation 9]

위의 식 9 와 같이 차이 평가량을 정의 하였을때 여러 상황이 발생된다. 즉, 도 4 에 도시한 바와 같이 첫번째, bn이 +C이고 bn-2가 +C인 경우, 두번째, bn이 +C이고, bn-2가 -C인 경우, 세번째, bn이 -C이고, bn-2가 +C인 경우, 네번째, bn이 -C이고, bn-2가 -C인 경우가 발생되는데 각각의 경우를 설명하면 다음과 같다.When the difference evaluation amount is defined as in Equation 9 above, several situations occur. That is, as shown in FIG. 4, first, when bn is + C and bn-2 is + C, second, when bn is + C, and when bn-2 is -C, third, bn is -C, When bn-2 is + C, a fourth case occurs where bn is -C and bn-2 is -C.

첫번째, bn이 +C이고 bn-2가 +C인 경우에는 다음 식 10에 나타낸 바와 같이 이루어진다.First, when bn is + C and bn-2 is + C, it is performed as shown in Equation 10 below.

[식 10][Equation 10]

두번째, bn이 +C이고, bn-2가 -C인 경우에는 다음 식 11 에 나타낸 바와 같이 이루어진다.Secondly, when bn is + C and bn-2 is -C, this is performed as shown in Equation 11 below.

[식 11][Equation 11]

세번째, bn이 -C이고, bn-2가 +C인 경우에는 다음 식 12 에 나타낸 바와 같이 이루어진다.Third, when bn is -C and bn-2 is + C, it is as shown in Equation 12 below.

[식 12][Equation 12]

네번째, bn이 -C이고, bn-2가 -C인 경우에는 다음 식 13 에 나타낸 바와 같이 이루어진다.Fourth, when bn is -C and bn-2 is -C, it is made as shown in the following formula (13).

[식 13][Equation 13]

위와 같이 네가지 경우에 따라은 도 4 에 도시한 바와 같이 세가지 형태(①, ②, ③)로 나타낼 수 있고, 가능한 경로를 찾을 수 있게 된다.In four cases as above As shown in Figure 4 can be represented in three forms (①, ②, ③), it is possible to find a possible path.

첫번째로, ③의인 경우 차이 평가량()은 다음 식 14 와 같다.First of all, ③ If is the difference estimate ( ) Is as shown in Equation 14.

[식 14][Equation 14]

두번째로, ②의인 경우 차이 평가량()은 다음 식 15 와 같다.Second, ② If is the difference estimate ( ) Is as shown in Equation 15 below.

[식 15][Equation 15]

세번째로, ①의인 경우 차이 평가량()은 다음 식 16 와 같다.Third, ① of If is the difference estimate ( ) Is as shown in Equation 16 below.

[식 16][Equation 16]

위와 같은 관계를 정리하면 도 5 (가)(나)(다)(라)에 도시한 바와 같은 경로를 갖게 된다.In summary, the above relationship has a path as shown in FIG. 5 (a) (b) (d) (d).

즉, 상기 차이 평가량()이이 되면 도 5 (가)의 생존 경로가 형성될 수 있으며, 이때 +C 인 2주기전 상태(n-2)에서 현재(n) +C 또는 -C가 된다.That is, the difference evaluation amount ( )this In this case, the survival path of FIG. 5 (A) may be formed, where the current (n) + C or -C becomes 2 C before the cycle (n-2).

또한, 상기 차이 평가량()이 이 되면 도 5 (나)의 생존 경로가 형성될 수 있으며, 이때 2주기전 상태와 현재 상태(n)가 동일하게 된다. 즉 +C 인 2주기전 상태(n-2)에서 현재 (n) +C가 되거나, -C 인 2주기전 상태(n-2)에서 현재 (n) -C가 된다.In addition, the difference evaluation amount ( )this In this case, the survival path of FIG. 5 (b) may be formed, and the state 2 and the current state n are the same. In other words, the current state (n) is + C in the state n-2 of + C, which is + C, or the current state (n) -C is present in the state (n-2), which is -C, which is -C.

또한, 상기 차이 평가량()이이 되면 도 5 (다)의 생존 경로가 형성될 수 있으며, 이때 -C 인 2주기전 상태(n-2)에서 현재(n) +C 또는 -C도가 된다.In addition, the difference evaluation amount ( )this In this case, the survival path of FIG. 5 (C) may be formed, and at this time, the current (n) + C or -C degrees in a state two times before (n-2) which is -C.

한편, 도 5 (라)에 도시한 바와 같이 2주기전 상태와 현재 상태(n)가 반대로 변환되는 경우는 발생하지 않는다. 즉 +C 인 2주기전 상태(n-2)에서 현재 (n) -C가 되거나, -C 인 2주기전 상태(n-2)에서 현재 (n) +C가 되는 경우는 이상에서 설명한 바에 의하면 발생하지 않게 된다.On the other hand, as shown in Fig. 5 (d), the case where the state before two cycles and the current state n are reversed does not occur. In other words, as described above, when (n) -C is present in the state before (n-2) which is + C, or (n) + C is present in the state before (n-2) which is -C before, Will not occur.

본 발명에 의한 디지탈 데이타 검출 시스템의 일실시예와 다른 실시예에서 사용되는 상기 비터비 검출기(240)는 도 6 에 도시한 바와 같이 이상적인 디지탈 값이 갖는 제1 및 제2 상태의 각각의 기준 레벨과 상기 A/D 변환기(240)로 부터 출력되는 정수형 신호(yn)의 차를 계산하여 각각의 상태에 대해 가능한 경로들을 나타내는 가지 메트릭을 각각 생성하는 가지 메트릭 생성기(241), 상기 제1 및 제2 상태에서 각각의 메트릭간의 차의 크기를 비교하여 적은차를 갖는 가지 메트릭을 제1 및 제2 상태에 대한 현재의 오류 메트릭으로 선택하는 제1 및 제2 선택 신호를 출력하는 비교기(242), 상기 선택된 제1 및 제2 상태에 대한 현재의 오류 메트릭간의 차를 정수형으로 계산하고 차이 평가량()을 생성하여 상기 비교기(242)에서 재귀적으로 사용할 수 있도록 출력하는 차이 평가량 생성기(243), 및 상기 차이 평가량 생성기(243)의 제어에 따라 제1 및 제2 선택 신호를 입력으로 생존 경로를 추적하는 생존 경로 결정기(244)로 구성된다.The Viterbi detector 240 used in one embodiment and another embodiment of the digital data detection system according to the present invention has respective reference levels of the first and second states having an ideal digital value as shown in FIG. A branch metric generator 241 for calculating a difference between the integer signal yn outputted from the A / D converter 240 and a branch metric representing possible paths for each state, respectively, the first and the first A comparator 242 for outputting first and second selection signals for comparing the magnitude of the difference between the respective metrics in the two states and selecting the branch metric having the small difference as the current error metric for the first and second states; The difference between the current error metrics for the selected first and second states is calculated as an integer and the difference evaluation amount ( ) Is generated and outputted to be used recursively by the comparator 242, and a survival path is input by inputting first and second selection signals under the control of the difference estimation generator 243. Survival path determiner 244 to follow.

위에서 설명한 바와 같이 상기 차이 평가량()은 다음 식 17 에 의해 정의된다.As described above, the difference evaluation amount ( ) Is defined by the following equation.

[식 17]Formula 17

일때 when

일때 when

일때 when

여기서, 상기 ±C는 제1 및 제2 상태의 각각의 기준 레벨이고, yn은 현재의 계수화된 정수형 신호, yn-2 는 2주기전의 계수화된 정수형 신호이다.Where ± C is the respective reference level in the first and second states, yn is the current digitized integer signal, and yn-2 is the digitized integer signal two cycles ago.

위의 식 17 은 위의 식 14, 15, 16의 식을 정리한 형태이다.Equation 17 above summarizes the equations 14, 15, and 16 above.

이와 같이 구성되는 비터비 검출기의 동작을 설명한다.The operation of the Viterbi detector configured as described above will be described.

상기 가지 메트릭 생성기(241)에서는 이상적인 디지탈 값이 갖는 제1 및 제2 상태의 각각의 기준 레벨(+C, -C)과 상기 A/D 변환기(240)로 부터 출력되는 정수형 신호(yn)의 차를 계산하여 각각의 상태에 대해 가능한 경로들을 나타내는 가지 메트릭을 각각 생성한다.In the branch metric generator 241, the reference level (+ C, -C) of the first and second states of the ideal digital value and the integer signal (yn) output from the A / D converter 240 are used. The difference is calculated to produce each branch metric representing the possible paths for each state.

그리고 상기 비교기(242)에서는 상기 차이 평가량 생성기(243)로 부터 출력되는 차이 평가량에 따라 상기 제1 및 제2 상태(+C, -C)에서 각각의 메트릭간의 차의 크기를 비교하여 적은차를 갖는 가지 메트릭을 제1 및 제2 상태에 대한 현재의 오류 메트릭으로 선택하는 제1 및 제2 선택 신호를 출력한다. 여기서, 상기 선택 신호는 상기 생존 경로를 결정하기 위해서 필요한 부호이다.The comparator 242 compares the magnitude of the difference between the respective metrics in the first and second states (+ C, -C) according to the difference evaluation amount output from the difference estimation amount generator 243, thereby reducing a small difference. Outputting a first and second selection signal that selects the branch metric to have as the current error metric for the first and second states. Here, the selection signal is a sign necessary for determining the survival path.

또한, 상태 차이 평가량 생성기(243)에서는 위의 식 17 에 따라 상기 선택된 제1 및 제2 상태에 대한 현재의 오류 메트릭간의 차를 정수형으로 계산하고 차이 평가량()을 생성한다. 이때 생성된 차이 평가량()은 상기 비교기(242)에 입력되어 재귀적으로 사용할 수 있도록 한다.In addition, the state difference evaluation amount generator 243 calculates the difference between the current error metrics for the selected first and second states as an integer type according to Equation 17 above, and calculates the difference evaluation amount ( ). The difference estimate generated at this time ( ) Is input to the comparator 242 to be used recursively.

상기 차이 평가량 생성기(243)의 제어에 따라 상기 비교기(242)로 부터 출력되는 부호에 해당하는 제1 및 제2 선택 신호는 상기 생존 경로 결정기(244)에 입력되어 생존 경로를 추적하는데 이용되게 된다.Under the control of the difference estimation generator 243, first and second selection signals corresponding to codes output from the comparator 242 are input to the survival path determiner 244 to be used to track the survival path. .

이상에서 설명한 바와 같이 본 발명에 의한 디지탈 데이타 검출 시스템은 종래의 방법이 비터비 겸출기의 생존 경로 축적 과정의 계산을 실수형으로 하는데 비해 비터비 검출기의 생존 경로 축적 과정의 계산을 정수형으로 하므로, 계산이 간단해지고 이에 따라 회로 구성이 간단해 진다.As described above, in the digital data detection system according to the present invention, the calculation of the survival path accumulation process of the Viterbi detector is an integer while the calculation of the survival path accumulation process of the Viterbi combiner is real. The calculation is simplified and the circuit configuration is simplified accordingly.

Claims (3)

전송 채널에서 재생된 재생 신호를 부분 응답 채널로 샘플링하여 아날로그 3 치값 신호로 출력하는 부분 응답 등화 수단; 상기 부분 응답 등화 수단으로 부터 출력되는 아날로그 3 치값 신호를 계수화하여 계수화된 정수형 신호를 출력하는 A/D 변환 수단; 및 잡음 성분을 최소화하여 상기 전송 채널에 기록되는 신호에 가장 근접한 신호를 얻기 위해 상기 A/D 변환 수단으로 부터 출력되는 계수화된 정수형 신호를 입력으로 생존 경로를 추정하기 위한 생존 경로의 축적 과정의 계산을 정수형으로 수행하는 비터비 검출 수단을 포함하여 구성됨을 특징으로 하는 디지탈 데이타 검출 시스템.Partial response equalization means for sampling the reproduced signal reproduced in the transmission channel into a partial response channel and outputting it as an analog 3-valued signal; A / D conversion means for digitizing the analog digit signal output from the partial response equalization means and outputting a digitized integer signal; And a process of accumulating a survival path for estimating a survival path by inputting a digitized integer signal output from the A / D conversion means to minimize a noise component and obtain a signal closest to a signal recorded on the transmission channel. And a Viterbi detection means for performing the calculation in an integer form. 제 1 항에 있어서, 상기 비터비 검출 수단은 이상적인 디지탈 값이 갖는 제1 및 제2 상태의 각각의 기준 레벨과 상기 A/D 변환 수단으로 부터 출력되는 정수형 신호의 차를 계산하여 각각의 상태에 대해 가능한 경로들을 나타내는 가지 메트릭을 각각 생성하는 가지 메트릭 생성기; 상기 제1 및 제2 상태에서 각각의 메트릭간의 차의 크기를 비교하여 적은차를 갖는 가지 메트릭을 제1 및 제2 상태에 대한 현재의 오류 메트릭으로 선택하는 제1 및 제2 선택 신호를 출력하는 비교기; 상기 선택된 제1 및 제2 상태에 대한 현재의 오류 메트릭간의 차를 정수형으로 계산하고 차이 평가량을 생성하여 상기 비교기에서 재귀적으로 사용할 수 있도록 출력하는 차이 평가량 생성기; 및 상기 차이 평가량 생성기의 제어에 따라 제1 및 제2 선택 신호를 입력으로 생존 경로를 추적하는 생존 경로 결정기를 포함하여 구성됨을 특징으로 하는 디지탈 신호 검출 시스템.2. The apparatus according to claim 1, wherein the Viterbi detection means calculates a difference between the respective reference levels of the first and second states of the ideal digital value and the integer signal output from the A / D conversion means to each state. A branch metric generator, each generating a branch metric indicative of possible paths for the path; Comparing the magnitudes of the differences between the respective metrics in the first and second states and outputting first and second selection signals for selecting branch metrics having a small difference as current error metrics for the first and second states. Comparator; A difference estimate generator for calculating a difference between the current error metrics for the selected first and second states as an integer, generating a difference estimate, and outputting the difference estimate recursively for use in the comparator; And a survival path determiner that tracks a survival path by inputting first and second selection signals under the control of the difference evaluation amount generator. 제 2 항에 있어서, 상기 차이 평가량()은The method of claim 2, wherein the difference evaluation amount ( )silver 일때 when 일때 when 일때 when 여기서, 상기 ±C는 제1 및 제2 상태의 각각의 기준 레벨이고, yn은 현재의 계수화된 정수형 신호, yn-2 는 2주기전의 계수화된 정수형 신호임을 특징으로 하는 디지탈 신호 검출 시스템.Wherein ± C is the respective reference level in the first and second states, yn is the current digitized integer signal, and yn-2 is the digitized integer signal two cycles ago.
KR1019970029954A 1997-06-30 1997-06-30 Digital data detection system Ceased KR19990005736A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029954A KR19990005736A (en) 1997-06-30 1997-06-30 Digital data detection system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029954A KR19990005736A (en) 1997-06-30 1997-06-30 Digital data detection system

Publications (1)

Publication Number Publication Date
KR19990005736A true KR19990005736A (en) 1999-01-25

Family

ID=65987574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029954A Ceased KR19990005736A (en) 1997-06-30 1997-06-30 Digital data detection system

Country Status (1)

Country Link
KR (1) KR19990005736A (en)

Similar Documents

Publication Publication Date Title
US4847871A (en) Viterbi detector for digital signal
US5619539A (en) Data detection methods and apparatus for a direct access storage device
US6493162B1 (en) Frame synchronization for viterbi detector
KR100323562B1 (en) Information reproducing device
KR960000451B1 (en) Viterbi decoding system including variable-order equalizer
KR100550510B1 (en) Method and apparatus for reducing noise correlation in partial response channel
US5432820A (en) Maximum-likelihood decoding method and device
KR19990003319A (en) Selective synchronous / asynchronous partial response channel data detection device of digital magnetic recording / reproducing system
US5774286A (en) Magnetic disk drive in which read data is demodulated using maximum likelihood detection method
US6320916B1 (en) Digital magnetic recording/reproducing apparatus
KR19980042111A (en) How to decode and detect digital presequences
US6798726B2 (en) Data decoding
KR19990005736A (en) Digital data detection system
US7065161B2 (en) Partial response maximum likelihood (PRML) bit detection apparatus
US5938788A (en) Maximum likelihood decoding method and information reproducing apparatus corresponding thereto
US5367535A (en) Method and circuit for regenerating a binary bit stream from a ternary signal
KR100235819B1 (en) Process and circuit for regeneration of the binary bit stream from a ternary signal
US6963625B2 (en) Dada decoding
KR100253735B1 (en) Synchronous partial response iv channel data detector in a digital vcr
US20020021237A1 (en) Data decoding
KR100244768B1 (en) Asynchronous partial responsive data detector of a digital magnetic recording/reproducing system
WO1998004032A1 (en) Asymmetric channel data detection compensation
JP2972268B2 (en) Digital signal reproducing method and apparatus
KR19990005750A (en) Viterbi detection device and method
KR19990005737A (en) Viterbi detection device and method

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970630

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19970630

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990830

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20000131

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 19990830

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

点击 这是indexloc提供的php浏览器服务,不要输入任何密码和下载