JPS6197975A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6197975A JPS6197975A JP59219673A JP21967384A JPS6197975A JP S6197975 A JPS6197975 A JP S6197975A JP 59219673 A JP59219673 A JP 59219673A JP 21967384 A JP21967384 A JP 21967384A JP S6197975 A JPS6197975 A JP S6197975A
- Authority
- JP
- Japan
- Prior art keywords
- molybdenum
- gate electrode
- semiconductor device
- polycrystalline silicon
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/671—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor having lateral variation in doping or structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
２１ｂ列技１じと訪
本発明は、半導体の製造方法に関し、特に高融点金属の
硅化物からなる電極を備えた半導体装置の製造方法に関
する。
硅化物からなる電極を備えた半導体装置の製造方法に関
する。
従来技術
ＭＯ８半導体装置においては、ゲート電極及びソース、
ドレイン領域の低抵抗化をはかるため、高融点金属硅化
物が使用されるようになってきている。この場合、ゲー
ト電極の特性を保持するためにモリブデンシリサイド層
の下地として多結晶シリコンを敷き、モリブデンシリサ
イド層−多結晶シリコンの２Ｍ構造で、ゲート電極を形
成しているが、熱処暑時にモリブデンシリサイド中のモ
リブデンが多結晶シリコン層中を突き抜けて、ゲート酸
化膜にまで拡散してしまい、これによってゲート耐圧の
劣化を招く欠点がある。
ドレイン領域の低抵抗化をはかるため、高融点金属硅化
物が使用されるようになってきている。この場合、ゲー
ト電極の特性を保持するためにモリブデンシリサイド層
の下地として多結晶シリコンを敷き、モリブデンシリサ
イド層−多結晶シリコンの２Ｍ構造で、ゲート電極を形
成しているが、熱処暑時にモリブデンシリサイド中のモ
リブデンが多結晶シリコン層中を突き抜けて、ゲート酸
化膜にまで拡散してしまい、これによってゲート耐圧の
劣化を招く欠点がある。
目 的
本発明の目的は、ゲート絶縁膜への金属の拡散を防止し
てゲート耐圧を向上させることができ、しかも簡単なプ
ロセスで高融点金属をソース、ドレイン電極とゲート電
極に備えたＬＤＤ構造の半導体装置の製造方法を提供す
ることにある。
てゲート耐圧を向上させることができ、しかも簡単なプ
ロセスで高融点金属をソース、ドレイン電極とゲート電
極に備えたＬＤＤ構造の半導体装置の製造方法を提供す
ることにある。
構成
以下１本発明の一実施例であるＭＯ８型半導体装置を第
１図（ａ）〜（ｈ）を参照して説明する。
１図（ａ）〜（ｈ）を参照して説明する。
まず、Ｐ型シリコン基板２１の表面に選択酸化法により
フィールド酸化膜２２を形成した後、このフィールド酸
化膜２２によって囲まれた素子領域表面に厚さ４００人
の熱酸化膜２３を形成した。
フィールド酸化膜２２を形成した後、このフィールド酸
化膜２２によって囲まれた素子領域表面に厚さ４００人
の熱酸化膜２３を形成した。
次に厚さ３０００人の多結晶シリコン膜２４を堆積し、
更に多結晶シリコン膜２４上にスパッタ法により厚さ２
０００人のモリブデン膜２５を堆積した（第１図ａ）。
更に多結晶シリコン膜２４上にスパッタ法により厚さ２
０００人のモリブデン膜２５を堆積した（第１図ａ）。
次いで、図示しないホトレジストパターンをマスクとし
て、これらモリブデン膜２５．及び多結晶シリコン膜２
４を反応性イオンエツチングによりモリブデン膜パター
ン２６、及び多結晶シリコンパターン２７を形成した。
て、これらモリブデン膜２５．及び多結晶シリコン膜２
４を反応性イオンエツチングによりモリブデン膜パター
ン２６、及び多結晶シリコンパターン２７を形成した。
続いて、これらパターンをマスクとしてＨＦを含むＮＨ
４Ｆ溶液を用いて前記熱酸化膜２３をエツチングしてゲ
ート酸化膜２８を形成した（第１回目）。
４Ｆ溶液を用いて前記熱酸化膜２３をエツチングしてゲ
ート酸化膜２８を形成した（第１回目）。
この後、基板全面に酸素イオンを３０ Ｋ ｅ Ｖ １
０”ＣＸｌ注入した。第１回目では、酸素イオンは、フ
ィールド領域上、ソース、ドレイン領域上に注入され、
並びにモリブデン膜２５上から、多結晶シリコン膜２４
中に注入されるように注入した。
０”ＣＸｌ注入した。第１回目では、酸素イオンは、フ
ィールド領域上、ソース、ドレイン領域上に注入され、
並びにモリブデン膜２５上から、多結晶シリコン膜２４
中に注入されるように注入した。
この場合、酸素イオンの注入量のドーズ量のピークは、
多結晶シリコンとモリブデンの界面付近にあるように注
入する。なお、多結晶シリコン中の酸素は、全体に亘っ
て一様に酸素を含有することが好ましい。次の、第２回
目では、酸素イオンは。
多結晶シリコンとモリブデンの界面付近にあるように注
入する。なお、多結晶シリコン中の酸素は、全体に亘っ
て一様に酸素を含有することが好ましい。次の、第２回
目では、酸素イオンは。
モリブデン膜及び多結晶シリコン膜の側壁のみ注入した
。また、酸素イオンは基板全面とゲート電極側壁に同時
に注入してもよい、（第１図Ｃ）続いて、８００℃の酸
素雰囲気中で熱処理を行い、モリブデンと多結晶シリコ
ンとを反応させてモリブデンシリサイド２９を形成させ
た。この熱処理によって、ソース、ドレイン領域上及び
モリブデンシリサイドの周辺に酸化膜３０を形成した。
。また、酸素イオンは基板全面とゲート電極側壁に同時
に注入してもよい、（第１図Ｃ）続いて、８００℃の酸
素雰囲気中で熱処理を行い、モリブデンと多結晶シリコ
ンとを反応させてモリブデンシリサイド２９を形成させ
た。この熱処理によって、ソース、ドレイン領域上及び
モリブデンシリサイドの周辺に酸化膜３０を形成した。
この後、このモリブデンシリサイド膜２９をマスクとじ
て、リンをドーズ量ｌＸ１０１ＬＥＩ！、加速エネルギ
ー２５ Ｋ ｅ Ｖでソース、ドレイン領域の基板内へ
酸化シリコン膜３０を通して注入し、ソース３１、ドレ
イン３２を形成した（第１図ｄ）。
て、リンをドーズ量ｌＸ１０１ＬＥＩ！、加速エネルギ
ー２５ Ｋ ｅ Ｖでソース、ドレイン領域の基板内へ
酸化シリコン膜３０を通して注入し、ソース３１、ドレ
イン３２を形成した（第１図ｄ）。
続いて、異方性エツチングを用いてソース、ドレイン上
、及びモリブデンシリサイドの上面をエツチングして表
面を露出させると共に、モリブデンシリサイドパターン
の側壁にのみ酸化膜３３を残存させた（第１図ｅ）。
、及びモリブデンシリサイドの上面をエツチングして表
面を露出させると共に、モリブデンシリサイドパターン
の側壁にのみ酸化膜３３を残存させた（第１図ｅ）。
次いで、全面に厚さ５００人のモリブデン膜３・１を堆
積した。このモリブデン膜３４のパターンをマスクとし
て、前記ソース、ドレイン領域に砒素をドーズ量５ Ｘ
１０”ｃｘｌ、加速！ネルギー６０ＫｅＶで注入した
。続いて、６００℃の窒素雰囲気中で３０分間熱処理を
行い、モリブデンと単結晶シリコンとの間、及びモリブ
デンとモリブデンシリサイドとの間に反応を行わせて、
ソース、ドレイン領域３１．３２表面にソース、ドレイ
ン電極となるモリブデンシリサイドを、またモリブデン
シリサイド２９上にモリブデン含有量の高いモリブデン
シリサイド膜を夫々形成した（第１図ｆ）。
積した。このモリブデン膜３４のパターンをマスクとし
て、前記ソース、ドレイン領域に砒素をドーズ量５ Ｘ
１０”ｃｘｌ、加速！ネルギー６０ＫｅＶで注入した
。続いて、６００℃の窒素雰囲気中で３０分間熱処理を
行い、モリブデンと単結晶シリコンとの間、及びモリブ
デンとモリブデンシリサイドとの間に反応を行わせて、
ソース、ドレイン領域３１．３２表面にソース、ドレイ
ン電極となるモリブデンシリサイドを、またモリブデン
シリサイド２９上にモリブデン含有量の高いモリブデン
シリサイド膜を夫々形成した（第１図ｆ）。
次に、反応性イオンエツチングを用いてモリブデンシリ
サイドの側壁、及びフィールド酸化膜２２上の未反応の
モリブデン膜を除去して、前記モリブデンシリサイドパ
ターン３５とモリブデンシリサイド３６とを分離した（
第１図ｇ）。
サイドの側壁、及びフィールド酸化膜２２上の未反応の
モリブデン膜を除去して、前記モリブデンシリサイドパ
ターン３５とモリブデンシリサイド３６とを分離した（
第１図ｇ）。
続いて、全面にＣＶＤ酸化膜３７を堆積した後、コンタ
クトホール３８を開孔し、更に全面にＡＪ膜を蒸着した
後、パターニングしてＡ１配線３９を形成し、ＭＯ３型
半導体装置を作成した。
クトホール３８を開孔し、更に全面にＡＪ膜を蒸着した
後、パターニングしてＡ１配線３９を形成し、ＭＯ３型
半導体装置を作成した。
以上説明した実施例において、モリブデンシリサイドの
代りにタングステン、チタン、タンタルなどの高融点金
属、あるいはそのシリサイドにも適用できる。
代りにタングステン、チタン、タンタルなどの高融点金
属、あるいはそのシリサイドにも適用できる。
また、多結晶シリコンの抵抗値を下げるため、リンを酸
素イオン注入時の前、又は後であるいは予めドープさせ
ておいてもよい。
素イオン注入時の前、又は後であるいは予めドープさせ
ておいてもよい。
効果
第２図ｆの工程で堆積するモリブデンシリサイド上部は
、モリブデン含有量が高いが、多結晶シリコン、及びモ
リブデン膜中に予め酸素イオンが注入されており、しか
も、酸素含有量の分布は、多結晶シリコンとモリブデン
との界面を中心に広がっているため、高いモリブデン含
有量であってもゲート酸化膜中にモリブデン金属が入る
のを防止できると共に、モリブデンシリサイドの側壁に
酸化膜が形成されやすく、ゲート電極とソース、ドレイ
ン電極との分離が容易にでき、しかもその後の熱処理で
側壁の酸化膜厚をより厚くできるので、より有効なＬＤ
Ｄ構造を形成できる。さらに、酸素イオン注入工程でソ
ース、ドレイン上に酸化膜が形成されるため、これを利
用してソース、ドレイン用に不純物を注入できる。しか
も、これら効果を同一工程で得ることができる。
、モリブデン含有量が高いが、多結晶シリコン、及びモ
リブデン膜中に予め酸素イオンが注入されており、しか
も、酸素含有量の分布は、多結晶シリコンとモリブデン
との界面を中心に広がっているため、高いモリブデン含
有量であってもゲート酸化膜中にモリブデン金属が入る
のを防止できると共に、モリブデンシリサイドの側壁に
酸化膜が形成されやすく、ゲート電極とソース、ドレイ
ン電極との分離が容易にでき、しかもその後の熱処理で
側壁の酸化膜厚をより厚くできるので、より有効なＬＤ
Ｄ構造を形成できる。さらに、酸素イオン注入工程でソ
ース、ドレイン上に酸化膜が形成されるため、これを利
用してソース、ドレイン用に不純物を注入できる。しか
も、これら効果を同一工程で得ることができる。
第１図（ａ）〜（ｈ）は、本発明の一実施例における高
融点金属シリサイドを用いたＭＯ３型半導体装置の製造
方法を示す断面図である。 ２１一基板 ２４−多結晶シリコン膜 ２５．３４−モリブテン膜 ２９−モリブデンシリサイドゲート電極３ｏ−酸化膜 ３１．３２−ソース、トレイン
融点金属シリサイドを用いたＭＯ３型半導体装置の製造
方法を示す断面図である。 ２１一基板 ２４−多結晶シリコン膜 ２５．３４−モリブテン膜 ２９−モリブデンシリサイドゲート電極３ｏ−酸化膜 ３１．３２−ソース、トレイン
Claims (3)
- （１）多結晶シリコン膜と高融点金属との積層構造によ
ってゲート電極を形成し、該ゲート電極全面に酸素イオ
ンを注入した後、熱処理してゲート電極を高融点金属の
シリサイドとし、その後、基板全面に高融点金属を堆積
した後、該ゲート電極の側壁の高融点金属を除去したこ
とを特徴とする半導体装置の製造方法。 - （２）前記酸素イオン注入は、多結晶シリコン膜と高融
点金属との界面にそのドーズ量のピークがくるようにし
たことを特徴とする、特許請求の範囲第１項記載の半導
体装置の製造方法。 - （３）前記酸素イオン注入は、少なくとも２回行ない、
そのうちの少なくとも１回は、ゲート電極の側壁に行な
うことを特徴とする、特許請求の範囲第１項記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219673A JPS6197975A (ja) | 1984-10-19 | 1984-10-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59219673A JPS6197975A (ja) | 1984-10-19 | 1984-10-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6197975A true JPS6197975A (ja) | 1986-05-16 |
Family
ID=16739179
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59219673A Pending JPS6197975A (ja) | 1984-10-19 | 1984-10-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6197975A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4855247A (en) * | 1988-01-19 | 1989-08-08 | Standard Microsystems Corporation | Process for fabricating self-aligned silicide lightly doped drain MOS devices |
| US5028554A (en) * | 1986-07-03 | 1991-07-02 | Oki Electric Industry Co., Ltd. | Process of fabricating an MIS FET |
| US11001706B2 (en) | 2017-02-02 | 2021-05-11 | Toyobo Co., Ltd. | Polyester resin composition, and light reflector component and light reflector including polyester resin composition |
| US11001705B2 (en) | 2015-12-25 | 2021-05-11 | Toyobo Co., Ltd. | Polyester resin composition, light-reflector component containing same, light reflector, and method for producing polyester resin composition |
| US11713392B2 (en) | 2017-02-02 | 2023-08-01 | Toyobo Co., Ltd. | Polyester resin composition, and light reflector component and light reflector including polyester resin composition |
-
1984
- 1984-10-19 JP JP59219673A patent/JPS6197975A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028554A (en) * | 1986-07-03 | 1991-07-02 | Oki Electric Industry Co., Ltd. | Process of fabricating an MIS FET |
| US4855247A (en) * | 1988-01-19 | 1989-08-08 | Standard Microsystems Corporation | Process for fabricating self-aligned silicide lightly doped drain MOS devices |
| US11001705B2 (en) | 2015-12-25 | 2021-05-11 | Toyobo Co., Ltd. | Polyester resin composition, light-reflector component containing same, light reflector, and method for producing polyester resin composition |
| US11001706B2 (en) | 2017-02-02 | 2021-05-11 | Toyobo Co., Ltd. | Polyester resin composition, and light reflector component and light reflector including polyester resin composition |
| US11713392B2 (en) | 2017-02-02 | 2023-08-01 | Toyobo Co., Ltd. | Polyester resin composition, and light reflector component and light reflector including polyester resin composition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6046831B2 (ja) | 半導体装置の製造方法 | |
| JPS6255930A (ja) | 半導体装置の製造方法 | |
| JP3131436B2 (ja) | 半導体装置の製造方法 | |
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| JPS5836505B2 (ja) | 半導体記憶装置の製造方法 | |
| JP3088556B2 (ja) | 半導体装置の製法 | |
| JPH02277269A (ja) | 不揮発性メモリ装置の製造方法 | |
| JPS63281424A (ja) | ポリサイド電極の形成方法 | |
| JP3257042B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| JPS639965A (ja) | 半導体記憶装置の製造方法 | |
| KR19980058438A (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| JPS62104078A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61220468A (ja) | 半導体装置 | |
| JPH0441510B2 (ja) | ||
| JPS6276773A (ja) | 半導体装置の製造方法 | |
| JPH02267943A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH1126756A (ja) | 半導体装置の製造方法 | |
| JPH021922A (ja) | 半導体装置の製造方法 | |
| JPS61111573A (ja) | 半導体装置 | |
| JPH1056137A (ja) | アナログポリキャパシター製造方法 | |
| JPS63248172A (ja) | 半導体装置の製造方法 | |
| JPH025411A (ja) | 半導体装置の製造方法 | |
| JPH03209773A (ja) | 半導体装置 | |
| JPH05267301A (ja) | 半導体装置およびその製造方法 |