JP6000365B2

JP6000365B2 - 故障テストのための回路および方法

Info

Publication number: JP6000365B2
Application number: JP2014539969A
Authority: JP
Inventors: フォレスト，グレン・エイ; クック，アーロン; ブリア，ダナ; フェルナンデス，デボン; ナカヤマ，ナオタ
Original assignee: アレグロ・マイクロシステムズ・エルエルシー
Priority date: 2011-11-07
Filing date: 2012-10-15
Publication date: 2016-09-28
Anticipated expiration: 2032-10-15
Also published as: US20130116945A1; DE112012004643T5; JP2014533356A; WO2013070387A1; US9513337B2; DE112012004643B4

Description

関連出願の相互参照
[0001]該当なし。
連邦政府による資金提供を受けた研究開発の記載
[0002]該当なし。

[0003]本発明は、一般に、電子回路に関し、より詳細には、遅延故障テストのための回路および方法に関する。

[0004]デジタル半導体集積回路（ＩＣ）形状がより小さくなり、信号速度がより速くなるにつれて、故障テストはますます困難となる。余裕のない（ｍａｒｇｉｎａｌ）コンタクト、余裕のないビア、および余裕のない相互接続などのさまざまな故障の条件が、信号の遅延故障を引き起こすことがある。

[0005]自動テスト装置（ＡＴＥ）は、デジタルＩＣを実行する（ｅｘｅｒｃｉｓｅ）ためのテスト信号を生成するために使用され、結果としてのＩＣで生成される信号（ＩＣｇｅｎｅｒａｔｅｄｓｉｇｎａｌｓ）が、ＡＴＥおよび／または別の外部コントローラによって分析されてよい。被試験デバイス（ＤｅｖｉｃｅＵｎｄｅｒＴｅｓｔ）（ＤＵＴ）インターフェースと時に呼ばれるインターフェースボードが、ＡＴＥで生成されるテスト信号を特定のＩＣに適応させるために、一般に必要とされる。ＡＴＥで生成されるテスト信号は、一般に、クロック信号、およびテストベクトルまたはテストパターンを含み、これらは、一般に自動テストパターン生成（ＡＴＰＧ）と呼ばれる、テスト固有のＩＣ機能および／または信号経路に合わせられたデータストリームである。

[0006]遅延故障テストは、ウエハレベルで最も簡単に実現され、それゆえ、半導体ウエハが個々のＩＣパッケージングのために分離される前に、ウエハレベルで実施されることがほとんどであるが、一定の故障は、ＩＣがパッケージされた後に生じることがある。たとえば、半導体ウエハを分離し、個々の回路をパッケージするプロセスは、それ自体が障害を引き起こすことがある。デバイスレベルのテストは、用途が必要とする場合に時に実施されるが、しかしながら、そのようなテストは、ウエハレベルのテストよりも、一層複雑で高価なＤＵＴボードを必要とする。

[0007]故障テストの１つのタイプは、特定の電圧レベルで信号線が「縮退」（“ｓｔｕｃｋ”）される、「縮退」故障テスト（“ｓｔｕｃｋａｔ” ｆａｕｌｔｔｅｓｔｉｎｇ）と呼ばれる。このタイプの故障についてテストすることは、比較的単純であり、さまざまな回路ノードで電圧を測定することによって実現される。縮退故障テストは、タイミング情報をほとんど、またはまったく必要とせず、ＡＴＥにとりわけ多くを求めない。しかしながら、縮退故障テストは、一定のクリティカルな用途には十分ではないことがある。「実速度」テスト（“ａｔ−ｓｐｅｅｄ” ｔｅｓｔｉｎｇ）と呼ばれる別のタイプの故障テストは、ＩＣの動作周波数と同等の周波数を有するクロック信号を利用し、遷移モデルおよび／または遅延故障モデルに基づいている。実速度テストにより、テストパターンがラウンチ（ｌａｕｎｃｈ）され、デバイス応答が動作速度でキャプチャされる。

[0008]実速度遅延故障テストは、およそ１００ナノ秒の間隔などの、密接で厳密なタイミング関係を有するラウンチパルス（ｌａｕｎｃｈｐｕｌｓｅ）とキャプチャパルス（ｃａｐｔｕｒｅｐｕｌｓｅ）とを含むクロック信号を利用することができる。そのようなラウンチ／キャプチャクロック信号を生成するための１つの技法は、それを用いてエッジ間隔が測定される、ＡＴＥまたはＤＵＴインターフェースボードにおけるポテンショメータの使用によるものであり、ポテンショメータが調整されて、それにより、エッジ間隔を所望通りに調整する。しかしながら、クロック信号自体に悪影響を与えることなく、そのような密接したエッジ間隔を測定するには難題が存在する。ラウンチからキャプチャのパルスタイミングが測定され得ない、または正確に測定され得ない場合、ポテンショメータは、ＤＵＴが着実にテストに合格して初めて、まさに調整されて、テストが、正確なタイミング情報なしに行われる結果となることがある。

故障テストのための回路および方法を提供する。

[0009]本発明によれば、集積回路センサが、センサ出力信号を生成するように、出力プロトコルプロセッサによって使用されるマスタークロック信号を生成するための発振器を含む。テストクロック信号生成器が、ラウンチパルスおよびキャプチャパルスを有するテストクロック信号を生成するために、マスタークロック信号およびテストトリガ信号に応答する。一実施形態において、センサ出力信号は、センサに近接した強磁性物品（ｆｅｒｒｏｍａｇｎｅｔｉｃａｒｔｉｃｌｅ）の回転の方向を示し、回転の方向は、マスタークロック信号によって定められたパルス幅によって示される。テストクロック信号のラウンチパルスおよびキャプチャパルスは、マスタークロック信号の連続するパルスの同様なエッジと実質的に一致することができる。

[0010]この構成（ａｒｒａｎｇｅｍｅｎｔ）により、大幅なＡＴＥおよび／またはインターフェースの複雑性、ならびにコストを必要とすることなく、高速なラウンチ／キャプチャテストクロック信号をＩＣ上で生成することによって、とりわけ、他の目的のために既にチップ上にある発振器を使用して、大幅な追加の回路を必要としないやり方でそうすることによって、ウエハレベルおよび／またはパッケージされたＩＣレベルの両方で、正確な遅延故障テストが実現される。

[0011]発振器は、マスタークロック信号を調整するために、トリム信号に応答し、それにより、テストクロック信号のラウンチパルスおよびキャプチャパルスのエッジ間隔を調整することができる。トリム信号は、電力信号に重畳されたプログラミング信号、または、ＡＴＥによって生成されたＡＴＰＧベクトルに付加されたビットの形で提供されたプログラミング信号に応答して、生成されてよい。

[0012]センサは、テストモード選択信号を生成するための故障テストプログラミング回路をさらに含むことができ、故障テストクロック信号生成器が、テストクロック信号を生成するために、テストモード選択信号にさらに応答する。一実施形態において、故障テストプログラミング回路は、マルチプレクサを含み、マルチプレクサは、スキャンクロック信号に応答する第１の入力と、マスタークロック信号に応答する第２の入力と、テストトリガ信号がそこで提供される出力とを有する。マルチプレクサは、所望の動作モードに応じて、スキャンクロック信号またはマスタークロック信号のうちの選択された１つを、テストトリガ信号として提供するために、テストモードイネーブル信号に応答する。故障テストプログラミング回路は、プログラミング信号に応答してトリム信号を生成するための復号器を含むことができる。プログラミング信号は、電力信号に重畳されていても、および／またはデータ入力信号であってもよい。

[0013]また、集積回路センサをテストする方法が説明され、方法は、発振器でマスタークロック信号を生成するステップと、マスタークロック信号およびテストトリガ信号に応答して、テストクロック信号を生成するステップと、マスタークロック信号に応答して、センサ出力信号を生成するステップとを含む。テストクロック信号は、遅延故障テストのためのラウンチパルスおよびキャプチャパルスを有し、これらは、マスタークロック信号のパルスの同様なエッジと実質的に一致するエッジを有することができる。一実施形態において、センサ出力信号を生成するステップは、センサに近接した物品の回転の方向を示すパルス幅を有するパルスを提供するステップを含み、パルス幅は、マスタークロック信号によって定められる。

[0014]さらなる態様によれば、集積回路センサが、マスタークロック信号を生成するための発振器と、ラウンチパルスおよびキャプチャパルスを有するテストクロック信号を生成するために、マスタークロック信号およびテストトリガ信号に応答する故障テストクロック信号生成器とを含み、ラウンチパルスおよびキャプチャパルスは、マスタークロック信号の連続するパルスの同様なエッジと実質的に一致する立ち上がりエッジおよび立ち下がりエッジを有する。出力プロトコルプロセッサが、センサ出力信号を提供するために、マスタークロック信号に応答することができる。発振器は、マスタークロック信号を調整するために、トリム信号に応答することができる。

[0015]また、集積回路センサをテストする方法が説明され、方法は、発振器でマスタークロック信号を生成するステップと、マスタークロック信号およびテストトリガ信号に応答して、故障テストクロック信号を生成するステップであって、テストクロック信号が、マスタークロック信号の連続するパルスの同様なエッジと実質的に一致する立ち上がりエッジおよび立ち下がりエッジをそれぞれ有するラウンチパルスおよびキャプチャパルスを有する、生成するステップとを含む。方法は、マスタークロック信号を調整するために、発振器にトリム信号を提供するステップ、および／または、マスタークロック信号によって定められた幅のパルスを有し、センサに近接した強磁性物品の回転の方向を示す、センサ出力信号を提供するステップをさらに含むことができる。

[0016]本発明の上述した特徴、ならびに本発明それ自体は、以下の図面の詳細な説明から、より完全に理解され得る。

[0017]１つまたは複数のＤＵＴをテストするためのテストシステムのブロック図である。 [0018]図１の故障テストプログラミング回路の簡略図である。 [0019]説明のためのＶｃｃプログラミング信号を示す図である。 [0020]ラウンチおよびキャプチャのパルスタイミングを定めるために付加されたビットを含む、説明のためのテストベクトルデータ信号を示す図である。 [0021]図１の故障テストクロック信号生成器に関連付けられた、いくつかの説明のための波形を示す図である。 [0022]図１の故障テストクロック信号生成器の簡略図である。

[0023]図１を参照すると、１つまたは複数の電子回路デバイス、すなわち、被試験デバイス（ＤＵＴ）１４ａ〜１４ｎをテストするためのテストシステム１０が示されている。ＤＵＴ１４ａ〜１４ｎは、さまざまな用途のための半導体ＩＣまたはＡＳＩＣの形を取ることができ、それぞれが、故障テストが所望されるデジタルコア１６を含む。故障テストは、半導体ウエハ１２がＤＵＴ１４ａ〜１４ｎを支持するときの、製造の段階の間に実施されてよい（すなわち、ウエハレベルテスト）。ＤＵＴインターフェース２０を含む自動テスト装置（ＡＴＥ）ユニット１８が、この目的のためにウエハ１２に結合される。ウエハがダイシングされ、ＤＵＴが個々にパッケージされた後で、それぞれ個々のＤＵＴ１４ａ〜１４ｎにテストを実施することが、また望ましいことがあり、この場合、ＡＴＥ１８（または代替のそれほど複雑でないＡＴＥ）が、個々のＤＵＴ、たとえば１４ａ、に結合される。

[0024]説明のための実施形態において、各ＤＵＴ１４ａ〜１４ｎ（説明のためのＤＵＴ１４ａに関連して示され説明されており、これは本明細書では代替的にセンサＩＣ１４ａと呼ばれる）は、出力プロトコルプロセッサ２４に結合されたセンサ回路２２を含み、出力プロトコルプロセッサ２４は、出力で、センサ出力信号Ｖｏｕｔ２６を提供する。一実施形態において、センサ回路２２は、１つまたは複数のホール効果デバイスなどの、１つまたは複数の磁場トランスデューサを含み、センサ出力信号２６は、その動作上の（すなわち、「本来の位置の」）環境において、センサＩＣ１４ａに近接した強磁性物品（図示せず）などの物品の１つまたは複数の特性を示す。説明のための感知される特性は、電流、速度、角度、線形位置、および回転方向を含む。さらに、センサ回路２２は、温度、圧力、その他などの他のタイプの特性を感知することができる。他のタイプの磁場感知素子、たとえば、磁気抵抗素子（たとえば、巨大磁気抵抗（ＧＭＲ）素子、異方性磁気抵抗素子（ＡＭＲ）、トンネル磁気抵抗（ＴＭＲ）素子、アンチモン化インジウム（ＩｎＳｂ）センサ、ガリウムヒ素（ＧａＡｓ）センサ、および磁気トンネル接合（ＭＴＪ）デバイス）もまた好適である。センサ回路２２は、さまざまな知られた配置において１つまたは複数の感知素子を含む、シングルエンド構成または差動構成であってよい。

[0025]一実施形態において、センサＩＣ１４ａは、燃料噴射、アンチロックブレーキ、またはパワーステアリング用途などのための、自動車用途のためのギア歯センサであり、このケースでのセンサ回路２２は、強磁性ギアの回転の速度および／または回転の方向を感知するための、複数のホール効果デバイスを含むことができる。

[0026]出力プロトコルプロセッサ２４は、センサ出力信号２６を提供するために、マスタークロック信号ＭＡＳＴＥＲ＿ＣＬＫ２８に応答する。センサ１４ａがギアの回転の速度および回転の方向を感知する一実施形態において、出力プロトコルプロセッサ２４は、センサ出力信号２６に、ギアの回転の速度に比例した周波数のパルス、およびギアの回転の方向を示すパルス幅を提供することができる。たとえば、５０μｓ幅のパルスは、時計回り回転を示すことができ、１００μｓパルスは反時計回り回転を示すことができる。

[0027]センサＩＣ１４ａは、マスタークロック信号２８を生成するための発振器３０をさらに含む。マスタークロック信号２８は、マスタークロック信号を較正し、検証する目的のためのトリム信号３４に応答してトリム可能であり、したがって、厳密な用途主導の（ａｐｐｌｉｃａｔｉｏｎｄｒｉｖｅｎ）仕様に従ったセンサ出力信号２６を生じる。製造の間、特定の出力プロトコル仕様を満たすために、マスタークロック信号２８は、モニタされ、そのパルス幅が必要に応じて調整される。

[0028]本発明によれば、センサＩＣ１４ａは、正確な遅延故障テストクロック信号を（そのような信号を提供するためにＡＴＥに頼るのではなく）、生成するための回路を収容し、方法を実装する。この構成は、たとえば、正確で高速のラウンチ／キャプチャテストクロック信号を生成することに関連付けられた難題を排除するので、ＡＴＥ１８およびＤＵＴインターフェース２０の要件を単純化する。説明されることになるように、ＩＣで生成されるテストクロック信号ＣＬＫ＿ＣＯＮＴＲＯＬＬＥＲ＿ＯＵＴ５２は、ラウンチパルスおよびキャプチャパルスを収容し、ラウンチパルスおよびキャプチャパルスは、マスタークロック信号２８のパルスの同様なエッジと実質的に一致する立ち上がりエッジおよび立ち下がりエッジを有する。この構成は、（マスタークロック信号はセンサ出力信号を生成するために使用されるので）別の状況で要求されるマスタークロック信号の精度、およびその結果実施されるトリミングのために、有利である。加えて、テストクロック信号５２のエッジをマスタークロック信号のエッジに従わせることは、たとえば、ラウンチパルスおよびキャプチャパルスのエッジを独立してトリガするよりも、より正確なアプローチである。さらに、説明されるオンチップのテストクロック信号生成は、とりわけコスト効率がよく、その理由は、テストクロック信号５２を生成するために使用されるマスタークロック信号２８が、異なるセンサ機能のために、すなわち、センサ出力信号２６を生成するよう出力プロトコルプロセッサ２４による使用のために、生成される必要があるからである。

[0029]この目的のために、センサＩＣ１４ａは、示されるように、故障テストプログラミング回路４０と、故障テストクロック信号生成器５０とを含む。故障テストプログラミング回路４０は、図２に関連して示され、説明される。ここでは、プログラミング回路４０が、（マスタークロック信号２８、テストトリガ信号ＣＬＫ＿ＣＯＮＴＲＯＬＬＥＲ＿ＩＮ４２、およびテストモードイネーブル信号ＴＭ＿ＰＵＬＳＥ＿ＤＯＵＢＬＥ４４の形での）入力信号を、故障テストクロック信号生成器５０に提供するために、マスタークロック信号２８およびＡＴＥで生成される信号３８に応答する、とだけ言っておこう。ＡＴＥで生成される信号３８は、さまざまなテストクロックオプション（ＰＡＤ＿ＳＣＡＮ＿ＣＬＫおよびＰＩＮ３＿ＣＬＫ）、テストイネーブル信号ＰＡＤ＿ＳＣＡＮ＿ＥＮ、テストベクトルデータ信号ＰＡＤ＿ＳＣＡＮ＿ＩＮ、およびプログラミング信号ＶＣＣ＿ＰＲＯＧを含む。プログラミング回路４０は、ＡＴＥで提供されるテストベクトルデータ信号ＰＡＤ＿ＳＣＡＮ＿ＩＮ、および代替のデータ信号ＴＭ＿ＰＡＤ＿ＳＣＡＮ＿ＩＮ（図２）に応答して、データ信号ＳＣＡＮ＿ＩＮ９６をデジタルコア１６に提供する。同様に、プログラミング回路４０は、ＡＴＥで提供されるテストイネーブル信号ＰＡＤ＿ＳＣＡＮ＿ＥＮ７８、および代替のテストイネーブル信号ＴＭ＿ＳＣＡＮ＿ＥＮ（図２）に応答して、テストイネーブル信号ＳＣＡＮ＿ＥＮ９８をデジタルコアに提供する。

[0030]図５および図６に関連して示され、説明されるように、故障テストクロック信号生成器５０は、テストクロック信号ＣＬＫ＿ＣＯＮＴＲＯＬＬＥＲ＿ＯＵＴ５２を生成する。テスト中、デジタルコア１６は、テストイネーブル信号ＳＣＡＮ＿ＥＮ９８およびテストクロック信号５２の制御下で、ＳＣＡＮ＿ＩＮデータ信号９６によって実行される。

[0031]デジタルコアの出力信号ＳＣＡＮ＿ＯＵＴ４８が、データ信号９６へのセンサの応答を評価するために、ＡＴＥ１８または別のコントローラにフィードバックされる。センサの応答の評価は、説明されることになるように、パラメトリック故障評価を含むことができる。

[0032]また、図２を参照すると、故障テストプログラミング回路４０が、ＡＴＥで生成される信号３８に応答し、信号３８は、ここでは具体的に、ＰＡＤ＿ＳＣＡＮ＿ＩＮ信号８６、ＰＡＤ＿ＳＣＡＮ＿ＣＬＫ信号９４、ＰＩＮ３＿ＣＬＫ信号８４、ＶＣＣ＿ＰＲＯＧ信号８８、およびＰＡＤ＿ＳＣＡＮ＿ＥＮ信号７８を含む。プログラミング回路は、故障テストクロック信号生成器５０による使用のために、テストモードイネーブル信号ＴＭ＿ＰＵＬＳＥ＿ＤＯＵＢＬＥ４４、およびテストトリガ信号ＣＬＫ＿ＣＯＮＴＲＯＬＬＥＲ＿ＩＮ４２を生成する。

[0033]センサＩＣ１４ａは、さまざまなモードの動作が可能である。通常の本来の位置の動作は、その意図される最終使用環境での（たとえば、自動車アンチロックブレーキシステムでの）センサ１４ａの動作を指す。このモードの動作において、明らかとなるように、出力プロトコルプロセッサ２４は、センサ出力信号２６に、回転の速度を示す周波数および回転の方向を示すパルス幅を提供することによって、センサ回路出力信号３２およびマスタークロック信号２８に応答する。

[0034]センサ１４ａはまた、所望されるテストのタイプに応じて、異なるテストモードで動作することが可能である。テストモードを開始する前に、デジタルコア１６のレジスタがロードされる。テストイネーブル信号ＳＣＡＮ＿ＥＮ９８は、アサートされると、デジタルコアレジスタにテストデータ９６をロードさせる。一実施形態において、通常の本来の位置の動作の間、テストイネーブル信号９８は、デアサートされる。

[0035]第１のテストモードにおいて、デジタルコア１６に提供されるテストクロック信号ＣＬＫ＿ＣＯＮＴＲＯＬＬＥＲ＿ＯＵＴ５２は、単一のクロックパルスを収容する。このモードの動作では、縮退スキャンテストを実施するのに有用であり得るとき、データ信号ＳＣＡＮ＿ＩＮ９６が一度クロックされる。

[0036]第２のテストモードにおいて、デジタルコア１６に提供されるテストクロック信号ＣＬＫ＿ＣＯＮＴＲＯＬＬＥＲ＿ＯＵＴ５２は、データ信号９６のテストベクトルごとに、ラウンチパルスおよびキャプチャパルスの形での二重クロックパルスを収容する。このタイプのテストモードは、実速度遅延故障テストに有用である。

[0037]本発明の一態様によれば、ユーザプログラマブルＶＣＣ＿ＰＲＯＧ信号８８が、ウエハレベルおよび／またはパッケージレベルのテストのために提供される。パッケージされたセンサＩＣ１４ａは限定された接続を有するので、ＶＣＣ＿ＰＲＯＧ信号は、パッケージレベルのテストの間、ＤＵＴ１４ａへの複数のコマンドを提供するために使用される。ＶＣＣ＿ＰＲＯＧ信号８８は、ウエハレベルのテストに関係したテストコマンドを提供するために使用されてもよい。ＶＣＣ＿ＰＲＯＧ信号８８は、ＰＡＤ＿ＳＣＡＮ＿ＩＮ信号８６よりも遅く、したがって、パッケージレベルのテストのために使用されるとき、一般に、そのテストは、実速度テストではなく、縮退テストである。パッケージレベルの縮退テストを実施するとき、ＶＣＣ＿ＰＲＯＧ信号８８は、ＡＴＥ１８よりも複雑でないＡＴＥによって、たとえば、ＡＴＰＧを実装しないＡＴＥによって提供されてよいことが認識されるだろう。

[0038]一実施形態において、ＶＣＣ＿ＰＲＯＧ信号８８は、図３に示されるように、Ｖｃｃ電力信号に重畳された高電圧および低電圧パルスの、ユーザによりプログラムされたストリームである。プログラミング回路４０は、電圧パルスレベルを解釈し、それに応じてさまざまなテストコマンドを提供するために、抵抗分割器および比較器を含み得るような回路を収容する復号器１００を含む。

[0039]テストモード選択信号ＴＭ＿ＰＵＬＳＥ＿ＤＯＵＢＬＥ４４は、センサＩＣ１４ａが、単一パルステストクロック信号が縮退テストのためにデジタルコア１６に提示される（一実施形態において、信号４４がローのときに生じる）第１のテストモードにあるのか、それとも、二重ラウンチ／キャプチャパルステストクロック信号が実速度遅延故障テストのためにデジタルコア１６に提示される（一実施形態において、信号４４がハイのときに生じる）第２のテストモードにあるのかを定める。一実施形態において、ＴＭ＿ＰＵＬＳＥ＿ＤＯＵＢＬＥ４４は、ＶＣＣ＿ＰＲＯＧ信号８８によって提供される。

[0040]選択されたテストモードおよびセンサテスト要件に応じて、テストトリガ信号４２（説明されることになるように、これは、テストクロック信号５２をデジタルコア１６に提供するために、テストクロック信号生成器５０によって使用される）を提供するために、さまざまなクロック信号が利用可能である。この目的のために、プログラミング回路４０は、ＯＲゲート１０４を含み、ＯＲゲート１０４は、ＡＴＥで生成されるクロック信号ＰＡＤ＿ＳＣＡＮ＿ＣＬＫ９４とＰＩＮ３＿ＣＬＫ８４とがそこに結合される入力、および、さらなるクロック信号オプションＴＭ＿ＳＣＡＮ＿ＣＬＫ９２がそこに結合される入力を有する。

[0041]ＴＭ＿ＳＣＡＮ＿ＣＬＫ信号９２は、説明されることになるように、第２のテストモードの動作中に使用するために、テストクロック信号５２のラウンチパルスとキャプチャパルスとの間の所望の間隔を定めるための、ユーザによりプログラムされるクロック信号である。ＴＭ＿ＳＣＡＮ＿ＣＬＫ信号９２は、説明されることになるように、ＶＣＣ＿ＰＲＯＧ信号８８によって、またはＰＡＤ＿ＳＣＡＮ＿ＩＮ信号８６によって提供されてよい。

[0042]ＯＲゲート１０４の出力は、マルチプレクサ１１０に、ＳＣＡＮ＿ＣＬＫ信号１０６を提供する。マルチプレクサ１１０への第２の入力は、示されるように、マスタークロック信号２８によって提供される。マルチプレクサ１１０は、テストモードイネーブル信号ＴＭ＿ＳＣＡＮ１１２によって制御され、ＴＭ＿ＳＣＡＮ１１２は、センサＩＣ１４ａが、通常の本来の位置の動作にあるのか、それとも、テストモードにあるのかを定める。ＴＭ＿ＳＣＡＮ１１２は、ＶＣＣ＿ＰＲＯＧ信号８８によって提供される。一実施形態において、ＴＭ＿ＳＣＡＮ信号１１２がハイのとき、センサＩＣ１４ａはテストモードにあり、ＴＭ＿ＳＣＡＮ信号１１２がローのとき、ＩＣは、通常の動作にある。

[0043]通常の動作では、マルチプレクサ１１０の出力で、テストトリガ信号ＣＬＫ＿ＣＯＮＴＲＯＬＬＥＲ＿ＩＮ４２が、マスタークロック信号２８によって提供される。このようにして、マスタークロック信号２８は、プログラミング回路４０を通して渡されて、デジタル回路１６をクロックする。

[0044]ＴＭ＿ＳＣＡＮ信号１１２がハイのとき、ＳＣＡＮ＿ＣＬＫ信号１０６が、マルチプレクサ１１０の出力で、テストトリガ信号４２として提供される。したがって、テスト中は、ＣＬＫ＿ＣＯＮＴＲＯＬＬＥＲ＿ＩＮ信号４２が、ＰＡＤ＿ＳＣＡＮ＿ＣＬＫ信号９４、ＰＩＮ３＿ＣＬＫ信号８４、またはＴＭ＿ＳＣＡＮ＿ＣＬＫ信号９２によって提供される。

[0045]復号器１００は、ＶＣＣ＿ＰＲＯＧ信号８８を処理して、代替のテストデータ信号ＴＭ＿ＳＣＡＮ＿ＩＮ８０、代替のテストイネーブル信号ＴＭ＿ＳＣＡＮ＿ＥＭ８２、およびＴＭ＿ＳＣＡＮ＿ＣＬＫ信号９２を提供する。代替のテストデータ信号ＴＭ＿ＳＣＡＮ＿ＩＮ８０およびテストイネーブル信号ＴＭ＿ＳＣＡＮ＿ＥＭ８２は、チップレベルのテストに有用であり得るとき、ＶＣＣ＿ＰＲＯＧ信号８８によって提供されるので、これらはチップレベルの信号、またはパッケージレベルの信号と呼ばれてもよい。

[0046]テストベクトルデータ信号ＰＡＤ＿ＳＣＡＮ＿ＩＮ８６および代替のテストデータ信号ＴＭ＿ＳＣＡＮ＿ＩＮ８０は、ＡＴＥ内のＡＴＰＧによって生成され、テスト固有のＩＣ機能および／または信号経路に合わせられ得るような、テストベクトルを表すデジタルデータストリームである。ＯＲゲート１０６は、ＰＡＤ＿ＳＣＡＮ＿ＩＮ信号８６およびＴＭ＿ＳＣＡＮ＿ＩＮ信号８０に応答し、その出力で、デジタルコアに結合するためのＳＣＡＮ＿ＩＮ信号９６を提供する。したがって、ＳＣＡＮ＿ＩＮ信号９６は、ウエハレベルのテストが実施されているのか、パッケージレベルのテストが実施されているのかによって、ＰＡＤ＿ＳＣＡＮ＿ＩＮ信号８６か、ＴＭ＿ＳＣＡＮ＿ＩＮ信号８０かのいずれかによって提供される。

[0047]同様に、ＯＲゲート１１０は、ＰＡＤ＿ＳＣＡＮ＿ＥＮ信号７８およびＴＭ＿ＳＣＡＮ＿ＥＮ信号８２に応答し、その出力で、デジタルコアに結合するためのＳＣＡＮ＿ＥＮ信号９８を提供する。したがって、ＳＣＡＮ＿ＥＮ信号９８は、ウエハレベルのテストが実施されているのか、パッケージレベルのテストが実施されているのかによって、ＰＡＤ＿ＳＣＡＮ＿ＥＮ信号７８か、ＴＭ＿ＳＣＡＮ＿ＥＮ信号８２かのいずれかによって提供される。

[0048]本発明の一態様によれば、テストベクトルデータ信号ＰＡＤ＿ＳＣＡＮ＿ＩＮ８６が、テストクロック信号５２のラウンチパルスとキャプチャパルスとの間の特定の間隔をプログラムするために使用されてよい。この目的のために、テストベクトルデータ信号８６は、遅延故障モードのテストにおいて、ラウンチ／キャプチャのパルスタイミングをプログラムするための追加のビットを収容することができる。この実施形態において、復号器１００は、付加されたビットを移動させ、そのビットをトリム信号１１４の形で、発振器トリム回路１０２に提供する。

[0049]また、図４を参照すると、説明のためのテストベクトルデータ信号ＰＡＤ＿ＳＣＡＮ＿ＩＮ８６が、テストクロック信号５２のラウンチパルスおよびキャプチャパルスの立ち上がりエッジ間の間隔を設定するために、スキャンデータおよび追加のビットを含んで示される。テストベクトルデータセット１３０ａ〜１３０ｎごとに、異なる付加されたビット１３４ａ〜１３４ｎが、それぞれ、異なるそれぞれのテストベクトルに対応するように提供される。より詳細には、ラウンチパルスとキャプチャパルスとの間の異なる間隔が、異なる故障テストのために使用される。図４にはまた、アサートされるときに、デジタルコア１６をロードするためにデータの移行を許可するテストイネーブル信号７８が示される。

[0050]本発明の別の態様によれば、ラウンチ／キャプチャのパルスタイミングは、ＶＣＣ＿ＰＲＯＧ信号８８を介して、ユーザによりプログラムされてよい。復号器１００は、ＶＣＣ＿ＰＲＯＧ信号８８を解釈し、ラウンチからキャプチャのパルスタイミングをそれに応じて設定するためのビットを、トリム信号１１４として発振器トリム回路１０２に提供する。

[0051]ラウンチからキャプチャのパルスエッジ間隔を簡単に調整する能力は、パラメトリック故障テストに役立つ。たとえば、テストベクトルデータ信号８６（図４）が、第１のテストベクトル１３０ａにおいてラウンチ／キャプチャタイミングを定めるケースでは、付加されたビット１３４ａは、一組の条件（たとえば、通常のタイミング）に対応した第１の所定のデジタル出力信号４８を生じるように見込まれる、第１のラウンチ／キャプチャタイミングを定めることができる。異なるテストベクトル１３０ｎに付加されたビット１３４ｎは、異なる組の条件（たとえば、コールドタイミング）に対応した第２の所定の出力信号４８を生じるように見込まれる、異なるラウンチ／キャプチャタイミング（たとえば、より大きな間隔）を定めることができる。

[0052]上で触れたように、発振器３０（図１）によって生成されたマスタークロック信号２８は、トリム可能である。この目的のために、故障テストプログラミング回路４０は、デジタル制御信号ＴＭ＿ＴＲＩＭ１１４に応答する発振器トリム回路１０２を含む。より詳細には、発振器トリム回路１０２は、３ビットの信号などのデジタル制御信号ＴＭ＿ＴＲＩＭ１１４を、アナログトリム信号３４に変換する。一実施形態において、発振器は、マスタークロック信号のパルス幅および／または周波数を調整するために、トリム信号の電流レベルに応答する。

[0053]製造中、マスタークロック信号２８は、そのパルス幅を測定することによって較正されてよい。パルス幅が、センサ出力信号２６の生成において出力プロトコルプロセッサ２４（図１）による使用のために見込まれるもの以外であると決定された場合、トリム制御信号３４は、ユーザによって調整されてよく、結果としてのマスタークロック信号２８は、さらなるモニタリングによって検証されてよい。ＴＭ＿ＬＯＣＫ信号１１６はまた、トリム回路１０２のデジタルアナログ変換器をロックするために、ポリヒューズ（ｐｏｌｙｆｕｓｅｓ）の使用などにより、必要な仕様を厳密に満たすように一旦決定されたマスタークロックパルス幅をロックする、または固定するために、たとえば、ＶＣＣ＿ＰＲＯＧ信号８８を介して提供される。このようにして、結果としてのセンサ出力信号２６の精度がモニタされる。

[0054]本発明の一態様によれば、発振器３０はまた、テストクロック信号５２のラウンチパルスとキャプチャパルスとの間の間隔を定め、調整する目的のためにトリム可能である。デジタルトリム信号ＴＭ＿ＴＲＩＭ１１４は、マスタークロック信号２８のための所望の周波数を示すデジタル値を有し、ＡＴＥで生成されるＰＡＤ＿ＳＣＡＮ＿ＩＮ信号８６（図４）に付加されたビットを介してユーザによって提供されてよく、または代替的に、Ｖｃｃプログラミング信号ＶＣＣ＿ＰＲＯＧ８８（図３）を介してユーザによって提供されてもよい。ここで、トリム信号３４は、マスタークロック信号２８の周波数を調整し、そうすることによってラウンチパルスとキャプチャパルスとの間の間隔を調整する。ＴＭ＿ＴＲＩＭ信号１１４は、異なるテストベクトルごとに異なるマスタークロック周波数を提供するために変化することになるので、ＴＭ＿ＬＯＣＫ信号１１６は、ラウンチ／キャプチャのパルスタイミングを定めるために発振器がトリムされているとき、第２のテストモードでは使用されない。

[0055]また、図５の説明のための信号を参照すると、時間ｔ_０において、テストモードイネーブル信号ＴＭ＿ＳＣＡＮ１１２（図２）がアサートされて、それによりテストを開始する。したがって、時間ｔ０より前、ＩＣ１４ａは、通常の本来の位置の動作にあり、そこでは、ＣＬＫ＿ＣＯＮＴＲＯＬＬＥＲ＿ＩＮ信号４２が、ＭＡＳＴＥＲ＿ＣＬＫ信号２８によって提供される。時間ｔ_０の後で、ＣＬＫ＿ＣＯＮＴＲＯＬＬＥＲ＿ＩＮ信号４２は、ＯＲゲート１０４の出力で、ＳＣＡＮ＿ＣＬＫ信号１０６によって提供される。

[0056]テストモードに入ると、時間ｔ_１で生じるように、テストモード選択信号ＴＭ＿ＰＵＬＳＥ＿ＤＯＵＢＬＥ４４がハイになるとき、第２のモードのテストが開始される。第２のモードのテストおいて、テストクロック信号５２は、実速度テストのためのラウンチパルスおよびキャプチャパルスを要求する。このモードにおいて、時間ｔ_２で開始するように示されるように、テストトリガ信号ＣＬＫ＿ＣＯＮＴＲＯＬＬＥＲ＿ＩＮ４２の各立ち上がりエッジが、ラウンチパルスおよびキャプチャパルスのペアをトリガする。より詳細には、ここでは時間ｔ_３で開始するように、ラウンチパルス５２ａおよびキャプチャパルス５２ｂは、トリガ信号４２がハイになった後で生じる、２つのマスタークロック信号パルスの２つの立ち上がりエッジおよび立ち下がりエッジと実質的に一致する立ち上がりエッジおよび立ち下がりエッジを、それぞれ有する。したがって、ラウンチ／キャプチャパルス間隔は、上で説明されたトリミング方法論などによって、マスタークロック信号２８の周波数を調整することによって調整可能であることが明らかになる。

[0057]時間ｔ_４で生じるように、別のペアのラウンチ／キャプチャパルス５２ｃ、５２ｄが、テストトリガ信号４２の次の立ち上がりエッジによってトリガされ、その結果、ラウンチ／キャプチャパルス５２ｃ、５２ｄは、時間ｔ_５で、マスタークロック信号２８の次の立ち上がりエッジについて開始する。ここで再び、キャプチャパルスおよびラウンチパルス５２ｃ、５２ｄの立ち上がりエッジおよび立ち下がりエッジは、次の２つの連続するマスタークロック信号パルスの立ち上がりエッジおよび立ち下がりエッジと、それぞれ実質的に一致する。

[0058]時間ｔ_６で生じるように、テストモード選択信号４４がローになるとき、デジタルコア１６が縮退テストのための単一パルステストクロックに応答する、第１のモードのテストが開始される。それに応じて、このモードにおいて、時間ｔ_７で生じるように、テストトリガ信号４２の立ち上がりエッジが、単一テストクロックパルス５２ｅをトリガする。単一パルス５２ｅの幅はここで、テストトリガ信号４２によって設定され、具体的に、パルス５２ｅは、ここでは時間ｔ_８でテストトリガ信号４２がローになるときに終了する。単一クロックパルス５２ｅのための同じまたは異なるパルス幅を定めるための他のシナリオも可能であることが、当業者によって認識されるだろう。

[0059]また、図６を参照すると、故障テストクロック信号生成器５０が示される。上で触れたように、生成器５０は、マスタークロック信号２８、テストトリガ信号ＣＬＫ＿ＣＯＮＴＲＯＬＬＥＲ＿ＩＮ４２、およびテストモードイネーブル信号ＴＭ＿ＰＵＬＳＥ＿ＤＯＵＢＬＥ４４に応答する。通常モードの動作において、クロック信号生成器５０の出力信号（すなわち、テストクロック信号５２）は、マスタークロック信号２８であり、テストモードの動作において、テストクロック信号５２は、第１のテストモードにおける単一パルスで、または第２のテストモードにおける二重ラウンチ／キャプチャパルスペアでのいずれかで、テストデータ信号（ＳＣＡＮ＿ＩＮ）９６をデジタルコア１６にクロックする。

[0060]故障テストクロック信号生成器５０は、ＡＮＤゲート１５０を含み、ＡＮＤゲート１５０は、インバータ１５２の出力でＴＭ＿ＰＵＬＳＥ＿ＤＯＵＢＬＥ信号の反転バージョンに、およびＣＬＫ＿ＣＯＮＴＲＯＬＬＥＲ＿ＩＮ４２に応答する。ＡＮＤゲート１５０の出力は、ＯＲゲート１５４に入力を提供する。ＯＲゲート１５４の出力は、ＣＬＫ＿ＣＯＮＴＲＯＬＬＥＲ＿ＯＵＴ信号５２である。この構成により、ＴＭ＿ＳＣＡＮ信号１１２がローのとき、テストクロック信号５２は（ＣＬＫ＿ＣＯＮＴＲＯＬＬＥＲ＿ＩＮ４２によってトリガされるとき）マスタークロック信号２８によって提供され、ＴＭ＿ＳＣＡＮ信号がハイになるとき、テストトリガ信号４２の各立ち上がりエッジは、テストモード選択ＴＭ＿ＰＵＬＳＥ＿ＤＯＵＢＬＥ信号４４の状態に応じて、テストクロック信号５２の、単一クロックパルスか、ラウンチ／キャプチャパルスペアかのいずれかをトリガする。

[0061]フリップフロップ１６０、１６２、およびＡＮＤゲート１６４は、テストクロック信号５２を、マスタークロック信号２８の次の立ち上がりエッジに同期させるように構成され、フリップフロップ１６６、１６８、ＡＮＤゲート１７０、およびフリップフロップ１７２は、テストモード選択信号４４がアサートされるときに生じるテストトリガ信号４２の各立ち上がりエッジに応答して、テストクロック信号５２に、マスタークロック信号２８の２つの完全なパルスを含ませるように構成される。ＯＲゲート１７６は、フリップフロップ１６０、１６２、１６６、および１６８をリセットするために、フリップフロップ１７２の出力、ＳＴＡＲＴＵＰ信号１７８、およびＴＭ＿ＰＵＬＳＥ＿ＤＯＵＢＬＥ信号４４の反転バージョンに応答する。ＳＴＡＲＴＵＰ信号１７８は、ＩＣ１４ａのスタートアップにリセットコマンドを提供する。

[0062]本発明の好ましい実施形態が説明されてきたが、当業者には、これらの概念を組み込んだ他の実施形態が使用されてもよいことが、ここで明らかとなるであろう。したがって、本発明は、説明された実施形態に限定されるべきではなく、むしろ、添付の特許請求の範囲の趣旨および範囲によってのみ限定されるべきであることが提起される。本明細書において引用されたすべての刊行物および参考文献は、それらの全体において、参照により本明細書に明白に組み込まれる。

Claims

マスタークロック信号を生成するための発振器と、
ラウンチパルスおよびキャプチャパルスを有するテストクロック信号を生成するために、前記マスタークロック信号およびテストトリガ信号に応答する故障テストクロック信号生成器と、
センサ出力信号を提供するために、前記マスタークロック信号に応答する出力プロトコルプロセッサと
を含み、
前記発振器が、前記マスタークロック信号を調整するために、トリム信号に応答する、集積回路センサ。
前記テストクロック信号の前記ラウンチパルスおよび前記キャプチャパルスが、前記マスタークロック信号の連続するパルスの同様なエッジと実質的に一致する立ち上がりエッジおよび立ち下がりエッジを有する、請求項１に記載の集積回路センサ。
前記マスタークロック信号を較正するために、前記トリム信号が前記マスタークロック信号の測定に基づいている、請求項１に記載の集積回路センサ。
前記センサ出力信号が、前記集積回路センサに近接した強磁性物品の回転の方向を示す、請求項１に記載の集積回路センサ。
前記回転の方向が、前記マスタークロック信号によって定められたパルス幅によって示される、請求項４に記載の集積回路センサ。
テストモード選択信号を生成するための故障テストプログラミング回路
をさらに含み、
前記故障テストクロック信号生成器が、前記テストクロック信号を生成するために、前記テストモード選択信号にさらに応答する、
請求項１に記載の集積回路センサ。
前記故障テストプログラミング回路が、スキャンクロック信号に応答する第１の入力と、前記マスタークロック信号に応答する第２の入力と、前記テストトリガ信号がそこで提供される出力とを有するマルチプレクサを含み、前記マルチプレクサが、前記スキャンクロック信号および前記マスタークロック信号のうちの選択された１つを、前記テストトリガ信号として提供するために、テストモードイネーブル信号に応答する、請求項６に記載の集積回路センサ。
前記故障テストプログラミング回路が、プログラミング信号に応答して前記トリム信号を生成するための復号器をさらに含む、請求項６に記載の集積回路センサ。
前記プログラミング信号が、電力信号に重畳される、請求項８に記載の集積回路センサ。
前記プログラミング信号が、データ入力信号である、請求項８に記載の集積回路センサ。
マスタークロック信号を生成するための発振器と、
ラウンチパルスおよびキャプチャパルスを有するテストクロック信号を生成するために、前記マスタークロック信号およびテストトリガ信号に応答する故障テストクロック信号生成器であって、前記ラウンチパルスおよび前記キャプチャパルスが、前記マスタークロック信号の連続するパルスの同様なエッジと実質的に一致する立ち上がりエッジおよび立ち下がりエッジを有する、故障テストクロック信号生成器と
を含み、
前記発振器が、前記マスタークロック信号を調整するために、トリム信号に応答する、集積回路センサ。
センサ出力信号を提供するために、前記マスタークロック信号に応答する出力プロトコルプロセッサをさらに含む請求項１１に記載の集積回路センサ。
集積回路センサをテストする方法であって、
発振器でマスタークロック信号を生成するステップと、
前記マスタークロック信号を調整するために、前記発振器にトリム信号を提供するステップと、
前記マスタークロック信号およびテストトリガ信号に応答して、テストクロック信号を生成するステップであって、前記テストクロック信号が、ラウンチパルスおよびキャプチャパルスを有する、生成するステップと、
前記マスタークロック信号に応答して、センサ出力信号を生成するステップと
を含む方法。
前記センサ出力信号を生成するステップが、前記集積回路センサに近接した物品の回転の方向を示すパルス幅を有するパルスを提供するステップを含み、前記パルス幅が、前記マスタークロック信号によって定められる、請求項１３に記載の方法。
前記ラウンチパルスおよび前記キャプチャパルスが、前記マスタークロック信号の連続するパルスの同様なエッジと実質的に一致する立ち上がりエッジおよび立ち下がりエッジをそれぞれ有する、請求項１３に記載の方法。
集積回路センサをテストする方法であって、
発振器でマスタークロック信号を生成するステップと、
前記マスタークロック信号を調整するために、前記発振器にトリム信号を提供するステップと、
前記マスタークロック信号およびテストトリガ信号に応答して、テストクロック信号を生成するステップであって、前記テストクロック信号が、前記マスタークロック信号の連続するパルスの同様なエッジと実質的に一致する立ち上がりエッジおよび立ち下がりエッジをそれぞれ有するラウンチパルスおよびキャプチャパルスを有する、生成するステップと
を含む方法。
前記マスタークロック信号によって定められた幅のパルスを有し、前記集積回路センサに近接した強磁性物品の回転の方向を示す、センサ出力信号を提供するステップをさらに含む請求項１６に記載の方法。