+

JP5908263B2 - Ｄｃ−ｄｃコンバータ - Google Patents

Ｄｃ−ｄｃコンバータ Download PDF

Info

Publication number
JP5908263B2
JP5908263B2 JP2011258830A JP2011258830A JP5908263B2 JP 5908263 B2 JP5908263 B2 JP 5908263B2 JP 2011258830 A JP2011258830 A JP 2011258830A JP 2011258830 A JP2011258830 A JP 2011258830A JP 5908263 B2 JP5908263 B2 JP 5908263B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
transistor
film
insulating film
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011258830A
Other languages
English (en)
Other versions
JP2012135191A (ja
Inventor
高橋　圭
圭 高橋
良明 伊藤
良明 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011258830A priority Critical patent/JP5908263B2/ja
Publication of JP2012135191A publication Critical patent/JP2012135191A/ja
Application granted granted Critical
Publication of JP5908263B2 publication Critical patent/JP5908263B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H02M3/33523—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H10D89/813—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements specially adapted to provide an electrical current path other than the field-effect induced current path
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Dc-Dc Converters (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

開示される発明の一態様は、ＤＣ−ＤＣコンバータ及びその作製方法に関する。
近年、直流電源を必要とする機器の多様化により、入力電圧とは異なる直流電圧で駆動する回路を駆動するためにＤＣ−ＤＣコンバータが多用されている（特許文献１、特許文献２、及び特許文献３参照）。
特開２００９−１４８１２９号公報 特開２００３−２３５２５１号公報 特開２００９−２５４１１０号公報
ＤＣ−ＤＣコンバータには、電圧変換回路と当該電圧変換回路を制御する制御回路が含まれる。電圧変換回路の素子には、高い電圧が印加されるため高耐圧なパワーデバイスを用いる。このようなパワーデバイスを用いた電圧変換回路は、高い入力電圧のみで駆動させることが可能である。このようなパワーデバイスとして、例えば酸化物半導体材料を用いた素子（さらに例えば、酸化物半導体膜をチャネル形成領域に用いたトランジスタ）が挙げられる。
一方、電圧変換回路を制御する制御回路の素子では、高い駆動速度が求められる。このような高い駆動速度を得ることができる素子としては、例えば珪素材料を用いた素子（例えば珪素膜をチャネル形成領域に用いるトランジスタや、単結晶シリコン基板を用いて形成されたトランジスタ）が挙げられる。しかしながら珪素材料を用いた素子は、高耐圧ではないので高電圧を印加できない。
珪素はバンドギャップが狭いため、高電圧を印加すると、電子が雪崩的に発生するアバランシェ降伏が起こる恐れがある。アバランシェ降伏が起こると、その素子は破壊されてしまう。一方、酸化物半導体は、バンドギャップが広いため、アバランシェ降伏が生じにくく、素子が破壊される恐れが小さい。
ここで、単一の高い入力電圧のみで、電圧変換回路及び制御回路を有するＤＣ−ＤＣコンバータを動作させる場合を考える。入力電圧が単一であることは、ＤＣ−ＤＣコンバータの占有面積を縮小する上で好ましい。しかしながら、当該高い入力電圧は、電圧変換回路は駆動できるものの、制御回路の電圧として高すぎるため制御回路を破壊する恐れがある。よって、当該単一の高い入力電圧のみで電圧変換回路及び制御回路を有するＤＣ−ＤＣコンバータを動作させることは難しい。
そのため、高い入力電圧が印加される入力端子と制御回路との間に当該高い入力電圧の電圧を降下させる素子を設ける。降下させた電圧を制御回路に供給すれば、制御回路を破壊する恐れがなくなる。
このような高い入力電圧の電圧を降下させる素子として、上述のパワーデバイスを用いればよい。しかし制御回路と当該高い入力電圧の電圧値を降下させるパワーデバイスを設けるということは、ＤＣ−ＤＣコンバータの占有面積を増大させる恐れがある。
以上を鑑みて、開示される発明の一態様では、単一な高電圧の入力電圧で駆動し、電圧変換回路及び制御回路を有するＤＣ−ＤＣコンバータを得ることを課題の一とする。
また開示される発明の一態様では、ＤＣ−ＤＣコンバータの占有面積の増大を抑制することを課題の一とする。
また開示される発明の一態様では、電圧変換回路のパワーデバイスと入力電圧の電圧を降下させるパワーデバイスを同工程で作製することによって、作製工程及び作製コストを低減させることを課題の一とする。
当該単一の高い入力電圧の電圧値を降下させるパワーデバイス及び電圧変換回路のパワーデバイスとして、高耐圧の半導体素子である酸化物半導体材料を用いた素子を用い、また制御回路の素子として低耐圧の半導体素子、例えば珪素材料を用いた素子、を用いる。また当該パワーデバイス及び制御回路の素子を重畳させる。
制御回路の素子として低耐圧の半導体素子、例えば珪素材料を用いた素子を用いても、当該パワーデバイスが高電圧の入力電圧の電圧値を降下させるので、制御回路が破壊される恐れはない。
当該パワーデバイス及び制御回路の素子を重畳させるため、ＤＣ−ＤＣコンバータの占有面積の増大を抑制することが可能である。
また開示される発明の一態様では、電圧変換回路のパワーデバイスである酸化物半導体材料を用いた素子と入力電圧の電圧を降下させるパワーデバイスである酸化物半導体材料を用いた素子を、同じ工程で作製する。これにより、作製工程及び作製コストを低減させることができる。
開示される発明の一態様は、入力電圧が印加される入力端子と、当該入力端子と接続され、第１のトランジスタを有する電圧変換回路と、当該電圧変換回路を制御し、珪素材料をチャネル形成領域に有する第２のトランジスタを有する制御回路と、当該入力端子と当該制御回路との間に設けられ、当該入力電圧を当該入力電圧より低い電圧である電源電圧に変換する第３のトランジスタとを有し、当該第１のトランジスタ及び当該第３のトランジスタは、酸化物半導体材料をチャネル形成領域に有するトランジスタであり、当該第２のトランジスタ、並びに、当該第１のトランジスタ及び当該第３のトランジスタは、絶縁膜を介して積層されていることを特徴とするＤＣ−ＤＣコンバータに関する。
開示される発明の一態様は、絶縁表面上に、珪素材料を第１のチャネル形成領域に用いた第１のトランジスタを形成し、当該第１のトランジスタを覆って、絶縁膜を形成し、当該絶縁膜上に、酸化物半導体材料を第２のチャネル形成領域として用いた第２のトランジスタ、及び当該酸化物半導体材料を第３のチャネル形成領域として用いた第３のトランジスタを形成し、当該第２のトランジスタは電圧変換回路を構成し、当該第１のトランジスタは、当該電圧変換回路を制御する制御回路を構成し、当該第３のトランジスタは、入力端子と当該制御回路との間に設けられ、当該入力端子に印加される入力電圧を当該入力電圧より低い電圧である電源電圧に変換することを特徴とするＤＣ−ＤＣコンバータの作製方法に関する。
開示される発明の一態様において、当該酸化物半導体材料は、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体のいずれかであることを特徴とする。
開示される発明の一態様において、当該電圧変換回路は、降圧型の電圧変換回路であることを特徴とする。
開示される発明の一態様において、当該電圧変換回路は、フライバック型の電圧変換回路であることを特徴とする。
開示される発明の一態様において、当該電圧変換回路は、フォワード型の電圧変換回路であることを特徴とする。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書において発明を特定するための事項として固有の名称を示すものではない。
開示される発明により、単一な高電圧の入力電圧で駆動し、電圧変換回路及び制御回路を有するＤＣ−ＤＣコンバータを得ることができる。
開示される発明の一態様により、ＤＣ−ＤＣコンバータの占有面積の増大を抑制することができる。
開示される発明の一態様では、電圧変換回路のパワーデバイスと入力電圧の電圧を降下させるパワーデバイスを同工程で作製するので、作製工程及び作製コストを低減させることができる。
ＤＣ−ＤＣコンバータの回路図。 ＤＣ−ＤＣコンバータの回路図。 ＤＣ−ＤＣコンバータの回路図。 ＤＣ−ＤＣコンバータの回路図。 トランジスタの積層構造を示す断面図。 トランジスタの積層構造を示す断面図。
以下、本明細書に開示された発明の実施の態様について、図面を参照して説明する。但し、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
なお本明細書に開示された発明において、半導体装置とは、半導体を利用することで機能する素子及び装置全般を指し、電子回路、表示装置、発光装置等を含む電気装置およびその電気装置を搭載した電子機器をその範疇とする。
＜回路構成＞
図１に示すＤＣ−ＤＣコンバータは、制御回路１１１、電圧変換回路１２１、入力電圧Ｖｉｎが印加される入力端子１０２、酸化物半導体材料をチャネル形成領域に用いたトランジスタ、例えば、酸化物半導体膜をチャネル形成領域に有するトランジスタ（以下、酸化物半導体トランジスタと呼ぶ）であるトランジスタ１０１、電圧変換回路１２１から出力される出力電圧Ｖｏｕｔを出力する出力端子１３１を有する。
トランジスタ１０１のソース又はドレインの一方は、入力電圧Ｖｉｎが印加される入力端子１０２、及び、電圧変換回路１２１のトランジスタ１２４のソース又はドレインの一方に接続されている。トランジスタ１０１のソース又はドレインの他方、及びゲートは、制御回路１１１に接続されている。
酸化物半導体トランジスタであるトランジスタ１０１は、高電圧を扱うことのできるパワーデバイスである。トランジスタ１０１のソース又はドレインの一方に印加された入力電圧Ｖｉｎは、ゲートに印加されたゲート電圧に基づいて、入力電圧Ｖｉｎよりも小さい値を有する電源電圧ＶＤＤに変換される。
入力電圧Ｖｉｎとして、例えば家庭用電源からの電圧を交流−直流変換（ＡＣ−ＤＣ変換）した電圧を用いる。入力電圧Ｖｉｎとして、家庭用電源からの電圧を交流−直流変換した電圧を用いるとすると、入力電圧Ｖｉｎの実効値は１４１Ｖである。そのため、このような高電圧である入力電圧Ｖｉｎは、制御回路１１１を破壊する恐れがある。よって入力電圧Ｖｉｎが印加される入力端子１０２と制御回路１１１との間に、高耐圧のパワーデバイスである酸化物半導体トランジスタを配置することは、制御回路１１１が破壊されることを抑制できる。
トランジスタ１０１は、上述のように酸化物半導体膜をチャネル形成領域に有するトランジスタである。
このような酸化物半導体膜の材料として、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体や、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。なお、酸化物半導体膜をチャネル形成領域に有するトランジスタ（酸化物半導体トランジスタ）の構造及び作製工程については後述する。
制御回路１１１は、トランジスタ１０１のソース又はドレインの他方、トランジスタ１０１のゲート、及び、電圧変換回路１２１に電気的に接続されている。さらに制御回路１１１は、電源電圧ＶＤＤよりも小さい値を有する電源電圧ＶＳＳが印加される。電源電圧ＶＳＳとして、例えば接地電圧ＧＮＤを用いればよい。
図２に、図１に示す制御回路１１１の詳細な回路構成の例を示す。
図２の制御回路１１１は、内部電圧生成回路（「レギュレータ」ともいう）１１０及び内部制御回路１３０を有している。内部電圧生成回路１１０は、電源電圧ＶＤＤを生成する回路であり、オペアンプ１１２、抵抗１１３、及び抵抗１１４を有している。
オペアンプ１１２の反転入力端子は、抵抗１１３の一方の端子、及び、抵抗１１４の一方の端子に電気的に接続されている。オペアンプ１１２の非反転入力端子は、参照電圧Ｖｒｅｆが印加される端子１１５に電気的に接続されている。オペアンプ１１２の出力端子は、トランジスタ１０１のゲートに接続されている。
オペアンプ１１２を構成するトランジスタは、高速駆動可能なトランジスタ、例えば珪素材料をチャネル形成領域に用いたトランジスタを用いればよい。なお珪素材料をチャネル形成領域に用いたトランジスタの構造及び作製工程については後述する。
珪素材料をチャネル形成領域に用いた場合、ｎチャネル型トランジスタ及びｐチャネル型トランジスタを得ることができる。オペアンプ１１２を構成するトランジスタとして、珪素をチャネル形成領域に有するトランジスタを用いると、高速駆動可能なだけでなく、ｎチャネル型トランジスタ及びｐチャネル型トランジスタの両方を得ることができる。
抵抗１１３の一方の端子は、オペアンプ１１２の反転入力端子、及び、抵抗１１４の一方の端子に電気的に接続されている。抵抗１１３の他方の端子は、トランジスタ１０１のソース又はドレインの他方、及び、内部制御回路１３０の第１の端子に電気的に接続されている。
抵抗１１４の一方の端子は、抵抗１１３の一方の端子、及び、オペアンプ１１２の反転入力端子に電気的に接続されている。抵抗１１４の他方の端子は、電源電圧ＶＳＳが印加されている。
内部制御回路１３０は、電圧制御或いは電流制御を行う回路である。電圧制御或いは電流制御の例としては、例えば、パルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ（ＰＷＭ））制御やヒステリシス制御が挙げられる。本実施の形態では、内部制御回路１３０によって、電源電圧ＶＤＤが、トランジスタ１２４のゲートに印加されるゲート電圧に変換される。当該ゲート電圧に応じ、入力電圧Ｖｉｎが出力電圧Ｖｏｕｔに変換される。
内部制御回路１３０の第１の端子は、トランジスタ１０１のソース又はドレインの他方、及び抵抗１１３の他方の端子に電気的に接続されている。内部制御回路１３０の第２の端子には、電源電圧ＶＳＳが印加される。また内部制御回路１３０の第３の端子は、トランジスタ１２４のゲートに電気的に接続されている。また図示しないが、内部制御回路１３０には出力電圧Ｖｏｕｔの一部が帰還する。このような出力電圧Ｖｏｕｔの一部は、出力電圧Ｖｏｕｔを出力する出力端子１３１に電気的に接続して分圧回路を設け、当該分圧回路によって出力電圧Ｖｏｕｔを分圧して生成すればよい。
図２の電圧変換回路１２１は、降圧型の電圧変換回路である。図２の電圧変換回路１２１は、トランジスタ１２４、ダイオード１２３、コイル１２２、コンデンサ１２５を有している。
トランジスタ１２４のソース又はドレインの一方は、トランジスタ１０１のソース又はドレインの一方、及び、入力電圧Ｖｉｎが印加される入力端子１０２に接続されている。トランジスタ１２４のソース又はドレインの他方は、ダイオード１２３の出力端子、及び、コイル１２２の一方の端子に電気的に接続されている。トランジスタ１２４のゲートは、内部制御回路１３０の第３の端子に電気的に接続されている。
トランジスタ１２４として、トランジスタ１０１と同様に、パワーデバイスである酸化物半導体トランジスタを用いる。トランジスタ１２４として酸化物半導体トランジスタを用いることで、高電圧である入力電圧Ｖｉｎの印加によるトランジスタ１２４の破壊を抑制することができる。
ダイオード１２３の出力端子は、トランジスタ１２４のソース又はドレインの他方、及び、コイル１２２の一方の端子に電気的に接続されている。ダイオード１２３の入力端子には、電源電圧ＶＳＳが印加される。
コイル１２２の一方の端子は、ダイオード１２３の出力端子、及び、トランジスタ１２４のソース又はドレインの他方に電気的に接続されている。コイル１２２の他方の端子は、コンデンサ１２５の一方の端子、及び、出力電圧Ｖｏｕｔを出力する出力端子１３１に電気的に接続されている。
コンデンサ１２５の一方の端子は、コイル１２２の他方の端子、及び、出力電圧Ｖｏｕｔを出力する出力端子１３１に電気的に接続されている。コンデンサ１２５の他方の端子には、電源電圧ＶＳＳが印加される。
図２では降圧型の電圧変換回路１２１について説明したが、電圧変換回路１２１は降圧型に限定されず、必要であれば、降圧型の電圧変換回路に代えて昇圧型の電圧変換回路、又は昇降圧型の電圧変換回路を形成してもよい。
図３では、フライバック型の電圧変換回路を用いたＤＣ−ＤＣコンバータについて説明する。
図３のＤＣ−ＤＣコンバータは、制御回路１１１、電圧変換回路１４１、入力電圧Ｖｉｎが印加される入力端子１０２、トランジスタ１０１、電圧変換回路１４１から出力される出力電圧Ｖｏｕｔを出力する出力端子１３１を有する。
図３の電圧変換回路１４１は、コイル１４２及びコイル１４６を有するトランス１４９、トランジスタ１４４、ダイオード１４３、コンデンサ１４５を有している。
コイル１４２の一方の端子は、トランジスタ１０１のソース又はドレインの一方、及び、入力電圧Ｖｉｎが印加される入力端子１０２に電気的に接続されている。コイル１４２の他方の端子は、トランジスタ１４４のソース又はドレインの一方に電気的に接続されている。
トランジスタ１４４のソース又はドレインの一方は、コイル１４２の他方の端子に電気的に接続されている。トランジスタ１４４のソース又はドレインの他方は、電源電圧ＶＳＳが印加される。トランジスタ１４４のゲートは、内部制御回路１３０の第３の端子に電気的に接続されている。
コイル１４６の一方の端子は、ダイオード１４３の入力端子に電気的に接続されている。コイル１４６の他方の端子には、電源電圧ＶＳＳが印加される。
ダイオード１４３の入力端子は、コイル１４６の一方の端子に電気的に接続されている。ダイオード１４３の出力端子は、コンデンサ１４５の一方の端子、及び、出力端子１３１と電気的に接続されている。
コンデンサ１４５の一方の端子は、ダイオード１４３の出力端子、及び、出力端子１３１と電気的に接続されている。コンデンサ１４５の他方の端子には、電源電圧ＶＳＳが印加される。
以上により、単一な高電圧の入力電圧Ｖｉｎで駆動し、電圧変換回路１４１及び制御回路１１１を有するＤＣ−ＤＣコンバータを得ることができる。
図４では、フォワード型の電圧変換回路を用いたＤＣ−ＤＣコンバータについて説明する。
図４のＤＣ−ＤＣコンバータは、制御回路１１１、電圧変換回路１５１、入力電圧Ｖｉｎが印加される入力端子１０２、トランジスタ１０１、電圧変換回路１５１から出力される出力電圧Ｖｏｕｔを出力する出力端子１３１を有する。
図４の電圧変換回路１５１は、コイル１５２及びコイル１５６を有するトランス１５９、トランジスタ１５４、ダイオード１５３、ダイオード１５７、コイル１５８、コンデンサ１５５を有している。
コイル１５２の一方の端子は、トランジスタ１０１のソース又はドレインの一方、及び、入力電圧Ｖｉｎが印加される入力端子１０２に電気的に接続されている。コイル１５２の他方の端子は、トランジスタ１５４のソース又はドレインの一方に電気的に接続されている。
トランジスタ１５４のソース又はドレインの一方は、コイル１５２の他方の端子に電気的に接続されている。トランジスタ１５４のソース又はドレインの他方は、電源電圧ＶＳＳが印加される。トランジスタ１５４のゲートは、内部制御回路１３０の第３の端子に電気的に接続されている。
コイル１５６の一方の端子は、ダイオード１５３の入力端子に電気的に接続されている。コイル１５６の他方の端子には、電源電圧ＶＳＳが印加される。
ダイオード１５３の入力端子は、コイル１５６の一方の端子に電気的に接続されている。ダイオード１５３の出力端子は、ダイオード１５７の出力端子、及び、コイル１５８の一方の端子と電気的に接続されている。
ダイオード１５７の出力端子は、ダイオード１５３の出力端子、及び、コイル１５８の一方の端子と電気的に接続されている。ダイオード１５７の入力端子には、電源電圧ＶＳＳが印加される。
コイル１５８の一方の端子は、ダイオード１５３の出力端子、及び、ダイオード１５７の出力端子と電気的に接続されている。コイル１５８の他方の端子は、コンデンサ１５５の一方の端子、及び、出力端子１３１と電気的に接続されている。
コンデンサ１５５の一方の端子は、コイル１５８の他方の端子、及び、出力端子１３１と電気的に接続されている。コンデンサ１５５の他方の端子には、電源電圧ＶＳＳが印加される。
以上により、単一な高電圧の入力電圧Ｖｉｎで駆動し、電圧変換回路１５１及び制御回路１１１を有するＤＣ−ＤＣコンバータを得ることができる。
＜積層構造及びその作製工程＞
ここで、オペアンプ１１２を構成するトランジスタ、及び、酸化物半導体トランジスタであるトランジスタ１０１を積層した積層構造、並びに、当該積層構造の作製工程を、以下に説明する。なお本実施の形態では、オペアンプ１１２を構成するトランジスタとして、珪素材料をチャネル形成領域に用いたトランジスタを用いる。
まず、図５（Ａ）に示すように、基板７００の絶縁表面上に、公知のＣＭＯＳの作製方法を用いて、ｎチャネル型トランジスタ７０４、ｐチャネル型トランジスタ７０５を形成する。本実施の形態では、単結晶の半導体基板から分離された単結晶半導体膜を用いて、ｎチャネル型トランジスタ７０４、ｐチャネル型トランジスタ７０５を形成する場合を例に挙げている。
具体的な単結晶半導体膜の作製方法の一例について、簡単に説明する。まず、単結晶の半導体基板に、加速されたイオンでなるイオンビームを注入する。イオンビームを注入することで、半導体基板の表面から一定の深さの領域の結晶構造が乱される。結晶構造が乱されることにより、局所的に脆弱化された脆化層が形成される。脆化層が形成される領域の深さは、イオンビームの加速エネルギーとイオンビームの入射角によって調節することができる。そして、半導体基板と、絶縁膜７０１が形成された基板７００とを、間に当該絶縁膜７０１が挟まるように貼り合わせる。貼り合わせは、半導体基板と基板７００とを重ね合わせた後、半導体基板と基板７００の一部に、１Ｎ／ｃｍ２以上５００Ｎ／ｃｍ２以下、好ましくは１１Ｎ／ｃｍ２以上２０Ｎ／ｃｍ２以下程度の圧力を加える。圧力を加えると、その部分から半導体基板と絶縁膜７０１とが接合を開始し、最終的には密着した面全体に接合がおよぶ。次いで、加熱処理を行うことで、脆化層に存在する微小ボイドどうしが結合して、微小ボイドの体積が増大する。その結果、脆化層において半導体基板の一部である単結晶半導体膜が、半導体基板から分離する。上記加熱処理の温度は、基板７００の歪み点を越えない温度とする。そして、上記単結晶半導体膜をエッチング等により所望の形状に加工することで、島状の半導体膜７０２、島状の半導体膜７０３を形成することができる。
ｎチャネル型トランジスタ７０４は、絶縁膜７０１上の島状の半導体膜７０２を用いて形成されており、ｐチャネル型トランジスタ７０５は、絶縁膜７０１上の島状の半導体膜７０３を用いて形成されている。また、ｎチャネル型トランジスタ７０４はゲート電極７０６を有しており、ｐチャネル型トランジスタ７０５はゲート電極７０７を有している。そして、ｎチャネル型トランジスタ７０４は、島状の半導体膜７０２とゲート電極７０６の間に、絶縁膜７０８を有する。ｐチャネル型トランジスタ７０５は、島状の半導体膜７０３とゲート電極７０７の間に、絶縁膜７０８を有する。
基板７００として使用することができる基板に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板７００には、フュージョン法やフロート法で作製されるガラス基板、石英基板、セラミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。また、ステンレス基板を含む金属基板またはシリコン基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
なお、本実施の形態では、単結晶の半導体膜を用いてｎチャネル型トランジスタ７０４とｐチャネル型トランジスタ７０５を形成する例について説明しているが、本発明はこの構成に限定されない。例えば、絶縁膜７０１上に気相成長法を用いて形成された多結晶の半導体膜を用いても良いし、上記半導体膜を公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法、９５０℃程度の高温アニール法を組み合わせた結晶化法を用いても良い。またｎチャネル型トランジスタ７０４とｐチャネル型トランジスタ７０５として、単結晶シリコン基板に、チャネル形成領域、ソース領域、及びドレイン領域を形成したトランジスタを用いても良い。
また、図５（Ａ）では、絶縁膜７０８上に導電膜を形成した後、上記導電膜をエッチング等により所望の形状に加工することで、ゲート電極７０６及びゲート電極７０７と共に、配線７１１を形成する。
次いで、図５（Ａ）に示すように、ｎチャネル型トランジスタ７０４、ｐチャネル型トランジスタ７０５、配線７１１を覆うように、絶縁膜７１２を形成する。なお、本実施の形態では、単層の絶縁膜７１２を用いる場合を例示しているが、上記絶縁膜７１２は単層である必要はなく、２層以上の絶縁膜を積層させて絶縁膜７１２として用いても良い。
絶縁膜７１２は、後の作製工程における加熱処理の温度に耐えうる材料を用いる。具体的に、絶縁膜７１２として、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウムなどを用いるのが望ましい。
絶縁膜７１２は、その表面をＣＭＰ法などにより平坦化させても良い。
次いで、図５（Ａ）に示すように、絶縁膜７１２上に、酸化物半導体トランジスタ７２４のゲート電極７１３、並びに酸化物半導体トランジスタ７８１のゲート電極７７３を形成する。酸化物半導体トランジスタ７２４は、図１乃至図４のトランジスタ１０１に相当する。酸化物半導体トランジスタ７８１は、図１及び図２のトランジスタ１２４、図３のトランジスタ１４４、図４のトランジスタ１５４に相当する。
ゲート電極７１３及びゲート電極７７３それぞれの材料として、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料を用いた導電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることもできる。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。
例えば、二層の積層構造を有するゲート電極７１３及びゲート電極７７３として、アルミニウム膜上にモリブデン膜が積層された二層の積層構造、銅膜上にモリブデン膜を積層した二層構造、銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、または、窒化チタン膜とモリブデン膜とを積層した二層構造とすることが好ましい。３層の積層構造を有するゲート電極７１３及びゲート電極７７３としては、アルミニウム膜、アルミニウムとシリコンの合金膜、アルミニウムとチタンの合金膜またはアルミニウムとネオジムの合金膜を中間層とし、タングステン膜、窒化タングステン膜、窒化チタン膜またはチタン膜を上下層として積層した構造とすることが好ましい。
また、ゲート電極７１３及びゲート電極７７３としてそれぞれ、酸化インジウム、酸化インジウム酸化スズ、酸化インジウム酸化亜鉛、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、または酸化亜鉛ガリウム等の透光性を有する酸化物導電膜を用いることもできる。
ゲート電極７１３及びゲート電極７７３それぞれの膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工（パターニング）することで、ゲート電極７１３及びゲート電極７７３を形成する。なお、形成されたゲート電極の端部がテーパー形状であると、上に積層するゲート絶縁膜の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
次いで、図５（Ｂ）に示すように、ゲート電極７１３及びゲート電極７７３上に、ゲート絶縁膜７１４を形成する。ゲート絶縁膜７１４は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜または酸化タンタル膜を単層で又は積層させて形成することができる。ゲート絶縁膜７１４は、水分や、水素、酸素などの不純物を極力含まないことが望ましい。スパッタリング法により酸化珪素膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
不純物を除去することによりｉ型化された酸化物半導体（高純度化された酸化物半導体）は界面準位、界面電荷に対して極めて敏感であるため、高純度化された酸化物半導体とゲート絶縁膜７１４との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁膜は、高品質化が要求される。
例えば、μ波（周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
もちろん、ゲート絶縁膜７１４として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理によって膜質や、酸化物半導体との界面特性が改善される絶縁膜であっても良い。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、ゲート絶縁膜と酸化物半導体との界面準位密度を低減し、良好な界面を形成できるものであれば良い。
バリア性の高い材料を用いた絶縁膜と、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜とを積層させた構造を有するゲート絶縁膜７１４を形成しても良い。この場合、酸化珪素膜、酸化窒化珪素膜などの絶縁膜は、バリア性の高い絶縁膜と酸化物半導体膜の間に形成する。バリア性の高い絶縁膜として、例えば窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などが挙げられる。バリア性の高い絶縁膜を用いることで、水分または水素などの雰囲気中の不純物、或いは基板内に含まれるアルカリ金属、重金属などの不純物が、酸化物半導体膜内、ゲート絶縁膜７１４内、或いは、酸化物半導体膜と他の絶縁膜の界面とその近傍に入り込むのを防ぐことができる。また、酸化物半導体膜に接するように窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い絶縁膜が直接酸化物半導体膜に接するのを防ぐことができる。
例えば、第１のゲート絶縁膜としてスパッタリング法により膜厚５０ｎｍ以上２００ｎｍ以下の窒化珪素膜（ＳｉＮｙ（ｙ＞０））を形成し、第１のゲート絶縁膜上に第２のゲート絶縁膜として膜厚５ｎｍ以上３００ｎｍ以下の酸化珪素膜（ＳｉＯｘ（ｘ＞０））を積層して、膜厚１００ｎｍのゲート絶縁膜７１４としても良い。ゲート絶縁膜７１４の膜厚は、トランジスタに要求される特性によって適宜設定すればよく３５０ｎｍ乃至４００ｎｍ程度でもよい。
本実施の形態では、スパッタ法で形成された膜厚５０ｎｍの窒化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの酸化珪素膜を積層させた構造を有する、ゲート絶縁膜７１４を形成する。
なお、ゲート絶縁膜７１４は後に形成される酸化物半導体膜と接する。酸化物半導体膜は、水素が含有されると特性に悪影響を及ぼすので、ゲート絶縁膜７１４は水素、水酸基および水分が含まれないことが望ましい。ゲート絶縁膜７１４に水素、水酸基及び水分がなるべく含まれないようにするためには、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極７１３及びゲート電極７７３が形成された基板７００を予備加熱し、基板７００に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
次いで、ゲート絶縁膜７１４上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは膜厚３ｎｍ以上５０ｎｍ以下、さらに好ましくは膜厚３ｎｍ以上２０ｎｍ以下の酸化物半導体膜を形成する。当該酸化物半導体膜から、酸化物半導体トランジスタ７２４及び酸化物半導体トランジスタ７８１それぞれのチャネル形成領域が形成される。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成することができる。
なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁膜７１４の表面に付着している塵埃を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、亜酸化窒素などを加えた雰囲気で行ってもよい。また、アルゴン雰囲気に塩素、四フッ化炭素などを加えた雰囲気で行ってもよい。
酸化物半導体膜の材料には、上述したように、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体や、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体などを用いることができる。
本実施の形態では、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含むターゲットを用いたスパッタ法により得られる膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の薄膜を、酸化物半導体膜として用いる。上記ターゲットとして、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：０．５（ｍｏｌ数比）、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１（ｍｏｌ数比）、またはＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２（ｍｏｌ数比）であるターゲットを用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１００％未満である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。
また、ターゲットの純度を、９９．９９％以上とすることで、酸化物半導体膜に混入するアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等を低減することができる。また、当該ターゲットを用いることで、酸化物半導体膜において、リチウム、ナトリウム、カリウム等のアルカリ金属の濃度を低減することができる。
本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板７００上に酸化物半導体膜を成膜する。成膜時に、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて成膜室を排気すると、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
また、スパッタリング装置の処理室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることで、スパッタリング法による成膜途中における酸化物半導体膜への、アルカリ金属、水素化物等の不純物の混入を低減することができる。また、排気系として吸着型の真空ポンプを用いることで、排気系からアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等の不純物の逆流を低減することができる。
なお、スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。また、スパッタリングガスには、水素、水、水酸基または水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。
なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜７１４までが形成された基板７００を予備加熱し、基板７００に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、後に行われる絶縁膜７２３の成膜前に、電極７１６乃至電極７２０、電極７７９及び電極７８０まで形成した基板７００にも同様に行ってもよい。
次いで、図５（Ｂ）に示すように、酸化物半導体膜をエッチングなどにより所望の形状に加工（パターニング）し、ゲート絶縁膜７１４上のゲート電極７１３と重なる位置に島状の酸化物半導体膜７１５、ゲート絶縁膜７１４上のゲート電極７７３と重なる位置に島状の酸化物半導体膜７７５を形成する。
島状の酸化物半導体膜７１５及び酸化物半導体膜７７５を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
なお、島状の酸化物半導体膜７１５及び酸化物半導体膜７７５を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣｌ４）など）が好ましい。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液として、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によって除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を再利用してもよい。当該エッチング後の廃液から酸化物半導体膜に含まれるインジウム等の材料を回収して再利用することにより、資源を有効活用し低コスト化を図ることができる。
なお、次工程の導電膜を形成する前に逆スパッタを行い、酸化物半導体膜７１５、酸化物半導体膜７７５、及びゲート絶縁膜７１４の表面に付着しているレジスト残渣などを除去することが好ましい。
なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分または水素が多量に含まれていることがある。水分または水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体膜中の水分または水素などの不純物を低減するために、窒素、酸素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、酸化物半導体膜７１５及び酸化物半導体膜７７５に加熱処理を施す。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下であることが望ましい。
酸化物半導体膜７１５及び酸化物半導体膜７７５に加熱処理を施すことで、酸化物半導体膜７１５及び酸化物半導体膜７７５中の水分または水素を脱離させることができる。具体的には、３００℃以上７００℃以下、好ましくは３００℃以上５００℃以下で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
本実施の形態では、加熱処理装置の一つである電気炉を用いる。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
以上の工程により、酸化物半導体膜７１５及び酸化物半導体膜７７５中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、キャリア密度が極端に少なく、バンドギャップの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いてトランジスタを作製することができ、量産性を高めることができる。また、当該水素濃度が低減され高純度化された酸化物半導体膜を用いることで、耐圧性が高く、オンオフ比の高いトランジスタを作製することができる。
なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加熱条件にもよるが、層内全体が非晶質でなく、またその表面に結晶が形成されることがある。酸化物半導体膜は、酸化物半導体膜の表面に対して略垂直にｃ軸配向した結晶を含む非単結晶であることが好ましい。
次に、絶縁膜７０８、絶縁膜７１２、ゲート絶縁膜７１４を部分的にエッチングすることで、島状の半導体膜７０２、島状の半導体膜７０３、配線７１１に達するコンタクトホールを形成する。
そして、酸化物半導体膜７１５及び酸化物半導体膜７７５を覆うように、スパッタ法や真空蒸着法で導電膜を形成したあと、エッチング等により該導電膜を加工することで、図５（Ｃ）に示すように、ソース電極、ドレイン電極、または配線として機能する電極７１６乃至電極７２０、電極７７９、及び電極７８０を形成する。
なお、電極７１６及び電極７１７は、島状の半導体膜７０２に接している。電極７１７及び電極７１８は、島状の半導体膜７０３に接している。電極７１９は、配線７１１及び酸化物半導体膜７１５に接している。電極７２０は、酸化物半導体膜７１５に接している。電極７７９及び電極７８０は、酸化物半導体膜７７５に接している。
電極７１６乃至電極７２０、電極７７９、及び電極７８０となる導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、銅などの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タングステンなどの高融点金属膜を積層させた構成としても良い。また、アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、イットリウム等を用いることができる。
また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を成膜する３層構造などが挙げられる。
また、電極７１６乃至電極７２０、電極７７９、及び電極７８０となる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ、酸化インジウム酸化亜鉛または当該金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
なお、導電膜のエッチングの際に、酸化物半導体膜７１５及び酸化物半導体膜７７５がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、島状の酸化物半導体膜７１５及び酸化物半導体膜７７５の露出した部分が一部エッチングされることで、溝部（凹部）が形成されることもある。
本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素水を含む溶液（過水アンモニウム）を用いて、選択的に導電膜をウェットエッチングすることができる。或いは、塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）などを含むガスを用いて、導電膜をドライエッチングしても良い。
なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体膜の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
なお、プラズマ処理を行った後、図６（Ａ）に示すように、電極７１６乃至電極７２０、電極７７９、及び電極７８０と、酸化物半導体膜７１５及び酸化物半導体膜７７５とを覆うように、絶縁膜７２３を形成する。絶縁膜７２３は、水分や、水素、酸素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。絶縁膜７２３に水素が含まれると、その水素が酸化物半導体膜へ侵入し、又は水素が酸化物半導体膜中の酸素を引き抜き、酸化物半導体膜のバックチャネル部が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜７２３はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。上記絶縁膜７２３には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜などを用いることができる。
また絶縁膜７２３として複数の積層された絶縁膜を用いる場合は、窒素の含有比率が低い酸化珪素膜、酸化窒化珪素膜などの絶縁膜を、上記バリア性の高い絶縁膜よりも、酸化物半導体膜７１５及び酸化物半導体膜７７５に近い側に形成する。そして、窒素の含有比率が低い絶縁膜を間に挟んで、電極７１６乃至電極７２０、電極７７９、及び電極７８０、並びに酸化物半導体膜７１５及び酸化物半導体膜７７５と重なるように、バリア性の高い絶縁膜を形成する。バリア性の高い絶縁膜を用いることで、酸化物半導体膜７１５内、酸化物半導体膜７７５内、ゲート絶縁膜７１４内、酸化物半導体膜７１５と他の絶縁膜の界面とその近傍、或いは、酸化物半導体膜７７５と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。また、酸化物半導体膜７１５及び酸化物半導体膜７７５に接するように窒素の比率が低い酸化窒化珪素膜などの絶縁膜を形成することで、バリア性の高い材料を用いた絶縁膜が、直接、酸化物半導体膜７１５及び酸化物半導体膜７７５に接するのを防ぐことができる。
本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの窒化珪素膜を積層させた構造を有する、絶縁膜７２３を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。
なお、絶縁膜７２３を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行う。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下であることが望ましい。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。或いは、電極７１６乃至電極７２０、電極７７９、及び電極７８０を形成する前に、水分または水素を低減させるための酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処理を行っても良い。酸素を含む絶縁膜７２３が設けられた後に、加熱処理が施されることによって、酸化物半導体膜に対して行った先の加熱処理により、酸化物半導体膜７１５及び酸化物半導体膜７７５に酸素欠損が発生していたとしても、絶縁膜７２３から酸化物半導体膜７１５及び酸化物半導体膜７７５に酸素が供与される。そして、酸化物半導体膜７１５及び酸化物半導体膜７７５に酸素が供与されることで、酸化物半導体膜７１５及び酸化物半導体膜７７５において、ドナーとなる酸素欠損を低減し、化学量論比を満たす構成とすること、またそれ以上に酸素が含まれる構成とすることが可能である。酸化物半導体膜７１５及び酸化物半導体膜７７５には化学量論比を超える量の酸素が含まれていることが好ましい。その結果、酸化物半導体膜７１５及び酸化物半導体膜７７５をｉ型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処理を行うタイミングは、絶縁膜７２３の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透明導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、酸化物半導体膜７１５及び酸化物半導体膜７７５をｉ型に近づけることができる。
また、酸素雰囲気下で酸化物半導体膜７１５及び酸化物半導体膜７７５に加熱処理を施すことで、酸化物半導体に酸素を添加し、酸化物半導体膜７１５中及び酸化物半導体膜７７５中それぞれにおいてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
或いは、イオン注入法またはイオンドーピング法などを用いて、酸化物半導体膜７１５及び酸化物半導体膜７７５に酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、２．４５ＧＨｚのマイクロ波でプラズマ化した酸素を酸化物半導体膜７１５及び酸化物半導体膜７７５に添加すれば良い。
以上の工程により、酸化物半導体トランジスタ７２４及び酸化物半導体トランジスタ７８１が形成される。
酸化物半導体トランジスタ７２４は、ゲート電極７１３と、ゲート電極７１３上のゲート絶縁膜７１４と、ゲート絶縁膜７１４上においてゲート電極７１３と重なっている酸化物半導体膜７１５と、酸化物半導体膜７１５上に形成された一対の電極７１９及び電極７２０と、酸化物半導体膜７１５上に形成された絶縁膜７２３とを有する。
同様に、酸化物半導体トランジスタ７８１は、ゲート電極７７３と、ゲート電極７７３上のゲート絶縁膜７１４と、ゲート絶縁膜７１４上においてゲート電極７７３と重なっている酸化物半導体膜７７５と、酸化物半導体膜７７５上に形成された一対の電極７７９及び電極７８０と、酸化物半導体膜７７５上に形成された絶縁膜７２３とを有する。
なお図６（Ａ）に示す酸化物半導体トランジスタ７２４は、電極７１９と電極７２０の間において、酸化物半導体膜７１５の一部がエッチングされたチャネルエッチ構造である。同様に、図６（Ａ）に示す酸化物半導体トランジスタ７８１は、電極７７９と電極７８０の間において、酸化物半導体膜７７５の一部がエッチングされたチャネルエッチ構造である。
なお、酸化物半導体トランジスタ７２４及び酸化物半導体トランジスタ７８１はそれぞれ、シングルゲート構造のトランジスタを用いて説明したが、必要に応じて、電気的に接続された複数のゲート電極を有することで、チャネル形成領域を複数有する、マルチゲート構造のトランジスタも形成することができる。
図６（Ａ）に示すｎチャネル型トランジスタ７０４及びｐチャネル型トランジスタ７０５は、図２乃至図４に示すオペアンプ１１２を構成するトランジスタ、図６（Ａ）に示す酸化物半導体トランジスタ７２４は、図１乃至図４に示すトランジスタ１０１、並びに、図６（Ａ）に示す酸化物半導体トランジスタ７８１は、図１及び図２のトランジスタ１２４、図３のトランジスタ１４４、図４のトランジスタ１５４として用いることができる。
これにより、オペアンプ１１２を構成するトランジスタ、並びに、酸化物半導体トランジスタであるトランジスタ１０１、及び電圧変換回路のトランジスタ（トランジスタ１２４、トランジスタ１４４、及びトランジスタ１５４）を、絶縁膜７１２を介して同一基板７００上に積層することができる。これにより、ＤＣ−ＤＣコンバータの占有面積の増大を抑制することができる。
また、酸化物半導体トランジスタであるトランジスタ１０１、及び電圧変換回路のトランジスタ（トランジスタ１２４、トランジスタ１４４、及びトランジスタ１５４）を同じ作製工程で作製することができるので、作製工程及び作製コストを低減させることができる。
図６（Ｂ）に図６（Ａ）とは異なる構成を有する積層構造を示す。
図６（Ｂ）には、ｎチャネル型トランジスタ７０４、ｐチャネル型トランジスタ７０５が示されている。さらに図６（Ｂ）には、ｎチャネル型トランジスタ７０４及びｐチャネル型トランジスタ７０５上に、酸化物半導体膜を用いたチャネル保護構造の、ボトムゲート型の酸化物半導体トランジスタ７２５及び酸化物半導体トランジスタ７５１が形成されている。
酸化物半導体トランジスタ７２５は、絶縁膜７１２上に形成されたゲート電極７３０と、ゲート電極７３０上のゲート絶縁膜７３１と、ゲート絶縁膜７３１上においてゲート電極７３０と重なっている島状の酸化物半導体膜７３２と、ゲート電極７３０と重なる位置において島状の酸化物半導体膜７３２上に形成されたチャネル保護膜７３３と、酸化物半導体膜７３２上に形成された電極７３４及び電極７３５と、電極７３４、電極７３５及びチャネル保護膜７３３上に形成された絶縁膜７３６を有する。
酸化物半導体トランジスタ７５１は、絶縁膜７１２上に形成されたゲート電極７５０と、ゲート電極７５０上のゲート絶縁膜７３１と、ゲート絶縁膜７３１上においてゲート電極７５０と重なっている島状の酸化物半導体膜７５２と、ゲート電極７５０と重なる位置において島状の酸化物半導体膜７５２上に形成されたチャネル保護膜７５３と、酸化物半導体膜７５２上に形成された電極７５４及び電極７５５と、電極７５４、電極７５５及びチャネル保護膜７５３上に形成された絶縁膜７３６を有する。
チャネル保護膜７３３及びチャネル保護膜７５３を設けることによって、酸化物半導体膜７３２及び酸化物半導体膜７５２それぞれのチャネル形成領域となる部分に対する、後の工程における、エッチング時のプラズマやエッチング剤による膜減りなどのダメージを防ぐことができる。従ってトランジスタの信頼性を向上させることができる。
チャネル保護膜７３３及びチャネル保護膜７５３には、酸素を含む無機材料（酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化アルミニウム、または酸化窒化アルミニウムなど）を用いることができる。チャネル保護膜７３３及びチャネル保護膜７５３は、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いて形成することができる。チャネル保護膜７３３及びチャネル保護膜７５３は成膜後にエッチングにより形状を加工する。ここでは、スパッタ法により酸化珪素膜を形成し、フォトリソグラフィによるマスクを用いてエッチング加工することでチャネル保護膜７３３及びチャネル保護膜７５３を形成する。
酸素を含む無機材料をチャネル保護膜７３３及びチャネル保護膜７５３に用いることで、水分または水素を低減させるための加熱処理により、酸化物半導体膜７３２及び酸化物半導体膜７５２中に酸素欠損が発生していたとしても、酸化物半導体膜７３２にチャネル保護膜７３３から酸素を供給し、並びに、酸化物半導体膜７５２にチャネル保護膜７５３から酸素を供給し、ドナーとなる酸素欠損を低減して化学量論比を満たす構成、またはそれ以上に酸素が含まれる構成とすることが可能である。酸化物半導体膜７３２及び酸化物半導体膜７５２には、化学量論比を超える量の酸素が含まれていることが好ましい。よって、チャネル形成領域を、ｉ型に近づけることができる。チャネル形成領域をｉ型に近づけることにより、酸素欠損による酸化物半導体トランジスタ７２５及び酸化物半導体トランジスタ７５１の電気特性のばらつきを軽減し、電気特性の向上を実現することができる。
図６（Ｂ）に示すｎチャネル型トランジスタ７０４及びｐチャネル型トランジスタ７０５は、図２乃至図４に示すオペアンプ１１２を構成するトランジスタ、図６（Ｂ）に示す酸化物半導体トランジスタ７２５は、図１乃至図４に示すトランジスタ１０１、並びに、図６（Ｂ）に示す酸化物半導体トランジスタ７５１は、図１及び図２のトランジスタ１２４、図３のトランジスタ１４４、図４のトランジスタ１５４として用いることができる。
これにより、オペアンプ１１２を構成するトランジスタ、並びに、酸化物半導体トランジスタであるトランジスタ１０１、及び電圧変換回路のトランジスタ（トランジスタ１２４、トランジスタ１４４、及びトランジスタ１５４）を、絶縁膜７１２を介して同一基板７００上に積層することができるので、ＤＣ−ＤＣコンバータの占有面積の増大を抑制することができる。
また、酸化物半導体トランジスタであるトランジスタ１０１、及び電圧変換回路のトランジスタ（トランジスタ１２４、トランジスタ１４４、及びトランジスタ１５４）を同じ作製工程で作製することができるので、作製工程及び作製コストを低減させることができる。
図６（Ｃ）には、ｎチャネル型トランジスタ７０４及びｐチャネル型トランジスタ７０５が示されている。さらに図６（Ｃ）では、ｎチャネル型トランジスタ７０４及びｐチャネル型トランジスタ７０５上に、酸化物半導体膜を用いたボトムコンタクト型の酸化物半導体トランジスタ７２６及び酸化物半導体トランジスタ７６０が形成されている。
酸化物半導体トランジスタ７２６は、絶縁膜７１２上に形成されたゲート電極７４１と、ゲート電極７４１上のゲート絶縁膜７４２と、ゲート絶縁膜７４２上の電極７４３及び電極７４４と、ゲート絶縁膜７４２を間に挟んでゲート電極７４１と重なっている酸化物半導体膜７４５と、酸化物半導体膜７４５上に形成された絶縁膜７４６を有する。
酸化物半導体トランジスタ７６０は、絶縁膜７１２上に形成されたゲート電極７６１と、ゲート電極７６１上のゲート絶縁膜７４２と、ゲート絶縁膜７４２上の電極７６３及び電極７６４と、ゲート絶縁膜７４２を間に挟んでゲート電極７６１と重なっている酸化物半導体膜７６５と、酸化物半導体膜７６５上に形成された絶縁膜７４６を有する。
図６（Ｃ）に示すｎチャネル型トランジスタ７０４及びｐチャネル型トランジスタ７０５は、図２乃至図４に示すオペアンプ１１２を構成するトランジスタ、図６（Ｃ）に示す酸化物半導体トランジスタ７２６は、図１乃至図４に示すトランジスタ１０１、並びに、図６（Ｃ）に示す酸化物半導体トランジスタ７６０は、図１及び図２のトランジスタ１２４、図３のトランジスタ１４４、図４のトランジスタ１５４として用いることができる。
これにより、オペアンプ１１２を構成するトランジスタ、並びに、酸化物半導体トランジスタであるトランジスタ１０１、及び電圧変換回路のトランジスタ（トランジスタ１２４、トランジスタ１４４、及びトランジスタ１５４）を、絶縁膜７１２を介して同一基板７００上に積層することができるので、ＤＣ−ＤＣコンバータの占有面積の増大を抑制することができる。
また、酸化物半導体トランジスタであるトランジスタ１０１、及び電圧変換回路のトランジスタ（トランジスタ１２４、トランジスタ１４４、及びトランジスタ１５４）を同じ作製工程で作製することができるので、作製工程及び作製コストを低減させることができる。
１０１ トランジスタ
１０２ 入力端子
１１０ 内部電圧生成回路
１１１ 制御回路
１１２ オペアンプ
１１３ 抵抗
１１４ 抵抗
１１５ 端子
１２１ 電圧変換回路
１２２ コイル
１２３ ダイオード
１２４ トランジスタ
１２５ コンデンサ
１３０ 内部制御回路
１３１ 出力端子
１４１ 電圧変換回路
１４２ コイル
１４３ ダイオード
１４４ トランジスタ
１４５ コンデンサ
１４６ コイル
１４９ トランス
１５１ 電圧変換回路
１５２ コイル
１５３ ダイオード
１５４ トランジスタ
１５５ コンデンサ
１５６ コイル
１５７ ダイオード
１５８ コイル
１５９ トランス
７００ 基板
７０１ 絶縁膜
７０２ 半導体膜
７０３ 半導体膜
７０４ ｎチャネル型トランジスタ
７０５ ｐチャネル型トランジスタ
７０６ ゲート電極
７０７ ゲート電極
７０８ 絶縁膜
７１１ 配線
７１２ 絶縁膜
７１３ ゲート電極
７１４ ゲート絶縁膜
７１５ 酸化物半導体膜
７１６ 電極
７１７ 電極
７１８ 電極
７１９ 電極
７２０ 電極
７２３ 絶縁膜
７２４ 酸化物半導体トランジスタ
７２５ 酸化物半導体トランジスタ
７２６ 酸化物半導体トランジスタ
７３０ ゲート電極
７３１ ゲート絶縁膜
７３２ 酸化物半導体膜
７３３ チャネル保護膜
７３４ 電極
７３５ 電極
７３６ 絶縁膜
７４１ ゲート電極
７４２ ゲート絶縁膜
７４３ 電極
７４４ 電極
７４５ 酸化物半導体膜
７４６ 絶縁膜
７５０ ゲート電極
７５１ 酸化物半導体トランジスタ
７５２ 酸化物半導体膜
７５３ チャネル保護膜
７５４ 電極
７５５ 電極
７６０ 酸化物半導体トランジスタ
７６１ ゲート電極
７６３ 電極
７６４ 電極
７６５ 酸化物半導体膜
７７３ ゲート電極
７７５ 酸化物半導体膜
７７９ 電極
７８０ 電極
７８１ 酸化物半導体トランジスタ

Claims (5)

  1. 入力電圧が印加される入力端子と、
    第１のトランジスタを有し且つ前記入力端子と電気的に接続される電圧変換回路と、
    第２のトランジスタを有し且つ前記電圧変換回路と電気的に接続される制御回路と、
    ソース又はドレインの一方が前記入力端子と電気的に接続され、且つソース又はドレインの他方が前記制御回路と電気的に接続される第３のトランジスタと、
    一方の端子が前記第３のトランジスタのソース又はドレインの他方と電気的に接続される第１の抵抗と、
    一方の端子が前記第１の抵抗の他方の端子と電気的に接続される第２の抵抗と、
    反転入力端子が前記第１の抵抗の一方の端子と電気的に接続され、非反転入力端子に参照電圧が印加され、且つ出力端子が前記第３のトランジスタのゲートと電気的に接続されるオペアンプと、を有し、
    前記第１のトランジスタは、チャネル形成領域に酸化物半導体材料を有し、
    前記第２のトランジスタは、チャネル形成領域に珪素を有し、
    前記第３のトランジスタは、チャネル形成領域に酸化物半導体材料を有し、
    前記第１のトランジスタ及び前記第３のトランジスタは、絶縁膜上方に設けられ、
    前記第２のトランジスタは、前記絶縁膜下方に設けられていることを特徴とするＤＣ−ＤＣコンバータ。
  2. 請求項１において、
    前記酸化物半導体材料は、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｇａ−Ｏ系酸化物半導体、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ−Ｏ系酸化物半導体のいずれかであることを特徴とするＤＣ−ＤＣコンバータ。
  3. 請求項１又は請求項２において、
    前記電圧変換回路は、降圧型の電圧変換回路であることを特徴とするＤＣ−ＤＣコンバータ。
  4. 請求項１又は請求項２において、
    前記電圧変換回路は、フライバック型の電圧変換回路であることを特徴とするＤＣ−ＤＣコンバータ。
  5. 請求項１又は請求項２において、
    前記電圧変換回路は、フォワード型の電圧変換回路であることを特徴とするＤＣ−ＤＣコンバータ。
JP2011258830A 2010-12-03 2011-11-28 Ｄｃ−ｄｃコンバータ Active JP5908263B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011258830A JP5908263B2 (ja) 2010-12-03 2011-11-28 Ｄｃ−ｄｃコンバータ

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010270316 2010-12-03
JP2010270316 2010-12-03
JP2011258830A JP5908263B2 (ja) 2010-12-03 2011-11-28 Ｄｃ−ｄｃコンバータ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016057880A Division JP6243945B2 (ja) 2010-12-03 2016-03-23 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2012135191A JP2012135191A (ja) 2012-07-12
JP5908263B2 true JP5908263B2 (ja) 2016-04-26

Family

ID=46162100

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2011258830A Active JP5908263B2 (ja) 2010-12-03 2011-11-28 Ｄｃ−ｄｃコンバータ
JP2016057880A Active JP6243945B2 (ja) 2010-12-03 2016-03-23 半導体装置の作製方法
JP2017216899A Active JP6501852B2 (ja) 2010-12-03 2017-11-10 半導体装置
JP2019051681A Active JP6876736B2 (ja) 2010-12-03 2019-03-19 半導体装置
JP2021074278A Active JP7179901B2 (ja) 2010-12-03 2021-04-26 半導体装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2016057880A Active JP6243945B2 (ja) 2010-12-03 2016-03-23 半導体装置の作製方法
JP2017216899A Active JP6501852B2 (ja) 2010-12-03 2017-11-10 半導体装置
JP2019051681A Active JP6876736B2 (ja) 2010-12-03 2019-03-19 半導体装置
JP2021074278A Active JP7179901B2 (ja) 2010-12-03 2021-04-26 半導体装置

Country Status (4)

Country Link
US (1) US9224757B2 (ja)
JP (5) JP5908263B2 (ja)
KR (1) KR101855713B1 (ja)
TW (1) TWI548188B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011155295A1 (en) * 2010-06-10 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Dc/dc converter, power supply circuit, and semiconductor device
TWI561951B (en) 2012-01-30 2016-12-11 Semiconductor Energy Lab Co Ltd Power supply circuit
JP5975907B2 (ja) 2012-04-11 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US9331689B2 (en) * 2012-04-27 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Power supply circuit and semiconductor device including the same
JP6462404B2 (ja) 2014-02-28 2019-01-30 株式会社半導体エネルギー研究所 Ｄｃｄｃコンバータ、半導体装置、及び電子機器
CN105099166A (zh) * 2014-05-14 2015-11-25 成都国星通信有限公司 一种提高复用使能管脚上电稳定性的方法及芯片
JP2017224676A (ja) * 2016-06-14 2017-12-21 株式会社ジャパンディスプレイ 半導体装置及び表示装置
US10453404B2 (en) 2016-08-17 2019-10-22 Semiconductor Energy Laboratory Co., Ltd. Display method, display device, display module, and electronic device
CN205987969U (zh) * 2016-08-17 2017-03-01 卓尔悦欧洲控股有限公司 电子烟及其供电电路
CN112041776B (zh) 2018-01-24 2022-06-07 株式会社半导体能源研究所 半导体装置、电子构件及电子设备
US11948945B2 (en) 2019-05-31 2024-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and wireless communication device with the semiconductor device
TWI693784B (zh) * 2019-10-09 2020-05-11 奇源科技有限公司 靜電吸附板用驅動電路及使用該驅動電路之靜電吸附裝置

Family Cites Families (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07254706A (ja) * 1993-11-29 1995-10-03 Texas Instr Inc <Ti> 高電圧デバイス構造およびその製造方法
US5627460A (en) * 1994-12-28 1997-05-06 Unitrode Corporation DC/DC converter having a bootstrapped high side driver
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH11233789A (ja) * 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4066231B2 (ja) 2002-02-08 2008-03-26 ローム株式会社 スイッチングレギュレータ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4872197B2 (ja) * 2004-08-25 2012-02-08 カシオ計算機株式会社 薄膜トランジスタパネル及びその製造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302964B2 (en) 2004-11-10 2010-11-04 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP2453481B1 (en) 2004-11-10 2017-01-11 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007046015A1 (en) * 2005-10-21 2007-04-26 Nxp B.V. Improved esd protection for pass-transistors in a voltage regulator
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007251100A (ja) * 2006-03-20 2007-09-27 Epson Imaging Devices Corp 電気光学装置、電子機器および半導体装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US8044464B2 (en) 2007-09-21 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5169170B2 (ja) * 2007-11-26 2013-03-27 株式会社リコー 降圧型スイッチングレギュレータ
JP5430846B2 (ja) 2007-12-03 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5160210B2 (ja) 2007-12-18 2013-03-13 ルネサスエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ駆動回路
JP2009158528A (ja) 2007-12-25 2009-07-16 Sharp Corp 半導体装置
JP2009260215A (ja) * 2008-03-25 2009-11-05 Toshiba Corp 半導体装置
JP5157603B2 (ja) 2008-04-04 2013-03-06 ミツミ電機株式会社 昇圧型ｄｃ−ｄｃコンバータおよび電源駆動用半導体集積回路
TW200950296A (en) * 2008-05-20 2009-12-01 Acbel Polytech Inc Switched power supply capable of raising light-load efficiency
JP2010003910A (ja) * 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101435501B1 (ko) * 2008-10-03 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) * 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN101840936B (zh) 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
US8338226B2 (en) * 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI430441B (zh) * 2009-04-07 2014-03-11 Innolux Corp 影像顯示系統及其製造方法
JP5615018B2 (ja) * 2009-04-10 2014-10-29 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
WO2010134234A1 (ja) * 2009-05-19 2010-11-25 パナソニック株式会社 フレキシブル半導体装置の製造方法
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
EP2491585B1 (en) 2009-10-21 2020-01-22 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
SG10201406869QA (en) 2009-10-29 2014-12-30 Semiconductor Energy Lab Semiconductor device
CN102576708B (zh) 2009-10-30 2015-09-23 株式会社半导体能源研究所 半导体装置
WO2011155295A1 (en) 2010-06-10 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Dc/dc converter, power supply circuit, and semiconductor device
WO2012026337A1 (en) 2010-08-26 2012-03-01 Semiconductor Energy Laboratory Co., Ltd. Dc-dc converter and semiconductor device
US8704504B2 (en) 2010-09-03 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Power supply circuit comprising detection circuit including reference voltage circuits as reference voltage generation circuits
US9362820B2 (en) 2010-10-07 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. DCDC converter, semiconductor device, and power generation device

Also Published As

Publication number Publication date
TW201233026A (en) 2012-08-01
JP2018050067A (ja) 2018-03-29
JP2019149930A (ja) 2019-09-05
JP2012135191A (ja) 2012-07-12
US9224757B2 (en) 2015-12-29
JP2021114629A (ja) 2021-08-05
JP7179901B2 (ja) 2022-11-29
JP6501852B2 (ja) 2019-04-17
US20120140523A1 (en) 2012-06-07
TWI548188B (zh) 2016-09-01
JP2016149565A (ja) 2016-08-18
JP6876736B2 (ja) 2021-05-26
JP6243945B2 (ja) 2017-12-06
KR101855713B1 (ko) 2018-05-10
KR20120061744A (ko) 2012-06-13

Similar Documents

Publication Publication Date Title
JP7179901B2 (ja) 半導体装置
JP7646045B2 (ja) 半導体装置
JP7106720B2 (ja) 半導体装置
JP6498641B2 (ja) 半導体装置
JP5706227B2 (ja) 半導体装置
JP5710918B2 (ja) 半導体装置及びその作製方法
JP5727780B2 (ja) 記憶装置、半導体装置、及び電子機器
JP5698062B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150916

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160323

R150 Certificate of patent or registration of utility model

Ref document number: 5908263

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载