JP4659774B2 - Electrical equipment - Google Patents
Electrical equipment Download PDFInfo
- Publication number
- JP4659774B2 JP4659774B2 JP2007057776A JP2007057776A JP4659774B2 JP 4659774 B2 JP4659774 B2 JP 4659774B2 JP 2007057776 A JP2007057776 A JP 2007057776A JP 2007057776 A JP2007057776 A JP 2007057776A JP 4659774 B2 JP4659774 B2 JP 4659774B2
- Authority
- JP
- Japan
- Prior art keywords
- programmable logic
- processing
- configuration data
- circuit
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
Description
この発明は、FPGA(Field Programmable Gate Array)やCPLD(Complex Programmable Logic Device)などのプログラマブルロジックの回路構成を変更する電気機器に関するものである。 The present invention relates to an electric device that changes the circuit configuration of a programmable logic such as an FPGA (Field Programmable Gate Array) or a CPLD (Complex Programmable Logic Device).
従来、複数のFPGAをコンフィギュレーション(FPGAに回路情報を構成)するためには、キーボード、操作盤等の入力手段を用いて、複数のFPGAのなかから、コンフィギュレーションのターゲットのFPGAを選択し、FPGAに搭載するアルゴリズムをROMから選択して、コンフィギュレーションをおこなっていた。これにより、ROMに搭載された複数の回路情報を任意のFPGAにコンフィギュレーションができるため、少ない個数のFPGAを用いて、複数のアルゴリズムから構成されるアルゴリズムのハードウェア化が実現できた。FPGAは、このように外部インタフェースを介して、任意のアルゴリズムを構成する回路に変更することが可能である。(例えば、特許文献1参照) Conventionally, in order to configure a plurality of FPGAs (circuit information is configured in the FPGA), the target FPGA of the configuration is selected from the plurality of FPGAs using input means such as a keyboard and an operation panel. An algorithm to be installed in the FPGA was selected from the ROM, and configuration was performed. As a result, a plurality of pieces of circuit information mounted on the ROM can be configured in an arbitrary FPGA, so that an algorithm composed of a plurality of algorithms can be realized by using a small number of FPGAs. The FPGA can be changed to a circuit constituting an arbitrary algorithm through the external interface in this way. (For example, see Patent Document 1)
また、外部インタフェースを介さずにFPGAの回路構成を変更する技術も知られている。FPGAは、FPGAに入力されるデータのなかから、特定のパターンのデータを検出したときに、それをトリガーに、メモリに回路構成データを書き込んでおき、FPGA内に構成されたコントローラ自身が、リセット出力信号(再構成する指示)を出力することで、メモリに書き込まれた回路構成データがFPGAに対して書き込まれるため、FPGAの回路構成を変更することが可能である。(例えば、特許文献2参照) A technique for changing the circuit configuration of an FPGA without using an external interface is also known. When the FPGA detects data of a specific pattern from the data input to the FPGA, the circuit configuration data is written to the memory using that as a trigger, and the controller configured in the FPGA resets itself. By outputting the output signal (instruction for reconfiguration), the circuit configuration data written in the memory is written into the FPGA, so that the circuit configuration of the FPGA can be changed. (For example, see Patent Document 2)
上述したようなFPGAのコンフィギュレーション方法は、キーボード、操作盤等からの入力手段からの操作や、特定パターンの更新データをFPGAのコントローラに検出させる手段によって、FPGAの回路構成を変更することが可能である。しかし、このようなコンフィギュレーション方法は、人が介在して、キーボード、操作盤等から何らかの操作を行うか、あるいは、FPGAに特定パターンの更新データを入力したりしなければならなかった。 The FPGA configuration method as described above can change the circuit configuration of the FPGA by an operation from an input means from a keyboard, an operation panel, or the like, or a means for causing the FPGA controller to detect update data of a specific pattern. It is. However, in such a configuration method, it is necessary to perform some operation from a keyboard, an operation panel, etc. with human intervention, or to input update data of a specific pattern to the FPGA.
この発明は、上述のような課題を解決するためになされたものであり、FPGAの搭載された電気機器自身が、自動的に現時点で必要な回路構成を判断して、FPGAの回路構成を変更するものである。 The present invention has been made in order to solve the above-described problems, and the electrical device itself on which the FPGA is mounted automatically determines the circuit configuration necessary at the present time, and changes the circuit configuration of the FPGA. To do.
この発明に係る電気機器は、外部からの指令情報を入力する外部インタフェースと、複数の回路構成データを記憶する不揮発メモリと、回路構成データに基づいて回路を構築するプログラマブルロジックと、外部インタフェース、不揮発メモリおよびプログラマブルロジックを制御する制御部と、を備え、制御部は、処理した内容を所定の時間毎に不揮発メモリに記録して蓄積し、不揮発メモリに蓄積された内容に基づいて、第1の処理を実行した時に必ず次に処理される第2の処理を推定し、第1の処理を実行した後に、第2の処理内容の構成データに基づいてプログラマブルロジックの構成を変更するものである。 Electrical equipment according to the present invention, an external interface for inputting instruction information from the outside, and a nonvolatile memory for storing a plurality of circuit configuration data, the programmable logic to construct a circuit based on the circuit configuration data, the external interface, A control unit that controls the non-volatile memory and the programmable logic, and the control unit records and accumulates the processed content in the non-volatile memory every predetermined time, and based on the content accumulated in the non-volatile memory, the first When the process is executed, the second process to be processed next is always estimated, and after the first process is executed, the configuration of the programmable logic is changed based on the configuration data of the second process content. .
また、外部からの指令情報を入力する外部インタフェースと、複数の回路構成データを記憶する不揮発メモリと、回路構成データに基づいて回路を構築するプログラマブルロジックと、外部インタフェース、不揮発メモリおよびプログラマブルロジックを制御する制御部と、を備え、制御部は、処理した内容を所定の時間毎に不揮発メモリに記録して蓄積し、不揮発メモリに蓄積された内容に基づいて、必ず決まった時刻に処理される内容を推定し、時刻が到来する前に、推定した処理内容の構成データに基づいてプログラマブルロジックの構成を変更するものである。 Also, an external interface for inputting command information from the outside, a non-volatile memory for storing a plurality of circuit configuration data, a programmable logic for constructing a circuit based on the circuit configuration data, and controlling the external interface, the non-volatile memory and the programmable logic A control unit that records the processed content in a non-volatile memory every predetermined time and stores the processed content at a predetermined time based on the content stored in the non-volatile memory And the configuration of the programmable logic is changed based on the configuration data of the estimated processing content before the time arrives .
また、外部からの指令情報を入力する外部インタフェースと、複数の回路構成データを記憶する不揮発メモリと、回路構成データに基づいて回路を構築するプログラマブルロジックと、外部インタフェース、不揮発メモリおよびプログラマブルロジックを制御する制御部と、を備え、外部インタフェースは、外部に設けられた消費電力測定回路によって測定された消費電力を外部からの指令情報として入力し、制御部は、外部インタフェースによって外部から入力された消費電力を一定の時間間隔で統計処理し、消費電力が所定の値以内になるような回路構成データを選択し、回路構成データに基づいてプログラマブルロジックの構成を変更するものである。 Further, an external interface for inputting instruction information for external or al, a nonvolatile memory for storing a plurality of circuit configuration data, the programmable logic to construct a circuit based on the circuit configuration data, the external interface, nonvolatile memory and programmable logic And an external interface for inputting power consumption measured by a power consumption measurement circuit provided outside as command information from the outside, and the control unit being inputted from the outside by an external interface. The power consumption is statistically processed at regular time intervals, circuit configuration data is selected so that the power consumption is within a predetermined value, and the configuration of the programmable logic is changed based on the circuit configuration data .
この発明によれば、外部からの指令情報を入力する外部インタフェースと、複数の回路構成データを記憶する不揮発メモリと、回路構成データに基づいて回路を構築するプログラマブルロジックと、外部インタフェース、不揮発メモリおよびプログラマブルロジックを制御する制御部と、を備え、制御部は、処理した内容を所定の時間毎に不揮発メモリに記録して蓄積し、不揮発メモリに蓄積された内容に基づいて、第1の処理を実行した時に必ず次に処理される第2の処理を推定し、第1の処理を実行した後に、第2の処理内容の構成データに基づいてプログラマブルロジックの構成を変更するので、第1の処理を実行する時刻になったら制御部からの指令によりプログラマブルロジックに構築した論理回路を実行することにより、連続した処理に対して、事前に論理回路を構成できるため、連続した処理を高速に処理することが可能である。
また、制御部は、処理した内容を所定の時間毎に不揮発メモリに記録して蓄積し、不揮発メモリに蓄積された内容に基づいて、必ず決まった時刻に処理される内容を推定し、時刻が到来する前に、推定した処理内容の構成データに基づいてプログラマブルロジックの構成を変更するので、決まった時刻になったら制御部からの指令によりプログラマブルロジックに構築した論理回路を実行することにより、低頻度の処理であっても、決まった時刻に処理される内容であれば、高速に処理することが可能である。
また、外部インタフェースは、外部に設けられた消費電力測定回路によって測定された消費電力を外部からの指令情報として入力し、制御部は、外部インタフェースによって外部から入力された消費電力を一定の時間間隔で統計処理し、消費電力が所定の値以内になるような回路構成データを選択し、回路構成データに基づいてプログラマブルロジックの構成を変更するので、消費電力を抑えることが可能となる。
According to the present invention, an external interface for inputting command information from the outside, a nonvolatile memory for storing a plurality of circuit configuration data, a programmable logic for constructing a circuit based on the circuit configuration data, an external interface, a nonvolatile memory, and A control unit that controls the programmable logic, and the control unit records and accumulates the processed content in a nonvolatile memory every predetermined time, and performs the first processing based on the content accumulated in the nonvolatile memory. Since the second process to be processed next is always estimated when executed and the first process is executed, the configuration of the programmable logic is changed based on the configuration data of the second process content. By executing the logic circuit built in the programmable logic according to the command from the control unit The processing, since the advance can the logic circuit, it is possible to process a continuous high-speed processing.
In addition, the control unit records and accumulates the processed content in a nonvolatile memory at predetermined time intervals, and estimates the content to be processed at a fixed time based on the content accumulated in the nonvolatile memory. Since the configuration of the programmable logic is changed based on the configuration data of the estimated processing content before it arrives, the logic circuit constructed in the programmable logic is executed by a command from the control unit at a predetermined time. Even if it is a frequency process, if it is the content processed at the fixed time, it is possible to process at high speed.
The external interface inputs the power consumption measured by the power consumption measurement circuit provided outside as command information from the outside, and the control unit converts the power consumption input from the outside by the external interface at a certain time interval. The circuit configuration data is selected so that the power consumption falls within a predetermined value, and the configuration of the programmable logic is changed based on the circuit configuration data, so that the power consumption can be suppressed.
実施の形態1.
図1は、この発明のプログラマブルロジックを有する電気機器30におけるハードウェア構成を示すものである。電気機器30は、マイコン4とこのマイコン4にFlashメモリなどの不揮発メモリ2とRAM5とFPGAなどのプログラマブルロジック1と、スイッチなど外部からデータを入力する外部インタフェース3と、通信用のアナログ回路7と表示器9からなり、マイコン4は外部インタフェース3からの入力に応じた処理を行い、またマイコン4の処理結果を外部インタフェース3や表示器9に出力する。通信用のアナログ回路7は、他の機器と通信線8を介して接続されている。
なお、マイコン4は制御部を構成する。
FIG. 1 shows a hardware configuration of an
The microcomputer 4 constitutes a control unit.
また、不揮発メモリ2には、マイコン4を動作させるプログラムと、プログラマブルロジック1の回路を構成するための複数のコンフィギュレーションデータ(以下、回路構成データと呼ぶこともある)6が格納されている。
The
次に、この実施の形態1の動作について図1を用いて説明する。
このように構成された電気機器30において、マイコン4の初期化時には、マイコン4は、不揮発メモリ2に格納された複数のコンフィギュレーションデータ6のうち、通信処理用のコンフィギュレーションデータを選択して読み出し、マイコン4から、プログラマブルロジック1に通信処理するためのコンフィギュレーションデータ6を転送することにより、プログラマブルロジック1の回路を通信処理回路として構成する。(図2のステップS1)
Next, the operation of the first embodiment will be described with reference to FIG.
In the
次に、マイコン4は、プログラマブルロジック1と通信線8を介して、他の電気機器30と通信を試みる(図2のステップS2)。そして、マイコン4から通信線8を介して、送信したデータに対する応答が有った場合(図2のステップS3においてNOの場合)には、マイコン4は通常処理を行う(図2のステップS7)。一方、マイコン4から通信線8を介して、送信したデータに対する応答が無かった場合や、通信線8上に一定期間通信データがなかったと判断した場合など、通信相手が存在しないと見なされた場合(図2のステップS3においてYESの場合)には、マイコン4は、他のコンフィギュレーションデータを不揮発メモリ2から読み出してプログラマブルロジック1に構成するコンフィギュレーションデータ6を上記他のコンフィギュレーションデータに切り換えて、プログラマブルロジック1を再構成する。
Next, the microcomputer 4 tries to communicate with another
即ち、マイコン4は、コンフィギュレーションデータ6を、別の通信処理方式(図1のコンフィギュレーションA'(通信処理2))に変更して、プログラマブルロジック1を再構成する。(図2のステップS4)この場合においても、マイコン4から、送信したデータに対する応答が無かった場合や、通信線8上に一定期間通信データがなかったと判断した場合には、通信相手が存在しないと見なし、プログラマブルロジック1に構成するコンフィギュレーションデータ6をさらに他のコンフィギュレーションデータを不揮発メモリ2から読み出してプログラマブルロジック1に構成するコンフィギュレーションデータ6を上記さらに他のコンフィギュレーションデータに切り換えて、プログラマブルロジック1を再構成する。(図2のステップS5)
That is, the microcomputer 4 reconfigures the
なお、電気機器30の種別によって、通信用アナログ回路7を搭載していない場合にも、同様の処理が行われるが、この場合にはプログラマブルロジック1は、通信処理用のコンフィギュレーションを行わない。また、通信線8は、有線で描かれているが、無線通信であっても良い。
Note that the same processing is performed even when the communication
マイコン4は、通信相手が存在しないと見なしたとき、別のコンフィギュレーションデータ6として、符号化された画像を表示器9に表示するためのビットマップデータに変換するなどの表示処理を行う回路構成データを選択して不揮発メモリ2から読み出し、プログラマブルロジック1に該データを転送することにより、プログラマブルロジック1を再構成する (図2のステップS6) 。
When the microcomputer 4 considers that there is no communication partner, the circuit performs display processing such as converting the encoded image into bitmap data for display on the display unit 9 as another configuration data 6 The configuration data is selected, read from the
この実施の形態1によれば、以上のように構成することで、該電気機器30に必要のないコンフィギュレーションデータ6は、使用されないため、使用されない機能のためにプログラマブルロジック1の資源を消費することがなく、プログラマブルロジック1を有効に活用することができる。
According to the first embodiment, by configuring as described above, the configuration data 6 that is not necessary for the
実施の形態2.
図1の構成は、この実施の形態でも用いられる。また、図3は、この発明の実施の形態2を説明するための表である。
次に、実施の形態2の動作について図1及び図3を用いて説明する。
マイコン4は、外部インタフェース3からの指示に従った動作をする。プログラマブルロジック1は、通信処理のコンフィギュレーションを実行することで、他の電気機器30と通信できるようになっているものとし、マイコン4は、外部インタフェース3からの指示により、マイコン内で表示処理や演算処理を行う。このとき、マイコン4は、外部インタフェース3からの指示によって、マイコン4が実行した表示処理と演算処理と暗号処理と通信処理の回数を図示しないレジスタ類またはRAM5を用いてカウントし、一定時間経過後、最も処理回数の多かった処理を判定する。図3には、一定時間経過後の処理回数と、それぞれ、1回あたりに必要な処理時間と累計の処理時間の一例が記載されている。
The configuration of FIG. 1 is also used in this embodiment. FIG. 3 is a table for explaining the second embodiment of the present invention.
Next, the operation of the second embodiment will be described with reference to FIGS.
The microcomputer 4 operates in accordance with instructions from the
この例では、マイコン4は、図3および図4に示すグラフから、最も処理回数の多かった処理内容である表示処理を、不揮発メモリ2のプログラマブルロジック1構成用の複数の回路構成データの中から選択して読み出し、選択した回路構成データをプログラマブルロジック1に転送することにより、プログラマブルロジック1の回路を構成する。その後、マイコン4は、該処理に関しては、ソフトウェアではなく、プログラマブルロジック1に構成された回路を用いて処理を行う。
In this example, the microcomputer 4 performs display processing, which is the processing content having the largest number of processing times, from a plurality of circuit configuration data for the
また、プログラマブルロジック1に最も処理回数の多かった処理内容を実行する回路を構成した後も、マイコン4は、表示処理と演算処理と暗号処理と通信処理の回数を蓄積し、一定時間経過後に、再び最も処理回数の多かった処理を判定し、判定した処理が、プログラマブルロジック1に既に構成してある機能の場合には、各処理の回数を数えるカウンタをリセットして、再び、カウントを再開するか通常動作を継続するが、そうでない場合には、プログラマブルロジックを、該当する処理を行うロジックとして再構成した後に、各処理の回数を数えるカウンタをリセットして、通常動作に移行する。
In addition, even after configuring the circuit that executes the processing content having the highest number of processing times in the
これにより、従来マイコン4で行っていた処理のうち、高い頻度で使用される機能をプログラマブルロジック1に実行させることができるため、マイコン4の処理負荷が低減し、また、該機能をソフトウェアでなく、論理回路により処理できるため、高速に処理することができるようになる。また、プログラマブルロジック1には、表示回路と演算回路と暗号処理と通信処理の機能を、同時に回路として構成することがないため、いずれか1つの機能のみをプログラマブルロジック1に搭載することが可能になる。従って、プログラマブルロジック1に搭載可能な回路規模を削減でき、小型で安価なプログラマブルロジック1を搭載することが可能になる。
This allows the
なお、マイコン4は、初期化直後は、表示処理と演算処理と暗号処理と通信処理のすべてを、マイコン4のソフトウェアで実行し、一定時間経過後に、頻度の高い処理を判定した後に、プログラマブルロジック1の回路を構成していたが、初期化直後に、既定の回路構成を設定して、初期化直後は、プログラマブルロジック1に、既定の回路を構成してもよい。
Note that immediately after initialization, the microcomputer 4 executes all of display processing, arithmetic processing, encryption processing, and communication processing by software of the microcomputer 4, and after a certain period of time has passed, after determining a high frequency processing, the
実施の形態3.
実施の形態2では、表示処理と演算処理と暗号処理と通信処理を、それぞれの処理の回数で判定していたが、それぞれの処理時間で判定してもよい。
図1の構成と図3の表は、この実施の形態でも用いられる。
次に、この実施の形態の動作について図1及び図3を用いて説明する。
図3に示すように、例えば、暗号処理時間が1回当たり500msであり、表示処理時間が1回当たり30msであった場合、マイコン4は、一定時間間隔でそれぞれの処理時間と処理回数を乗算し、一定時間間隔でのそれぞれの処理時間を求め、処理時間の長かった方の処理をプログラマブルロジック1に構成する。この場合、マイコン4が算出した演算処理の累計処理時間は10回×1ms=10ms、暗号処理の累計処理時間は5回×500ms=2500ms、表示処理の累計処理時間は80回×30ms=2400ms、通信処理の累計処理時間は60回×10ms=600msとなる。すなわち、図3の累計処理時間に示す通りである。マイコン4は、図3に示す累計処理時間とそれをグラフ化した図5から、最も累計処理時間の長かった暗号処理を選択し、不揮発メモリ2の複数の回路構成データの内から暗号処理用の回路構成データを読み出して、プログラマブルロジック1に転送し、プログラマブルロジック1に暗号処理回路を構成する。
In the second embodiment, the display process, the arithmetic process, the encryption process, and the communication process are determined based on the number of each process, but may be determined based on each process time.
The configuration of FIG. 1 and the table of FIG. 3 are also used in this embodiment.
Next, the operation of this embodiment will be described with reference to FIGS.
As shown in FIG. 3, for example, when the encryption processing time is 500 ms per time and the display processing time is 30 ms per time, the microcomputer 4 multiplies each processing time and the number of times at regular time intervals. Then, each processing time at a predetermined time interval is obtained, and the processing with the longer processing time is configured in the
この実施の形態によれば、以上の構成により、実施の形態1および実施の形態2と同様の効果を奏する。 According to this embodiment, the above configuration produces the same effects as those of the first and second embodiments.
実施の形態4.
実施の形態2および実施の形態3では、一定時間間隔でプログラマブルロジック1に構成すべき回路を決定していたが、単純にそれぞれの処理の回数をカウントし、いずれかの処理が、一定回数以上に達した時に、その処理回路をプログラマブルロジック1に構成してもよい。
図1の構成と図3の表は、この実施の形態でも用いられる。
次に、この実施の形態の動作について図1及び図3を用いて説明する。
図3に示すように、例えば、演算処理の処理回数は10回、暗号処理の処理回数は5回、表示処理の処理回数は80回、通信処理の処理回数は60回である。マイコン4は、図3に示す処理回数をグラフ化した図4から、最も処理回数の多かった表示処理を選択し、不揮発メモリ2の複数の回路構成データの内から表示処理用の回路構成データを読み出して、プログラマブルロジック1に転送し、プログラマブルロジック1に表示処理回路を構成する。
Embodiment 4 FIG.
In the second embodiment and the third embodiment, the circuit to be configured in the
The configuration of FIG. 1 and the table of FIG. 3 are also used in this embodiment.
Next, the operation of this embodiment will be described with reference to FIGS.
As shown in FIG. 3, for example, the number of processing times of arithmetic processing is 10, the number of processing times of cryptographic processing is 5, the number of processing times of display processing is 80 times, and the number of processing times of communication processing is 60 times. The microcomputer 4 selects the display process with the largest number of processes from FIG. 4, which is a graph of the number of processes shown in FIG. 3, and selects circuit configuration data for display processing from among a plurality of circuit configuration data in the
この実施の形態によれば、以上の構成により、実施の形態1および実施の形態2と同様の効果を奏する。 According to this embodiment, the above configuration produces the same effects as those of the first and second embodiments.
実施の形態5.
この実施の形態では、外部の電気機器30との通信によって取得されるデータの内容によって異なる画像処理回路をプログラマブルロジックに構成するようにしてもよい。
図1の構成は、この実施の形態でも用いられる。外部インタフェース3は、他の電気機器30と通信する通信用のインタフェースである。
次に、この実施の形態の動作について図1を用いて説明する。
この実施の形態では、予め、不揮発性メモリ2には、回路構成データとして外部の電気機器30との通信によって取得されるデータの内容、"静止画の画像処理回路構成用データ"、"動画の画像処理回路構成用データ"、"暗号の画像処理回路構成用データ"などの複数の回路構成データが記憶されていることを前提とする。
マイコン4は、外部インタフェース3を介して外部の電気機器30と通信処理を行う。このとき、マイコン4は、通信処理によって取得されるデータの内容を、静止画に関するデータ、動画に関するデータ、暗号処理に関するデータ、およびそれ以外のデータに分類し、それぞれの処理回数をカウントし、一定時間経過後、最も処理回数の多かった処理を判定する。この判定結果を基に、プログラマブルロジック1をコンフィギュレーションするデータを"静止画の画像処理回路"または、"動画の画像処理回路"または、"暗号の画像処理回路"に切り換える。プログラマブルロジック1をコンフィギュレーションする方法については実施の形態1と同様である。
In this embodiment, different image processing circuits may be configured in the programmable logic depending on the content of data acquired by communication with the external
The configuration of FIG. 1 is also used in this embodiment. The
Next, the operation of this embodiment will be described with reference to FIG.
In this embodiment, the contents of data acquired by communication with an external
The microcomputer 4 performs communication processing with the external
この実施の形態によれば、以上のように構成することで、実施の形態1および実施の形態2の効果に加え、人を介さず、電気機器自体が外部機器から使用頻度の高いデータを自動で取得して表示するので、ユーザの負荷を軽減することができるという効果を奏する。 According to this embodiment, by configuring as described above, in addition to the effects of the first embodiment and the second embodiment, the electric device itself automatically transmits frequently used data from the external device without intervention of a person. Since it is acquired and displayed in this manner, the user's load can be reduced.
実施の形態6.
ユーザによって操作されたボタンやタッチパネルなどの種類に応じて異なる回路をプログラマブルロジックに構成してもよい。この実施の形態では、このような形態について説明する。
図1の構成は、この実施の形態でも用いられる。外部インタフェース3は、ボタンやタッチパネルなどユーザによって操作されるインタフェースである。
次に、この実施の形態の動作について図1を用いて説明する。
この実施の形態では、予め、不揮発性メモリ2には、回路構成データとして外部の電気機器30との通信によって取得されるデータの内容、"音楽出力処理回路構成用データ"、" 画像表示処理回路構成用データ"などの複数の回路構成データが記憶されていることを前提とする。
マイコン4は、ボタンやタッチパネルなどの外部インタフェース3を介してユーザの操作により指定された内容の頻度を調べ、"音楽出力処理"や"画像表示処理"などのなかから頻度の最も高いものを選択して、実施の形態1と同様にしてプログラマブルロジック1に該当する処理の回路を構成する。これにより、マイコン4によるソフトウェア処理よりも、処理負荷を低減でき、また、プログラマブルロジックに構成した専用の回路を用いることによりソフトウェア処理では追従できないことによる音質劣化や画像の劣化の発生のない高音質な音楽や、高精細な画像処理を実現できる。
Embodiment 6 FIG.
Different circuits may be configured in the programmable logic depending on the type of buttons or touch panels operated by the user. This embodiment will be described in this embodiment.
The configuration of FIG. 1 is also used in this embodiment. The
Next, the operation of this embodiment will be described with reference to FIG.
In this embodiment, in the
The microcomputer 4 checks the frequency of the content specified by the user's operation through the
実施の形態7.
電気機器30全体の消費電力を制御するようにしてもよい。この実施の形態では、この形態について説明する。
図1の構成は、この実施の形態でも用いられる。図示しない消費電力測定回路は、外部に設けられ、電気機器30全体の消費電力を測定する。なお、この消費電力測定回路は、電力計でもよいし、商用交流電源の電流を測定する抵抗などを用いてその両端の電圧を測定することで電源の電圧が一定であるとして消費電力を換算するようにしても良いし、商用交流電源を整流して直流にした後、分圧回路に流れる直流電流をCTなどの電流測定素子を用いて測定して、消費電力を換算するようにしても良い。
外部インタフェース3は、外部に設けられた消費電力測定回路によって測定された消費電力のデータを指令情報として受け取り、マイコン4に伝達するものである。
次に、この実施の形態の動作について図1を用いて説明する。
この実施の形態では、予め、不揮発性メモリ2には、処理速度が遅く、消費電力の低い処理用の回路構成データが記憶されていることを前提とする。
マイコン4は、一定の周期で定期的に外部インタフェース3を通じて電気機器30の消費電力を入力して電気機器30の消費電力の時間推移を観測し、一定の消費電力を超えた場合には、消費電力を低く押えるために不揮発性メモリ2から処理速度が遅く、消費電力の低い処理用の回路構成データを読み出して、プログラマブルロジック1に転送することで、プログラマブルロジック1を処理速度が遅い回路に再構成する。
You may make it control the power consumption of the
The configuration of FIG. 1 is also used in this embodiment. A power consumption measuring circuit (not shown) is provided outside and measures the power consumption of the entire
The
Next, the operation of this embodiment will be described with reference to FIG.
In this embodiment, it is assumed that circuit configuration data for processing with low processing speed and low power consumption is stored in advance in the
The microcomputer 4 periodically inputs the power consumption of the
この実施の形態によれば、上記のように再構成することにより、処理速度の低下はあるが、消費電力を抑えることが可能となる。 According to this embodiment, reconfiguration as described above makes it possible to reduce power consumption although the processing speed is reduced.
実施の形態8.
定期的に決まった時刻に処理される内容については、電気機器自体で自動的に処理できるように構成しても良い。この実施の形態では、この形態について説明する。
図1の構成は、この実施の形態でも用いられる。
次に、この実施の形態の動作について図1を用いて説明する。
マイコン4は、処理した内容を、処理を行った時刻とともにRAM5に例えば毎日記録する。マイコン4は、上記データを一定期間(例えば1週間)RAM5に記録し、RAM5に記録された内容を判定する。そして、ほぼ同じような時刻に、決まった処理がなされていると判断される場合には、マイコン4は、その処理が実行される前に、その処理を行う論理回路の構成データをプログラマブルロジック1に転送して、論理回路を構築しておく。そして、決まった時刻になったらマイコン4からの指令によりプログラマブルロジック1に構築した論理回路を実行する。これにより、低頻度の処理であっても、決まった時刻に処理される内容であれば、高速に処理することが可能である。
The content processed at a regularly determined time may be configured to be automatically processed by the electric device itself. This embodiment will be described in this embodiment.
The configuration of FIG. 1 is also used in this embodiment.
Next, the operation of this embodiment will be described with reference to FIG.
The microcomputer 4 records the processed content in the
実施の形態9.
或る処理αを実行すると必ず別の処理βが実行されるような場合には、処理αを実行すると電気機器自体が処理βを自動的に処理するように構成しても良い。この実施の形態では、この形態について説明する。
図1の構成は、この実施の形態でも用いられる。
次に、この実施の形態の動作について図1を用いて説明する。
マイコン4は、処理した内容を、処理を行った時刻とともにRAM5に例えば毎日記録する。マイコン4は、上記データを一定期間(例えば1週間)RAM5に記録し、RAM5に記録された内容を判定する。そして、暗号処理Aが実行された後に必ず暗号処理Bが実行されるというように決まった処理手順があると分かった場合には、マイコン4は、暗号処理Aが実行された後に暗号処理Bを実行するための論理回路の構成データをプログラマブルロジック1に転送して、論理回路を構築しておく。そして、暗号処理Aを実行する時刻になったらマイコン4からの指令によりプログラマブルロジック1に構築した論理回路を実行する。これにより、連続した処理に対して、事前に論理回路を構成できるため、連続した処理を高速に処理することが可能である。
Embodiment 9 FIG.
When another process β is always executed when a certain process α is executed, the electric device itself may automatically process the process β when the process α is executed. This embodiment will be described in this embodiment.
The configuration of FIG. 1 is also used in this embodiment.
Next, the operation of this embodiment will be described with reference to FIG.
The microcomputer 4 records the processed content in the
実施の形態10.
ここでは、動作速度の異なる二種類のプログラマブルロジックを用いた場合の形態について説明する。
図6は、この発明の実施の形態を示す電気機器の構成図である。
次に、この実施の形態の動作について図6を用いて説明する。
図6に示すように、2つのプログラマブルロジックからなり、一方は、相対的により高速のクロック(例えば800MHzクロック)で動作可能なプログラマブルロジックであり、他方は、相対的により低速のクロック(例えば80MHz)で動作するプログラマブルロジックである。実施の形態2に記載したように、マイコンにより、統計的な処理を行い、頻度が所定値より高い処理を判定し、この処理を実施の形態1と同様の手順で所定値より高速のクロックで動作するプログラマブルロジックに構成し、頻度が所定値より低い処理を実施の形態1と同様の手順で所定値より低速のクロックで動作するプログラマブルロジックに構成する。
これにより、相対的に頻度の高い処理をより高速で処理するので、システム全体の処理速度を上記の処理を行なわない場合より高くすることが可能になる。
Here, the form at the time of using two types of programmable logic from which operation speed differs is demonstrated.
FIG. 6 is a configuration diagram of an electrical apparatus showing the embodiment of the present invention.
Next, the operation of this embodiment will be described with reference to FIG.
As shown in FIG. 6, it consists of two programmable logics, one is programmable logic that can operate with a relatively faster clock (eg, 800 MHz clock) and the other is a relatively slower clock (eg, 80 MHz). It is programmable logic that operates in As described in the second embodiment, a microcomputer performs statistical processing, determines a processing whose frequency is higher than a predetermined value, and performs this processing with a clock faster than the predetermined value in the same procedure as in the first embodiment. The programmable logic is configured to operate, and the processing having a frequency lower than a predetermined value is configured to be a programmable logic that operates with a clock slower than the predetermined value in the same procedure as in the first embodiment.
As a result, relatively frequent processing is performed at a higher speed, so that the processing speed of the entire system can be made higher than when the above processing is not performed.
実施の形態11.
ここでは、動作速度の異なる二種類のプログラマブルロジックを用いた場合の形態について説明する。
図7は、この発明の実施の形態を示す電気機器の構成図である。
図7に示すように、電気機器30は、外部インタフェース3と、不揮発メモリ2と、プログラマブルロジック1とマイコン4からなり、不揮発メモリ2にはマイコン4で処理を実行するための複数のコードが格納されている。
なお、ここで、コードとは、1つの処理機能を持つ一連のプログラムソースコードを意味しており、例えば、通信処理を行うコードは通信処理コード、表示処理を行うコードは表示処理コード、演算処理を行うコードは演算処理コードなどと呼ぶ。
次に、この実施の形態の動作について図7を用いて説明する。
マイコン4は、外部の電気機器から実施の形態1と同様に通信を通じて指令情報を受け取るか、あるいはユーザの操作などにより、ボタンやスイッチなどの外部インタフェース3を介して指令情報を受け取ると、外部インタフェース3からの指令に従った処理(表示処理や演算処理など)を行う。このとき、マイコン4は、外部インタフェース3からの指示によって、マイコン4が実行した表示処理と演算処理と暗号処理と通信処理の回数を図示しないレジスタ類またはRAM5を用いてカウントし、一定時間経過後、最も処理回数の多かった処理を判定する。次に、マイコン4は、最も処理回数の多かった処理内容、例えば表示処理用のプログラムソースコードである表示処理コードを、不揮発メモリ2のプログラマブルロジック1構成用の複数の回路構成データの中から選択して読み出し、さらにこのコードをコンパイル(配置配線)し、プログラマブルロジック1の回路を構成するためのオブジェクトコードに変換して、このデータをRAM5に格納する。次に、マイコン4は、RAM5に格納されたオブジェクトコードをプログラマブルロジック1に転送することにより、プログラマブルロジック1に上記指令情報に対応する処理を行う論理回路を構成する。
Here, the form at the time of using two types of programmable logic from which operation speed differs is demonstrated.
FIG. 7 is a configuration diagram of an electric device showing the embodiment of the present invention.
As shown in FIG. 7, the
Here, the code means a series of program source codes having one processing function. For example, a code for performing communication processing is a communication processing code, a code for performing display processing is a display processing code, and an arithmetic processing. The code that performs is called an operation processing code.
Next, the operation of this embodiment will be described with reference to FIG.
When the microcomputer 4 receives command information from an external electrical device through communication in the same manner as in the first embodiment, or receives command information via the
次に、上記の動作をさらに詳しく説明する。
図8は、この発明の実施の形態11を示す電気機器の詳細な構成を示す構成図である。
図8に示すように、マイコン4のアプリケーションは、外部インタフェース3を介して外部からの指令を受け取ると、この指令に基づき、アプリケーション内で処理を行った後、この処理内容に応じて分類し、それぞれの処理内容毎にその実行回数や処理時間を累積する。そして、一定の時間経過後、マイコン4のアプリケーションは処理内容毎の累積実行回数や累積処理時間などに基づいて統計処理を行い、その結果、最も処理回数の多かった処理として例えば「演算処理2」を特定する。次に、マイコン4は、不揮発メモリ2に格納された、マイコン4で実行可能なプログラム(例えば、逆ポーランド記法などで記載されたプログラムソースコード)を、インタプリタを用いて翻訳しながら実行する。例えば、「演算処理1」をマイコン4が実行中に、外部インタフェース3から、「演算処理2」をプログラマブルロジック1で実行するように指定された場合には、マイコン4のアプリケーションは、アプリケーションインタフェースを介して不揮発メモリ2の複数のコードのうちから「演算処理2」のプログラムソースコードを選択し、この「演算処理2」のプログラムソースコードを、アプリケーションプログラムを用いてコンパイルし、コンパイル済みの「演算処理2」(オブジェクトコード)をRAM5に格納する。
Next, the above operation will be described in more detail.
FIG. 8 is a configuration diagram showing a detailed configuration of an electric apparatus according to
As shown in FIG. 8, when the application of the microcomputer 4 receives a command from the outside via the
なお、マイコン4でコンパイルを実行するときには、マイコン4から、プログラマブルロジック1にアクセスするためのメモリアクセス機能のコードを結合し、コンパイル時の制約条件(ピン配置やピンの入出力など)を追加して、コンパイルを実行する。
マイコン4は、コンパイルした「演算処理2」をRAM5に格納した後に、プログラマブルロジック1に転送して、プログラマブルロジック1に演算処理2の論理回路を構成する。
When compiling with the microcomputer 4, the microcomputer 4 combines the memory access function code for accessing the
The microcomputer 4 stores the compiled “
マイコン4は、演算処理2を実行する場合には、マイコン4内のプログラムであるロジックアクセスドライバを介して、演算処理2の論理回路が構築されたプログラマブルロジック1にアクセスする。ロジックアクセスドライバは、「演算処理1」〜「演算処理3」に共通に利用可能なドライバであり、プログラマブルロジック1に構成したデュアルポートメモリを介して、演算処理すべきデータの授受を行う。
When executing the
このようにすることにより、マイコンで実行するためのコードと、FPGAを構成するためのデータの2種類を保持する必要がなくなるという効果がある。また、マイコン4のコンパイルのオプションによって、"プログラマブルロジックの内部回路を大きくし、回路を高速に動作させる場合"と、逆に" プログラマブルロジックの内部回路を小さくして、回路を低速で動作させ、消費電力を低く抑える"などのコンパイルのオプションを、外部インタフェース3からの指示により自由に変更することも可能となるといった効果がある。
By doing in this way, there is an effect that it is not necessary to hold two kinds of code for executing by the microcomputer and data for configuring the FPGA. Also, depending on the compile option of the microcomputer 4, "increase the internal circuit of the programmable logic and operate the circuit at high speed" and conversely, reduce the internal circuit of the programmable logic and operate the circuit at low speed. There is an effect that a compile option such as “suppressing power consumption” can be freely changed by an instruction from the
実施の形態12.
実施の形態11では、マイコン4が実行した処理をカウントし、処理頻度の最も高いコードを選択して、コンパイルし、プログラマブルロジック1に転送することにより、処理頻度の最も高いコードをプログラマブルロジック1に実行させていたが、外部インタフェース3からの入力によって、マイコン4が実行した処理をカウントし、処理時間の最も長いコードを選択して、コンパイルし、プログラマブルロジック1に転送することにより、処理時間の最も長いコードをプログラマブルロジック1に実行させるようにしてもよい。
この場合も、実施の形態11と同様の効果を奏する。
Embodiment 12 FIG.
In the eleventh embodiment, the processing executed by the microcomputer 4 is counted, the code with the highest processing frequency is selected, compiled, and transferred to the
Also in this case, the same effect as in the eleventh embodiment is obtained.
実施の形態13.
実施の形態11では、不揮発メモリ2に格納された複数のコードのうちいずれか1つを選択し、このコードをマイコン4でコンパイル(配置配線)していたが、複数のコードを同時に選択して、コンパイルしてもよいことは明らかである。
これにより、電気機器30は、コンパイルした複数のコードから任意のコードを選択して論理回路をプログラマブルロジックに構築して実行することができ、外部インタフェースからの指令に対して柔軟な対応が可能である。
Embodiment 13 FIG.
In the eleventh embodiment, one of the plurality of codes stored in the
As a result, the
実施の形態14.
マイコン4により、コードを診断するプログラムを定期的に実行し、不揮発メモリ2に格納された複数のコードのいずれかに不具合(データ化け、データの破損など)が生じていることが分かった場合には、複数のコードをコンパイルする際に、不具合のある機能のコードを除いてから、オブジェクトコードに変換して、プログラマブルロジック1の構成を変更する。
これにより、電気機器30は、一定の機能を保持しながら、不具合がなく、かつ高速の動作を実現することが可能である。
Embodiment 14 FIG.
When the microcomputer 4 periodically executes a program for diagnosing a code and finds that any of the plurality of codes stored in the
Thereby, the
1 プログラマブルロジック、2 不揮発メモリ、3 外部インタフェース、4 マイコン、5 RAM、6 コンフィギュレーションデータ、7 通信用アナログ回路、8 通信線、9 表示器、10 高速プログラマブルロジック、11 低速プログラマブルロジック、30 電気機器。
DESCRIPTION OF
Claims (3)
前記制御部は、処理した内容を所定の時間毎に前記不揮発メモリに記録して蓄積し、前記不揮発メモリに蓄積された内容に基づいて、第1の処理を実行した時に必ず次に処理される第2の処理を推定し、前記第1の処理を実行した後に、前記第2の処理内容の構成データに基づいて前記プログラマブルロジックの構成を変更することを特徴とする電気機器。 External interface for inputting command information from the outside, nonvolatile memory for storing a plurality of circuit configuration data, programmable logic for constructing a circuit based on the circuit configuration data, the external interface, the nonvolatile memory, and the programmable logic In an electrical device comprising a control unit for controlling
The control unit records and accumulates the processed content in the nonvolatile memory every predetermined time, and is always processed next when the first process is executed based on the content stored in the nonvolatile memory. An electrical apparatus characterized by changing a configuration of the programmable logic based on configuration data of the second processing content after estimating the second processing and executing the first processing.
前記制御部は、処理した内容を所定の時間毎に前記不揮発メモリに記録して蓄積し、前記不揮発メモリに蓄積された内容に基づいて、必ず決まった時刻に処理される内容を推定し、前記時刻が到来する前に、前記推定した処理内容の構成データに基づいて前記プログラマブルロジックの構成を変更することを特徴とする電気機器。 External interface for inputting command information from the outside, nonvolatile memory for storing a plurality of circuit configuration data, programmable logic for constructing a circuit based on the circuit configuration data, the external interface, the nonvolatile memory, and the programmable logic In an electrical device comprising a control unit for controlling
The control unit records and accumulates the processed content in the nonvolatile memory every predetermined time, and estimates the content to be processed at a predetermined time based on the content stored in the nonvolatile memory, Before the time arrives, the configuration of the programmable logic is changed based on the configuration data of the estimated processing content.
前記外部インタフェースは、外部に設けられた消費電力測定回路によって測定された消費電力を外部からの指令情報として入力し、
前記制御部は、前記外部インタフェースによって外部から入力された消費電力を一定の時間間隔で統計処理し、該消費電力が所定の値以内になるような回路構成データを選択してこの回路構成データに基づいて前記プログラマブルロジックの構成を変更することを特徴とする電気機器。 External interface for inputting command information from the outside, nonvolatile memory for storing a plurality of circuit configuration data, programmable logic for constructing a circuit based on the circuit configuration data, the external interface, the nonvolatile memory, and the programmable logic In an electrical device comprising a control unit for controlling
The external interface inputs power consumption measured by a power consumption measurement circuit provided outside as command information from the outside,
The control unit statistically processes the power consumption input from the outside by the external interface at a predetermined time interval, selects circuit configuration data such that the power consumption is within a predetermined value, and selects the circuit configuration data as the circuit configuration data. An electric device characterized in that the configuration of the programmable logic is changed on the basis thereof.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007057776A JP4659774B2 (en) | 2007-03-07 | 2007-03-07 | Electrical equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007057776A JP4659774B2 (en) | 2007-03-07 | 2007-03-07 | Electrical equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008219806A JP2008219806A (en) | 2008-09-18 |
| JP4659774B2 true JP4659774B2 (en) | 2011-03-30 |
Family
ID=39839245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007057776A Expired - Fee Related JP4659774B2 (en) | 2007-03-07 | 2007-03-07 | Electrical equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4659774B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5401700B2 (en) * | 2009-06-02 | 2014-01-29 | ルネサスエレクトロニクス株式会社 | Microcomputer |
| JP5912844B2 (en) * | 2011-05-31 | 2016-04-27 | 株式会社半導体エネルギー研究所 | Programmable logic device |
| US8959469B2 (en) * | 2012-02-09 | 2015-02-17 | Altera Corporation | Configuring a programmable device using high-level language |
| JP6228381B2 (en) * | 2012-04-30 | 2017-11-08 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP6478525B2 (en) * | 2014-08-25 | 2019-03-06 | キヤノン株式会社 | Image processing apparatus, control method thereof, and program |
| JP6061973B2 (en) * | 2015-04-01 | 2017-01-18 | 三菱電機株式会社 | Programmable device configuration control method and control device having programmable device |
| JP6745586B2 (en) * | 2015-04-28 | 2020-08-26 | 株式会社ソニー・インタラクティブエンタテインメント | Programmable device, information processing apparatus, and control method of processing circuit in programmable device |
| JP2019103013A (en) | 2017-12-05 | 2019-06-24 | ルネサスエレクトロニクス株式会社 | Semiconductor device and reconstitution control method of the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3636986B2 (en) * | 2000-12-06 | 2005-04-06 | 松下電器産業株式会社 | Semiconductor integrated circuit |
-
2007
- 2007-03-07 JP JP2007057776A patent/JP4659774B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008219806A (en) | 2008-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4659774B2 (en) | Electrical equipment | |
| KR101999484B1 (en) | Coarse scan and targeted active mode scan for touch | |
| CN104423970B (en) | The dynamic programming and control of networked sensor and microcontroller | |
| JP2005222142A (en) | Array type processor | |
| JP6598432B2 (en) | Image processing apparatus, control method thereof, and program | |
| TWI585556B (en) | Intelligent functional module and programmable logic controller system | |
| EP3353771B1 (en) | Redundancy configuration of row driver | |
| JP2011090671A (en) | Method implemented by computer, computer readable medium, and dynamically reconfigurable optimization integrated circuit | |
| JP2013142648A (en) | Sensor output correction circuit, sensor output correction device, sequence control circuit, and sequence control method | |
| JP2017091123A (en) | Controller | |
| CN109032062A (en) | A kind of PCIE switching chip | |
| EP3388754A1 (en) | Ventilation system and controller | |
| JP2016046733A5 (en) | ||
| US20170153619A1 (en) | Programmable controller system | |
| KR101264403B1 (en) | Integrated remote terminal unit for distributed control system | |
| US9389914B2 (en) | Information processing apparatus and control method thereof | |
| JP3723775B2 (en) | Data processing device | |
| JP6166530B2 (en) | Information processing apparatus and program | |
| JP2002508541A (en) | Operation buttons as active buttons | |
| JP6485335B2 (en) | Arithmetic processing device and control method of arithmetic processing device | |
| JP7268554B2 (en) | Control device and control method | |
| KR20200121090A (en) | Plc system and method for cycle control of input and output refresh the same | |
| JP5844013B1 (en) | Functional unit, analog input unit, programmable controller system | |
| JP6864721B2 (en) | Information processing device and its control method | |
| JP6338923B2 (en) | Programmable controller and control program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101115 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101227 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4659774 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |