JP4455734B2

JP4455734B2 - Oscillator circuit

Info

Publication number: JP4455734B2
Application number: JP2000167630A
Authority: JP
Inventors: 茂行宮崎; 修一河野
Original assignee: Kyocera Crystal Device Corp
Current assignee: Kyocera Crystal Device Corp
Priority date: 2000-06-05
Filing date: 2000-06-05
Publication date: 2010-04-21
Anticipated expiration: 2020-06-05
Also published as: JP2001345644A

Description

【０００１】
【発明の属する技術分野】
本発明は、携帯型電子機器等に設けられ、水晶振動子等の圧電振動子を用いた発振回路に関するものである。
【０００２】
【従来の技術】
従来、例えば、携帯型電子機器等に設けられる発振回路では、消費電力を減らして電池の長寿命化を図るために、次のような文献等において種々の提案が行われている。
文献；特開平１０−３２５８８６号公報
【０００３】
図２は、前記文献に記載された従来の発振回路の回路図である。
この発振回路は、水晶振動子及び相補型ＭＯＳトランジスタ（以下「ＣＭＯＳ」という。）インバータを用いた回路であり、出力電圧Ｖｏｕｔに同期した制御信号Ｓ１を生成するスイッチ制御回路１を有している。スイッチ制御回路１の出力端子には、制御信号Ｓ１を反転するインバータ２が接続されると共に、該制御信号Ｓ１によってオン／オフ動作するＰチャネル型ＭＯＳトランジスタ（以下「ＰＭＯＳ」という。）３ａのゲートが接続されている。ＰＭＯＳ３ａのソースは、接地電位ＶＳＳに接続され、ドレインがノードＮ１に接続されている。インバータ２の出力端子には、Ｎチャネル型ＭＯＳトランジスタ（以下「ＮＭＯＳ」という。）３ｂのゲートが接続されている。ＮＭＯＳ３ｂのドレインはノードＮ２に接続され、ソースが負の電源電位Ｖｒｅｇに接続されている。
【０００４】
ノードＮ１とＮ２の間には、ＣＭＯＳインバータ４が接続されている。インバータ４は、ＰＭＯＳ４ａ及びＮＭＯＳ４ｂで構成され、該ＰＭＯＳ４ａのソースがノードＮ１に接続され、該ＰＭＯＳ４ａのドレイン及びＮＭＯＳ４ｂのドレインが出力ノードＮｏｕｔに接続されている。ＮＭＯＳ４ｂのソースはノードＮ２に接続され、該ＰＭＯＳ４ａのゲート及びＮＭＯＳ４ｂのゲートが入力ノードＮｉｎに接続されている。
入力ノードＮｉｎと出力ノードＮｏｕｔとの間には、帰還回路が接続されている。帰還回路は、水晶振動子５、抵抗６、及びコンデンサ７，８により構成され、インバータ４の出力電圧Ｖｏｕｔを位相反転して入力ノードＮｉｎに帰還する回路である。インバータ４は、入力ノードＮｉｎ上の入力電圧Ｖｉｎによりオン／オフ動作して水晶振動子５を励振駆動する機能を有している。
【０００５】
図３は、図２の発振回路の動作を示す電圧波形図である。
図３において、制御信号Ｓ１の周期Ｔのうち、期間Ｔａが“Ｌ”レベル、期間Ｔｂが“Ｈ”レベルである。入力電圧Ｖｉｎ及び出力電圧Ｖｏｕｔにおいて、ＶｔｐはＰＭＯＳ４ａの閾値電圧、ＶｔｎはＮＭＯＳ４ｂの閾値電圧、ＦＴはフローティング状態である。ＰＭＯＳ４ａの電圧波形において、“Ｈ”レベルはＰＭＯＳ４ａのオン期間、ＣｐはＰＭＯＳ４ａの容量、ＣｐｇｄはＰＭＯＳ４ａのゲート・ドレイン間容量である。ＮＭＯＳ４ｂの電圧波形において、“Ｈ”レベルはＮＭＯＳ４ｂのオン期間、ＣｎはＮＭＯＳ４ｂの容量、ＣｎｇｄはＮＭＯＳ４ｂのゲート・ドレイン間容量である。ＮＳはノイズである。出力ノードＮｏｕｔから見た容量の波形は、ＰＭＯＳ４ａ及びＮＭＯＳ４ｂの電圧波形を重ね合わせた波形となる。Ｃｄは、出力ノードＮｏｕｔから見たＰＭＯＳ４ａ及びＮＭＯＳ４ｂのドレイン容量である。
【０００６】
以下、図３を参照しつつ、図２の発振回路の動作を説明する。
出力ノードＮｏｕｔから出力される出力電圧Ｖｏｕｔに同期して、スイッチ制御回路１から制御信号Ｓ１が出力される。制御信号Ｓ１は、周期Ｔのうち期間Ｔａが“Ｌ”レベル、期間Ｔｂが“Ｈ”レベルとなる。制御信号Ｓ１の“Ｌ”レベルの期間Ｔａのときに、ＰＭＯＳ３ａがオン状態になると共に、該制御信号Ｓ１がインバータ２で反転され、この“Ｈ”レベルの信号によってＮＭＯＳ３ｂがオン状態となる。ＰＭＯＳ３ａ及びＮＭＯＳ３ｂがオン状態になると、インバータ４に電力が供給される。制御信号Ｓ１が期間Ｔｂにおいて“Ｈ”レベルになると、ＰＭＯＳ３ａ及びＮＭＯＳ３ｂがオフ状態となり、インバータ４への電力供給が停止される。
【０００７】
制御信号Ｓ１の期間Ｔａにおけるインバータ４への電力供給時において、入力ノードＮｉｎの入力電圧ＶｉｎがＮＭＯＳ４ｂの閾値電圧Ｖｔｎ以上になると、該ＮＭＯＳ４ｂがオン状態となり、ＮＭＯＳ３ｂ，４ｂを介して出力ノードＮｏｕｔが負の電源電位Ｖｒｅｇへと引き下げられていく。また、入力ノードＮｉｎの入力電圧ＶｉｎがＰＭＯＳ４ａの閾値電圧Ｖｔｐ以下になると、該ＰＭＯＳ４ａがオン状態となり、ＰＭＯＳ３ａ，４ａを介して出力ノードＮｏｕｔが接地電位ＶＳＳへと引き上げられていく。出力ノードＮｏｕｔの出力電圧Ｖｏｕｔにより、水晶振動子５が励振駆動される。この水晶振動子５、抵抗６、及びコンデンサ７，８からなる帰還回路により、出力電圧Ｖｏｕｔが位相反転されて入力ノードＮｉｎへ帰還される。
【０００８】
制御信号Ｓ１の期間Ｔｂにおけるインバータ４への電力供給停止時においては、水晶振動子５の慣性（自由振動）により、発振回路が発振を継続する。このため、入力ノードＮｉｎ及び出力ノードＮｏｕｔに図３のような波形の入力電圧Ｖｉｎ、及びこの反転波形の出力電圧Ｖｏｕｔが現れる。入力電圧ＶｉｎがＮＭＯＳ４ｂの閾値電圧Ｖｔｎを越えると該ＮＭＯＳ４ｂがオン状態となって水晶振動子５が励振駆動される。また、入力電圧ＶｉｎがＰＭＯＳ４ａの閾値電圧Ｖｔｐ以下になると、該ＰＭＯＳ４ａがオン状態となり、水晶振動子５が励振駆動される。
このように、出力電圧Ｖｏｕｔに同期してスイッチ制御回路１から制御信号Ｓ１を出力し、この制御信号Ｓ１によってＰＭＯＳ３ａ及びＮＭＯＳ３ｂをオン／オフ動作させ、インバータ４への電力供給を断続的に行うことにより、発振時の消費電力を減少できる。
【０００９】
【発明が解決しようとする課題】
しかしながら、従来の図２の発振回路では、電力消費量を減らすためにＰＭＯＳ３ａ及びＮＭＯＳ３ｂをオン／オフ動作させているので、このＰＭＯＳ３ａ及びＮＭＯＳ３ｂがオフ状態のとき、ＰＭＯＳ４ａ及びＮＭＯＳ４ｂが接地電位ＶＳＳ及び負の電源電位Ｖｒｅｇから切り離され、ＰＭＯＳ４ａ及びＮＭＯＳ４ｂのソース側ノードＮ１，Ｎ２がフローティング状態になると、例えば図３に示すようにノードＮ１に外部からのノイズＮＳが飛び込むと、ＰＭＯＳ３ａ及びＮＭＯＳ３ｂのオフ時において、水晶振動子５の出力ノードＮｏｕｔ側から見た負荷容量が変化するので、該水晶振動子５の発振周波数、位相あるいは振幅が変動するといった課題があった。
本発明は、前記従来技術の持つ課題を解決し、電力消費量が少なく、発振動作が安定しており、かつ小型の発振回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
前記課題を解決するために、本発明のうちの第１の発明は、発振回路において、入力ノードと出力信号を出力する出力ノードとの間に接続された圧電振動子を有し、該出力ノードから出力される出力信号を位相反転して該入力ノードへ帰還する帰還回路と、第１のノードと第２のノードとの間に接続され、電源電位が印加されると、該第１のノード上の信号を反転増幅して該第２のノードへ出力し、前記圧電振動子を励振駆動する信号反転増幅回路と、前記入力ノードと前記第１のノードとの間に接続され、第１の制御信号によりオン／オフ動作して、オン状態のときに該入力ノードと該第１のノードとを接続し、オフ状態のときに該入力ノードと該第１のノードとを遮断する第１のスイッチ手段と、前記第２のノードと前記出力ノードとの間に接続され、前記第１の制御信号に同期した第２の制御信号によりオン／オフ動作して、前記第１のスイッチ手段がオン状態になってから前記入力ノード上の信号が該第２のノードへ伝搬するまでの伝搬遅延時間の経過後に、オン状態となって該第２のノードと該出力ノードとを接続し、該第１のスイッチ手段がオフ状態になる前にオフ状態になって該第２のノードと該出力ノードとを遮断する第２のスイッチ手段と、を備えている。
【００１５】
これにより、第１の制御信号により、第１のスイッチ手段がオン／オフ動作し、さらに第１の制御信号に同期した第２の制御信号により、第２のスイッチ手段がオン／オフ動作する。この際、第１のスイッチ手段によって入力ノードと第１のノードが接続された後、第２のスイッチ手段によって第２のノードと出力ノードが接続され、信号反転増幅回路が動作状態になる。また、第２のスイッチ手段によって第２のノードと出力ノードが遮断された後、第１のスイッチ手段によって入力ノードと第１のノードが遮断され、信号反転増幅回路が非動作状態になる。このように、信号反転増幅回路を間欠的に動作状態にさせても、発振回路は安定した発振を継続する。
【００１６】
第２の発明は、発振回路において、入力ノードと出力信号を出力する出力ノードとの間に接続された圧電振動子を有し、該出力ノードから出力される出力信号を位相反転して該入力ノードへ帰還する帰還回路と、第１の電源電位と第１のノードとの間に接続され、該第１のノードへ一定の電源電流を供給する電流供給回路と、前記第１の電源電位と異なる第２の電源電位と前記第１のノードとの間に接続され、第２のノード上の信号によりオン／オフ動作して前記圧電振動子を励振駆動するスイッチング素子と、前記入力ノードと前記第２のノードとの間に接続され、第１の制御信号によりオン／オフ動作して、オン状態のときに該入力ノードと該第２のノードとを接続し、オフ状態のときに該入力ノードと該第２のノードとを遮断する第１のスイッチ手段と、前記第１のノードと前記出力ノードとの間に接続され、前記第１の制御信号に同期した第２の制御信号によりオン／オフ動作して、前記第１のスイッチ手段がオン状態になってから前記入力ノード上の信号が該第１のノードへ伝搬するまでの伝搬遅延時間の経過後に、オン状態となって該第１のノードと該出力ノードとを接続し、該第１のスイッチ手段がオフ状態になる前にオフ状態になって該第１のノードと該出力ノードとを遮断する第２のスイッチ手段と、を備えている。
【００１７】
これにより、第１のスイッチ手段によって入力ノードと第２のノードが接続された後、第２のスイッチ手段によって第１のノードと出力ノードが接続され、電流供給回路から供給される電源電流によってスイッチング素子が動作状態になる。また、第２のスイッチ手段によって第１のノードと出力ノードが遮断された後、第１のスイッチ手段によって入力ノードと第２のノードが遮断され、スイッチング素子が非動作状態になる。このように、スイッチング素子を間欠動作させても、発振回路は安定した発振を継続する。
【００１８】
第３の発明は、発振回路において、入力ノードと電位の異なる第１及び第２の電源電位のうちの第２の電源電位との間に接続された圧電振動子及び第１のコンデンサと、前記入力ノードと前記第２の電源電位との間に接続れ、前記圧電振動子及び前記第１のコンデンサの両端の信号を分圧する第２及び第３のコンデンサと、出力ノードと第１のノードとの間に接続され、第２のノードと該第１のノードとの電位差に応じた増幅率で該第２のノード上の信号を増幅して該出力ノードから出力信号を出力する帰還増幅器と、前記入力ノードと前記第２のノードとの間に接続され、第１の制御信号によりオン／オフ動作して、オン状態のときに該入力ノードと該第２のノードとを接続し、オフ状態のときに該入力ノードと該第２のノードとを遮断する第１のスイッチ手段と、前記第２及び第３のコンデンサの接続点と前記第１のノードとの間に接続され、前記第１の制御信号に同期した第２の制御信号によりオン／オフ動作して、前記第１のスイッチ手段がオン状態になってから前記入力ノード上の信号が前記帰還増幅器で増幅されて前記出力ノードから前記出力信号が出力されるまでの遅延時間の経過後に、オン状態となって該接続点と該第１のノードとを接続し、該第１のスイッチ手段がオフ状態になる前にオフ状態になって該接続点と該第１のノードとを遮断する第２のスイッチ手段と、を備えている。
【００１９】
これにより、第１のスイッチ手段によって入力ノードと第２のノードが接続された後、第２のスイッチ手段によって第１及び第２のコンデンサの接続点と第１のノードとが接続され、帰還増幅器が動作状態になる。また、第２のスイッチ手段によって接続点と第１のノードが遮断された後、第１のスイッチ手段によって入力ノードと第２のノードが遮断され、帰還増幅器が非動作状態になる。このように帰還増幅器を間欠動作させても、圧電振動子の自由振動によって発振回路は安定した発振を継続する。
【００２０】
第４の発明は、第１〜第３の発明のうちのいずれか１つの発明の出力ノードに接続され、該出力ノードから出力される出力信号を所定の分周比で分周する分周回路を設けている。これにより、圧電振動子として、例えば外形形状の小さな高周波用振動子を用いた場合、この圧電振動子から出力される高周波出力信号を分周回路で低周波信号に分周すれば、圧電振動子を含めた発振回路の小型化が図れる。
【００２１】
【発明の実施の形態】
（第１の実施形態）
図１は、本発明の第１の実施形態を示すＣＭＯＳインバータを用いた発振回路の回路図である。
この発振回路は、出力ノードＮｏｕｔから出力される出力信号（例えば、出力電圧）Ｖｏｕｔに同期した第１の制御信号Ｓ１１を生成するスイッチ制御回路１１を有している。スイッチ制御回路１１の出力端子には、第１の制御信号Ｓ１１を反転して第２の制御信号Ｓ１２を出力するインバータ１２が接続されている。第１の電源電位（例えば、正の電源電位）ＶＤＤには第１のスイッチング素子（例えば、ＰＭＯＳ）１３ａのソースが接続され、このドレインが第１のノードＮ１１に接続され、ゲートが入力ノードＮｉｎに接続されている。入力電圧Ｖｉｎを入力する入力ノードＮｉｎには、第２のスイッチング素子（例えば、ＮＭＯＳ）１３ｂのゲートが接続され、このドレインが第２のノードＮ１２に接続され、ソースが第２の電源電位（例えば、接地電位）ＶＳＳに接続されている。このＰＭＯＳ１３ａ及びＮＭＯＳ１３ｂにより、信号反転増幅回路（例えば、ＣＭＯＳインバータ）が構成されている。
【００２２】
ノードＮ１１には第１のスイッチ手段（例えば、ＰＭＯＳ）１４ａのソースが接続され、このドレインが出力ノードＮｏｕｔに接続され、ゲートがスイッチ制御回路１１の出力端子に接続されている。出力ノードＮｏｕｔには第２のスイッチ手段（例えば、ＮＭＯＳ）１４ｂのドレインが接続され、このソースがノードＮ１２に接続され、ゲートがインバータ１２の出力端子に接続されている。
入力ノードＮｉｎと出力ノードＮｏｕｔの間には、帰還回路が接続されている。帰還回路は、圧電振動子（例えば、水晶振動子）１５、抵抗１６、及びコンデンサ１７，１８より構成され、出力電圧Ｖｏｕｔを位相反転して入力ノードＮｉｎへ帰還する回路である。
【００２３】
出力ノードＮｏｕｔには、必要に応じて分周回路１９が接続される。分周回路１９は、例えば、発振回路の小型化及び軽量化のために水晶振動子１５として外形形状の小さな高周波振動子（例えば、２０ＭＨｚ〜４０ＭＨｚ帯）のものを用いた場合、所望の分周比で分周して低周波出力電圧（例えば、１０〜２０ＭＨｚ帯）を得るために使用される。なお、水晶振動子１５として低周波用のものを用いた場合、分周回路１９は不要である。
【００２４】
次に、図１の発振回路の動作を説明する。
出力ノードＮｏｕｔから出力される出力電圧Ｖｏｕｔに同期してスイッチ制御回路１１から制御信号Ｓ１１が出力される。制御信号Ｓ１１は、図３の制御信号Ｓ１と同様に、周期Ｔにおいて期間Ｔａで“Ｌ”レベル、期間Ｔｂで“Ｈ”レベルとなる。
制御信号Ｓ１１の“Ｌ”レベルの期間Ｔａでは、ＰＭＯＳ１４ａがオン状態になると共に、該制御信号Ｓ１１がインバータ１２で反転され、この反転信号によってＮＭＯＳ１４ｂがオン状態になる。ＰＭＯＳ１４ａ及びＮＭＯＳ１４ｂがオン状態になると、水晶振動子１５を駆動するＰＭＯＳ１３ａ及びＮＭＯＳ１３ｂに電力が供給される。
【００２５】
入力ノードＮｉｎ上の入力電圧Ｖｉｎが“Ｌ”レベルのときには、ＰＭＯＳ１３ａがオン状態、ＮＭＯＳ１３ｂがオフ状態となる。ＰＭＯＳ１３ａがオン状態になると、このＰＭＯＳ１３ａ及び１４ａを通して出力ノードＮｏｕｔが電源電位ＶＤＤへ引き上げられ、水晶振動子１５が励振駆動される。また、入力ノードＮｉｎ上の入力電圧Ｖｉｎが“Ｈ”レベルのときには、ＰＭＯＳ１３ａがオフ状態、ＮＭＯＳ１３ｂがオン状態となる。このＮＭＯＳ１３ｂ及び１４ｂを通して出力ノードＮｏｕｔが接地電位ＶＳＳに引き下げられ、水晶振動子１５が励振駆動される。これにより、出力ノードＮｏｕｔから出力される出力電圧Ｖｏｕｔが、水晶振動子１５、抵抗１６、及びコンデンサ１７，１８からなる帰還回路により、位相反転されて入力ノードＮｉｎへ帰還される。
【００２６】
次に、制御信号Ｓ１１の“Ｈ”レベルの期間Ｔｂでは、ＰＭＯＳ１４ａがオフ状態になると共に、該制御信号Ｓ１１がインバータ１２で反転され、この反転信号によってＮＭＯＳ１４ｂもオフ状態になる。ＰＭＯＳ１４ａ及びＮＭＯＳ１４ｂがオフ状態になると、水晶振動子１５を駆動するＰＭＯＳ１３ａ及びＮＭＯＳ１３ｂへの電力供給が停止される。
【００２７】
この電力供給停止時においても、水晶振動子１５は自由振動によって発振するので、入力ノードＮｉｎ及び出力ノードＮｏｕｔには図３に示すような電圧波形が現れる。入力ノードＮｉｎ上の入力電圧ＶｉｎがＮＭＯＳ１３ｂの閾値電圧Ｖｔｎ以上になると、このＮＭＯＳ１３ｂがオン状態になり、ノードＮ１２が接地電位ＶＳＳに引き下げられる。また、入力ノードＮｉｎ上の入力電圧ＶｉｎがＰＭＯＳ１３ａの閾値電圧Ｖｔｐ以下になると、このＰＭＯＳ１３ａがオン状態になり、ノードＮ１１が電源電位ＶＤＤに引き上げられる。このように、ＰＭＯＳ１４ａ及びＮＭＯＳ１４ｂがオフ状態になってＰＭＯＳ１３ａ及びＮＭＯＳ１３ｂへの電力供給が停止しても、水晶振動子１５の自由振動により、発振回路は発振を継続する。
出力ノードＮｏｕｔに分周回路１９が接続されている場合には、該出力ノードＮｏｕｔから出力される出力電圧Ｖｏｕｔがこの分周回路１９で分周され、低周波の発振出力電圧が出力されることになる。
【００２８】
この第１の実施形態では、次の（ａ）〜（ｃ）のような効果がある。
（ａ）電力供給停止時において、ＰＭＯＳ１４ａ及びＮＭＯＳ１４ｂがオフ状態になるため、外部ノイズの影響を受けない。従って、水晶振動子１５の出力ノードＮｏｕｔ側から見た負荷容量が変化しない。この結果、発振周波数や位相及び振幅が変動しない。よって、少ない電力消費量で安定した発振動作が行われる。
【００２９】
（ｂ）例えば、水晶振動子１５として外形形状の小さな高周波振動子を用い、出力ノードＮｏｕｔに分周回路１９を接続した場合、該出力ノードＮｏｕｔから出力される高周波出力電圧Ｖｏｕｔを該分周回路１９で分周して所望の低周波出力電圧を出力することができる。これにより、発振回路の小型化及び軽量化が可能になる。
【００３０】
（ｃ）制御信号Ｓ１１は出力電圧Ｖｏｕｔに同期してスイッチ制御回路１１から出力するようにしたが、この制御信号Ｓ１１は出力電圧Ｖｏｕｔに非同期であっても、前記（ａ）及び（ｂ）とほぼ同様の効果が得られる。また、スイッチ制御回路１１を省略し、外部においてクロック信号等から生成された制御信号Ｓ１１（これは出力電圧Ｖｏｕｔに同期した信号、あるいは非同期の信号）を用いれば、回路構成を簡略化できる。
【００３１】
（第２の実施形態）
図４は、本発明の第２の実施形態を示すＮＭＯＳインバータを用いた発振回路の回路図であり、第１の実施形態を示す図１中の要素と共通の要素には共通の符号が付されている。
この発振回路では、図１のＰＭＯＳ１４ａ及びＮＭＯＳ１４ｂに代えて、電力供給制御用のスイッチ手段（例えば、ＮＭＯＳ）２５を設け、図１のＰＭＯＳ１３ａ及びＮＭＯＳ１３ｂに代えて、水晶振動子１５を駆動するためのスイッチング素子（例えば、ＮＭＯＳ）２６を設け、さらに電源電位ＶＤＤと入力ノードＮｉｎとの間に電流供給回路を接続している。
【００３２】
電流供給回路は、出力電圧Ｖｏｕｔに同期してスイッチ制御回路１１Ａから出力される制御信号Ｓ１１ａによりオン／オフ動作し、オン状態のときに該入力ノードＮｉｎへ一定の電源電流を供給し、オフ状態のときに該電源電流の供給を停止する回路であり、ＰＭＯＳ２１，２３，２４及び定電流源２２により構成されている。ＰＭＯＳ２１のソースは電源電位ＶＤＤに接続され、このドレイン及びゲートが定電流源２２を介して接地電位ＶＳＳに接続されている。ＰＭＯＳ２１のゲートには、負荷用ＰＭＯＳ２３のゲートが接続され、このＰＭＯＳ２３のソースが電源電位ＶＤＤに接続され、ドレインが入力ノードＮｉｎに接続されている。ＰＭＯＳ２１及び２３のゲートと電源電位ＶＤＤとの間には、ＰＭＯＳ２４のソース及びドレインが接続され、このＰＭＯＳ２４のゲートがスイッチ制御回路１１Ａの出力端子に接続されている。
【００３３】
入力ノードＮｉｎと出力ノードＮｏｕｔとの間には、水晶振動子１５、抵抗１６及びコンデンサ１７，１８からなる帰還回路が接続されている。入力ノードＮｉｎと駆動ノードＮ２１との間には、電力供給制御用のスイッチ手段（例えば、ＮＭＯＳ）２５のソース及びドレインが接続され、このゲートがスイッチ制御回路１１Ａの出力端子に接続されている。駆動ノードＮ２１と接地電位ＶＳＳとの間には、水晶振動子１５を励振駆動するスイッチング素子（例えば、ＮＭＯＳ）２６のソース及びドレインが接続され、このゲートが出力ノードＮｏｕｔに接続されている。さらに、出力ノードＮｏｕｔには、駆動用のインバータ２７が接続されている。
【００３４】
次に、図４の発振回路の動作を説明する。
出力ノードＮｏｕｔから出力される出力電圧Ｖｏｕｔに同期して、スイッチ制御回路１１Ａから制御信号Ｓ１１ａが出力される。この制御信号Ｓ１１ａが“Ｈ”レベルのときには、ＰＭＯＳ２４がオフ状態になり、ＰＭＯＳ２１及び２３のゲートが“Ｌ”レベルに引き下げられ、このＰＭＯＳ２１，２３がオン状態になる。ＰＭＯＳ２１及び２３はカレントミラー回路を構成しているので、定電流源２２によってＰＭＯＳ２１のソース及びドレインに一定の電源電流が流れると、これに対応した電源電流がＰＭＯＳ２３のソース及びドレインに流れる。制御信号Ｓ１１ａが“Ｈ”レベルのため、ＮＭＯＳ２５がオン状態になっており、入力ノードＮｉｎに供給された電源電流がＮＭＯＳ２６へ供給され、電力供給状態になる。
【００３５】
出力ノードＮｏｕｔ上の出力電圧Ｖｏｕｔが“Ｈ”レベルのときにはＮＭＯＳ２６がオン状態、“Ｌ”レベルのときにはオフ状態となり、このＮＭＯＳ２６によって水晶振動子１５が励振駆動される。出力ノードＮｏｕｔ上の出力電圧Ｖｏｕｔは、水晶振動子１５、抵抗１６及びコンデンサ１７，１８からなる帰還回路により、位相反転されて入力ノードＮｉｎへ帰還される。
【００３６】
また、スイッチ制御回路１１Ａから出力される制御信号Ｓ１１ａが“Ｌ”レベルになると、ＰＭＯＳ２４がオン状態になり、ＰＭＯＳ２１，２３のゲートが“Ｈ”レベルに引き上げられるため、このＰＭＯＳ２１，２３がオフ状態になる。さらに、制御信号Ｓ１１ａの“Ｌ”レベルによってＮＭＯＳ２５もオフ状態になり、ＮＭＯＳ２６への電力供給が停止される。この電力供給停止時においても、水晶振動子１５が自由振動するため、発振回路は安定した発振を継続する。これにより、出力ノードＮｏｕｔから発振出力電圧Ｖｏｕｔが出力されるので、これがインバータ２７で駆動されて出力される。
この第２の実施形態では、第１の実施形態の効果（ａ）及び（ｂ）とほぼ同様の効果がある。また、制御信号Ｓ１１ａは、出力電圧Ｖｏｕｔに非同期であってもよく、あるいはスイッチ制御回路１１Ａを省略して外部から供給される構成にしてもよく、これによって第１の実施形態の効果（ｃ）と同様の効果が得られる。
【００３７】
（第３の実施形態）
図５は、本発明の第３の実施形態を示すＣＭＯＳインバータを用いた発振回路の回路図であり、第１の実施形態を示す図１中の要素と共通の要素には共通の符号が付されている。
第１の実施形態を示す図１の発振回路では、水晶振動子１５を励振駆動するＰＭＯＳ１３ａ及びＮＭＯＳ１３ｂからなるＣＭＯＳインバータに対し、ＰＭＯＳ１４ａ及びＮＭＯＳ１４ｂをオン／オフ動作させてそのＣＭＯＳインバータに間欠的に電力を供給することにより、電力消費量を減らしている。これに対し、この第３の実施形態では、水晶振動子１５を励振駆動するＰＭＯＳ１３ａ及びＮＭＯＳ１３ｂからなるＣＭＯＳインバータ１３に対する電力供給は制御せずに、このＣＭＯＳインバータの入出力側をオン／オフ動作させることによって該ＣＭＯＳインバータ１３を間欠動作させ、電力消費量を減らすようにしている。
【００３８】
この発振回路では、入力ノードＮｉｎと出力ノードＮｏｕｔとの間に、水晶振動子１５、抵抗１６及びコンデンサ１７，１８からなる帰還回路が接続されている。入力ノードＮｉｎと第１のノードＮ３１との間には、電界効果トランジスタ（以下「ＦＥＴ」という。）等の第１のスイッチ手段３１が接続されている。スイッチ手段３１は、出力ノードＮｏｕｔから出力される出力電圧Ｖｏｕｔに同期したあるいは非同期の第１の制御信号Ｓ２１に基づき、接点３１ａ及び３１ｃ間と接点３１ｂ及び３１ｃ間とを切り換え接続する回路である。接点３１ｂは、固定電位（例えば、正の電源電位ＶＤＤ又は接地電位ＶＳＳ）に接続されている。
【００３９】
第１のノードＮ３１と第２のノードＮ３２との間には、信号反転増幅回路（例えば、ＰＭＯＳ１３ａ及びＮＭＯＳ１３ｂからなるＣＭＯＳインバータ１３）が接続され、このＰＭＯＳ１３ａのソースが第１の電源電位（例えば、正の電源電位）ＶＤＤに接続され、ＮＭＯＳ１３ｂのソースが第２の電源電位（例えば、接地電位）ＶＳＳに接続されている。第２のノードＮ３２と出力ノードＮｏｕｔとの間には、ＦＥＴ等の第２のスイッチ手段３２が接続されている。スイッチ手段３２は、出力電圧Ｖｏｕｔに同期したあるいは非同期の第２の制御信号Ｓ２２によりオン／オフ動作する回路である。
【００４０】
入力ノードＮｉｎと接地電位ＶＳＳとの間には、ＦＥＴ等の第３のスイッチ手段３３及びコンデンサ３４が直列に接続されている。スイッチ手段３３は、出力電圧Ｖｏｕｔに同期したあるいは非同期の第３の制御信号Ｓ２３によりオン／オフ動作する回路である。さらに、出力ノードＮｏｕｔには、出力電圧Ｖｏｕｔを駆動するためのインバータ３５が接続されている。
【００４１】
図６は、図５の発振回路の動作を示す電圧波形図である。以下、この図６を参照しつつ、図５の動作を説明する。
インバータ１３を動作状態にする場合、時刻ｔ１において、制御信号Ｓ２１によりスイッチ手段３１の接点３１ｂ及び３１ｃ間をオフ状態にし、固定電位（例えば、電源電位ＶＤＤ）から切り離す。次に、時刻ｔ２において、制御信号Ｓ２１によりスイッチ手段３１の接点３１ａ及び３１ｃ間をオン状態にすると共に、制御信号Ｓ２３によりスイッチ手段３３もオン状態にする。スイッチ手段３１の接点３１ａ及び３１ｃ間がオン状態になってから、入力ノードＮｉｎ上の入力電圧Ｖｉｎが第２のノードＮ３２へ伝搬するまでの伝搬遅延時間Δｔの経過後の時刻ｔ３において、制御信号Ｓ２２によりスイッチ手段３２をオン状態にする。これにより、入力ノードＮｉｎと出力ノードＮｏｕｔの間にインバータ１３が電気的に接続されると共に、該入力ノードＮｉｎにコンデンサ３４が接続される。
【００４２】
入力ノードＮｉｎ上の入力電圧Ｖｉｎが“Ｈ”レベルのときには、ＮＭＯＳ１３ｂがオン状態になり、出力ノードＮｏｕｔが接地電位ＶＳＳに引き下げられる。また、入力電圧Ｖｉｎが“Ｌ”レベルのときには、ＰＭＯＳ１３ａがオン状態になり、出力ノードＮｏｕｔが電源電位ＶＤＤに引き上げられる。これにより、水晶振動子１５が励振駆動され、この水晶振動子１５、抵抗１６及びコンデンサ１７，１８からなる帰還回路により、出力ノードＮｏｕｔ上の出力電圧Ｖｏｕｔが位相反転されて入力ノードＮｉｎへ帰還される。
【００４３】
インバータ１３を非動作状態にする場合、時刻ｔ４において、制御信号Ｓ２２によりスイッチ手段３２をオフ状態にした後、時刻ｔ５において、制御信号Ｓ２１によりスイッチ手段３１の接点３１ａ及び３１ｃ間をオフ状態にすると共に、制御信号Ｓ２３によりスイッチ手段３３をオフ状態にする。その後、時刻ｔ６において、制御信号Ｓ２１によりスイッチ手段３１の接点３１ｂ及び３１ｃをオン状態にし、ノードＮ３１を電源電位ＶＤＤに固定する。これにより、インバータ１３は動作を停止するが、水晶振動子１５の自由振動によって発振回路は発振を継続する。出力ノードＮｏｕｔから出力された出力電圧Ｖｏｕｔは、バッファ３５で駆動されて出力される。
【００４４】
この第３の実施形態では、次の（ｉ）、（ii）のような効果がある。
（ｉ）インバータ１３の入力側及び出力側のスイッチ手段３１，３２をオン／オフ動作させ、該インバータ１３を間欠動作させるようにしたので、電力消費量を減らすことができる。特に、インバータ１３を動作状態にするときには、入力側スイッチ手段３１をオン状態にした後に出力側のスイッチ手段３２をオン状態にし、該インバータ１３を非動作状態にするときには、出力側のスイッチ手段３２をオフ状態にした後に入力側のスイッチ手段３１をオフ状態にしている。また、スイッチ手段３１の接点３１ａ及び３１ｃ間とスイッチ手段３３とを同時にオン／オフ動作させている。これにより、インバータ１３の動作状態と非動作状態の切り換え時に、水晶振動子１５の出力ノードＮｏｕｔ側から見た負荷容量の変動が抑制されると共に、該水晶振動子１５の自由振動が抑制されないので、該水晶振動子１５の発振が停止したり、あるいは発振周波数や位相及び振幅が変動することなく、安定した発振動作が行われる。
（ii）第１の実施形態の効果（ｂ）とほぼ同様に、例えば、水晶振動子１５として外形形状の小さな高周波振動子を用い、高周波出力電圧Ｖｏｕｔを分周回路１９で分周して低周波出力電圧にすれば、発振回路の小型化及び軽量化が可能になる。
【００４５】
（第４の実施形態）
図７は、本発明の第４の実施形態を示すＮＭＯＳインバータを用いた発振回路の回路図であり、第３の実施形態を示す図５中の要素と共通の要素には共通の符号が付されている。
この発振回路では、図５のＣＭＯＳインバータ１３に代えて、スイッチング素子（例えば、ＮＭＯＳ）４４を設けると共に、このＮＭＯＳ４４に電源電流を供給するための電流供給回路を設けている。
【００４６】
即ち、この発振回路は、入力ノードＮｉｎと出力ノードＮｏｕｔとの間に、水晶振動子１５、抵抗１６及びコンデンサ１７，１８からなる帰還回路が接続されている。入力ノードＮｉｎには、第３のスイッチ手段３３を介してコンデンサ３４が接地電位ＶＳＳに接続されている。さらに、入力ノードＮｉｎと第２のノードＮ４２との間に、第１のスイッチ手段３１が接続されている。スイッチ手段３１は、接点３１ａ及び３１ｃ間と接点３１ｂ及び３１ｃ間とを切り換え接続する回路であり、該接点３１ａが入力ノードＮｉｎに接続され、接点３１ｂが固定電位（例えば、接地電位ＶＳＳ）に接続され、接点３１ｃが第２のノードＮ４２に接続されている。
【００４７】
第１の電源電位（例えば、正の電源電位）ＶＤＤと第１のノードＮ４１との間には、電流供給回路が接続されている。電流供給回路は、第１のノードＮ４１へ一定の電源電流を供給する回路であり、ＰＭＯＳ４１，４３及び定電流源４２より構成されている。ＰＭＯＳ４１及び４３のソースは、電源電位ＶＤＤに接続されている。ＰＭＯＳ４１及び４３のゲートは共通接続され、さらに該ＰＭＯＳ４１のドレインに接続されている。ＰＭＯＳ４１のドレインは、定電流源４２を介して接地電位ＶＳＳに接続されている。第１のノードＮ４１と第２の電源電位（例えば、接地電位ＶＳＳ）との間には、スイッチング素子（例えば、ＮＭＯＳ）４４のソース及びドレインが接続され、このゲートが第２のノードＮ４２に接続されている。
【００４８】
図７の発振回路では、ＰＭＯＳ４１及び４３によってカレントミラー回路が構成され、定電流源４２により該ＰＭＯＳ４１のソース及びドレインに一定の電源電流が流れると、この電源電流に対応した電源電流がＰＭＯＳ４３のソース及びドレインに流れ、第１のノードＮ４１へ供給される。これにより、ＮＭＯＳ４４が動作状態になり、このＮＭＯＳ４４のスイッチング動作によって水晶振動子１５が励振駆動される。
【００４９】
この発振回路は、第３の実施形態を示す図５の発振回路とほぼ同様の動作をする。即ち、入力ノードＮｉｎ側のスイッチ手段３１，３３と出力ノードＮｏｕｔ側のスイッチング手段３２とをオン／オフさせてＮＭＯＳ４４を間欠動作させることにより、電力消費量を減らしている。特に、ＮＭＯＳ４４を動作状態にするときには、入力ノードＮｉｎ側のスイッチ手段３１，３３をオン状態にした後、出力ノードＮｏｕｔ側のスイッチ手段３２をオン状態にし、該ＮＭＯＳ４４を非動作状態にするときには、出力ノードＮｏｕｔ側のスイッチ手段３２をオフ状態にした後、入力ノードＮｉｎ側のスイッチ手段３１，３３をオフ状態にする。
これにより、第３の実施形態の効果（ｉ）とほぼ同様の効果が得られる。さらに、例えば、水晶振動子１５として外形形状の小さな高周波振動子を用い、出力ノードＮｏｕｔに分周回路を接続することにより、第３の実施形態の効果（ii）と同様の効果が得られる。
【００５０】
（第５の実施形態）
図８（ａ）、（ｂ）は本発明の第５の実施形態を示すコルピッツ型発振回路の回路図であり、同図（ａ）は全体の回路図、及び同図（ｂ）は電源投入直後のトランジスタ（以下「Ｔｒ」という。）の動作する前の等価回路図である。
この発振回路は、第３の実施形態を示す図５の発振回路と同一原理に基づく回路であり、入力ノードＮｉｎと第２の電源電位（例えば、接地電位）ＶＳＳとの間に、圧電振動子（例えば、水晶振動子）５１及び可変型の第１のコンデンサ５２が直列に接続されている。入力ノードＮｉｎには、分圧用の第２のコンデンサ５３を介して接続点Ｎ５１が接続され、この接続点Ｎ５１が分圧用の第３のコンデンサ５４を介して接地電位ＶＳＳに接続されている。
【００５１】
発振回路には、帰還増幅器（例えば、ＮＰＮ型Ｔｒ）５５が設けられ、このＴｒ５５のエミッタ側の第１のノードＮ５２が、抵抗５６を介して接地電位ＶＳＳに接続されている。Ｔｒ５５のコレクタ側の出力ノードＮｏｕｔは、抵抗５７を介して第１の電源電位（例えば、正の電源電位）ＶＤＤに接続されると共に、直流遮断用のコンデンサ５８に接続されている。
Ｔｒ５５のベースと入力ノードＮｉｎとの間には、Ｔｒ等の第１のスイッチ手段５９が接続されている。スイッチ手段５９は、入力ノードＮｉｎに接続された接点５９ａ、固定電位（例えば、接地電位ＶＳＳ）に接続された接点５９ｂ、及びＴｒ５５のベース側の第２のノードＮ５３に接続された接点５９ｃを有し、出力ノードＮｏｕｔから出力される出力電圧Ｖｏｕｔに同期したあるいは非同期の制御信号により、接点５９ａ及び５９ｃ間と接点５９ｂ及び５９ｃ間とを切り換え接続する回路である。分圧用のコンデンサ５３及び５４間の接続点Ｎ５１と、第１のノードＮ５２との間には、出力電圧Ｖｏｕｔに同期したあるいは非同期の制御信号により、オン／オフ動作するＴｒ等の第２のスイッチ手段６０が接続されている。
【００５２】
入力ノードＮｉｎと接地電位ＶＳＳとの間には、Ｔｒ等のスイッチ手段６１及び抵抗６２が直列に接続されている。入力ノードＮｉｎと固定電位（例えば、正の電源電位ＶＤＤ又は接地電位ＶＳＳ）との間には、Ｔｒ等のスイッチ手段６３及び抵抗６４の直列回路と、Ｔｒ等の第３のスイッチ手段６５及びコンデンサ６６の直列回路とが接続されている。スイッチ手段６１，６３，６５は、出力電圧Ｖｏｕｔに同期したあるいは非同期の制御信号により、オン／オフ動作する回路である。
【００５３】
図９は、図８の発振回路の動作を示す電圧波形図である。以下、この図９を参照しつつ、図８の動作を説明する。
スイッチ手段５９の接点５９ｂ及び５９ｃ間をオン状態にしてノードＮ５３を接地電位ＶＳＳにしておき、時刻ｔ１において、該接点５９ｂ及び５９ｃ間をオフ状態にすると共に、スイッチ手段６１及び６３をオフ状態にする。次に、時刻ｔ２において、スイッチ手段５９の接点５９ａ及び５９ｃ間をオン状態にすると共に、スイッチ手段６５をオン状態にする。スイッチ手段５９の接点５９ａ及び５９ｃ間がオン状態になってから、入力ノードＮｉｎ上の入力電圧ＶｉｎがＴｒ５５で増幅されて出力ノードＮｏｕｔから出力電圧Ｖｏｕｔが出力されるまでの遅延時間Δｔの経過後の時刻ｔ３において、スイッチ手段６０をオン状態にする。すると、水晶振動子５１及びコンデンサ５２の両端の電圧が、コンデンサ５３及び５４によって分圧される。
【００５４】
コンデンサ５３の両端の電圧がＴｒ５５のベース及びエミッタ間に印加され、このベース及びエミッタ間に電流が流れる。これにより、入力ノードＮｉｎ上の入力電圧ＶｉｎがＴｒ５５で増幅される。出力ノードＮｏｕｔ上の出力電圧Ｖｏｕｔにより、水晶振動子５１が励振駆動され、発振回路が発振する。
時刻ｔ４になると、スイッチ手段６０がオフ状態になり、次に時刻ｔ５において、スイッチ手段５９の接点５９ａ及び５９ｃ間がオフ状態になると共に、スイッチ手段６５がオフ状態になる。その後、時刻ｔ６において、スイッチ手段５９の接点５９ｂ及び５９ｃ間がオン状態になってノードＮ５３が接地電位ＶＳＳに固定されると共に、スイッチ手段６１及び６３がオン状態になって抵抗６２及び６４が入力ノードＮｉｎに接続される。これにより、Ｔｒ５５は増幅動作を停止するが、水晶振動子５１の自由振動によって発振回路が発振を継続する。
従って、第３の実施形態の効果（ｉ）及び（ii）とほぼ同様の効果が得られる。
【００５５】
（第６の実施形態）
図１０は、本発明の第６の実施形態を示すＦＥＴを用いたコルピッツ型発振回路の回路図であり、第５の実施形態を示す図８中の要素と共通の要素には共通の符号が付されている。
この発振回路では、図８のＴｒ５５に代えて、ＦＥＴで構成される帰還増幅器７０が設けられている。帰還増幅器７０は、ＮＭＯＳ７１，７２及び抵抗７３を有し、このＮＭＯＳ７１のドレインが電源電位ＶＤＤに接続され、ゲートがノードＮ５３を介してスイッチ手段５９に接続され、さらにソースが定電流源７４を介して接地電位ＶＳＳに接続されている。ＮＭＯＳ７１のソースは、ＮＭＯＳ７２のゲートに接続され、このＮＭＯＳ７２のドレインが出力ノードＮｏｕｔ及び抵抗７３を介して電源電位ＶＤＤに接続されると共に、ソースが定電流源７５を介して接地電位ＶＳＳに接続されている。図８のスイッチ手段６１，６３及び抵抗６２，６４は省略されている。
【００５６】
入力ノードＮｉｎには、スイッチ手段６５及びコンデンサ６６が直列接続され、このコンデンサ６６が固定電位（例えば、接地電位ＶＳＳ）に接続されている。また、入力ノードＮｉｎは、スイッチ手段７７及び抵抗７６を介してバイアス電圧Ｖｂａに接続されている。
図１０の発振回路において、帰還増幅器７０は図８のＴｒ５５とほぼ同様に動作し、さらにスイッチ手段７７及び抵抗７６は、図８のスイッチ手段６１，６３及び抵抗６２，６４と同様に動作する。このようにコルピッツ型発振回路をＦＥＴで構成しても、図８の発振回路とほぼ同様の作用及び効果が得られる。
【００５７】
（変形例）
なお、本発明は上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次の（１）〜（３）のようなものがある。
（１）水晶振動子１５，５１は、他の圧電振動子に置き換えてもよい。この際、置き換える圧電振動子に応じて、周辺回路を適宜変更すればよい。
（２）水晶振動子１５，５１を励振駆動するＰＭＯＳ１３ａ、ＮＭＯＳ１３ｂ，２６，４４，７１，７２、及びＴｒ５５は、他のトランジスタのスイッチング素子に置き換えてもよい。この際、置き換えたスイッチング素子に応じて周辺回路を適宜変更すればよい。
（３）水晶振動子１５，５１の駆動部に対する電力供給を制御するためのＰＭＯＳ１４ａ、及びＮＭＯＳ１４ｂ，２５は、他のトランジスタを用いたスイッチ手段で構成してもよい。この際、他のスイッチ手段に応じて周辺回路を適宜変更すればよい。
【００５８】
【発明の効果】
以上詳細に説明したように、第１の発明によれば、第１のスイッチ手段をオン状態にした後、第２のスイッチ手段をオン状態にして信号反転増幅回路を動作状態にし、第２のスイッチ手段をオフ状態にした後、第１のスイッチ手段をオフ状態にして信号反転増幅回路を非動作状態にするようにしたので、この信号反転増幅回路の動作状態と非動作状態の切り換え時に、圧電振動子の出力ノード側から見た負荷容量の変動を抑制できると共に、圧電振動子の自由振動が抑制されない。これにより、圧電振動子の発振が停止したり、あるいは発振周波数や位相及び振幅が変動したりせず、電力消費量を減らしつつ、安定した発振動作を行うことができる。
【００６０】
第２の発明によれば、制御信号によって第１及び第２のスイッチ手段により、スイッチング素子に対する動作状態と非動作状態とを切り換えるようにしたので、第１の発明とほぼ同様の効果が得られる。
第３の発明によれば、制御信号によって第１及び第２のスイッチ手段により、帰還増幅器に対する動作状態と非動作状態とを切り換えるようにしたので、第１の発明とほぼ同様の効果が得られる。
第４の発明によれば、出力ノードに分周回路を接続したので、例えば、圧電振動子として外形形状の小さな高周波振動子を用いた場合、これを分周回路で分周して低周波出力電圧にすることができるので、発振回路の小型化及び軽量化を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すＣＭＯＳインバータを用いた発振回路の回路図である。
【図２】従来のＣＭＯＳインバータを用いた発振回路の回路図である。
【図３】図２の電圧波形図である。
【図４】本発明の第２の実施形態を示すＮＭＯＳインバータを用いた発振回路の回路図である。
【図５】本発明の第３の実施形態を示すＣＭＯＳインバータを用いた発振回路の回路図である。
【図６】図５の電圧波形図である。
【図７】本発明の第４の実施形態を示すＮＭＯＳインバータを用いた発振回路の回路図である。
【図８】本発明の第５の実施形態を示すコルピッツ型発振回路の回路図である。
【図９】図８の電圧波形図である。
【図１０】本発明の第６の実施形態を示すＦＥＴを用いたコルピッツ型発振回路の回路図である。
【符号の説明】
１１，１１Ａスイッチ制御回路
１５，５１水晶振動子
１３ａ，１４ａＰＭＯＳ
１３ｂ，１４ｂ，２５，２６，４４，７１，７２ＮＭＯＳ
１９分周回路
３１，３２，３３，５９，６０，６５スイッチ手段
５５Ｔｒ
７０帰還増幅器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an oscillation circuit that is provided in a portable electronic device or the like and uses a piezoelectric vibrator such as a crystal vibrator.
[0002]
[Prior art]
Conventionally, for example, in an oscillation circuit provided in a portable electronic device or the like, various proposals have been made in the following documents and the like in order to reduce power consumption and extend battery life.
Literature: Japanese Patent Laid-Open No. 10-325886
[0003]
FIG. 2 is a circuit diagram of a conventional oscillation circuit described in the above document.
This oscillation circuit is a circuit using a crystal resonator and a complementary MOS transistor (hereinafter referred to as “CMOS”) inverter, and has a switch control circuit 1 that generates a control signal S1 synchronized with the output voltage Vout. . An inverter 2 for inverting the control signal S1 is connected to the output terminal of the switch control circuit 1, and a gate of a P-channel MOS transistor (hereinafter referred to as “PMOS”) 3a that is turned on / off by the control signal S1. Is connected. The source of the PMOS 3a is connected to the ground potential VSS, and the drain is connected to the node N1. The output terminal of the inverter 2 is connected to the gate of an N-channel MOS transistor (hereinafter referred to as “NMOS”) 3b. The drain of the NMOS 3b is connected to the node N2, and the source is connected to the negative power supply potential Vreg.
[0004]
A CMOS inverter 4 is connected between the nodes N1 and N2. The inverter 4 includes a PMOS 4a and an NMOS 4b. The source of the PMOS 4a is connected to the node N1, and the drain of the PMOS 4a and the drain of the NMOS 4b are connected to the output node Nout. The source of the NMOS 4b is connected to the node N2, and the gate of the PMOS 4a and the gate of the NMOS 4b are connected to the input node Nin.
A feedback circuit is connected between the input node Nin and the output node Nout. The feedback circuit is composed of the crystal resonator 5, the resistor 6, and the capacitors 7 and 8, and is a circuit that inverts the phase of the output voltage Vout of the inverter 4 and feeds it back to the input node Nin. The inverter 4 has a function of exciting and driving the crystal resonator 5 by performing an on / off operation with the input voltage Vin on the input node Nin.
[0005]
FIG. 3 is a voltage waveform diagram showing the operation of the oscillation circuit of FIG.
In FIG. 3, in the period T of the control signal S1, the period Ta is at the “L” level and the period Tb is at the “H” level. In the input voltage Vin and the output voltage Vout, Vtp is the threshold voltage of the PMOS 4a, Vtn is the threshold voltage of the NMOS 4b, and FT is in a floating state. In the voltage waveform of the PMOS 4a, the “H” level is the ON period of the PMOS 4a, Cp is the capacitance of the PMOS 4a, and Cpgd is the gate-drain capacitance of the PMOS 4a. In the voltage waveform of the NMOS 4b, the “H” level is the ON period of the NMOS 4b, Cn is the capacitance of the NMOS 4b, and Cngd is the gate-drain capacitance of the NMOS 4b. NS is noise. The waveform of the capacitance viewed from the output node Nout is a waveform obtained by superimposing the voltage waveforms of the PMOS 4a and NMOS 4b. Cd is the drain capacitance of the PMOS 4a and NMOS 4b as viewed from the output node Nout.
[0006]
Hereinafter, the operation of the oscillation circuit of FIG. 2 will be described with reference to FIG.
A control signal S1 is output from the switch control circuit 1 in synchronization with the output voltage Vout output from the output node Nout. In the control signal S1, in the period T, the period Ta is at the “L” level and the period Tb is at the “H” level. During the “L” level period Ta of the control signal S1, the PMOS 3a is turned on, the control signal S1 is inverted by the inverter 2, and the NMOS 3b is turned on by this “H” level signal. When the PMOS 3a and NMOS 3b are turned on, power is supplied to the inverter 4. When the control signal S1 becomes “H” level during the period Tb, the PMOS 3a and the NMOS 3b are turned off, and the power supply to the inverter 4 is stopped.
[0007]
When power is supplied to the inverter 4 during the period Ta of the control signal S1, when the input voltage Vin of the input node Nin becomes equal to or higher than the threshold voltage Vtn of the NMOS 4b, the NMOS 4b is turned on, and the output node Nout is set via the NMOS 3b and 4b. It is lowered to the negative power supply potential Vreg. When the input voltage Vin of the input node Nin becomes equal to or lower than the threshold voltage Vtp of the PMOS 4a, the PMOS 4a is turned on, and the output node Nout is raised to the ground potential VSS via the PMOSs 3a and 4a. The crystal resonator 5 is driven to be driven by the output voltage Vout of the output node Nout. The output voltage Vout is inverted in phase and fed back to the input node Nin by a feedback circuit including the crystal resonator 5, the resistor 6, and the capacitors 7 and 8.
[0008]
When power supply to the inverter 4 is stopped during the period Tb of the control signal S1, the oscillation circuit continues to oscillate due to the inertia (free vibration) of the crystal unit 5. Therefore, the input voltage Vin having a waveform as shown in FIG. 3 and the output voltage Vout having an inverted waveform appear at the input node Nin and the output node Nout. When the input voltage Vin exceeds the threshold voltage Vtn of the NMOS 4b, the NMOS 4b is turned on and the crystal unit 5 is driven to be driven. When the input voltage Vin becomes equal to or lower than the threshold voltage Vtp of the PMOS 4a, the PMOS 4a is turned on and the crystal resonator 5 is driven to be driven.
As described above, the control signal S1 is output from the switch control circuit 1 in synchronization with the output voltage Vout, the PMOS 3a and the NMOS 3b are turned on / off by the control signal S1, and the power supply to the inverter 4 is intermittently performed. Thus, power consumption during oscillation can be reduced.
[0009]
[Problems to be solved by the invention]
However, in the conventional oscillation circuit of FIG. 2, the PMOS 3a and the NMOS 3b are turned on / off in order to reduce the power consumption. Therefore, when the PMOS 3a and the NMOS 3b are in the off state, the PMOS 4a and the NMOS 4b have the ground potential VSS and the negative potential. When the source-side nodes N1 and N2 of the PMOS 4a and NMOS 4b are in a floating state, when the noise NS from the outside jumps into the node N1 as shown in FIG. 3, for example, the PMOS 3a and NMOS 3b are turned off. Since the load capacity as viewed from the output node Nout side of the crystal unit 5 changes, there is a problem that the oscillation frequency, phase, or amplitude of the crystal unit 5 varies.
An object of the present invention is to solve the above-mentioned problems of the prior art, and to provide a small oscillation circuit that consumes less power, has a stable oscillation operation, and is small.
[0010]
[Means for Solving the Problems]
  In order to solve the above-described problem, a first invention of the present invention includes a piezoelectric vibrator connected between an input node and an output node that outputs an output signal in an oscillation circuit, and the output node A feedback circuit that inverts the phase of the output signal output from the signal and feeds it back to the input node;The piezoelectric vibrator is connected between the first node and the second node, and when a power supply potential is applied, the signal on the first node is inverted and amplified and output to the second node, Is connected between the input node and the first node, is turned on / off by a first control signal, and is turned on when the input node and the first node are turned on. A first switch means for connecting the first node to the first node for shutting off the input node and the first node when in the off state, and connected between the second node and the output node, On / off operation by a second control signal synchronized with the first control signal until the signal on the input node propagates to the second node after the first switch means is turned on After the propagation delay time elapses, the second node is turned on. And a second switch means that connects the output node to the output node and is turned off before the first switch means is turned off to cut off the second node and the output node. ing.
[0015]
Thereby, the first switch means is turned on / off by the first control signal, and the second switch means is turned on / off by the second control signal synchronized with the first control signal. At this time, after the input node and the first node are connected by the first switch means, the second node and the output node are connected by the second switch means, and the signal inverting amplifier circuit is in an operating state. Further, after the second switch means shuts off the second node and the output node, the first switch means shuts off the input node and the first node, and the signal inverting amplifier circuit becomes inoperative. As described above, the oscillation circuit continues to oscillate stably even when the signal inverting amplifier circuit is intermittently operated.
[0016]
  First2In the oscillation circuit, the oscillation circuit includes a piezoelectric vibrator connected between an input node and an output node that outputs an output signal. The output signal output from the output node is phase-inverted to the input node. A feedback circuit that feeds back, a current supply circuit that is connected between the first power supply potential and the first node, and supplies a constant power supply current to the first node; and a first power supply potential different from the first power supply potential A switching element that is connected between a power supply potential of 2 and the first node, and that performs on / off operation by a signal on the second node to drive the piezoelectric vibrator, the input node, and the second node Are connected to each other node, and are turned on / off by a first control signal to connect the input node to the second node in the on state, and to the input node in the off state. A first node that shuts off the second node; And the first switch means is connected between the first node and the output node and is turned on / off by a second control signal synchronized with the first control signal. After an elapse of a propagation delay time until the signal on the input node propagates to the first node after being turned on, the first node is connected to the output node after being turned on, And a second switch means for turning off the first node and the output node before the first switch means is turned off.
[0017]
Thus, after the input node and the second node are connected by the first switch means, the first node and the output node are connected by the second switch means, and switching is performed by the power supply current supplied from the current supply circuit. The element becomes operational. In addition, after the first node and the output node are shut off by the second switch means, the input node and the second node are shut off by the first switch means, and the switching element becomes inoperative. Thus, even if the switching element is operated intermittently, the oscillation circuit continues to oscillate stably.
[0018]
  First3According to the present invention, in the oscillation circuit, the piezoelectric vibrator and the first capacitor connected between the input node and the second power supply potential of the first and second power supply potentials having different potentials, and the input node Between the output node and the first node, and between the output node and the first node, which are connected between the second power supply potential and the second and third capacitors for dividing the signals at both ends of the piezoelectric vibrator and the first capacitor. A feedback amplifier for amplifying a signal on the second node with an amplification factor corresponding to a potential difference between the second node and the first node and outputting an output signal from the output node; Connected between a node and the second node, is turned on / off by a first control signal, connects the input node and the second node in an on state, and is in an off state Shutting off the input node and the second node Switching means, and a connection point between the second and third capacitors and the first node, and is turned on / off by a second control signal synchronized with the first control signal. , After an elapse of a delay time from when the first switch means is turned on until the signal on the input node is amplified by the feedback amplifier and the output signal is output from the output node, The second node that connects the connection point and the first node, and is turned off before the first switch means is turned off to cut off the connection point and the first node. Switch means.
[0019]
Thus, after the input node and the second node are connected by the first switch means, the connection point of the first and second capacitors and the first node are connected by the second switch means, and the feedback amplifier. Becomes operational. Also, after the connection point and the first node are cut off by the second switch means, the input node and the second node are cut off by the first switch means, and the feedback amplifier becomes inoperative. Thus, even if the feedback amplifier is intermittently operated, the oscillation circuit continues to oscillate stably due to the free vibration of the piezoelectric vibrator.
[0020]
  First4The invention of the first to first3A frequency dividing circuit is provided which is connected to the output node of any one of the inventions and divides the output signal output from the output node by a predetermined frequency dividing ratio. Accordingly, when a high-frequency vibrator having a small outer shape is used as the piezoelectric vibrator, for example, if the high-frequency output signal output from the piezoelectric vibrator is divided into a low-frequency signal by a frequency dividing circuit, the piezoelectric vibrator The size of the oscillation circuit including can be reduced.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
FIG. 1 is a circuit diagram of an oscillation circuit using a CMOS inverter according to the first embodiment of the present invention.
This oscillation circuit includes a switch control circuit 11 that generates a first control signal S11 synchronized with an output signal (for example, output voltage) Vout output from an output node Nout. An inverter 12 that inverts the first control signal S11 and outputs the second control signal S12 is connected to an output terminal of the switch control circuit 11. The first power supply potential (for example, positive power supply potential) VDD is connected to the source of the first switching element (for example, PMOS) 13a, the drain is connected to the first node N11, and the gate is the input node Nin. It is connected to the. The input node Nin to which the input voltage Vin is input is connected to the gate of a second switching element (for example, NMOS) 13b, the drain is connected to the second node N12, and the source is a second power supply potential (for example, , Ground potential) VSS. The PMOS 13a and NMOS 13b constitute a signal inverting amplifier circuit (for example, a CMOS inverter).
[0022]
The node N11 is connected to the source of the first switch means (for example, PMOS) 14a, the drain is connected to the output node Nout, and the gate is connected to the output terminal of the switch control circuit 11. The drain of the second switch means (for example, NMOS) 14b is connected to the output node Nout, the source is connected to the node N12, and the gate is connected to the output terminal of the inverter 12.
A feedback circuit is connected between the input node Nin and the output node Nout. The feedback circuit is composed of a piezoelectric vibrator (for example, a crystal vibrator) 15, a resistor 16, and capacitors 17 and 18, and is a circuit that inverts the phase of the output voltage Vout and feeds it back to the input node Nin.
[0023]
A frequency divider 19 is connected to the output node Nout as necessary. For example, when a high-frequency vibrator having a small outer shape (for example, a 20 MHz to 40 MHz band) is used as the crystal vibrator 15 in order to reduce the size and weight of the oscillation circuit, the frequency divider 19 may be a desired frequency divider. It is used to obtain a low frequency output voltage (for example, 10 to 20 MHz band) by dividing by the ratio. Note that when the low frequency one is used as the crystal unit 15, the frequency dividing circuit 19 is unnecessary.
[0024]
Next, the operation of the oscillation circuit of FIG. 1 will be described.
A control signal S11 is output from the switch control circuit 11 in synchronization with the output voltage Vout output from the output node Nout. In the cycle T, the control signal S11 becomes “L” level in the period Ta and becomes “H” level in the period Tb, similarly to the control signal S1 in FIG.
During the “L” level period Ta of the control signal S11, the PMOS 14a is turned on, the control signal S11 is inverted by the inverter 12, and the NMOS 14b is turned on by the inverted signal. When the PMOS 14a and NMOS 14b are turned on, power is supplied to the PMOS 13a and NMOS 13b that drive the crystal unit 15.
[0025]
When the input voltage Vin on the input node Nin is at "L" level, the PMOS 13a is turned on and the NMOS 13b is turned off. When the PMOS 13a is turned on, the output node Nout is pulled up to the power supply potential VDD through the PMOSs 13a and 14a, and the crystal unit 15 is driven to be driven. When the input voltage Vin on the input node Nin is at “H” level, the PMOS 13a is turned off and the NMOS 13b is turned on. The output node Nout is pulled down to the ground potential VSS through the NMOSs 13b and 14b, and the crystal unit 15 is driven to be driven. As a result, the output voltage Vout output from the output node Nout is phase-inverted and fed back to the input node Nin by the feedback circuit including the crystal resonator 15, the resistor 16, and the capacitors 17 and 18.
[0026]
Next, in a period Tb of the control signal S11 in the “H” level, the PMOS 14a is turned off, and the control signal S11 is inverted by the inverter 12, and the NMOS 14b is also turned off by the inverted signal. When the PMOS 14a and the NMOS 14b are turned off, the power supply to the PMOS 13a and the NMOS 13b that drives the crystal unit 15 is stopped.
[0027]
Even when the power supply is stopped, the crystal resonator 15 oscillates by free vibration, and voltage waveforms as shown in FIG. 3 appear at the input node Nin and the output node Nout. When the input voltage Vin on the input node Nin becomes equal to or higher than the threshold voltage Vtn of the NMOS 13b, the NMOS 13b is turned on and the node N12 is pulled down to the ground potential VSS. When the input voltage Vin on the input node Nin becomes equal to or lower than the threshold voltage Vtp of the PMOS 13a, the PMOS 13a is turned on and the node N11 is pulled up to the power supply potential VDD. Thus, even if the PMOS 14a and the NMOS 14b are turned off and the power supply to the PMOS 13a and the NMOS 13b is stopped, the oscillation circuit continues to oscillate due to the free vibration of the crystal unit 15.
When the frequency dividing circuit 19 is connected to the output node Nout, the output voltage Vout output from the output node Nout is divided by the frequency dividing circuit 19 to output a low-frequency oscillation output voltage. become.
[0028]
The first embodiment has the following effects (a) to (c).
(A) Since the PMOS 14a and the NMOS 14b are turned off when the power supply is stopped, they are not affected by external noise. Accordingly, the load capacitance as viewed from the output node Nout side of the crystal unit 15 does not change. As a result, the oscillation frequency, phase, and amplitude do not vary. Therefore, a stable oscillation operation is performed with a small amount of power consumption.
[0029]
(B) For example, when a high-frequency resonator having a small outer shape is used as the crystal resonator 15 and the frequency divider 19 is connected to the output node Nout, the high-frequency output voltage Vout output from the output node Nout is the frequency divider The desired low frequency output voltage can be output by dividing by 19. As a result, the oscillation circuit can be reduced in size and weight.
[0030]
(C) The control signal S11 is output from the switch control circuit 11 in synchronization with the output voltage Vout. However, even if the control signal S11 is asynchronous with the output voltage Vout, (a) and (b) Almost the same effect can be obtained. If the switch control circuit 11 is omitted and a control signal S11 (this is a signal synchronized with the output voltage Vout or an asynchronous signal) externally generated from a clock signal or the like is used, the circuit configuration can be simplified.
[0031]
(Second Embodiment)
FIG. 4 is a circuit diagram of an oscillation circuit using an NMOS inverter according to the second embodiment of the present invention. Elements common to those in FIG. 1 illustrating the first embodiment are denoted by common reference numerals. Has been.
In this oscillation circuit, switch means (for example, NMOS) 25 for power supply control is provided in place of the PMOS 14a and NMOS 14b in FIG. 1, and the crystal oscillator 15 is driven in place of the PMOS 13a and NMOS 13b in FIG. A switching element (for example, NMOS) 26 is provided, and a current supply circuit is connected between the power supply potential VDD and the input node Nin.
[0032]
The current supply circuit is turned on / off in response to the control signal S11a output from the switch control circuit 11A in synchronization with the output voltage Vout, supplies a constant power supply current to the input node Nin in the on state, and is turned off. In this case, the circuit stops the supply of the power supply current, and includes PMOSs 21, 23 and 24 and a constant current source 22. The source of the PMOS 21 is connected to the power supply potential VDD, and the drain and gate thereof are connected to the ground potential VSS via the constant current source 22. The gate of the PMOS 21 is connected to the gate of the load PMOS 23, the source of the PMOS 23 is connected to the power supply potential VDD, and the drain is connected to the input node Nin. The source and drain of the PMOS 24 are connected between the gates of the PMOSs 21 and 23 and the power supply potential VDD, and the gate of the PMOS 24 is connected to the output terminal of the switch control circuit 11A.
[0033]
A feedback circuit including a crystal resonator 15, a resistor 16, and capacitors 17 and 18 is connected between the input node Nin and the output node Nout. Between the input node Nin and the drive node N21, a source and a drain of a switch means (for example, NMOS) 25 for power supply control are connected, and this gate is connected to an output terminal of the switch control circuit 11A. Between the drive node N21 and the ground potential VSS, a source and a drain of a switching element (for example, NMOS) 26 for exciting and driving the crystal unit 15 are connected, and this gate is connected to the output node Nout. Furthermore, a drive inverter 27 is connected to the output node Nout.
[0034]
Next, the operation of the oscillation circuit of FIG. 4 will be described.
A control signal S11a is output from the switch control circuit 11A in synchronization with the output voltage Vout output from the output node Nout. When the control signal S11a is at "H" level, the PMOS 24 is turned off, the gates of the PMOSs 21 and 23 are pulled down to "L" level, and the PMOSs 21 and 23 are turned on. Since the PMOSs 21 and 23 constitute a current mirror circuit, when a constant power source current flows to the source and drain of the PMOS 21 by the constant current source 22, a corresponding power source current flows to the source and drain of the PMOS 23. Since the control signal S11a is at the “H” level, the NMOS 25 is in the on state, and the power supply current supplied to the input node Nin is supplied to the NMOS 26 to enter the power supply state.
[0035]
When the output voltage Vout on the output node Nout is at “H” level, the NMOS 26 is turned on, and when it is at “L” level, the NMOS 26 is driven to be excited. The output voltage Vout on the output node Nout is phase-inverted and fed back to the input node Nin by a feedback circuit including the crystal resonator 15, the resistor 16, and the capacitors 17 and 18.
[0036]
Further, when the control signal S11a output from the switch control circuit 11A becomes “L” level, the PMOS 24 is turned on and the gates of the PMOSs 21 and 23 are pulled up to “H” level, so that the PMOSs 21 and 23 are turned off. become. Further, the NMOS 25 is also turned off by the “L” level of the control signal S11a, and the power supply to the NMOS 26 is stopped. Even when the power supply is stopped, since the crystal resonator 15 vibrates freely, the oscillation circuit continues stable oscillation. As a result, the oscillation output voltage Vout is output from the output node Nout, and is driven and output by the inverter 27.
In the second embodiment, there are almost the same effects as the effects (a) and (b) of the first embodiment. Further, the control signal S11a may be asynchronous with the output voltage Vout, or may be configured to be supplied from the outside by omitting the switch control circuit 11A, and thereby the effect (c) of the first embodiment. The same effect can be obtained.
[0037]
(Third embodiment)
FIG. 5 is a circuit diagram of an oscillation circuit using a CMOS inverter showing a third embodiment of the present invention. Elements common to those in FIG. 1 showing the first embodiment are denoted by common reference numerals. Has been.
In the oscillation circuit of FIG. 1 showing the first embodiment, a CMOS inverter composed of a PMOS 13a and an NMOS 13b for exciting and driving the crystal resonator 15 is turned on / off to intermittently power the CMOS inverter. To reduce power consumption. On the other hand, in the third embodiment, the input / output side of the CMOS inverter is turned on / off without controlling the power supply to the CMOS inverter 13 composed of the PMOS 13a and the NMOS 13b for exciting and driving the crystal resonator 15. As a result, the CMOS inverter 13 is intermittently operated to reduce power consumption.
[0038]
In this oscillation circuit, a feedback circuit including a crystal resonator 15, a resistor 16, and capacitors 17 and 18 is connected between an input node Nin and an output node Nout. A first switch means 31 such as a field effect transistor (hereinafter referred to as “FET”) is connected between the input node Nin and the first node N31. The switch means 31 is a circuit that switches and connects between the contacts 31a and 31c and between the contacts 31b and 31c based on a first control signal S21 that is synchronous or asynchronous with the output voltage Vout output from the output node Nout. The contact 31b is connected to a fixed potential (for example, a positive power supply potential VDD or a ground potential VSS).
[0039]
Between the first node N31 and the second node N32, a signal inverting amplifier circuit (for example, a CMOS inverter 13 including a PMOS 13a and an NMOS 13b) is connected, and the source of the PMOS 13a is connected to a first power supply potential (for example, Positive power supply potential) VDD is connected, and the source of NMOS 13b is connected to a second power supply potential (for example, ground potential) VSS. A second switch means 32 such as an FET is connected between the second node N32 and the output node Nout. The switch means 32 is a circuit that is turned on / off by a second control signal S22 that is synchronous or asynchronous with the output voltage Vout.
[0040]
Between the input node Nin and the ground potential VSS, a third switch means 33 such as an FET and a capacitor 34 are connected in series. The switch means 33 is a circuit that is turned on / off by a third control signal S23 that is synchronous or asynchronous with the output voltage Vout. Further, an inverter 35 for driving the output voltage Vout is connected to the output node Nout.
[0041]
FIG. 6 is a voltage waveform diagram showing the operation of the oscillation circuit of FIG. Hereinafter, the operation of FIG. 5 will be described with reference to FIG.
When the inverter 13 is put into an operating state, at time t1, the contact points 31b and 31c of the switch means 31 are turned off by the control signal S21 and disconnected from the fixed potential (for example, the power supply potential VDD). Next, at time t2, the contact between the contacts 31a and 31c of the switch means 31 is turned on by the control signal S21, and the switch means 33 is also turned on by the control signal S23. At time t3 after the passage of the propagation delay time Δt from when the contact points 31a and 31c of the switch means 31 are turned on to when the input voltage Vin on the input node Nin propagates to the second node N32, the control signal The switch means 32 is turned on by S22. Thereby, the inverter 13 is electrically connected between the input node Nin and the output node Nout, and the capacitor 34 is connected to the input node Nin.
[0042]
When the input voltage Vin on the input node Nin is at “H” level, the NMOS 13b is turned on, and the output node Nout is pulled down to the ground potential VSS. When the input voltage Vin is at the “L” level, the PMOS 13a is turned on, and the output node Nout is pulled up to the power supply potential VDD. As a result, the crystal resonator 15 is driven to be driven, and the output voltage Vout on the output node Nout is phase-inverted by the feedback circuit including the crystal resonator 15, the resistor 16, and the capacitors 17 and 18 and fed back to the input node Nin. The
[0043]
When the inverter 13 is set to the non-operating state, the switch means 32 is turned off by the control signal S22 at time t4, and then the contact points 31a and 31c of the switch means 31 are turned off by the control signal S21 at time t5. At the same time, the switch means 33 is turned off by the control signal S23. Thereafter, at time t6, the contacts 31b and 31c of the switch means 31 are turned on by the control signal S21, and the node N31 is fixed to the power supply potential VDD. As a result, the inverter 13 stops operating, but the oscillation circuit continues to oscillate due to the free vibration of the crystal unit 15. The output voltage Vout output from the output node Nout is driven by the buffer 35 and output.
[0044]
The third embodiment has the following effects (i) and (ii).
(I) Since the switch means 31 and 32 on the input side and the output side of the inverter 13 are turned on / off and the inverter 13 is operated intermittently, the power consumption can be reduced. In particular, when the inverter 13 is in the operating state, the output side switching means 32 is turned on after the input side switching means 31 is turned on, and when the inverter 13 is inoperative, the output side switching means 32 is turned on. After the switch is turned off, the switch 31 on the input side is turned off. Further, between the contacts 31a and 31c of the switch means 31 and the switch means 33 are simultaneously turned on / off. As a result, when the inverter 13 is switched between the operating state and the non-operating state, fluctuations in the load capacity viewed from the output node Nout side of the crystal resonator 15 are suppressed, and free vibration of the crystal resonator 15 is not suppressed. Thus, stable oscillation operation is performed without stopping the oscillation of the crystal unit 15 or changing the oscillation frequency, phase and amplitude.
(Ii) Substantially similar to the effect (b) of the first embodiment, for example, a high-frequency vibrator having a small outer shape is used as the crystal vibrator 15, and the high-frequency output voltage Vout is divided by the frequency dividing circuit 19 to be low If the frequency output voltage is used, the oscillation circuit can be reduced in size and weight.
[0045]
(Fourth embodiment)
FIG. 7 is a circuit diagram of an oscillation circuit using an NMOS inverter according to the fourth embodiment of the present invention. Elements common to those in FIG. 5 illustrating the third embodiment are denoted by common reference numerals. Has been.
In this oscillation circuit, instead of the CMOS inverter 13 of FIG. 5, a switching element (for example, NMOS) 44 is provided, and a current supply circuit for supplying a power supply current to the NMOS 44 is provided.
[0046]
That is, in this oscillation circuit, a feedback circuit including a crystal resonator 15, a resistor 16, and capacitors 17 and 18 is connected between an input node Nin and an output node Nout. A capacitor 34 is connected to the ground potential VSS via the third switch means 33 at the input node Nin. Further, the first switch means 31 is connected between the input node Nin and the second node N42. The switch means 31 is a circuit for switching and connecting between the contacts 31a and 31c and between the contacts 31b and 31c. The contact 31a is connected to the input node Nin, and the contact 31b is connected to a fixed potential (for example, the ground potential VSS). The contact 31c is connected to the second node N42.
[0047]
A current supply circuit is connected between the first power supply potential (for example, positive power supply potential) VDD and the first node N41. The current supply circuit is a circuit that supplies a constant power supply current to the first node N41, and includes PMOSs 41 and 43 and a constant current source. The sources of the PMOSs 41 and 43 are connected to the power supply potential VDD. The gates of the PMOSs 41 and 43 are connected in common and further connected to the drain of the PMOS 41. The drain of the PMOS 41 is connected to the ground potential VSS via the constant current source 42. A source and a drain of a switching element (for example, NMOS) 44 are connected between the first node N41 and a second power supply potential (for example, ground potential VSS), and this gate is connected to the second node N42. Has been.
[0048]
In the oscillation circuit of FIG. 7, a current mirror circuit is configured by the PMOSs 41 and 43, and when a constant power source current flows to the source and drain of the PMOS 41 by the constant current source 42, the power source current corresponding to the power source current is the source of the PMOS 43. And flows to the drain and is supplied to the first node N41. As a result, the NMOS 44 enters an operating state, and the crystal unit 15 is driven to be driven by the switching operation of the NMOS 44.
[0049]
This oscillation circuit operates in substantially the same manner as the oscillation circuit of FIG. 5 showing the third embodiment. That is, the power consumption is reduced by turning on / off the switching means 31 and 33 on the input node Nin side and the switching means 32 on the output node Nout side to operate the NMOS 44 intermittently. In particular, when the NMOS 44 is in an operating state, after the switch means 31 and 33 on the input node Nin side are turned on, the switch means 32 on the output node Nout side is turned on, and when the NMOS 44 is in an inoperative state, After the switch means 32 on the output node Nout side is turned off, the switch means 31 and 33 on the input node Nin side are turned off.
Thereby, the effect substantially the same as the effect (i) of 3rd Embodiment is acquired. Furthermore, for example, by using a high-frequency vibrator having a small outer shape as the crystal vibrator 15 and connecting a frequency dividing circuit to the output node Nout, the same effect as the effect (ii) of the third embodiment can be obtained.
[0050]
(Fifth embodiment)
FIGS. 8A and 8B are circuit diagrams of a Colpitts oscillation circuit showing a fifth embodiment of the present invention. FIG. 8A is an overall circuit diagram, and FIG. FIG. 6 is an equivalent circuit diagram before the operation of the immediately following transistor (hereinafter referred to as “Tr”).
This oscillation circuit is a circuit based on the same principle as the oscillation circuit of FIG. 5 showing the third embodiment, and between the input node Nin and a second power supply potential (for example, ground potential) VSS, the piezoelectric vibrator (For example, a crystal resonator) 51 and a variable first capacitor 52 are connected in series. A connection point N51 is connected to the input node Nin via a voltage dividing second capacitor 53, and this connection point N51 is connected to the ground potential VSS via a voltage dividing third capacitor.
[0051]
The oscillation circuit is provided with a feedback amplifier (for example, NPN type Tr) 55, and a first node N 52 on the emitter side of this Tr 55 is connected to the ground potential VSS via a resistor 56. The collector-side output node Nout of the Tr 55 is connected to a first power supply potential (for example, a positive power supply potential) VDD via a resistor 57 and also connected to a DC blocking capacitor 58.
A first switch means 59 such as Tr is connected between the base of the Tr 55 and the input node Nin. The switch means 59 has a contact 59a connected to the input node Nin, a contact 59b connected to a fixed potential (eg, ground potential VSS), and a contact 59c connected to the second node N53 on the base side of Tr55. In this circuit, the contacts 59a and 59c and the contacts 59b and 59c are switched and connected by a control signal synchronized or asynchronous with the output voltage Vout output from the output node Nout. Between a connection point N51 between the voltage dividing capacitors 53 and 54 and the first node N52, a second switch such as Tr which is turned on / off by a control signal synchronized or asynchronous with the output voltage Vout. Means 60 are connected.
[0052]
A switch means 61 such as Tr and a resistor 62 are connected in series between the input node Nin and the ground potential VSS. Between the input node Nin and a fixed potential (for example, positive power supply potential VDD or ground potential VSS), a series circuit of a switch means 63 such as Tr and a resistor 64, a third switch means 65 such as Tr and a capacitor 66 series circuits are connected. The switch means 61, 63, 65 are circuits that are turned on / off by a control signal that is synchronized or asynchronous with the output voltage Vout.
[0053]
FIG. 9 is a voltage waveform diagram showing the operation of the oscillation circuit of FIG. The operation of FIG. 8 will be described below with reference to FIG.
Between the contacts 59b and 59c of the switch means 59, the node N53 is set at the ground potential VSS, and at the time t1, the contacts 59b and 59c are turned off and the switch means 61 and 63 are turned off. To do. Next, at time t2, between the contacts 59a and 59c of the switch means 59 is turned on, and the switch means 65 is turned on. After elapse of a delay time Δt from when the contacts 59a and 59c of the switch means 59 are turned on until the input voltage Vin on the input node Nin is amplified by Tr55 and the output voltage Vout is output from the output node Nout. At time t3, the switch means 60 is turned on. Then, the voltages at both ends of the crystal unit 51 and the capacitor 52 are divided by the capacitors 53 and 54.
[0054]
A voltage across the capacitor 53 is applied between the base and the emitter of the Tr 55, and a current flows between the base and the emitter. As a result, the input voltage Vin on the input node Nin is amplified by Tr55. The crystal resonator 51 is driven by the output voltage Vout on the output node Nout, and the oscillation circuit oscillates.
At time t4, the switch means 60 is turned off, and at time t5, the contacts 59a and 59c of the switch means 59 are turned off and the switch means 65 is turned off. Thereafter, at time t6, the contact points 59b and 59c of the switch unit 59 are turned on to fix the node N53 to the ground potential VSS, and the switch units 61 and 63 are turned on to input the resistors 62 and 64. Connected to node Nin. Thereby, Tr55 stops the amplification operation, but the oscillation circuit continues to oscillate due to the free vibration of the crystal resonator 51.
Therefore, substantially the same effects as the effects (i) and (ii) of the third embodiment can be obtained.
[0055]
(Sixth embodiment)
FIG. 10 is a circuit diagram of a Colpitts type oscillation circuit using FETs showing a sixth embodiment of the present invention. Elements common to the elements in FIG. 8 showing the fifth embodiment have common reference numerals. It is attached.
In this oscillation circuit, a feedback amplifier 70 composed of an FET is provided instead of Tr55 in FIG. The feedback amplifier 70 includes NMOSs 71 and 72 and a resistor 73. The drain of the NMOS 71 is connected to the power supply potential VDD, the gate is connected to the switch means 59 via the node N53, and the source is connected via the constant current source 74. Are connected to the ground potential VSS. The source of the NMOS 71 is connected to the gate of the NMOS 72, the drain of the NMOS 72 is connected to the power supply potential VDD through the output node Nout and the resistor 73, and the source is connected to the ground potential VSS through the constant current source 75. ing. The switch means 61 and 63 and the resistors 62 and 64 in FIG. 8 are omitted.
[0056]
A switch means 65 and a capacitor 66 are connected in series to the input node Nin, and the capacitor 66 is connected to a fixed potential (for example, the ground potential VSS). The input node Nin is connected to the bias voltage Vba through the switch means 77 and the resistor 76.
In the oscillation circuit of FIG. 10, the feedback amplifier 70 operates in substantially the same manner as the Tr 55 in FIG. 8, and the switch means 77 and the resistor 76 operate in the same manner as the switch means 61 and 63 and the resistors 62 and 64 in FIG. Thus, even if the Colpitts type oscillation circuit is constituted by an FET, substantially the same operation and effect as those of the oscillation circuit of FIG.
[0057]
(Modification)
In addition, this invention is not limited to the said embodiment, A various deformation | transformation is possible. Examples of this modification include the following (1) to (3).
(1) The crystal resonators 15 and 51 may be replaced with other piezoelectric resonators. At this time, the peripheral circuit may be appropriately changed according to the piezoelectric vibrator to be replaced.
(2) The PMOS 13a, the NMOS 13b, 26, 44, 71, 72, and the Tr 55 that drive the crystal resonators 15 and 51 may be replaced with switching elements of other transistors. At this time, the peripheral circuit may be appropriately changed according to the replaced switching element.
(3) The PMOS 14a and the NMOSs 14b and 25 for controlling the power supply to the drive units of the crystal resonators 15 and 51 may be constituted by switch means using other transistors. At this time, the peripheral circuit may be appropriately changed according to other switch means.
[0058]
【The invention's effect】
  As explained in detail above, according to the first invention,After the first switch means is turned on, the second switch means is turned on to turn on the signal inversion amplifier circuit, the second switch means is turned off, and then the first switch means is turned off. Since the signal inverting amplifier circuit is set to the non-operating state, the fluctuation of the load capacitance as viewed from the output node side of the piezoelectric vibrator is suppressed when the signal inverting amplifier circuit is switched between the operating state and the non-operating state. In addition, the free vibration of the piezoelectric vibrator is not suppressed. As a result, the oscillation of the piezoelectric vibrator is not stopped or the oscillation frequency, phase and amplitude are not changed, and a stable oscillation operation can be performed while reducing the power consumption.
[0060]
  First2According to the invention, the first and second switching means are switched between the operating state and the non-operating state with respect to the switching element by the control signal.1The effect similar to that of the invention can be obtained.
  First3According to the invention, the first and second switch means are switched between the operating state and the non-operating state with respect to the feedback amplifier by the control signal.1The effect similar to that of the invention can be obtained.
  First4According to the invention, since the frequency divider circuit is connected to the output node, for example, when a high-frequency vibrator having a small outer shape is used as the piezoelectric vibrator, this is divided by the frequency divider circuit to obtain a low-frequency output voltage. Therefore, the oscillation circuit can be reduced in size and weight.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of an oscillation circuit using a CMOS inverter according to a first embodiment of the present invention.
FIG. 2 is a circuit diagram of an oscillation circuit using a conventional CMOS inverter.
FIG. 3 is a voltage waveform diagram of FIG. 2;
FIG. 4 is a circuit diagram of an oscillation circuit using an NMOS inverter according to a second embodiment of the present invention.
FIG. 5 is a circuit diagram of an oscillation circuit using a CMOS inverter according to a third embodiment of the present invention.
6 is a voltage waveform diagram of FIG.
FIG. 7 is a circuit diagram of an oscillation circuit using an NMOS inverter according to a fourth embodiment of the present invention.
FIG. 8 is a circuit diagram of a Colpitts oscillation circuit showing a fifth embodiment of the present invention.
9 is a voltage waveform diagram of FIG. 8. FIG.
FIG. 10 is a circuit diagram of a Colpitts oscillation circuit using an FET according to a sixth embodiment of the present invention.
[Explanation of symbols]
11, 11A switch control circuit
15, 51 crystal unit
13a, 14a PMOS
13b, 14b, 25, 26, 44, 71, 72 NMOS
19 Frequency divider
31, 32, 33, 59, 60, 65 Switch means
55 Tr
70 Feedback amplifier

Claims

A feedback circuit having a piezoelectric vibrator connected between an input node and an output node that outputs an output signal, and inverting the phase of the output signal output from the output node and feeding back to the input node;
The piezoelectric vibrator is connected between the first node and the second node, and when a power supply potential is applied, the signal on the first node is inverted and amplified and output to the second node, A signal inverting amplifier circuit for driving
Connected between the input node and the first node, is turned on / off by a first control signal, connects the input node and the first node in the on state, and is in an off state A first switch means for shutting off the input node and the first node at the time of
Connected between the second node and the output node and turned on / off by a second control signal synchronized with the first control signal, the first switch means is turned on. And after the propagation delay time until the signal on the input node propagates to the second node, the first switch means is turned on to connect the second node and the output node. A second switch means for turning off the second node and the output node before turning off.
An oscillation circuit comprising:

A feedback circuit having a piezoelectric vibrator connected between an input node and an output node that outputs an output signal, and inverting the phase of the output signal output from the output node and feeding back to the input node;
A current supply circuit connected between the first power supply potential and the first node and supplying a constant power supply current to the first node;
A switching element that is connected between a second power supply potential different from the first power supply potential and the first node, and that drives the piezoelectric vibrator to be excited by an on / off operation by a signal on the second node. When,
Connected between the input node and the second node, is turned on / off by a first control signal, connects the input node and the second node in the on state, and is turned off First switch means for shutting off the input node and the second node at the time of
The first switch means is connected between the first node and the output node, and is turned on / off by a second control signal synchronized with the first control signal, so that the first switch means is turned on. And after the propagation delay time until the signal on the input node propagates to the first node, the first node and the output node are connected by being turned on, and the first switch means A second switch means for turning off the first node and the output node before being turned off;
An oscillation circuit comprising:

A piezoelectric vibrator and a first capacitor connected between a second power supply potential of the first and second power supply potentials different in potential from the input node;
A second capacitor and a third capacitor connected between the input node and the second power supply potential, and for dividing a signal across the piezoelectric vibrator and the first capacitor;
Connected between the output node and the first node, amplifies the signal on the second node with an amplification factor according to the potential difference between the second node and the first node, and outputs from the output node A feedback amplifier that outputs a signal;
Connected between the input node and the second node, is turned on / off by a first control signal, connects the input node and the second node in the on state, and is turned off First switch means for shutting off the input node and the second node at the time of
The first and second capacitors are connected between the connection point of the second and third capacitors and the first node, and are turned on / off by a second control signal synchronized with the first control signal. After the delay time from when the switch means is turned on until the signal on the input node is amplified by the feedback amplifier and the output signal is output from the output node, the connection point is turned on. And the first node, and the second switch means that is turned off before the first switch means is turned off to cut off the connection point and the first node;
An oscillation circuit comprising:

An oscillation device comprising: a frequency dividing circuit connected to the output node according to any one of claims 1 to 3 and configured to divide an output signal output from the output node at a predetermined frequency dividing ratio. circuit.