+

JP4150363B2 - Method for manufacturing device for multi-electron beam drawing apparatus - Google Patents

Method for manufacturing device for multi-electron beam drawing apparatus Download PDF

Info

Publication number
JP4150363B2
JP4150363B2 JP2004233217A JP2004233217A JP4150363B2 JP 4150363 B2 JP4150363 B2 JP 4150363B2 JP 2004233217 A JP2004233217 A JP 2004233217A JP 2004233217 A JP2004233217 A JP 2004233217A JP 4150363 B2 JP4150363 B2 JP 4150363B2
Authority
JP
Japan
Prior art keywords
metal film
resist
silicon substrate
electron beam
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004233217A
Other languages
Japanese (ja)
Other versions
JP2006054240A (en
Inventor
宇紀 青野
昌敏 金丸
保廣 吉村
達也 永田
義則 中山
尚 松坂
芳雅 福嶋
研爾 玉森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Canon Inc filed Critical Hitachi High Technologies Corp
Priority to JP2004233217A priority Critical patent/JP4150363B2/en
Publication of JP2006054240A publication Critical patent/JP2006054240A/en
Application granted granted Critical
Publication of JP4150363B2 publication Critical patent/JP4150363B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electron Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Description

本発明は、マルチ電子ビーム描画装置用デバイスの製造方法に関するものである。   The present invention relates to a method for manufacturing a device for a multi-electron beam drawing apparatus.

従来の電子ビーム描画装置は、描画材料上の所定の位置に電子ビームを照射することで、被描画材料の所定の位置に所定のパターンを描くことのできる装置であり、極めて密度の高い半導体集積回路を作製することができる。電子ビーム描画装置の処理を高速化するためには、同時に多数の電子ビーム(マルチ電子ビーム)を用いて描画もしくは測長を行なうマルチ電子ビーム描画装置が必要である。被描画材料への電子ビームを照射もしくは遮断するために、電子ビームを偏向させる偏向器であるブランカーが必要である。   A conventional electron beam drawing apparatus is an apparatus capable of drawing a predetermined pattern at a predetermined position of a material to be drawn by irradiating a predetermined position on the drawing material with an electron beam. A circuit can be fabricated. In order to increase the processing speed of the electron beam drawing apparatus, a multi-electron beam drawing apparatus that performs drawing or length measurement using a large number of electron beams (multi-electron beams) at the same time is required. In order to irradiate or block the electron beam to the drawing material, a blanker that is a deflector for deflecting the electron beam is required.

このブランカーの貫通孔及び偏向電極を基板上に多数配列することで、多数の電子ビームを個々に制御することが可能である。即ち、電子ビームを被描画材料に照射する場合には、基板に形成した貫通孔を通過するように、この貫通孔に平行に配置した二つの偏向電極間に等電位の電圧を印加する。一方、電子ビームを遮断する場合には、それぞれの偏向電極に正負の電圧を同時に印加して、電子ビームを大きく偏向させて被描画材料への電子ビームの照射を遮断する。   By arranging a large number of through-holes and deflection electrodes of this blanker on the substrate, it is possible to individually control a large number of electron beams. That is, when the material to be drawn is irradiated with an electron beam, an equipotential voltage is applied between two deflection electrodes arranged in parallel to the through hole so as to pass through the through hole formed in the substrate. On the other hand, when the electron beam is cut off, positive and negative voltages are simultaneously applied to the respective deflection electrodes to greatly deflect the electron beam and cut off the irradiation of the electron beam onto the drawing material.

従来のブランキングアパーチャーアレイ(ブランカーアレイ)に関しては、特開平11-354418号公報(特許文献1)に示されたものがある。このブランキングアパーチャーアレイは、基板上に貫通孔を形成し、貫通孔に隣接して平行に配置した二つの偏向電極をめっきにより形成したものをアレイ状に配列したものである。その製造方法は、シリコン基板にブランキングアパーチャーアレイに対応した凹部を形成し、各々の凹部に隣接して、偏向電極をめっきにより形成した後、めっき下地として使用した導体層をシリコン基板表面から除去し、その後でシリコン基板の裏面をウェットエッチングしてメンブレンを形成する。このウェットエッチングは、シリコン基板の裏面の一部を除き保護した状態で実行する。また、凹部が形成された部分では、ウェットエッチングを凹部底面に達するまで行い、凹部に貫通孔を形成する。   A conventional blanking aperture array (blanker array) is disclosed in Japanese Patent Laid-Open No. 11-354418 (Patent Document 1). This blanking aperture array is an array in which through holes are formed on a substrate and two deflection electrodes arranged in parallel adjacent to the through holes are formed by plating. In the manufacturing method, recesses corresponding to the blanking aperture array are formed on the silicon substrate, the deflection electrode is formed by plating adjacent to each recess, and then the conductor layer used as the plating base is removed from the silicon substrate surface. Thereafter, the back surface of the silicon substrate is wet-etched to form a membrane. This wet etching is performed in a protected state except for a part of the back surface of the silicon substrate. In the portion where the recess is formed, wet etching is performed until the bottom surface of the recess is reached, and a through hole is formed in the recess.

また、従来のブランキングアパーチャーアレイ(ブランカーアレイ)に関して、特開平1−240721号公報(特許文献2)に示されたものがある。その製造方法は、シリコン基板に偏向電極形状に対応する凹部を設けて、開孔内に絶縁層を形成した後、絶縁層上に導電性材料を積層して一対の偏向電極を形成する工程、及び一対の偏向電極間の基板材料を除去する工程により、貫通孔内に対向する偏向電極を形成する。   A conventional blanking aperture array (blanker array) is disclosed in Japanese Patent Laid-Open No. 1-240721 (Patent Document 2). The manufacturing method includes providing a recess corresponding to the shape of the deflection electrode in the silicon substrate, forming an insulating layer in the opening, and then laminating a conductive material on the insulating layer to form a pair of deflection electrodes. And the deflection | deviation electrode which opposes in a through-hole is formed by the process of removing the board | substrate material between a pair of deflection | deviation electrodes.

特開平11-354418号公報JP-A-11-354418 特開平1−240721号公報JP-A-1-240721

ブランカーアレイには、電子ビームを被描画材料へ照射/遮断する役割があり、偏向電極に電圧を印加することにより電子ビームを偏向させて照射/遮断を行なう。その偏向角度は、電子ビームの加速電圧、偏向電極のアスペクト比及び偏向電極への印加電圧により制御される。電子ビームの加速電圧及び偏向電極への印加電圧には上限値があるため、十分な偏向角度を得るためには、アスペクト比4以上の偏向電極を形成する必要がある。   The blanker array has a role of irradiating / blocking the drawing material with an electron beam, and irradiating / blocking the electron beam by deflecting the electron beam by applying a voltage to the deflection electrode. The deflection angle is controlled by the acceleration voltage of the electron beam, the aspect ratio of the deflection electrode, and the voltage applied to the deflection electrode. Since there are upper limit values for the acceleration voltage of the electron beam and the voltage applied to the deflection electrode, it is necessary to form a deflection electrode having an aspect ratio of 4 or more in order to obtain a sufficient deflection angle.

高アスペクト比の偏向電極をめっきにより形成した場合、めっき液の開孔もしくは溝への浸透性、めっき時間が長くなること、偏向電極内部もしくは表面にボイドが発生して偏向電極の形状崩れ等が発生するという課題がある。   When a deflection electrode with a high aspect ratio is formed by plating, the penetration of the plating solution into the hole or groove, the plating time becomes longer, voids are generated inside or on the surface of the deflection electrode, and the shape of the deflection electrode is lost. There is a problem that occurs.

上述した特許文献1のブランキングアパーチャーアレイの製造方法は、非常に複雑であるため、アレイ数の増加を試みた場合、多数のブランキングアパーチャーアレイを精度及び歩留まり良く作製することが難しいという課題があった。   The blanking aperture array manufacturing method of Patent Document 1 described above is very complicated, and therefore, when an attempt is made to increase the number of arrays, it is difficult to manufacture a large number of blanking aperture arrays with high accuracy and yield. there were.

また、上述した特許文献2のブランキングアパーチャーアレイの製造方法は、対向する偏向電極間の基板材料を除去することで偏向電極を形成しているため、偏向電極の表面に基板材料及び絶縁層が残存ずる可能性があり、偏向電極間に電子ビームを偏向させるために必要な電界を確実に発生できないおそれがあるという課題があった。   Moreover, since the deflection electrode is formed by removing the substrate material between the opposing deflection electrodes in the blanking aperture array manufacturing method of Patent Document 2 described above, the substrate material and the insulating layer are formed on the surface of the deflection electrode. There is a possibility that the electric field necessary for deflecting the electron beam between the deflection electrodes may not be generated reliably.

本発明の目的は、高アスペクト比の貫通孔に偏向電極を精度及び歩留まり良くしかも偏向電極及び配線の高信頼性を有して作製することができるマルチ電子ビーム描画装置用デバイスの製造方法を提供することにある。   An object of the present invention is to provide a method of manufacturing a device for a multi-electron beam lithography apparatus, which can produce a deflection electrode in a through hole having a high aspect ratio with high accuracy and yield and with high reliability of the deflection electrode and wiring. There is to do.

前記目的を達成するために、本発明は、シリコン基板にアスペクト比4以上の貫通孔を多数形成する工程と、前記シリコン基板の表面及び前記貫通孔の側壁面に絶縁膜を形成する工程と、前記絶縁膜で形成される前記シリコン基板の表面及び前記貫通孔の内部全体にレジストを形成する工程と、前記レジストを露光及び現像して、前記貫通孔の対向する側壁面に偏向電極を、前記シリコン基板の表面に配線をそれぞれ形成するためのレジストパターンを形成する工程と、前記レジストパターンを利用して前記貫通孔の側壁面に偏向電極用金属膜を形成すると共に前記偏向電極用金属膜から前記シリコン基板の表面に延びる配線用金属膜を形成する工程と、前記レジストパターンを除去する工程と、前記偏向電極用金属膜及び前記配線用金属膜上にさらに金属膜をめっきして偏向電極及び配線とする工程と、を有するようにしたことにある。   To achieve the above object, the present invention includes a step of forming a large number of through holes having an aspect ratio of 4 or more in a silicon substrate, a step of forming an insulating film on the surface of the silicon substrate and the side wall surface of the through holes, Forming a resist on the entire surface of the silicon substrate formed of the insulating film and the inside of the through-hole, exposing and developing the resist, and providing a deflection electrode on a side wall surface facing the through-hole, Forming a resist pattern for forming wirings on the surface of the silicon substrate, forming a deflection electrode metal film on the side wall surface of the through-hole using the resist pattern, and from the deflection electrode metal film; Forming a wiring metal film extending on the surface of the silicon substrate; removing the resist pattern; the deflection electrode metal film; and the wiring metal film. In that further to have a, a step of the plating to the deflection electrodes and wiring metal film.

係る本発明のより好ましい具体的な構成は次の通りである。
(1)ドライフィルムレジストを用いて前記シリコン基板の表面及び前記貫通孔の内部全体にレジストを形成すること。
(2)ドライフィルムレジストを前記シリコン基板の両面から加圧及び加熱条件下で貼り付けて前記シリコン基板の表面及び前記貫通孔の内部全体にレジストを形成すること。
(3)前記ドライフィルムレジストの加熱温度をそのレジスト材料の軟化点付近の温度とすること。
(4)前記レジストパターンを利用した前記金属膜の形成をスパッタリングもしくは蒸着法により行なうこと。
(5)スパッタリングもしくは蒸着法による前記金属膜の積層を前記シリコン基板の両面から行なうこと。
(6)前記レジストパターンを利用した前記金属膜の形成を密着膜、低抵抗膜、酸化防止膜の順に積層して行なうこと。
(7)前記金属膜のめっきを無電解めっき法により行なうこと。
A more preferable specific configuration of the present invention is as follows.
(1) A resist is formed on the entire surface of the silicon substrate and the inside of the through hole using a dry film resist.
(2) A dry film resist is applied from both sides of the silicon substrate under pressure and heating conditions to form a resist on the surface of the silicon substrate and the entire interior of the through hole.
(3) The heating temperature of the dry film resist is set to a temperature near the softening point of the resist material.
(4) Forming the metal film using the resist pattern by sputtering or vapor deposition.
(5) The metal film is laminated from both sides of the silicon substrate by sputtering or vapor deposition.
(6) The metal film using the resist pattern is formed by laminating an adhesion film, a low resistance film, and an antioxidant film in this order.
(7) The metal film is plated by an electroless plating method.

前記目的を達成するために、本発明は、シリコン基板にアスペクト比4以上の貫通孔を多数形成する工程と、
前記絶縁膜で形成される前記シリコン基板の表面及び前記貫通孔の側壁面に絶縁膜を形成する工程と、
前記シリコン基板の表面及び前記貫通孔の内部全体にレジストを形成する工程と、
前記レジストを露光及び現像して、前記貫通孔の対向する側壁面に偏向電極を、その側壁面を除く対向する側壁面にシールド電極を、前記シリコン基板の表面に配線をそれぞれ形成するためのレジストパターンを形成する工程と、
前記レジストパターンを利用して前記貫通孔の側壁面に偏向電極用金属膜及びシールド電極用金属膜を形成すると共に前記偏向電極用金属膜から前記シリコン基板の表面に延びる配線用金属膜を形成する工程と、
前記レジストパターンを除去する工程と、
前記偏向電極用金属膜、前記シールド電極用金属膜及び前記配線用金属膜上にさらに金属膜をめっきして偏向電極、シールド電極及び配線とする工程と、
を有するようにしたことにある。
In order to achieve the above object, the present invention includes a step of forming a large number of through holes having an aspect ratio of 4 or more in a silicon substrate,
Forming an insulating film on a surface of the silicon substrate formed of the insulating film and a side wall surface of the through hole;
Forming a resist on the entire surface of the silicon substrate and the inside of the through hole;
A resist for exposing and developing the resist to form a deflection electrode on the opposite side wall surface of the through hole, a shield electrode on the opposite side wall surface excluding the side wall surface, and a wiring on the surface of the silicon substrate. Forming a pattern;
Using the resist pattern, a metal film for a deflection electrode and a metal film for a shield electrode are formed on the side wall surface of the through hole, and a metal film for wiring extending from the deflection electrode metal film to the surface of the silicon substrate is formed. Process,
Removing the resist pattern;
A step of plating a metal film on the deflection electrode metal film, the shield electrode metal film, and the wiring metal film to form a deflection electrode, a shield electrode, and a wiring;
There is in having it.

係る本発明のより好ましい具体的な構成は次の通りである。
(1)偏向電極を形成するための前記貫通孔の側壁面とシールド電極を形成するための前記貫通孔の側壁面との交差する角部にレジストを残して前記レジストパターンを形成すること。
(2)前記レジストパターンを利用した前記金属膜の形成をスパッタリングもしくは蒸着法により行なうこと。
A more preferable specific configuration of the present invention is as follows.
(1) The resist pattern is formed by leaving a resist at a corner where the side wall surface of the through hole for forming a deflection electrode and the side wall surface of the through hole for forming a shield electrode intersect.
(2) Forming the metal film using the resist pattern by sputtering or vapor deposition.

本発明のマルチ電子ビーム描画装置用デバイスの製造方法よれば、高アスペクト比の貫通孔に偏向電極を精度及び歩留まり良くしかも偏向電極及び配線の高信頼性を有して作製することができる。   According to the method for manufacturing a device for a multi-electron beam drawing apparatus of the present invention, a deflection electrode can be produced in a through hole having a high aspect ratio with high accuracy and yield and with high reliability of the deflection electrode and wiring.

以下、本発明の一実施形態について図1から図5を用いて説明する。   Hereinafter, an embodiment of the present invention will be described with reference to FIGS.

最初に、本発明によるデバイスを用いたマルチ電子ビーム描画装置を、図1を参照しながら説明する。図1は本発明一実施形態の製造方法によって製作されたデバイスを用いたマルチ電子ビーム描画装置の構成図である。   First, a multi-electron beam drawing apparatus using a device according to the present invention will be described with reference to FIG. FIG. 1 is a configuration diagram of a multi-electron beam drawing apparatus using a device manufactured by a manufacturing method according to an embodiment of the present invention.

マルチ電子ビーム描画装置100は高速な描画が実現できるように構成されたものである。マルチ電子ビーム描画装置100においては、電子銃101で発生させた電子ビーム102を、コンデンサーレンズ103、アパーチャーアレイ104、及びレンズアレイ105を用いて、多数の電子ビーム106に分離しかつ集束させる。分離した電子ビーム106をブランカーアレイ107及びブランキング絞り108からなる要素電子光学系アレイを用いて、多数の中間像109を形成する。各中間像109は第1投影レンズ110及び第2投影レンズ114で形成される縮小電子光学系によって縮小投影されて、試料117上に略同一の大きさの電子源像を形成する。なお、図1ではファラデーカップアレイ119に電子源像を形成した状態を示している。   The multi-electron beam drawing apparatus 100 is configured to realize high-speed drawing. In the multi-electron beam drawing apparatus 100, the electron beam 102 generated by the electron gun 101 is separated and focused into a large number of electron beams 106 using the condenser lens 103, the aperture array 104, and the lens array 105. A number of intermediate images 109 are formed on the separated electron beam 106 by using an element electron optical system array including a blanker array 107 and a blanking stop 108. Each intermediate image 109 is reduced and projected by a reduction electron optical system formed by the first projection lens 110 and the second projection lens 114 to form an electron source image having substantially the same size on the sample 117. FIG. 1 shows a state in which an electron source image is formed on the Faraday cup array 119.

主偏向器113及び副偏向器115は、要素電子光学系アレイからの多数の電子ビームを偏向させて、多数の電子源像を試料117上でx,y方向に略同一の偏向幅だけ偏向させるものである。主偏向器113は、偏向幅は広いが整定するまでの時間が長く、副偏向器115は、偏向幅は狭いが整定するまでの時間が短い偏向器である。主偏向器113は電磁型偏向器で、副偏向器115は静電型偏向器である。   The main deflector 113 and the sub deflector 115 deflect a large number of electron beams from the element electron optical system array to deflect a large number of electron source images on the sample 117 by substantially the same deflection width in the x and y directions. Is. The main deflector 113 is a deflector having a wide deflection width but a long time until settling, and the sub deflector 115 is a deflector having a narrow deflection width but a short time until settling. The main deflector 113 is an electromagnetic deflector, and the sub deflector 115 is an electrostatic deflector.

また、動的焦点補正器111は偏向器を作動させた際に発生する偏向収差による電子源像のフォーカス位置ずれを補正するものである。動的非点補正器112は、動的焦点補正器111と同様に、偏向により発生する偏向収差の非点収差を補正するものである。   The dynamic focus corrector 111 corrects the focus position shift of the electron source image due to the deflection aberration generated when the deflector is operated. Similar to the dynamic focus corrector 111, the dynamic astigmatism corrector 112 corrects astigmatism of deflection aberration caused by deflection.

電子検出器116は、要素電子光学系アレイからの電子ビームが、試料117上に形成された位置合わせマークもしくは試料ステージ118上のマークを照射した際に生じる反射電子または二次電子を検出するものである。   The electron detector 116 detects reflected electrons or secondary electrons generated when the electron beam from the element electron optical system array irradiates the alignment mark formed on the sample 117 or the mark on the sample stage 118. It is.

ファラデーカップアレイ119は、要素電子光学系アレイからの電子ビームが形成する電子源像の電荷量、電流を検出するものである。   The Faraday cup array 119 detects the charge amount and current of the electron source image formed by the electron beam from the element electron optical system array.

試料ステージ118は、試料117を設置して、x,y,z方向及び回転方向に移動可能なステージであり、試料117及びファラデーカップアレイ119を搭載する。   The sample stage 118 is a stage on which the sample 117 is set and can move in the x, y, z direction and the rotation direction, and the sample 117 and the Faraday cup array 119 are mounted thereon.

フォーカス制御回路120は、レンズアレイ105の少なくとも2つの電子レンズにより、電子光学的パワー(焦点距離)を調整することにより、レンズアレイ105の電子銃側の焦点位置を保持しながら、レンズアレイ105の焦点距離を制御する回路である。   The focus control circuit 120 adjusts the electro-optic power (focal length) by using at least two electron lenses of the lens array 105, thereby maintaining the focal position of the lens array 105 on the electron gun side. This circuit controls the focal length.

照射量制御回路121は、ブランカーアレイ107のオン/オフを個別に制御する回路である。照射のオン/オフは偏向電極間への電圧印加により、電子ビームを偏向して行なう。電子ビームの偏向によりブランキング絞り108への照射、遮断することで電子ビームを制御する。   The irradiation amount control circuit 121 is a circuit that individually controls on / off of the blanker array 107. Irradiation is turned on / off by deflecting the electron beam by applying a voltage between the deflection electrodes. The electron beam is controlled by irradiating and blocking the blanking stop 108 by deflecting the electron beam.

照射量制御回路121は、ブランカーアレイ107のオン/オフを個別に制御する回路である。照射のオン/オフは偏向電極間への電圧印加により、電子ビームを偏向して行なう。電子ビームの偏向によりブランキング絞り108への照射、遮断することで電子ビームを制御する。   The irradiation amount control circuit 121 is a circuit that individually controls on / off of the blanker array 107. Irradiation is turned on / off by deflecting the electron beam by applying a voltage between the deflection electrodes. The electron beam is controlled by irradiating and blocking the blanking stop 108 by deflecting the electron beam.

レンズ制御回路122は、第1投影レンズ110及び第2投影レンズ114を制御して、要素電子光学系アレイからの電子ビームの光学特性(中間像形成位置、非点収差)を個別に制御する回路である。   The lens control circuit 122 controls the first projection lens 110 and the second projection lens 114 to individually control the optical characteristics (intermediate image forming position, astigmatism) of the electron beam from the element electron optical system array. It is.

偏向制御回路123は、動点焦点補正器111及び動点非点補正器112を制御して、縮小電子光学系の焦点位置、非点収差を制御する制御回路である。また、偏向器制御回路123は、主偏向器113及び副偏向器114を制御する回路でもある。   The deflection control circuit 123 is a control circuit that controls the focal point and astigmatism of the reduction electron optical system by controlling the moving point focus corrector 111 and the moving point astigmatism corrector 112. The deflector control circuit 123 is also a circuit that controls the main deflector 113 and the sub deflector 114.

電子検出器制御回路124は、反射電子ビーム及び二次電子を検出する回路である。   The electron detector control circuit 124 is a circuit that detects a reflected electron beam and secondary electrons.

ステージ制御回路125は、x,y,z方向及び回転方向に移動可能なステージである試料ステージ118を駆動制御する回路である。   The stage control circuit 125 is a circuit that drives and controls the sample stage 118 that is a stage that can move in the x, y, and z directions and the rotation direction.

制御回路120〜125及びファラデーカップアレイ119はマルチ電子ビーム描画装置全体を制御するCPU126に接続されている。ファラデーカップアレイ119は、マルチ電子ビーム描画装置100において、試料117に照射する電子ビームの電荷量、電流を計測するものであり、試料ステージ118上に設置する。試料117に電子ビームを照射する前に、試料ステージ118を移動させ、照射箇所にファラデーカップアレイ119を配置する。ファラデーカップ20に照射された電子ビームの電荷量、電流を測定して、CPU126にフィードバックして電荷量、電流値が均一になるように各制御回路をコントロールする。この方法により、試料117に照射する電子ビームの電荷量、電流値を均一化でき、パターンの照射むらを抑制・校正することができる。   The control circuits 120 to 125 and the Faraday cup array 119 are connected to a CPU 126 that controls the entire multi-electron beam drawing apparatus. The Faraday cup array 119 measures the charge amount and current of the electron beam applied to the sample 117 in the multi-electron beam drawing apparatus 100 and is installed on the sample stage 118. Before irradiating the sample 117 with the electron beam, the sample stage 118 is moved, and the Faraday cup array 119 is arranged at the irradiated position. The charge amount and current of the electron beam irradiated on the Faraday cup 20 are measured and fed back to the CPU 126 to control each control circuit so that the charge amount and current value are uniform. By this method, the charge amount and current value of the electron beam irradiated on the sample 117 can be made uniform, and uneven irradiation of the pattern can be suppressed / calibrated.

次に、図2及び図3を用いて、マルチ電子ビーム描画装置100の電子ビームを照射/遮断するブランカーアレイ107について説明する。図2はブランカーアレイ107を構成するブランカー107aの概略図、図3はブランカー107aの貫通孔23の部分の横断面図である。ブランカーアレイ107は、ブランカー107aを等間隔で多数配列して構成され、マルチ電子ビーム描画装置用デバイスを構成するものである。以下は、ブランカー107aについて説明する。   Next, the blanker array 107 that irradiates / blocks the electron beam of the multi-electron beam drawing apparatus 100 will be described with reference to FIGS. FIG. 2 is a schematic view of the blanker 107a constituting the blanker array 107, and FIG. 3 is a cross-sectional view of a portion of the through hole 23 of the blanker 107a. The blanker array 107 is configured by arranging a large number of blankers 107a at equal intervals, and constitutes a device for a multi-electron beam drawing apparatus. The following describes the blanker 107a.

ブランカー107aは、シリコン基板21にアスペクト比4以上の貫通孔23が設けられ、全面に絶縁膜22が形成され、貫通孔23の対向した面に一対の偏向電極24が形成され、外部からの信号を偏向電極24に伝達する配線25が形成され、これらの周囲にシールド電極26が形成されて構成されている。ここで、貫通孔23は矩形形状(図3(a)参照)が好ましいが、偏向電極24を形成する側壁面が平行であれば良く、凸部を設けた形状(図3(b)参照)、多角形(図3(c)参照)、曲面(図3(d)参照)を有する形状でも良い。なお、図3では、図示の便宜上、シールド電極26を省略してある。   In the blanker 107a, a through-hole 23 having an aspect ratio of 4 or more is provided in the silicon substrate 21, an insulating film 22 is formed on the entire surface, a pair of deflection electrodes 24 are formed on opposite surfaces of the through-hole 23, and an external signal Wiring 25 is transmitted to the deflection electrode 24, and a shield electrode 26 is formed around them. Here, the through-hole 23 preferably has a rectangular shape (see FIG. 3A), but the side wall surface forming the deflection electrode 24 may be parallel, and a shape provided with a convex portion (see FIG. 3B). A shape having a polygon (see FIG. 3C) or a curved surface (see FIG. 3D) may be used. In FIG. 3, the shield electrode 26 is omitted for convenience of illustration.

かかるブランカー107aをシリコン基板21にアレイ状に多数形成することで、図1で説明したように多数の電子ビームを同時に照射/遮蔽することが可能である。   By forming a large number of blankers 107a in an array on the silicon substrate 21, it is possible to simultaneously irradiate / shield a large number of electron beams as described with reference to FIG.

電子ビームは、シリコン基板21の上方より貫通孔23を通過して、シリコン基板21の下方に設置した被描画材料である資料117に照射される。その際に、貫通孔23の壁面に形成した偏向電極24の間に正負の電圧を印加することで、電子ビームを偏向させることができ、偏向角度をブランキング絞り108に入らないようにすると、電子ビームを遮蔽することが可能である。   The electron beam passes through the through hole 23 from above the silicon substrate 21 and irradiates the material 117, which is a drawing material, installed below the silicon substrate 21. At that time, by applying a positive / negative voltage between the deflection electrodes 24 formed on the wall surface of the through hole 23, the electron beam can be deflected, and the deflection angle is prevented from entering the blanking stop 108. It is possible to shield the electron beam.

次に、本実施形態のブランカーアレイ107の製造方法について、図4〜図7を参照しながら説明する。図4は図2のA−A縦断面で示すブランカー107aの製造方法の工程図、図5は図2のB−B縦断面で示すブランカー107aの製造方法の工程図、図6は図2のC−C横断面で示すブランカー107aの製造方法の一部工程図、図7は図6の変形例を示す図である。   Next, a method for manufacturing the blanker array 107 of this embodiment will be described with reference to FIGS. 4 is a process diagram of the manufacturing method of the blanker 107a shown in the AA vertical section of FIG. 2, FIG. 5 is a process diagram of the manufacturing method of the blanker 107a shown in the BB vertical section of FIG. 2, and FIG. Partial process drawing of the manufacturing method of the blanker 107a shown by CC cross section, FIG. 7 is a figure which shows the modification of FIG.

まず、図4(a)及び図5(a)に示すように、シリコン基板21にアスペクト比4以上の高アスペクト比の貫通孔23を形成する。なお、図4及び図5においては、図示の便宜上、アスペクト比が1以下の貫通孔23で図示してあるが、実際にはアスペクト比4以上の貫通孔23である。   First, as shown in FIGS. 4A and 5A, a through-hole 23 having a high aspect ratio of 4 or more is formed in the silicon substrate 21. 4 and 5, for convenience of illustration, the through hole 23 having an aspect ratio of 1 or less is illustrated, but in reality, the through hole 23 has an aspect ratio of 4 or more.

次いで、図4(b)及び図5(b)に示すように、シリコン基板21上に絶縁膜22を形成する。絶縁膜22は、シリコン基板21の熱酸化により形成する熱酸化膜(SiO)またはCVD(Chemical Vapor Deposition)法を用いてシリコン酸化膜、シリコン窒化膜等を積層することで形成される。 Next, as shown in FIGS. 4B and 5B, an insulating film 22 is formed on the silicon substrate 21. The insulating film 22 is formed by laminating a silicon oxide film, a silicon nitride film, or the like using a thermal oxide film (SiO 2 ) formed by thermal oxidation of the silicon substrate 21 or a CVD (Chemical Vapor Deposition) method.

次いで、図4(c)及び図5(c)に示すように、シリコン基板21の表面及び貫通孔23の内部全体にレジスト37を形成する。これにより、シリコン基板21の表面にレジスト膜厚を均一に成膜できると共に、貫通孔23の内部全体にレジスト37を埋め込んだ状態とすることができる。このレジスト37の具体的形成方法は、ドライフィルムレジストをシリコン基板21の両面から加圧及び加熱条件下で貼り付けることである。貫通孔23の内部全体にレジスト37を埋め込むため、その加熱温度はレジスト37の軟化点付近の温度とすることが好ましい。その加熱温度を軟化点より大幅に高くした場合には、レジスト37の変性、劣化が生じる可能性がある。   Next, as shown in FIGS. 4C and 5C, a resist 37 is formed on the entire surface of the silicon substrate 21 and the inside of the through hole 23. Accordingly, the resist film can be uniformly formed on the surface of the silicon substrate 21 and the resist 37 can be embedded in the entire inside of the through hole 23. A specific method for forming the resist 37 is to apply a dry film resist from both sides of the silicon substrate 21 under pressure and heating conditions. In order to embed the resist 37 in the entire inside of the through hole 23, the heating temperature is preferably set to a temperature near the softening point of the resist 37. If the heating temperature is significantly higher than the softening point, the resist 37 may be modified or deteriorated.

なお、液状のレジストをスピンもしくはスプレーによりコーティングした後、シリコン基板21上のパターン崩れが発生しないように、ポリッシングまたはCMP(Chemical Mechanical Polishing)によりレジスト膜厚を均一にしても良い。   In addition, after coating a liquid resist by spin or spray, the resist film thickness may be made uniform by polishing or CMP (Chemical Mechanical Polishing) so as not to cause pattern collapse on the silicon substrate 21.

次いで、図4(d)、図5(d)及び図6(a)に示すように、貫通孔23の対向する側壁面に偏向電極24を、その側壁面を除く対向する側壁面にシールド電極26を、シリコン基板1の表面に配線25をそれぞれ形成するためのレジストパターン38を露光、現像することにより形成する。   Next, as shown in FIGS. 4D, 5D, and 6A, the deflection electrode 24 is provided on the opposite side wall surface of the through hole 23, and the shield electrode is provided on the opposite side wall surface excluding the side wall surface. 26 is formed by exposing and developing a resist pattern 38 for forming the wiring 25 on the surface of the silicon substrate 1.

貫通孔23のレジストパターン38は、偏向電極24を形成する両側壁面及びシールド電極26を形成する両側壁面に、それぞれの該当部分のレジスト37を除去することによって形成されている。即ち、貫通孔23のレジストパターン38においては、偏向電極用金属膜24a及びシールド電極用金属膜26aを成形する部分を分離するように、角部のみにレジストパターン38を形成する。これによって、スパッタリングもしくは蒸着法による偏向電極用金属膜24a及びシールド電極用金属膜26aの形成に際して、貫通孔23全体が開口した状態で極めて容易にその形成ができる。   The resist pattern 38 of the through hole 23 is formed by removing the resist 37 in the corresponding portions on both side wall surfaces forming the deflection electrode 24 and both side wall surfaces forming the shield electrode 26. That is, in the resist pattern 38 of the through hole 23, the resist pattern 38 is formed only at the corners so as to separate the portions for forming the deflection electrode metal film 24a and the shield electrode metal film 26a. As a result, when the deflection electrode metal film 24a and the shield electrode metal film 26a are formed by sputtering or vapor deposition, they can be formed very easily with the entire through hole 23 opened.

次いで、図4(e)、図5(e)及び図6(b)に示すように、レジストパターン38上から、スパッタリングもしくは蒸着法により金属膜を積層した後、レジストパターン38を除去することで、偏向電極用金属膜24a、配線用金属膜25a及びシールド電極用金属膜26aを形成する。   Next, as shown in FIGS. 4E, 5E, and 6B, a metal film is laminated on the resist pattern 38 by sputtering or vapor deposition, and then the resist pattern 38 is removed. Then, the deflection electrode metal film 24a, the wiring metal film 25a, and the shield electrode metal film 26a are formed.

スパッタリングもしくは蒸着法による金属膜としては、密着膜、低抵抗膜、酸化防止膜の順に積層するのが好ましい。密着膜、低抵抗膜、酸化防止膜が拡散を起こす可能性がある場合は、その間に拡散防止膜を積層することが好ましい。また、低抵抗膜と酸化防止膜とが同種金属であっても良い。更に、スパッタリングもしくは蒸着法では、貫通孔32の壁面への金属膜の積層量が少ないため、シリコン基板21の表裏両面から、スパッタリングもしくは蒸着法により金属膜を積層することが特に好ましい。   The metal film formed by sputtering or vapor deposition is preferably laminated in the order of an adhesion film, a low resistance film, and an antioxidant film. When there is a possibility that the adhesion film, the low resistance film, or the antioxidant film may cause diffusion, it is preferable to stack a diffusion prevention film therebetween. Further, the low resistance film and the antioxidant film may be the same metal. Further, in the sputtering or vapor deposition method, since the amount of the metal film laminated on the wall surface of the through hole 32 is small, it is particularly preferable to laminate the metal film from both the front and back surfaces of the silicon substrate 21 by the sputtering or vapor deposition method.

なお、図7(a)に示すように、貫通孔23のレジストパターン38は、偏向電極用金属膜24a及びシールド電極用金属膜26aを形成する部分だけ削除して貫通するように形成させてもよい。この場合、アスペクト比が大きくなるため、スパッタリングもしくは蒸着法による金属膜24a、26aの形成が難しくなるが、スパッタリングもしくは蒸着法による金属膜24a、26aの膜厚を厚くすれば、図7(b)に示すように形成可能である。   As shown in FIG. 7A, the resist pattern 38 of the through-hole 23 may be formed so as to penetrate by removing only the portions where the deflection electrode metal film 24a and the shield electrode metal film 26a are formed. Good. In this case, since the aspect ratio becomes large, it becomes difficult to form the metal films 24a and 26a by sputtering or vapor deposition. However, if the metal films 24a and 26a by sputtering or vapor deposition are thickened, FIG. As shown in FIG.

次いで、図4(f)及び図5(f)に示すように、偏向電極用金属膜24a、シールド電極用金属膜26a及び配線用金属膜25a上にそれぞれ偏向電極用めっき金属膜24b、シールド電極用めっき金属膜26b及び配線用めっき金属膜25bをめっきして偏向電極24、シールド電極26及び配線25とする。   Next, as shown in FIGS. 4 (f) and 5 (f), the deflection electrode plating metal film 24b and the shield electrode are respectively formed on the deflection electrode metal film 24a, the shield electrode metal film 26a, and the wiring metal film 25a. The plating metal film 26 b and the wiring plating metal film 25 b are plated to form the deflection electrode 24, the shield electrode 26, and the wiring 25.

図4(e)でシリコン基板21及び貫通孔23に形成した偏向電極用金属膜24a、配線用金属膜25a及びシールド電極用金属膜26aでは、金属膜量が少ないため、これらの偏向電極用金属膜24a、配線用金属膜25a及びシールド電極用金属膜26a上にめっき法により、金属膜を積層して、偏向電極34b、配線35b及びシールド電極36bを形成する。めっき法により、偏向電極用めっき金属膜24b、シールド電極用めっき金属膜26b及び配線用めっき金属膜25bを積層する。これにより、貫通孔23の側壁面への偏向電極24を信頼性良く形成することが可能である。めっき方法としては、電解めっき、無電解めっきであるが、ブランカー107aをアレイ化した場合、電解めっきでは、偏向電極34a、配線35a及びシールド電極36aへの給電方法及び分離方法が困難になるため、無電解めっきが好ましい。   The deflection electrode metal film 24a, the wiring metal film 25a, and the shield electrode metal film 26a formed in the silicon substrate 21 and the through hole 23 in FIG. A metal film is laminated on the film 24a, the wiring metal film 25a, and the shield electrode metal film 26a by plating to form the deflection electrode 34b, the wiring 35b, and the shield electrode 36b. The plating electrode plating metal film 24b, the shield electrode plating metal film 26b, and the wiring plating metal film 25b are laminated by plating. As a result, the deflection electrode 24 on the side wall surface of the through hole 23 can be formed with high reliability. The plating method is electrolytic plating or electroless plating. However, when the blanker 107a is arrayed, the electrolytic plating makes it difficult to supply and separate the deflection electrode 34a, the wiring 35a, and the shield electrode 36a. Electroless plating is preferred.

上述した実施形態よればシリコン基板21上にアスペクト比4以上の貫通孔23を形成した後、絶縁膜22を形成して、シリコン基板21表面及び貫通孔23内にレジスト37により偏向電極24、配線25及びシールド電極26のためのパターニングを行い、成膜工程により偏向電極用金属膜24a、配線用金属膜25a及びシールド電極用金属膜26aを形成した後、めっきにより、さらに金属膜24b、25b、26bをめっきして偏向電極24、配線25及びシールド電極26としているので、貫通孔23の壁面に形成した偏向電極24のシリコン基板21表裏面の接続信頼性を向上させることが可能であり、また、偏向電極24の低抵抗化を図ることができる。   According to the above-described embodiment, after the through hole 23 having an aspect ratio of 4 or more is formed on the silicon substrate 21, the insulating film 22 is formed, and the deflection electrode 24 and the wiring are formed on the surface of the silicon substrate 21 and in the through hole 23 by the resist 37. 25 and the shield electrode 26 are patterned, and after forming the deflection electrode metal film 24a, the wiring metal film 25a and the shield electrode metal film 26a by a film forming process, the metal films 24b, 25b, 26b is plated to form the deflection electrode 24, the wiring 25, and the shield electrode 26. Therefore, it is possible to improve the connection reliability between the front and rear surfaces of the silicon substrate 21 of the deflection electrode 24 formed on the wall surface of the through hole 23. The resistance of the deflection electrode 24 can be reduced.

また、微細な貫通孔23内に偏向電極24のためのレジストパターン38を形成するため、ドライフィルムレジスト37を貼り付ける際に、加圧力及び温度を制御することで、貫通孔23内部にレジスト37を埋め込むことが可能であるとともに、シリコン基板21表裏面にレジスト膜厚を均一に形成することが可能である。ドライフィルムレジスト37を用いた貫通孔23内へのレジスト埋め込み、シリコン基板21表裏面へのレジスト形成が可能である。また、この方法によりレジスト膜を形成して、露光、現像することで偏向電極24、配線25及びシールド電極26のパターンを一括して形成することが可能である。   Further, in order to form a resist pattern 38 for the deflection electrode 24 in the fine through-hole 23, when applying the dry film resist 37, the applied pressure and temperature are controlled, so that the resist 37 is formed inside the through-hole 23. The resist film thickness can be uniformly formed on the front and back surfaces of the silicon substrate 21. Resist embedding in the through hole 23 using the dry film resist 37 and resist formation on the front and back surfaces of the silicon substrate 21 are possible. Moreover, it is possible to form the pattern of the deflection electrode 24, the wiring 25 and the shield electrode 26 collectively by forming a resist film by this method, exposing and developing.

さらには、シリコン基板21上にレジストパターン38を形成した後、シリコン基板21両面よりスパッタリングもしくは蒸着法により、金属膜24a、25a、26aを積層して、レジスト37を除去することで、偏向電極24、配線25及びシールド電極26を一括で形成できる。その後、スパッタリングもしくは蒸着法で積層した金属膜24a、25a、26a上に無電解めっき法で更に金属膜24b、25b、26bを積層することで、シリコン基板21表裏面を信頼性良く接続できるとともに、偏向電極24及び配線25の抵抗値を低減することが可能である。
(実施例1)
本発明の実施形態によるマルチ電子ビーム描画装置用デバイスの具体的なプロセスについて、実施例1として例示して説明する。
Further, after the resist pattern 38 is formed on the silicon substrate 21, metal films 24a, 25a, and 26a are stacked on both sides of the silicon substrate 21 by sputtering or vapor deposition, and the resist 37 is removed, whereby the deflection electrode 24 is removed. The wiring 25 and the shield electrode 26 can be formed at a time. Then, by laminating the metal films 24b, 25b, and 26b by electroless plating on the metal films 24a, 25a, and 26a laminated by sputtering or vapor deposition, the front and back surfaces of the silicon substrate 21 can be connected with high reliability. It is possible to reduce the resistance values of the deflection electrode 24 and the wiring 25.
(Example 1)
A specific process of the device for a multi-electron beam drawing apparatus according to the embodiment of the present invention will be described as an example.

シリコン基板21上に貫通孔23用のマスクを形成して、シリコンの反応性イオンエッチングにより、アスペクト比10の貫通孔23を作製した。マスクを除去した後、熱酸化により、シリコン基板21表面及び貫通孔23に熱酸化膜(SiO)を1.5μm積層した。貫通孔23を形成したシリコン基板21の表裏面にドライフィルムレジストを加圧、加熱条件により、貼付け、露光・現像により偏向電極、配線及びシールド電極のレジストパターンを形成する。その上に、Arプラズマによりシリコン基板21表面を活性化させて、スパッタリングにより、Ti:0.1μm、Au:1μmをシリコン基板21表裏面より積層した。ここでTiはSiOとの密着膜、Auは低抵抗膜として用いている。レジストパターン36を除去した後、無電解Auめっきにより、Au:1.5μm積層することで、ブランカーアレイを作製した。
(実施例2)
本発明の実施形態によるマルチ電子ビーム描画装置用デバイスの具体的なプロセスについて、実施例2として例示して説明する。
A through-hole 23 having an aspect ratio of 10 was formed by forming a mask for the through-hole 23 on the silicon substrate 21 and performing reactive ion etching of silicon. After removing the mask, a thermal oxide film (SiO 2 ) of 1.5 μm was laminated on the surface of the silicon substrate 21 and the through hole 23 by thermal oxidation. A dry film resist is applied to the front and back surfaces of the silicon substrate 21 in which the through-holes 23 are formed under pressure and heating conditions, and resist patterns of deflection electrodes, wirings, and shield electrodes are formed by exposure and development. On top of this, the surface of the silicon substrate 21 was activated by Ar plasma, and Ti: 0.1 μm and Au: 1 μm were laminated from the front and back surfaces of the silicon substrate 21 by sputtering. Here, Ti is used as an adhesion film with SiO 2, and Au is used as a low resistance film. After removing the resist pattern 36, Au: 1.5 μm was laminated by electroless Au plating to produce a blanker array.
(Example 2)
A specific process of the device for a multi-electron beam drawing apparatus according to the embodiment of the present invention will be described by way of example as Example 2.

シリコン基板21上に貫通孔23用のマスクを形成して、シリコンの反応性イオンエッチングにより、アスペクト比10の貫通孔23を作製した。マスクを除去した後、熱酸化により、シリコン基板21表面及び貫通孔23に熱酸化膜(SiO)を1.5μm積層した。貫通孔23を形成したシリコン基板21の表裏面にドライフィルムレジストを加圧、加熱条件により、貼付け、露光・現像により偏向電極、配線及びシールド電極のレジストパターンを形成する。その上に、Arプラズマによりシリコン基板21表面を活性化させて、スパッタリングにより、Cr:0.1μm、Cu:1μm、Pd:0.2μmをシリコン基板21表裏面より積層した。ここでCrはSiOとの密着膜、Cuは低抵抗膜、Pdは拡散防止膜として用いている。レジストパターン36を除去した後、無電解Auめっきにより、Au:1.5μm積層することで、ブランカーアレイを作製した。 A through-hole 23 having an aspect ratio of 10 was formed by forming a mask for the through-hole 23 on the silicon substrate 21 and performing reactive ion etching of silicon. After removing the mask, a thermal oxide film (SiO 2 ) of 1.5 μm was laminated on the surface of the silicon substrate 21 and the through hole 23 by thermal oxidation. A dry film resist is applied to the front and back surfaces of the silicon substrate 21 in which the through-holes 23 are formed under pressure and heating conditions, and resist patterns of deflection electrodes, wirings, and shield electrodes are formed by exposure and development. On top of that, the surface of the silicon substrate 21 was activated by Ar plasma, and Cr: 0.1 μm, Cu: 1 μm, and Pd: 0.2 μm were laminated from the front and back surfaces of the silicon substrate 21 by sputtering. Here, Cr is used as an adhesion film with SiO 2 , Cu is used as a low resistance film, and Pd is used as a diffusion prevention film. After removing the resist pattern 36, Au: 1.5 μm was laminated by electroless Au plating to produce a blanker array.

本発明一実施形態の製造方法によって製作されたデバイスを用いたマルチ電子ビーム描画装置の構成図である。It is a block diagram of the multi electron beam drawing apparatus using the device manufactured by the manufacturing method of one Embodiment of this invention. 図1のブランカーアレイを構成するブランカーの概略図である。It is the schematic of the blanker which comprises the blanker array of FIG. 図2のブランカーの貫通孔部分の横断面図である。It is a cross-sectional view of the through-hole part of the blanker of FIG. 図2のA−A縦断面で示すブランカーの製造方法の工程図である。It is process drawing of the manufacturing method of the blanker shown by the AA longitudinal cross-section of FIG. 図2のB−B縦断面で示すブランカーの製造方法の工程図である。It is process drawing of the manufacturing method of the blanker shown by the BB vertical cross section of FIG. 図2のC−C横断面で示すブランカーの製造方法の一部工程図である。It is a partial process figure of the manufacturing method of the blanker shown by CC cross section of FIG. 図6の変形例を示す図である。It is a figure which shows the modification of FIG.

符号の説明Explanation of symbols

21…シリコン基板、22…絶縁膜、23…貫通孔、24…偏向電極、25…配線、26…シールド電極、37…レジスト、38…レジストパターン、101…電子銃、102…電子ビーム、103…コンデンサーレンズ、104…アパーチャーアレイ、105…レンズアレイ、106…分離された電子ビーム、107…ブランカーアレイ、108…ブランキング絞り、109…中間像、110…第1投影レンズ(成形レンズ)、111…動点焦点補正器、112…動点非点補正器、113…主偏向器、114…第2投影レンズ(縮小レンズ)、115…副偏向器、116…電子検出器、117…試料、118…試料ステージ、119…ファラデーカップアレイ、120…フォーカス制御回路、121…照射量制御回路、122…レンズ制御回路、123…偏向制御回路、124…電子検出器制御回路、125…ステージ制御回路、126…CPU。
DESCRIPTION OF SYMBOLS 21 ... Silicon substrate, 22 ... Insulating film, 23 ... Through-hole, 24 ... Deflection electrode, 25 ... Wiring, 26 ... Shield electrode, 37 ... Resist, 38 ... Resist pattern, 101 ... Electron gun, 102 ... Electron beam, 103 ... Condenser lens 104 ... Aperture array 105 ... Lens array 106 ... Separated electron beam 107 ... Blanker array 108 ... Blanking stop 109 ... Intermediate image 110 ... First projection lens (molded lens) 111 ... Moving point focus corrector, 112 ... Moving point astigmatism corrector, 113 ... Main deflector, 114 ... Second projection lens (reduction lens), 115 ... Sub deflector, 116 ... Electron detector, 117 ... Sample, 118 ... Sample stage, 119 ... Faraday cup array, 120 ... Focus control circuit, 121 ... Irradiation amount control circuit, 122 ... Lens control circuit, 123: Deflection control circuit, 124 ... Electron detector control circuit, 125 ... Stage control circuit, 126 ... CPU.

Claims (11)

シリコン基板にアスペクト比4以上の貫通孔を多数形成する工程と、
前記シリコン基板の表面及び前記貫通孔の側壁面に絶縁膜を形成する工程と、
前記絶縁膜で形成される前記シリコン基板の表面及び前記貫通孔の内部全体にレジストを形成する工程と、
前記レジストを露光及び現像して、前記貫通孔の対向する側壁面に偏向電極を、前記シリコン基板の表面に配線をそれぞれ形成するためのレジストパターンを形成する工程と、
前記レジストパターンを利用して前記貫通孔の側壁面に偏向電極用金属膜を形成すると共に前記偏向電極用金属膜から前記シリコン基板の表面に延びる配線用金属膜を形成する工程と、
前記レジストパターンを除去する工程と、
前記偏向電極用金属膜及び前記配線用金属膜上にさらに金属膜をめっきして偏向電極及び配線とする工程と、
を有することを特徴とするマルチ電子ビーム描画装置用デバイスの製造方法。
Forming a number of through holes having an aspect ratio of 4 or more in a silicon substrate;
Forming an insulating film on the surface of the silicon substrate and the side wall surface of the through hole;
Forming a resist on the entire surface of the surface of the silicon substrate formed of the insulating film and the through holes;
Exposing and developing the resist to form a resist pattern for forming a deflection electrode on the opposite side wall surface of the through-hole and a wiring on the surface of the silicon substrate; and
Forming a deflection electrode metal film on a side wall surface of the through hole using the resist pattern and forming a wiring metal film extending from the deflection electrode metal film to a surface of the silicon substrate;
Removing the resist pattern;
A step of further plating a metal film on the deflection electrode metal film and the wiring metal film to form a deflection electrode and a wiring;
A method for manufacturing a device for a multi-electron beam lithography apparatus, comprising:
請求項1において、ドライフィルムレジストを用いて前記シリコン基板の表面及び前記貫通孔の内部全体にレジストを形成することを特徴とするマルチ電子ビーム描画装置用デバイスの製造方法。   2. The method of manufacturing a device for a multi-electron beam drawing apparatus according to claim 1, wherein a resist is formed on the entire surface of the silicon substrate and the inside of the through hole using a dry film resist. 請求項2において、ドライフィルムレジストを前記シリコン基板の両面から加圧及び加熱条件下で貼り付けて前記シリコン基板の表面及び前記貫通孔の内部全体にレジストを形成することを特徴とするマルチ電子ビーム描画装置用デバイスの製造方法。   3. The multi-electron beam according to claim 2, wherein a dry film resist is applied from both sides of the silicon substrate under pressure and heating conditions to form a resist on the surface of the silicon substrate and the entire interior of the through hole. Manufacturing method of device for drawing apparatus. 請求項3において、前記ドライフィルムレジストの加熱温度をそのレジスト材料の軟化点付近の温度とすることを特徴とするマルチ電子ビーム描画装置用デバイスの製造方法。   4. The method of manufacturing a device for a multi-electron beam drawing apparatus according to claim 3, wherein the heating temperature of the dry film resist is set to a temperature near the softening point of the resist material. 請求項1において、前記レジストパターンを利用した前記金属膜の形成をスパッタリングもしくは蒸着法により行なうことを特徴とするマルチ電子ビーム描画装置用デバイスの製造方法。   2. The method of manufacturing a device for a multi-electron beam lithography apparatus according to claim 1, wherein the metal film is formed using the resist pattern by sputtering or vapor deposition. 請求項5において、スパッタリングもしくは蒸着法による前記金属膜の積層を前記シリコン基板の両面から行なうことを特徴とするマルチ電子ビーム描画装置用デバイスの製造方法。   6. The method of manufacturing a device for a multi-electron beam lithography apparatus according to claim 5, wherein the metal film is laminated from both sides of the silicon substrate by sputtering or vapor deposition. 請求項5において、前記レジストパターンを利用した前記金属膜の形成を密着膜、低抵抗膜、酸化防止膜の順に積層して行なうことを特徴とするマルチ電子ビーム描画装置用デバイスの製造方法。   6. The method of manufacturing a device for a multi-electron beam lithography apparatus according to claim 5, wherein the formation of the metal film using the resist pattern is performed by laminating an adhesion film, a low resistance film, and an antioxidant film in this order. 請求項1において、前記金属膜のめっきを無電解めっき法により行なうことを特徴とするマルチ電子ビーム描画装置用デバイスの製造方法。   2. The method of manufacturing a device for a multi-electron beam drawing apparatus according to claim 1, wherein the metal film is plated by an electroless plating method. シリコン基板にアスペクト比4以上の貫通孔を多数形成する工程と、
前記シリコン基板の表面及び前記貫通孔の側壁面に絶縁膜を形成する工程と、
前記絶縁膜で形成される前記シリコン基板の表面及び前記貫通孔の内部全体にレジストを形成する工程と、
前記レジストを露光及び現像して、前記貫通孔の対向する側壁面に偏向電極を、その側壁面を除く対向する側壁面にシールド電極を、前記シリコン基板の表面に配線をそれぞれ形成するためのレジストパターンを形成する工程と、
前記レジストパターンを利用して前記貫通孔の側壁面に偏向電極用金属膜及びシールド電極用金属膜を形成すると共に前記偏向電極用金属膜から前記シリコン基板の表面に延びる配線用金属膜を形成する工程と、
前記レジストパターンを除去する工程と、
前記偏向電極用金属膜、前記シールド電極用金属膜及び前記配線用金属膜上にさらに金属膜をめっきして偏向電極、シールド電極及び配線とする工程と、
を有することを特徴とするマルチ電子ビーム描画装置用デバイスの製造方法。
Forming a number of through holes having an aspect ratio of 4 or more in a silicon substrate;
Forming an insulating film on the surface of the silicon substrate and the side wall surface of the through hole;
Forming a resist on the entire surface of the surface of the silicon substrate formed of the insulating film and the through holes;
A resist for exposing and developing the resist to form a deflection electrode on the opposite side wall surface of the through hole, a shield electrode on the opposite side wall surface excluding the side wall surface, and a wiring on the surface of the silicon substrate. Forming a pattern;
Using the resist pattern, a deflection electrode metal film and a shield electrode metal film are formed on the side wall surface of the through hole, and a wiring metal film extending from the deflection electrode metal film to the surface of the silicon substrate is formed. Process,
Removing the resist pattern;
A step of plating a metal film on the deflection electrode metal film, the shield electrode metal film, and the wiring metal film to form a deflection electrode, a shield electrode, and a wiring;
A method for manufacturing a device for a multi-electron beam lithography apparatus, comprising:
請求項9において、偏向電極を形成するための前記貫通孔の側壁面とシールド電極を形成するための前記貫通孔の側壁面との交差する角部にレジストを残して前記レジストパターンを形成することを特徴とするマルチ電子ビーム描画装置用デバイスの製造方法。   10. The resist pattern according to claim 9, wherein a resist is left at a corner portion where a side wall surface of the through hole for forming a deflection electrode and a side wall surface of the through hole for forming a shield electrode are crossed. A method for manufacturing a device for a multi-electron beam drawing apparatus. 請求項9において、前記レジストパターンを利用した前記金属膜の形成をスパッタリングもしくは蒸着法により行なうことを特徴とするマルチ電子ビーム描画装置用デバイスの製造方法。
The method of manufacturing a device for a multi-electron beam lithography apparatus according to claim 9, wherein the metal film is formed using the resist pattern by sputtering or vapor deposition.
JP2004233217A 2004-08-10 2004-08-10 Method for manufacturing device for multi-electron beam drawing apparatus Expired - Fee Related JP4150363B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004233217A JP4150363B2 (en) 2004-08-10 2004-08-10 Method for manufacturing device for multi-electron beam drawing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004233217A JP4150363B2 (en) 2004-08-10 2004-08-10 Method for manufacturing device for multi-electron beam drawing apparatus

Publications (2)

Publication Number Publication Date
JP2006054240A JP2006054240A (en) 2006-02-23
JP4150363B2 true JP4150363B2 (en) 2008-09-17

Family

ID=36031536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004233217A Expired - Fee Related JP4150363B2 (en) 2004-08-10 2004-08-10 Method for manufacturing device for multi-electron beam drawing apparatus

Country Status (1)

Country Link
JP (1) JP4150363B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106537556A (en) * 2014-08-19 2017-03-22 英特尔公司 Cross scan proximity correction with ebeam universal cutter
CN106716597A (en) * 2014-08-19 2017-05-24 英特尔公司 Corner rounding correction for electron beam (EBEAM) direct write system

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4627454B2 (en) * 2005-05-11 2011-02-09 株式会社日立ハイテクノロジーズ Deflector and multi-charged particle beam writing apparatus using the same
JP4673170B2 (en) * 2005-09-12 2011-04-20 株式会社日立ハイテクノロジーズ Device for multi-electron beam drawing apparatus and manufacturing method thereof
JP5675249B2 (en) * 2010-09-30 2015-02-25 キヤノン株式会社 Electrode pair array plate, electrode pair array plate manufacturing method, drawing apparatus, and article manufacturing method
KR102271660B1 (en) 2017-04-11 2021-07-01 주식회사 아도반테스토 exposure device
US10824077B2 (en) 2017-04-11 2020-11-03 Advantest Corporation Exposure device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106537556A (en) * 2014-08-19 2017-03-22 英特尔公司 Cross scan proximity correction with ebeam universal cutter
CN106716597A (en) * 2014-08-19 2017-05-24 英特尔公司 Corner rounding correction for electron beam (EBEAM) direct write system
US10747115B2 (en) 2014-08-19 2020-08-18 Intel Corporation Cross scan proximity correction with ebeam universal cutter
CN106716597B (en) * 2014-08-19 2021-02-23 英特尔公司 Filleting correction for Electron Beam (EBEAM) direct write systems
CN106537556B (en) * 2014-08-19 2021-09-07 英特尔公司 Cross-Scan Proximity Correction Using Electron Beam Universal Cutter

Also Published As

Publication number Publication date
JP2006054240A (en) 2006-02-23

Similar Documents

Publication Publication Date Title
JP5641391B2 (en) A method of manufacturing a multi-beam deflector array apparatus having electrodes, a multi-beam deflector array apparatus, and an irradiation lithography system.
JP7030663B2 (en) Semiconductor device and charged particle beam exposure device
US6818911B2 (en) Array structure and method of manufacturing the same, charged particle beam exposure apparatus, and device manufacturing method
KR20130129109A (en) Electrode of electrostatic lens and method of manufacturing the same
US20080203317A1 (en) Multi-beam deflector array device for maskless particle-beam processing
JP2007266525A (en) Charged particle beam lens array, charged particle beam exposure device employing the charged particle beam lens array
JP2016076548A (en) Blanking aperture array and charged particle beam lithography apparatus
JP4612838B2 (en) Charged particle beam exposure apparatus and exposure method therefor
JP4150363B2 (en) Method for manufacturing device for multi-electron beam drawing apparatus
US20140091229A1 (en) Electrode for a charged particle beam lens
JP2018107393A (en) Aperture set for multibeam and multiple charged particle beam lithography apparatus
JP4541798B2 (en) Charged particle beam lens array, and charged particle beam exposure apparatus using the charged particle beam lens array
US9530610B2 (en) Blanking aperture array device for multi-beams, and fabrication method of blanking aperture array device for multi-beams
JP4673170B2 (en) Device for multi-electron beam drawing apparatus and manufacturing method thereof
JP4076834B2 (en) Deflector, deflector manufacturing method, and charged particle beam exposure apparatus
JP2006049703A (en) Charged particle beam lens array, and charged particle beam exposure apparatus using the charged particle beam lens array
JP4477435B2 (en) Deflector manufacturing method, charged particle beam exposure apparatus, and device manufacturing method
JP2014033077A (en) Through-hole formation method
US11355302B2 (en) Multi-beam blanking device and multi-charged-particle-beam writing apparatus
JP2013030567A (en) Charged particle beam lens array
JP4071085B2 (en) Deflector, deflector manufacturing method, and charged particle beam exposure apparatus
JP4248191B2 (en) Method for manufacturing array structure
JP3895992B2 (en) Electron beam apparatus and semiconductor device manufacturing method using the apparatus
JP4532184B2 (en) Electrode, manufacturing method thereof, and manufacturing method of deflector array structure
JP2019106498A (en) Aperture set for multi-beam

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060111

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080627

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4150363

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees
点击 这是indexloc提供的php浏览器服务,不要输入任何密码和下载