JP3643025B2 - アクティブマトリクス型表示装置およびその製造方法 - Google Patents
アクティブマトリクス型表示装置およびその製造方法 Download PDFInfo
- Publication number
- JP3643025B2 JP3643025B2 JP2000320419A JP2000320419A JP3643025B2 JP 3643025 B2 JP3643025 B2 JP 3643025B2 JP 2000320419 A JP2000320419 A JP 2000320419A JP 2000320419 A JP2000320419 A JP 2000320419A JP 3643025 B2 JP3643025 B2 JP 3643025B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- region
- gate electrode
- concentration impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型表示装置に関し、特に、多結晶シリコン薄膜トランジスタを用いたアクティブマトリクス基板を有する表示装置に関している。
【０００２】
【従来の技術】
多結晶シリコンは、非晶質シリコンに比較して電界効果移動度が高い。このため、多結晶シリコンを用いた薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）は駆動力が大きく、画素のスイッチング素子としてだけではなく、周辺回路にも利用され、駆動回路一体型液晶表示装置を実現している。
【０００３】
しかし、多結晶シリコンを用いた通常の薄膜トランジスタは、非晶質シリコンを用いた薄膜トランジスタに比べてオフ電流（ゲートオフ時のドレイン電流）が高いため、画素電極に書き込まれた電荷を十分に保持することが困難である。このため、通常の多結晶シリコン薄膜トランジスタは画素スイッチング素子に適していない。
【０００４】
最近、多結晶シリコン薄膜トランジスタのオフ電流を低くするため、種々の構造が提案されている。例えば、ソース領域・ドレイン領域がゲートエッジからシフトしたオフセットゲート構造や、ゲート電極の真下領域の外側に低濃度不純物領域が形成されたセルフアライン型ＬＤＤ（Lightly Doped Drain）構造を用いることによって、多結晶シリコン薄膜トランジスタのオフ電流を低減することが可能である。
【０００５】
オフセットゲート構造またはセルフアライン型ＬＤＤ構造を有する薄膜トランジスタを用いて、画素部スイッチング素子だけでなく、周辺駆動回路をも形成することが特開平６−１０２５３１号公報や特開平９−１７２１８３号公報などに開示されている。
【０００６】
一方、画素部スイッチング素子と周辺駆動回路とで異なる構造の薄膜トランジスタを使い分けることが、特開平６−２５０２１２号公報に開示されている。特開平６−２５０２１２号公報に記載されている装置では、表示部内の画素スイッチング素子としてオフセットゲート構造を有する薄膜トランジスタが用いられ、周辺駆動回路部には標準的なセルフアライン構造を有する薄膜トランジスタが用いられている。
【０００７】
【発明が解決しようとする課題】
オフセットゲート構造またはセルフアライン型ＬＤＤ構造を有する薄膜トランジスタにおいては、高濃度不純物領域（ソース・ドレイン領域）がゲート電極の真下領域の外側に数μｍ程度オフセットしている。このため、オフセットゲート構造またはセルフアライン型ＬＤＤ構造を有する薄膜トランジスタを用いて、画素スイッチング素子および周辺駆動回路の両方を構成すると、各トランジスタのドレイン領域近傍に集中する電界を十分に緩和することができないため、周辺回路におけるトランジスタのソース・ドレイン間耐圧が低下し、デバイスの信頼性が低下することになる。また、オフセットゲート構造やセルフアライン型ＬＤＤ構造によれば、ゲート電極に大きな電圧を印加してゆくにつれ、ソース領域側に位置する低濃度不純物領域の寄生抵抗により、電流駆動能力が低下してしまうという欠点がある。このようなトランジスタを用いて構成された周辺回路では、入力信号の電圧が高くなると、信頼性が低下し、かつ高速動作が困難になる。
【０００８】
これらの薄膜トランジスタに対し、ＬＤＤがゲート電極によって覆われた「ゲートオーバーラップＬＤＤ構造」を有する薄膜トランジスタは、電流駆動能力の低下が無く、また、ホットキャリアによる特性劣化が少ないことから、高い信頼性を有している。しかし、このようなゲートオーバーラップＬＤＤ構造を有する薄膜トランジスタによって周辺駆動回路だけでなく、画素スイッチング素子を構成した場合、画素スイッチング素子のオフ電流が高くなるため、画素電極に書き込まれた電荷を十分に保持することが困難となり、その結果、コントラスト低下などの表示不良が生じやすい。
【０００９】
特開２０００−２１６３９９号公報は、ゲートオーバーラップＬＤＤ構造を有する薄膜トランジスタを周辺駆動回路に用い、セルフアライン型ＬＤＤ構造を有する薄膜トランジスタを画素部スイッチング素子として用いることを開示している。しかし、特開２０００−２１６３９９号公報に記載されている技術によっても、周辺駆動回路の特性改善は必ずしも充分ではない。
【００１０】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、信頼性および駆動能力が高い駆動回路と、リーク電流の小さい画素スイッチング素子を合わせもつ駆動回路一体型アクティブマトリクス型表示装置およびその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明のアクティブマトリクス型表示装置は、絶縁性表面を有する基板上に表示部および周辺回路部が設けられたアクティブマトリクス型表示装置であって、前記基板上には、チャネル領域と、前記チャネル領域を間に挟むソース領域およびドレイン領域として機能する１対の高濃度不純物領域と、前記チャネル領域の導電状態を制御するゲート電極と、前記ゲート電極によってオーバーラップされた低濃度不純物領域とを有する複数の第１薄膜トランジスタ、および、チャネル領域と、前記チャネル領域を間に挟むソース領域およびドレイン領域として機能する１対の高濃度不純物領域と、前記チャネル領域の導電状態を制御するゲート電極と、前記ゲート電極によってオーバーラップされていない低濃度不純物領域とを有する複数の第２薄膜トランジスタが形成されており、前記複数の第１薄膜トランジスタは前記周辺回路部内に位置しており、前記複数の第２薄膜トランジスタの少なくとも一部は前記表示部内に位置している。
【００１２】
ある好ましい実施形態においては、前記複数の第２薄膜トランジスタの一部が前記周辺回路部内に位置し、スイッチング素子として機能する。
【００１３】
ある好ましい実施形態では、前記複数の第１薄膜トランジスタの少なくとも一部において、前記低濃度不純物領域が、前記ドレイン領域と前記チャネル領域との間、および、前記ソース領域と前記チャネル領域との間に形成されている。
【００１４】
ある好ましい実施形態では、前記第１薄膜トランジスタにおいて、少なくとも前記ドレイン領域と前記チャネル領域との間に形成された前記低濃度不純物領域は、前記ゲート電極によって部分的にオーバーラップされている。
【００１５】
ある好ましい実施形態では、前記第１薄膜トランジスタにおいて、前記ソース領域と前記チャネル領域との間に形成された低濃度不純物領域も、前記ゲート電極よって部分的にオーバーラップされている。
【００１６】
ある好ましい実施形態において、前記複数の第１薄膜トランジスタの少なくともひとつは、前記ソース領域と前記チャネル領域との間に形成され、前記ゲート電極によってオーバーラップされていない低濃度不純物領域を有している。
【００１７】
ある好ましい実施形態では、前記第１薄膜トランジスタにおいて、前記ゲート電極によってオーバーラップされている前記低濃度不純物領域が、前記ドレイン領域と前記チャネル領域との間に形成されており、しかも、前記ゲート電極によって部分的にオーバーラップされている。
【００１８】
ある好ましい実施形態において、前記周辺回路部は、スイッチング回路、バッファ回路、昇圧回路、及びロジック回路を含んでおり、前記バッファ回路およびロジック回路の少なくとも一方は、前記第１薄膜トランジスタを含んでいる。
【００１９】
ある好ましい実施形態において、前記スイッチング回路は前記第２薄膜トランジスタを含んでいる。
【００２０】
ある好ましい実施形態において、前記周辺回路は、低濃度不純物領域を有していない第３薄膜トランジスタを含んでいる。
【００２１】
ある好ましい実施形態において、前記第１および第２薄膜トランジスタはＮチャネル型であり、前記第３薄膜トランジスタはＰチャネル型である。
【００２２】
本発明によるアクティブマトリクス型表示装置の製造方法は、絶縁性表面を有する基板上に表示部および周辺回路部が設けられたアクティブマトリクス型表示装置の製造方法であって、前記基板上に形成された半導体層に対して、前記半導体層の選択された領域に不純物をドープし、低濃度不純物領域を形成する工程と、前記低濃度不純物領域に対して部分的にオーバーラップする第１ゲート電極、および、前記低濃度不純物領域にオーバーラップしない第２ゲート電極とを形成する工程と、前記第２ゲート電極を覆うマスクを形成する工程と、前記半導体層のうち前記マスクに覆われていない領域に不純物をドープして、ソース領域およびドレイン領域として機能する高濃度不純物領域を形成する工程とを包含するアクティブマトリクス型表示装置の製造方法。
【００２３】
ある好ましい実施形態においては、前記マスクを除去した後、前記第２ゲート電極をマスクとして前記半導体層中に不純物をドープし、それによって前記第２ゲート電極に対して自己整合した低濃度不純物領域を形成する工程を包含する。
【００２４】
ある好ましい実施形態では、前記第２ゲート電極を覆うマスクを形成する工程において、前記第１ゲート電極を覆うマスクを形成する。
【００２５】
ある好ましい実施形態において、前記第１ゲート電極を覆うマスクは、前記高濃度不純物領域を前記第１ゲート電極からオフセットさせる領域を覆う。
【００２６】
ある好ましい実施形態において、前記第１ゲート電極を覆うマスクは、前記第１ゲート電極の両側面の一方を露出させる。
【００２７】
ある好ましい実施形態において、前記半導体層の選択された領域に不純物をドープし、低濃度不純物領域を形成する工程は、前記第１電極を有する薄膜トランジスタのソース領域およびドレイン領域の一方の側にのみ前記低濃度不純物領域を形成する。
【００２８】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施形態を説明する。
【００２９】
（実施形態１）
まず、図１を参照しながら本発明によるアクティブマトリクス型表示装置の第１の実施形態を説明する。
【００３０】
図１は、本実施形態にかかる表示装置のアクティブマトリクス基板に形成された薄膜トランジスタの断面構成を模式的に示している。本実施形態では、１つの基板１０１上に３種類の薄膜トランジスタが形成されている。
【００３１】
基板１０１は、絶縁性表面を有する材料（典型的にはガラスまたはプラスチック等の絶縁体）から形成されている。基板１０１として、導体や半導体の表面に絶縁膜が堆積されたものを用いることも可能である。基板１０１の表面には、不図示の画素電極が行および列状に配列された表示領域（表示部）と、その表示部の外側に設けられた周辺駆動回路部がある。
【００３２】
図９は、アクティブマトリクス基板上における表示部と周辺駆動回路部の典型的な構成を示すブロック図である。この構成例では、画素ＴＦＴアレイが形成されている表示部と、表示部を駆動するための周辺駆動回路とが同一基板上に形成されている。周辺駆動回路は、データ信号線駆動回路および走査信号線駆動回路を含んでいる。データ信号線駆動回路は、ロジック回路、バッファ回路、およびスイッチング回路などから構成され、走査信号線駆動回路は、ロジック回路およびバッファ回路などから構成されている。信号制御回路から送られてきた信号は昇圧回路を経て各ロジック回路に与えられる。
【００３３】
本実施形態では、図９に示すような駆動回路一体型のアクティブマトリクス基板において、表示部および駆動回路内の各トランジスタ素子に求められる各々の特性に合わせて異なる種類の薄膜トランジスタを使い分ける点に特徴を有している。
【００３４】
本実施形態におけるＮチャネル型薄膜トランジスタ（Ｎ型薄膜トランジスタ）１１１、およびＰチャネル型薄膜トランジスタ（Ｐ型薄膜トランジスタ）１３１は、上述のような周辺駆動回路を構成するトランジスタ素子である。Ｎ型薄膜トランジスタ１１１は、チャネル領域の端部に設けられた低濃度不純物領域がゲート電極によって覆われた「ゲートオーバーラップＬＤＤ構造」を有する薄膜トランジスタであり、Ｐ型薄膜トランジスタ１３１は、ＬＤＤを持たない薄膜トランジスタ（非ＬＤＤ型トランジスタ）である。図１において、Ｎ型薄膜トランジスタ１１１は「駆動回路用Ｎ型ＴＦＴ」と記載され、Ｐ型薄膜トランジスタ１３１は「駆動回路用Ｐ型ＴＦＴ」と記載されている。本実施形態では、周辺駆動回路内のＣＭＯＳ回路がＮ型薄膜トランジスタ１１１およびＰ型薄膜トランジスタ１３１の組み合わせによって構成されている。
【００３５】
一方、Ｎ型薄膜トランジスタ１２１には、画素用ＴＦＴ（画素部スイッチング素子）として表示領域内に形成されているものと、周辺駆動回路内（例えば図９のスイッチング回路内）に形成されているものがある。表示部内に形成されたＮ型薄膜トランジスタ１２１は、画素電極とデータ信号線との間のスイッチングを行なうため、図１においては「画素用ＴＦＴ」と記載されている。これに対し、周辺駆動回路内に形成されたＮ型薄膜トランジスタ１２１は、周辺駆動回路内でスイッチング動作を行なうため、図１において「スイッチング回路用ＴＦＴ」と記載されている。これらのＮ型薄膜トランジスタ１２１は、いずれも、ゲート電極によってオーバーラップされていないＬＤＤ（セルフアライン型ＬＤＤ）を有している。
【００３６】
なお、図１に示されている薄膜トランジスタ１１１や薄膜トランジスタ１３１の個数は、それぞれ単数であるが、現実には多数の薄膜トランジスタ１１１や薄膜トランジスタ１３１が基板１０１上に形成されている。
【００３７】
次に、図１の構造をより詳細に説明する。
【００３８】
基板１０１上には、分離された複数の島状（アイランド状）半導体層が形成されている。図１では、１つのアイランド状半導体層が１つの薄膜トランジスタを構成している例が示されているが、本発明はこれに限定されない。また、半導体層と基板１０１との間に絶縁膜が介在していても良い。
【００３９】
薄膜トランジスタ１１１の半導体層内には、チャネル領域１１４と、チャネル領域１１４を間に挟むソース領域１１２およびドレイン領域１１３とが形成されている。チャネル領域１１４は、Ｐ-低濃度不純物領域または真性半導体領域から構成されており、ソース領域１１２およびドレイン領域１１３は、１対のＮ+高濃度不純物領域から構成されている。ソース領域１１２のチャネル領域側エッジおよびドレイン領域１１３のチャネル領域側には、それぞれ、Ｎ-低濃度不純物領域から構成されるＬＤＤ１１６および１１７が形成されている。
【００４０】
上記の各種不純物領域が形成された半導体層は、ゲート絶縁膜１０２によって覆われ、そのゲート絶縁膜１０２の上にはチャネル領域１１４の導電状態を制御するゲート電極１１５が設けられている。このゲート電極１１５によって、ＬＤＤ１１６およびＬＤＤ１１７は完全に覆われ、いわゆる「ゲートオーバーラップＬＤＤ構造」が形成されている。
【００４１】
画素用ＴＦＴおよびスイッチング回路用ＴＦＴとして機能する薄膜トランジスタ１２１も、薄膜トランジスタ１１１と同様に、ゲート絶縁膜１０２、Ｎ+高濃度不純物領域のソース領域１２２／ドレイン領域１２３、チャネル領域１２４、ゲート電極１２５、およびＮ-低濃度不純物領域のＬＤＤ１２６、１２７から構成されている。しかし、この薄膜トランジスタ１２１においては、ＬＤＤ領域１２６および１２７がゲート電極１２５によって覆われておらず、ＬＤＤ領域１２６および１２７のチャネル側エッジは、ゲート電極１２５のエッジに対して自己整合関係にある。このような構成を有するＬＤＤ構造を本明細書では「非ゲートオーバーラップＬＤＤ構造」または「セルフアライン型ＬＤＤ構造」と称する。
【００４２】
駆動回路用Ｐ型ＴＦＴとして機能する薄膜トランジスタ１３１は、ＬＤＤ構造を有しておらず、ソース・ドレインがゲート電極に対して自己整合的に形成された通常のトランジスタ構造を有している。この薄膜トランジスタ１３１は、ゲート絶縁膜１０２、Ｐ+高濃度不純物領域から形成されたソース領域１３２／ドレイン領域１３３、チャネル領域１３４、およびゲート電極１３５から構成されている。ソース領域１３２およびドレイン領域１３３のチャネル側エッジの位置は、ゲート電極１３５のエッジの位置に対して整合している。
【００４３】
以上の各種トランジスタのうち、Ｎ型薄膜トランジスタ１１１はゲートオーバーラップＬＤＤ構造を有しているため、入力電圧およびオン電流が高く、信頼性が高く要求される回路素子に適している。これに対し、Ｎ型薄膜トランジスタ１２１はセルフアライン型ＬＤＤ構造を有しているため、低いオフ電流が要求される素子に適している。
【００４４】
図１０は、ゲートオーバーラップＬＤＤ構造を有する薄膜トランジスタ、および通常の非オーバーラップＬＤＤ（自己整合型ＬＤＤ）を有する薄膜トランジスタについて、それぞれのトランジスタ特性を示したグラフである。グラフの横軸はゲート電圧［Ｖ］であり、縦軸はドレイン電流［Ａ］である。図１０から明らかなように、ゲートオーバーラップＬＤＤ構造を有する薄膜トランジスタは、通常の非オーバーラップＬＤＤを有する薄膜トランジスタに比べて、オン電流もオフ電流も低い。
【００４５】
このようにゲートオーバーラップＬＤＤ構造を有する薄膜トランジスタ１１１を周辺駆動回路に用いるとともに、通常の非オーバーラップＬＤＤ（自己整合型ＬＤＤ）を有する薄膜トランジスタ１２１を表示部内の画素ＴＦＴおよび周辺駆動回路部内のスイッチング回路用ＴＦＴとして用いると、周辺駆動回路は高速動作が可能で信頼性も高くなり、また、画素電極に書き込まれた電荷を十分に保持できる。
【００４６】
本実施形態によれば、ゲートオーバーラップＬＤＤ構造を有する薄膜トランジスタと非オーバーラップＬＤＤ構造を有する薄膜トランジスタとを同一基板上で適切にで使い分けることにより、高精細で高品質の液晶表示を実現することが可能になる。特に本実施形態の場合、周辺駆動回路内において上記２種類のＮ型薄膜トランジスタを適切に使い分け、それによって周辺駆動回路の性能を一段と向上させている。本実施形態では、周辺駆動回路に含まれる２種類のＮ型薄膜トランジスタの一方の構成と表示部内のＮ型薄膜トランジスタの構成とを実質的に共通化しているため、これらのＮ型薄膜トランジスタを同一プロセスで作製することが可能になり、製造工程数の増加を抑えつつ、周辺駆動回路の特性を向上させることができる。
【００４７】
以下、図２Ａおよび図２Ｂを参照しながら、上記薄膜トランジスタの製造方法を説明する。なお、本実施形態では、スイッチング回路用ＴＦＴと画素用ＴＦＴとは同様のプロセスステップで作製されるため、製造方法の説明に際して、スイッチング回路用ＴＦＴおよび画素用ＴＦＴに用いられる薄膜トランジスタを図２Ａおよび図２Ｂでは薄膜トランジスタ２２１として代表的に１つだけ図示することにする。
【００４８】
まず、図２Ａ（ａ）に示すように、各薄膜トランジスタのための半導体層２１２、２２２、および２３２を絶縁性基板２０１上に形成する。半導体層２１２、２２２、および２３２には、それぞれ、薄膜トランジスタ２１１、２２１、および２３１に必要なソース領域、ドレイン領域およびチャネルが形成されることになる。
【００４９】
図２Ａ（ａ）に示す構造は、次のようにして作製される。
【００５０】
まず、ガラスなどの絶縁性基板２０１の上にＣＶＤ（化学的気相成長）装置などを用いて非晶質シリコン膜（厚さ：１０〜５００ｎｍ、好ましくは２０〜１００ｎｍ）を堆積させる。そして、５５０〜６００℃程度の温度で基板全体をアニールするか、またはレーザーを非晶質シリコン膜に照射することにより、非晶質シリコン膜を結晶化させて多結晶シリコン膜を得る。
【００５１】
次に、フォトリソグラフィ技術により、半導体層の位置と形状を規定するフォトレジストパータンを多結晶シリコン膜上に形成した後、ドライエッチングなどのエッチング技術を用いて多結晶シリコン膜を任意の形状（例えばアイランド状）にパターニングする。こうして、図１に示される半導体層２１２、２２２、および２３２を得ることができる。この後、ＣＶＤ装置などを用い、基板の上面全体を覆うようにしてＳｉＯ2膜（厚さ：７０〜１５０ｎｍ）を堆積し、ゲート絶縁膜２０２を形成する。このゲート絶縁膜２０２は、ＳｉＯ2膜以外の絶縁膜から形成されても良い。
【００５２】
次に、薄膜トランジスタ２１１のチャネル領域２１２’、ならびに、薄膜トランジスタ２２１および薄膜トランジスタ２３１の半導体層２２２および２３２を覆うフォトレジスト２０４を形成する。このフォトレジスト２０４は、次のドーピング工程で不純物注入阻止層として機能する。フォトレジスト２０４は、半導体層２２２および２３２にリンイオン２０３が注入されないように薄膜トランジスタ２２１および２３１が形成される領域の全体を覆い、しかも、薄膜トランジスタ２１１が形成される領域内では半導体層２１２のチャネル領域２１２’を規定するようにパターニングされる。フォトレジスト２０４のうち、薄膜トランジスタ２１１のチャネル領域２１２’を規定する部分の寸法（チャネル長ＬCHに相当する）は、例えば、３．０〜６．０μｍとされる。半導体層２１２のうち、次の不純物ドーピング工程で不純物が注入されるべき部分は、フォトレジスト２０４によって覆われず、露出した状態にある。
【００５３】
次に、フォトレジスト２０４をマスクとして、低ドーズ量のリンイオン２０３を半導体層２１２に注入して、Ｎ-低濃度不純物領域２１３を形成する。例えばイオン注入法によってドーズ量１×１０13〜５×１０14ｃｍ-2程度のリンイオン２０３を電界加速して半導体層２１２の選択された領域に注入する。不純物ドーピング法としては、イオン注入法の他にレーザードーピング法やプラズマドーピング法などの方法を用いてもよい。この工程により、半導体層２１２のうち、フォトレジスト２０４によって覆われていた部分には、チャネル領域２１２’が形成され、チャネル領域２１２’を挟んた部分には、一対のＮ-低濃度不純物領域２１３が形成される。これらのＮ-低濃度不純物領域２１３の間隔が「チャネル長（ＬCH）」に相当する。
【００５４】
フォトレジスト２０４をアッシングなどによって除去した後、図２Ａ(ｃ）に示すゲート電極２０５を形成する。ゲート電極２０５は、アルミニウム、タンタル、チタン、シリコン、またはこれらの合金などからなる導電性薄膜（厚さ：４００〜７００ｎｍ程度）をスパッタ法などによって堆積した後、フォトリソグラフィおよびエッチング技術により、この導電性薄膜をパターニングすることによって得られる。
【００５５】
薄膜トランジスタ２１１のゲート電極２０５は、チャネル領域２１２’を完全に覆い、しかも、Ｎ-低濃度不純物領域２１３のそれぞれの一端を部分的に覆うように形成される。チャネル長方向に沿って計測したゲート電極２０５の寸法（ゲート長ＬG）は、チャネル長方向に沿って計測したＬＤＤ２１３’の寸法ＬLとチャネル長ＬCHとを加算した大きさを有するように設計される。すなわち、ゲート電極２０５は、ＬG＝２ＬL＋ＬCHとなるようにパターニングされる。その結果、各Ｎ-低濃度不純物領域２１３は、ゲート電極２０５によって部分的にオーバーラップされ、Ｎ-低濃度不純物領域２１３のうちでゲート電極２０５の真下に位置する部分が最終的にはゲートオーバーラップＬＤＤ２１３’として機能することになる。例えば、チャネル長方向に沿って計測したゲートオーバーラップＬＤＤ２１３’の寸法ＬLを０．５〜３．０μｍとし、また、チャネル長ＬCHを３．０〜６．０μｍとする場合、ＬG＝２ＬL＋ＬCHの関係式から、ゲート電極２０５の寸法ＬGは４．０〜１２．０μｍとすればよいことになる。
【００５６】
次に、図２Ｂ(ａ）に示すように、オーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ２１１のソース領域・ドレイン領域２１４、および非オーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ２２１のソース領域・ドレイン領域２２３を形成する。具体的には、まず、フォトリソグラフィにより、Ｎ型薄膜トランジスタ２２１およびＰ型薄膜トランジスタ２３１上に不純物注入阻止層として機能するフォトレジスト２０６を形成する。ここで、Ｎ型薄膜トランジスタ２２１の半導体層２２２のうち、非オーバーラップＬＤＤ２２４（図２Ｂ（ｂ）参照）が形成されるべき部分はフォトレジスト２０６によって覆われるが、ソース領域・ドレイン領域２２３が形成されるべき部分はフォトレジスト２０６によって覆われず、露出した状態にある。すなわち、フォトレジスト２０６は、薄膜トランジスタ２２１のゲート電極２０５だけではなく、非オーバーラップＬＤＤ２２４が形成されるべき領域を覆うようにをパターニングされる。例えば、Ｎ型薄膜トランジスタ２２１のゲート電極２０５のゲート長ＬGを３．０〜６．０μｍとし、チャネル長方向に沿って計測した非オーバーラップＬＤＤ２２４の寸法ＬLを０．５〜２．０μｍとする場合、薄膜トランジスタ２２１上のフォトレジスト２０６のチャネル長方向に沿って計測した寸法ＬPHは、ＬPH＝２ＬL＋ＬGの関係式から、４．０〜１０．０μｍに設定される。
【００５７】
次に、フォトレジスト２０６をマスクとして、高ドーズ量のリンイオン２０７を半導体層２１２および２２２に対して注入する。例えば、イオン注入法によりドーズ量１×１０14〜１×１０16ｃｍ-2程度のリンイオンを電界加速して半導体層２１２および２２２に注入する。不純物添加方法としては、レーザードーピング法やプラズマドーピング法などの他のドーピング法を用いても良い。リンイオン２０７の高濃度注入を行なった後、フォトレジスト２０６をアッシングなどにより除去する。なお、上記工程により、半導体層２２２には、ソース領域・ドレイン領域２２３の間に非注入領域２２２’が形成される。
【００５８】
上記工程によって半導体層２２２に形成されたＮ型薄膜トランジスタ２２１のソース領域・ドレイン領域２２３のチャネル領域側エッジは、ゲート電極２０５の真下に位置する領域から外側にシフトした状態（オフセット状態）にある。これに対し、半導体層２１２に形成されたＮ型薄膜トランジスタ２１１のソース領域・ドレイン領域２１４のチャネル領域側エッジは、ゲート電極２０５に対して自己整合している。このソース領域・ドレイン領域２１４が形成された領域、およびゲート電極２０５の真下領域の一部には、その前にＮ-低濃度不純物領域２１３が形成されていたが、高ドーズ量のリンイオン２０７が注入された部分のＮ型不純物濃度が増加し、ソース領域・ドレイン領域２１４として機能するＮ+高濃度不純物領域が形成された。
【００５９】
次に、Ｎ型薄膜トランジスタ２２１の非オーバーラップＬＤＤ２２４を半導体層２２２に形成するため、図２Ｂ(ｂ）に示すように、リンイオン２０８の低ドーズ量注入を行なう。本実施形態では、イオン注入法により、ドーズ量１×１０12〜１×１０14ｃｍ-2程度のリンイオンを電界加速して半導体層中に注入する。不純物添加方法としては、レーザードーピング法あるいはプラズマドーピング法などの方法を用いても良い。この工程により、非オーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ２２１が形成される。また、この工程で、半導体層２３２のソース領域・ドレイン領域２３３’が形成されるべき領域にＮ型低濃度不純物領域が形成されるとともに、その間にチャネル領域２３２’が形成される。
【００６０】
なお、図２Ｂ(ｂ）では、基板の全面に対してリンイオン注入が行なわれている状態が示されているが、薄膜トランジスタ２１１および薄膜トランジスタ２３１が形成される領域上に注入阻止マスクとして機能するレジストマスクを形成しておいても良い。
【００６１】
その後、図２Ｂ(ｃ）に示すように、Ｐ型薄膜トランジスタ２３１のソース領域・ドレイン領域２３３’を形成する。すなわち、フォトリソグラフィによりＮ型薄膜トランジスタ２１１および２２１上にフォトレジスト２０９を形成した後、フォトレジスト２０９をマスクとしてボロンイオン２１０の高ドーズ量注入を行なう。この不純物注入は、例えばイオン注入法により、ドーズ量１×１０14〜１×１０16ｃｍ-2程度のボロンイオンを電界加速して半導体層中に注入して行なう。不純物添加方法としては、レーザードーピング法やプラズマドーピング法などのドーピング法を用いても良い。このとき、Ｐ型薄膜トランジスタ２３１のゲート電極２０５が注入マスクとして機能するため、Ｐ型薄膜トランジスタ２３１のソース領域・ドレイン領域２３３は、ゲート電極２０５に対して自己整合的に形成される。チャネル領域２３２’はゲート電極２０５の真下にゲート電極２０５と同寸法で形成されるため、Ｐ型薄膜トランジスタ２３１のチャネル長ＬCHはゲート長ＬGとほぼ等しくなる。
【００６２】
ボロンイオン２１０の高ドーズ量注入の後、フォトレジスト２０９をアッシングなどにより除去する。この工程によりＰ型薄膜トランジスタ２３１が形成され、３種類の薄膜トランジスタが完成する。
【００６３】
なお、本実施形態で採用した薄膜トランジスタの各部寸法およびプロセス条件（チャネル長・ＬＤＤ長など、膜厚、ドーズ量など）は、作製する薄膜トランジスタの使用条件（電源電圧、回路構成など）に応じて最適化すれば良く、上記の数値や条件に限定されるものではない。
【００６４】
（実施形態２）
図３は、本発明によるアクティブマトリクス型表示装置の第２の実施形態を示す主要部断面図である。本実施形態における薄膜トランジスタ３２１および薄膜トランジスタ３３１は、第１の実施形態における薄膜トランジスタ１２１および薄膜トランジスタ１３１と同様の構成を有しているため、その詳細な説明はここでは繰り返さない。
【００６５】
薄膜トランジスタ３１１と第１の実施形態における薄膜トランジスタ１１１との相違点は、Ｎ-低濃度不純物領域３１６、３１７とゲート電極３１５との配置関係にある。本実施形態では、Ｎ-低濃度不純物領域３１６、３１７のそれぞれの一部がゲート電極３１５によって覆われている。より詳細には、Ｎ-低濃度不純物領域３１６は、ゲート電極３１５の真下に位置するＬＤＤ３１６ａと、ゲート電極３１５の真下領域の外側に位置するＬＤＤ３１６ｂとして機能する。また、Ｎ-低濃度不純物領域３１７は、ゲート電極３１５の真下に位置するＬＤＤ３１７ａと、ゲート電極３１５の真下領域の外側に位置するＬＤＤ３１７ｂとして機能する。
【００６６】
薄膜トランジスタ３１１は、第１の実施形態における薄膜トランジスタ１１１に比べて、ＬＤＤ３１６ｂおよび３１７ｂの寄生抵抗のために電流駆動能力が若干低下するものの、オフ電流がよりいっそう抑制される。このような薄膜トランジスタ３１１は、オフ電流を特に低くする必要がある回路に適しており、周辺駆動回路の消費電流を低減する効果も発揮し得る。
【００６７】
次に、図４Ａおよび図４Ｂを参照しながら、本実施形態における薄膜トランジスタの製造方法を説明する。なお、本実施形態でも、スイッチング回路用ＴＦＴと画素用ＴＦＴとは同様にして作製される。このため、製造方法の説明に際しては、図３のスイッチング回路用ＴＦＴおよび画素用ＴＦＴに用いられる薄膜トランジスタ３２１を薄膜トランジスタ４２１として代表的に１つだけを図示することにする。
【００６８】
まず、図４Ａ（ａ）に示すように、各薄膜トランジスタ４１１、４２１、および４３１のための半導体層４１２、４２２、および４３２を絶縁性基板４０１上に形成する。半導体層４１２、４２２、および４３２には、それぞれ、薄膜トランジスタ４１１、４２１、および４３１に必要なソース領域、ドレイン領域およびチャネルが形成されることになる。図４Ａ（ａ）に示す構造は、第１の実施形態で説明した方法と同一の方法で作製される。
【００６９】
次に、図４Ａ（ｂ）に示すように、薄膜トランジスタ４１１のチャネル領域４１２’、ならびに、薄膜トランジスタ４２１および薄膜トランジスタ４３１の半導体層４２２および４３２を覆うフォトレジスト４０４を形成した後、フォトレジスト４０４をマスクとして、リンイオン４０３を半導体層４１２に注入して、Ｎ-低濃度不純物領域４１３を形成する。これらの工程も、第１の実施形態で説明した方法と同様にして実行される。
【００７０】
フォトレジスト４０４をアッシングなどによって除去した後、図４Ａ(ｃ）に示すゲート電極４０５を形成する。薄膜トランジスタ４１１のゲート電極４０５は、チャネル領域４１２’を完全に覆い、しかも、Ｎ-低濃度不純物領域４１３のそれぞれの一端を部分的に覆うように形成される。前述のように、ゲート電極４０５は、ＬG＝２ＬL＋ＬCHとなるようにパターニングされる。
【００７１】
次に、図４Ｂ(ａ）に示すように、オーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ４１１のソース領域・ドレイン領域４１４、および非オーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ４２１のソース領域・ドレイン領域４２３を形成する。具体的には、まず、フォトリソグラフィにより、Ｎ型薄膜トランジスタ４１１、Ｎ型薄膜トランジスタ４２１、およびＰ型薄膜トランジスタ４３１上に不純物注入阻止層として機能するフォトレジスト４０６を形成する。フォトレジスト４０６のうち、Ｎ型薄膜トランジスタ４２１の半導体層４２２およびＰ型薄膜トランジスタ４３１の半導体層４３２上に形成される部分は、第１の実施形態におけるものと同様である。本実施形態では、Ｎ型薄膜トランジスタ４１１の半導体層４１２の上にも、フォトレジスト４０６が形成されており、Ｎ型薄膜トランジスタ４１１のゲート電極４０５を覆っている。こうして、フォトレジスト４０６は、半導体層４１２に形成されたＮ-低濃度不純物領域４１３のうち、ＬＤＤ４１３ｂとして機能する部分に対して高ドーズ量のリンイオン４０７が注入されないようにパターニングされる。例えば、薄膜トランジスタ４１１のゲート電極４０５の寸法ＬGを４．０〜１２．０μｍとし、ゲート電極４０５の真下領域の外側に位置するＬＤＤ４１３ｂ（図４Ｂ（ｂ）参照）のチャネル長方向寸法ＬL2を０．５〜２．０μｍとする場合、薄膜トランジスタ４１１上に形成されるフォトレジスト４０６のチャネル長方向寸法ＬPHは、ＬPH＝２ＬL2＋ＬGの関係から、５．０〜１６．０μｍとなるように設定される。
【００７２】
次に、フォトレジスト４０６をマスクとして、ドーズ量１×１０15〜１×１０16ｃｍ-2程度のリンイオンを電界加速して半導体層中に注入する。高ドーズ量のリンイオン４０７を注入した後、フォトレジスト４０６をアッシングなどにより除去する。なお、上記工程により、半導体層４２２には、ソース領域・ドレイン領域４２３の間に非注入領域４２２’が形成される。
【００７３】
上記工程によって半導体層４１２に形成されたＮ型薄膜トランジスタ４１１のソース領域・ドレイン領域４１４のチャネル領域側エッジは、ゲート電極４０５の真下に位置する領域から外側にシフトとし、ソース領域・ドレイン領域４１４とチャネル領域４１２’との間には、ゲート電極４０５によって部分的に覆われた状態のＮ-低濃度不純物領域４１３が存在することとなる。
【００７４】
次に、図４Ｂ(ｂ）に示すように、全面に低ドーズのリンイオン４０８を注入する。このリンイオン注入により、薄膜トランジスタ４１１では、ゲート電極４０５の真下領域の外側に非ゲートオーバーラップＬＤＤ４１３ｂが形成される。Ｎ-低濃度不純物領域４１３のうち、ゲート電極４０５の真下領域に位置する部分は、ゲートオーバーラップＬＤＤ４１３ａとして機能する。このリンイオン注入により、薄膜トランジスタ４２２では、ゲート電極４０５の真下領域の外側に一対の非ゲートオーバーラップＬＤＤ４２４が形成され、その間にチャネル領域４２２”が形成される。この工程により、Ｐ型薄膜トランジスタ４３１の半導体層４３２のソース領域・ドレイン領域４３３’が形成されるべき領域にＮ型低濃度不純物領域４３３が形成されるとともに、その間にチャネル領域４３２’が形成される。
【００７５】
なお、Ｎ-低濃度濃度不純物領域４１３を構成するＬＤＤ４１３ａおよびＬＤＤ４１３ｂのＮ型不純物濃度を比較すると、２回のリンイオン注入を受けるＬＤＤ４１３ｂのＮ型不純物濃度がＬＤＤ４１３ａのＮ型不純物濃度よりも高くなるが、ソース・ドレイン領域４１４として機能するＮ+高濃度不純物領域の不純物濃度よりは遥かに低い。
【００７６】
図４Ｂ(ｂ）では、全面に低濃度リンイオン４０８を注入する例が示されているが、薄膜トランジスタ４１１上にフォトレジストで不純物注入阻止層を形成することにより、薄膜トランジスタ４１１の半導体４１２に対しては低ドーズのリンイオン４０８を注入しないようにすることも可能である。この場合、非ゲートオーバーラップＬＤＤ４１３ｂのＮ型不純物濃度は、ゲートオーバーラップＬＤＤ４１３ａのＮ型不純物濃度と等しくなる。
【００７７】
その後、図４Ｂ(ｃ）に示すように、フォトリソグラフィによりＮ型薄膜トランジスタ４１１および４２１上にフォトレジスト４０９を形成した後、フォトレジスト４０９をマスクとしてボロンイオン４１０の高ドーズ量注入を行なうことにより、Ｐ型薄膜トランジスタ４３１のソース領域・ドレイン領域４３３’を形成する。注入方法および条件は、第１の実施形態の場合と同様である。そして、この注入工程後、フォトレジスト４０９をアッシングなどにより除去することにより、Ｐ型薄膜トランジスタ４３１が形成され、３種類の薄膜トランジスタが完成することになる。
【００７８】
なお、本実施形態で用いた薄膜トランジスタの各部寸法およびプロセス条件（チャネル長・ＬＤＤ長など、膜厚、プロセス温度およびドーズ量など）は、作製する薄膜トランジスタの使用条件（電源電圧、回路構成など）に応じて最適化すれば良く、上記の数値や条件に限定されるものではない。
【００７９】
（実施形態３）
図５は、本発明によるアクティブマトリクス型表示装置の第３の実施形態を示す主要部断面図である。本実施形態における薄膜トランジスタ５２１および薄膜トランジスタ５３１は、第１の実施形態における薄膜トランジスタ１２１および薄膜トランジスタ１３１と同様の構成を有しているため、その詳細な説明はここでは繰り返さない。
【００８０】
薄膜トランジスタ５１１と第１の実施形態における薄膜トランジスタ１１１との相違点は、Ｎ-低濃度不純物領域５１６、５１７とゲート電極５１５との配置関係にある。本実施形態では、一方のＮ-低濃度不純物領域５１７がゲート電極５１５によって完全に覆われているのに対して、他方のＮ-低濃度不純物領域５１６がゲート電極５１５によって覆われていない。より詳細には、Ｎ-低濃度不純物領域５１６は、ゲートオーバーラップＬＤＤとして機能し、Ｎ-低濃度不純物領域５１７は非ゲートオーバーラップＬＤＤとして機能する。
【００８１】
薄膜トランジスタ３１１は、第１の実施形態における薄膜トランジスタ１１１に比べて、ＬＤＤ３１６ｂおよび３１７ｂの寄生抵抗のために電流駆動能力が若干低下するものの、オフ電流がよりいっそう抑制される。このような薄膜トランジスタ３１１は、オフ電流を特に低くする必要がある回路に適しており、周辺駆動回路の消費電流を低減する効果も発揮し得る。
【００８２】
周辺駆動回路内に含まれる薄膜トランジスタのうち、信号（電流）の伝達方向が一方向に限定されるように使用される薄膜トランジスタにおいては、電界集中が生じる部分がチャネル領域の両エッジのうち、一方の側に固定される。このような場合は、例えば薄膜トランジスタ５１１の図中右側部分のみにゲートオーバーラップＬＤＤ構造を設ければよい。このような非対称な構成を有する薄膜トランジスタ５１１によれば、前述の実施形態における薄膜トランジスタ１１１や薄膜トランジスタ３１１よりもゲート長を短くすることができるため、電流駆動能力を高くすることが可能となる。
【００８３】
次に、図６Ａおよび図６Ｂを参照しながら、本実施形態における薄膜トランジスタの製造方法を説明する。なお、本実施形態では、スイッチング回路用ＴＦＴと画素用ＴＦＴとは同様にして作製される。このため、製造方法の説明に際しては、図５のスイッチング回路用ＴＦＴおよび画素用ＴＦＴに用いられる薄膜トランジスタ５２１を薄膜トランジスタ６２１として代表的に１つだけを図示することにする。
【００８４】
まず、図６Ａ（ａ）に示すように、各薄膜トランジスタ６１１、６２１、６３１のための半導体層６１２、６２２、および６３２を絶縁性基板６０１上に形成する。半導体層６１２、６２２、および６３２には、それぞれ、薄膜トランジスタ６１１、６２１、および６３１に必要なソース領域、ドレイン領域およびチャネルが形成されることになる。図６Ａ（ａ）に示す構造は、第１および第２の実施形態で説明した方法と同一の方法で作製される。
【００８５】
次に、図６Ａ（ｂ）に示すように、薄膜トランジスタ６１１の非ゲートオーバーラップＬＤＤ（図５の参照符号「５１６」）、ソース領域、およびチャネル領域６１２’（図６Ｂ（ｂ）参照）が形成されるべき領域、ならびに、薄膜トランジスタ６２１および薄膜トランジスタ６３１の半導体層６２２および６３２を覆うフォトレジスト６０３を形成した後、フォトレジスト６０３をマスクとして、リンイオン６０４を半導体層６１２のゲートオーバラップＬＤＤ（図５の参照符号「５１７」）が形成されるべき領域に注入して、Ｎ-低濃度不純物領域６１３を形成する。
【００８６】
フォトレジスト６０３をアッシングなどによって除去した後、図６Ａ(ｃ）に示すゲート電極６０５を形成する。薄膜トランジスタ６１１のゲート電極６０５は、チャネル領域６１２’が形成されべき領域を覆い、しかも、Ｎ-低濃度不純物領域６１３の一端を部分的に覆うように形成される。前述のように、ゲート電極６０５は、ＬG＝ＬL＋ＬCHとなるようにパターニングされる。
【００８７】
このようにして、薄膜トランジスタ６１１のチャネル領域だけでなくソース領域にもリンイオン６０４が注入されないようにするため、チャネル領域だけでなくソース領域もフォトレジスト６０３で覆われるようにパターニングする。本実施形態では、チャネル領域６１２’とＮ-低濃度不純物領域６１３との境界が第１の実施形態１における場合と同じ位置となるようにマスクアライメントが実行される。
【００８８】
次に、図６Ｂ(ａ）に示すように、片側にゲートオーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ６１１のソース領域・ドレイン領域６１４、およびＮ型薄膜トランジスタ６２１のソース領域・ドレイン領域６２３を形成する。具体的には、まず、フォトリソグラフィにより、Ｎ型薄膜トランジスタ６１１、Ｎ型薄膜トランジスタ６２１、およびＰ型薄膜トランジスタ６３１上に不純物注入阻止層として機能するフォトレジスト６０６を形成する。フォトレジスト６０６のうち、Ｎ型薄膜トランジスタ６２１の半導体層６２２およびＰ型薄膜トランジスタ６３１の半導体層６３２上に形成される部分は、第１および第２の実施形態におけるものと同様である。本実施形態では、Ｎ型薄膜トランジスタ６１１の半導体層６１２の上に、Ｎ型薄膜トランジスタ６１１のゲート電極６０５を部分的に覆うフォトレジスト６０６が形成されている。より詳細には、非オーバーラップＬＤＤ６１３ｂが形成されるべき部分（図６Ｂ（ｂ）参照）にリンイオン６０７が注入されないようにするため、フォトレジスト６０６は、非オーバーラップＬＤＤ６１３ｂが形成されるべき領域を覆うようにパターニングされる。一方、オーバーラップＬＤＤ６１３ａが形成される側では、高ドーズのリンイオン６０７が注入されるようにするため、レジスト６０６は、ゲート電極６０５の一方の側面を露出させるようにパターニングされる。
【００８９】
次に、フォトレジスト６０６をマスクとして、ドーズ量１×１０15〜１×１０16ｃｍ-2程度のリンイオンを電界加速して半導体層中に注入する。高ドーズ量のリンイオン６０７を注入した後、フォトレジスト６０６をアッシングなどにより除去する。なお、上記工程により、半導体層６２２には、ソース領域・ドレイン領域６２３の間に非注入領域６２２’が形成される。
【００９０】
上記工程によって半導体層６１２に形成されたＮ型薄膜トランジスタ６１１のソース領域６１４のチャネル領域側エッジは、ゲート電極６０５の真下に位置する領域から外側にシフトとし、ドレイン領域６１４のチャネル領域側エッジは、ゲート電極６０５に対して自己整合する。
【００９１】
次に、図６Ｂ(ｂ）に示すように、全面に低ドーズのリンイオン６０８を注入する。このリンイオン注入により、薄膜トランジスタ６１１では、ゲート電極６０５の真下領域の外側に非ゲートオーバーラップＬＤＤ６１３ｂが形成される。Ｎ-低濃度不純物領域６１３のうち、ゲート電極６０５の真下領域に位置する部分は、ゲートオーバーラップＬＤＤ６１３ａとして機能する。このリンイオン注入により、薄膜トランジスタ６２１では、ゲート電極６０５の真下領域の外側に非ゲートオーバーラップＬＤＤ６２４が形成されるとともに、薄膜トランジスタ６１１のソース側にも非ゲートオーバーラップＬＤＤ６１３ｂが形成される。また、この工程により、薄膜トランジスタ６２１のチャネル領域６２２”が一対の非ゲートオーバーラップＬＤＤ６２４の間に形成される。更に、この工程で、薄膜トランジスタ６３１の半導体層６３２のソース領域・ドレイン領域６３３’（図６Ｂ（ｃ）参照）が形成されるべき領域にＮ型低濃度不純物領域６３３が形成されるとともに、その間にチャネル領域６３２’が形成される。
【００９２】
上記工程において、例えばゲート電極６０５の寸法ＬGを３．５〜９．０μｍ、ゲートオーバーラップＬＤＤ６１３ａのチャネル長方向寸法ＬL2を０．５〜３．０μｍとした場合、ＬG＝ＬCH＋ＬL2の関係式から、チャネル長ＬCHは３．０〜６．０μｍとなる。
【００９３】
その後、図６Ｂ(ｃ）に示すように、フォトリソグラフィによりＮ型薄膜トランジスタ６１１および６２１上にフォトレジスト６０９を形成した後、フォトレジスト６０９をマスクとしてボロンイオン６１０の高ドーズ量注入を行なうことにより、Ｐ型薄膜トランジスタ６３１のソース領域・ドレイン領域６３３を形成する。注入方法および条件は、第１の実施形態の場合と同様である。そして、この注入工程後、フォトレジスト６０９をアッシングなどにより除去することにより、Ｐ型薄膜トランジスタ６３１が形成され、３種類の薄膜トランジスタが完成することになる。
【００９４】
なお、本実施形態で用いた薄膜トランジスタの各部寸法およびプロセス条件（チャネル長・ＬＤＤ長など、膜厚、プロセス温度およびドーズ量など）は、作製する薄膜トランジスタの使用条件（電源電圧、回路構成など）に応じて最適化すれば良く、上記の数値や条件に限定されるものではない。
【００９５】
（実施形態４）
図７は、本発明によるアクティブマトリクス型表示装置の第４の実施形態を示す主要部断面図である。本実施形態における薄膜トランジスタ７２１および薄膜トランジスタ７３１は、第１の実施形態における薄膜トランジスタ１２１および薄膜トランジスタ１３１と同様の構成を有しているため、その詳細な説明はここでは繰り返さない。
【００９６】
薄膜トランジスタ７１１と第３の実施形態における薄膜トランジスタ５１１との相違点は、Ｎ-低濃度不純物領域７１７とゲート電極７１５との配置関係にある。本実施形態では、Ｎ-低濃度不純物領域７１７がゲート電極７１５によって部分的に覆われている。より詳細には、Ｎ-低濃度不純物領域７１７は、ゲートオーバーラップＬＤＤ７１７ａとして機能する部分と、非ゲートオーバーラップＬＤＤ７１７ｂとして機能する部分とから構成されている。
【００９７】
薄膜トランジスタ７１１は、第３の実施形態における薄膜トランジスタ５１１に比べ、ＬＤＤ７１７ｂによる寄生抵抗の増加のために電流駆動能力が若干低下するものの、オフ電流を更に抑制することができる。薄膜トランジスタ７１１は、周辺駆動回路の中で特にオフ電流も低くする必要のある部分に適している。また、本実施形態の構成を採用することにより、周辺回路の消費電流を更に低減することも可能となる。
【００９８】
周辺駆動回路内に含まれる薄膜トランジスタのうち、信号（電流）の伝達方向が一方向に限定されるように使用される薄膜トランジスタにおいては、電界集中が生じる部分がチャネル領域の両エッジのうち、一方の側（ドレイン側）に固定される。このような場合は、例えば薄膜トランジスタ７１１の図中右側部分のみに部分的ゲートオーバーラップＬＤＤ構造を設ければよい。このような非対称な構成を有する薄膜トランジスタ７１１によれば、前述の実施形態における薄膜トランジスタ１１１や薄膜トランジスタ３１１よりもゲート長を短くすることができるため、電流駆動能力を高くすることが可能となる。
【００９９】
次に、図８Ａおよび図８Ｂを参照しながら、本実施形態における薄膜トランジスタの製造方法を説明する。なお、本実施形態では、スイッチング回路用ＴＦＴと画素用ＴＦＴとは同様にして作製される。このため、製造方法の説明に際しては、図７のスイッチング回路用ＴＦＴおよび画素用ＴＦＴに用いられる薄膜トランジスタ７２１を薄膜トランジスタ８２１として代表的に１つだけ図示することにする。
【０１００】
まず、図８Ａ（ａ）に示すように、各薄膜トランジスタ８１１、８２１、８３１のための半導体層８１２、８２２、および８３２を絶縁性基板８０１上に形成する。半導体層８１２、８２２、および８３２には、それぞれ、薄膜トランジスタ８１１、８２１、および８３１に必要なソース領域、ドレイン領域およびチャネルが形成されることになる。図８Ａ（ａ）に示す構造は、第１および第２の実施形態で説明した方法と同一の方法で作製される。
【０１０１】
次に、図８Ａ（ｂ）に示すように、薄膜トランジスタ８１１の非ゲートオーバーラップＬＤＤ（図７の参照符号「７１６」）、ソース領域、およびチャネル領域８１２’が形成されるべき領域、ならびに、薄膜トランジスタ８２１および薄膜トランジスタ８３１の半導体層８２２および８３２を覆うフォトレジスト８０４を形成した後、フォトレジスト８０４をマスクとして、リンイオン８０３を半導体層８１２のゲートオーバラップＬＤＤ（図７の参照符号「７１７」）が形成されるべき領域に注入して、Ｎ-低濃度不純物領域８１３を形成する。
【０１０２】
フォトレジスト８０４をアッシングなどによって除去した後、図８Ａ(ｃ）に示すゲート電極８０５を形成する。薄膜トランジスタ８１１のゲート電極８０５は、チャネル領域８１２’が形成されべき領域を覆い、しかも、Ｎ-低濃度不純物領域８１３の一端を部分的に覆うように形成される。前述のように、ゲート電極８０５は、ＬG＝ＬL＋ＬCHとなるようにパターニングされる。
【０１０３】
次に、図８Ｂ(ａ）に示すように、片側にゲートオーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ８１１のソース領域・ドレイン領域８１４、およびＮ型薄膜トランジスタ８２１のソース領域・ドレイン領域８２３を形成する。具体的には、まず、フォトリソグラフィにより、Ｎ型薄膜トランジスタ８１１、Ｎ型薄膜トランジスタ８２１、およびＰ型薄膜トランジスタ８３１上に不純物注入阻止層として機能するフォトレジスト８０６を形成する。フォトレジスト８０６のうち、Ｎ型薄膜トランジスタ８２１の半導体層８２２およびＰ型薄膜トランジスタ８３１の半導体層８３２上に形成される部分は、第１および第２の実施形態におけるものと同様である。本実施形態では、Ｎ型薄膜トランジスタ８１１の半導体層８１２の上に、Ｎ型薄膜トランジスタ８１１のゲート電極８０５を完全に覆って横に伸びるフォトレジスト８０６が形成されている。より詳細には、非オーバーラップＬＤＤ８１３ｂが形成されるべき部分（図８Ｂ（ｂ）参照）にリンイオン８０７が注入されないようにするため、フォトレジスト８０６は、一対の非オーバーラップＬＤＤ８１３ｂが形成されるべき領域を覆うようにパターニングされる。
【０１０４】
次に、フォトレジスト８０６をマスクとして、ドーズ量１×１０15〜１×１０16ｃｍ-2程度のリンイオンを電界加速して半導体層中に注入する。高ドーズ量のリンイオン８０７を注入した後、フォトレジスト８０６をアッシングなどにより除去する。なお、上記工程により、半導体層８２２には、ソース領域・ドレイン領域８２３の間に非注入領域８２２’が形成される。
【０１０５】
上記工程によって半導体層８１２に形成されたＮ型薄膜トランジスタ８１１のソース・ドレイン領域８１４のチャネル領域側エッジは、いずれも、ゲート電極８０５の真下に位置する領域から外側にシフトとする。
【０１０６】
次に、図８Ｂ(ｂ）に示すように、全面に低ドーズのリンイオン８０８を注入する。このリンイオン注入により、薄膜トランジスタ８１１では、ゲート電極８０５の真下領域の外側に非ゲートオーバーラップＬＤＤ８１３ｂが形成される。Ｎ-低濃度不純物領域８１３のうち、ゲート電極８０５の真下領域に位置する部分は、ゲートオーバーラップＬＤＤ８１３ａとして機能する。このリンイオン注入により、薄膜トランジスタ８２１では、ゲート電極８０５の真下領域の外側に非ゲートオーバーラップＬＤＤ８２４が形成される。また、この工程により、薄膜トランジスタ８２１のチャネル領域８２２”が一対の非ゲートオーバーラップＬＤＤ８２４の間に形成される。更に、この工程で、薄膜トランジスタ８３１の半導体層８３２のソース領域・ドレイン領域８３３’（図８Ｂ（ｂ）参照）が形成されるべき領域にＮ型低濃度不純物領域８３３が形成されるとともに、その間にチャネル領域８３２’が形成される。
【０１０７】
その後、図８Ｂ(ｃ）に示すように、フォトリソグラフィによりＮ型薄膜トランジスタ８１１および８２１上にフォトレジスト８０９を形成した後、フォトレジスト８０９をマスクとしてボロンイオン８１０の高ドーズ量注入を行なうことにより、Ｐ型薄膜トランジスタ８３１のソース領域・ドレイン領域８３３を形成する。注入方法および条件は、第１の実施形態の場合と同様である。そして、この注入工程後、フォトレジスト８０９をアッシングなどにより除去することにより、Ｐ型薄膜トランジスタ８３１が形成され、３種類の薄膜トランジスタが完成することになる。
【０１０８】
なお、本実施形態で用いた薄膜トランジスタの各部寸法およびプロセス条件（チャネル長・ＬＤＤ長など、膜厚、プロセス温度およびドーズ量など）は、作製する薄膜トランジスタの使用条件（電源電圧、回路構成など）に応じて最適化すれば良く、上記の数値や条件に限定されるものではない。
【０１０９】
以上の実施形態では、いずれも、周辺回路の一部において、表示部内の画素用薄膜トランジスタと同一の構成を有する薄膜トランジスタを用いているが、本発明はこれに限定されることはない。例えば、図３に示す実施形態の場合、周辺駆動回路内の薄膜トランジスタを全て、ＬＤＤがゲート電極によって部分的に覆われた薄膜トランジスタ３１１によって構成するようにしても良い。他の実施形態の場合でも、これと同様に、画素用薄膜トランジスタと同一構成の薄膜トランジスタを必ずしも周辺回路部内に設ける必要は無い。特に、ゲート電極にオーバーラップされたＬＤＤをソース領域側およびドレイン領域側の少なくとも一方に有し、かつ、オーバーラップされていないＬＤＤをソース領域側およびドレイン領域側の少なくとも一方にゲート電極に有する構成の薄膜トランジスタを用いて周辺駆動回路を構成する場合、それによって周辺駆動回路の特性が充分に改善されるため、画素用薄膜トランジスタと同一構成の薄膜トランジスタを周辺駆動回路部内に形成する必要は無い。
【０１１０】
また、上記実施形態の駆動回路の薄膜トランジスタは、ＬＤＤとして機能しうる低濃度不純物領域をソース側およびドレイン側の両方に有しているが、トランジスタを流れる電流の方向が固定され、非対称的な動作を行なうトランジスタについては、ソース・ドレインの一方の側にのみ低濃度不純物領域を設けるようにしてもよい。
【０１１１】
更に、表示部内の画素部スイッチング素子として用いた薄膜トランジスタは、セルフアライン型ＬＤＤを有している必要は無く、オフセット型トランジスタであってもよい。
【０１１２】
なお、本明細書における「低濃度不純物領域」とは、ソース領域・ドレイン領域として機能する「高濃度不純物領域」の不純物濃度よりも相対的に低い不純物濃度を有する不純物ドープ領域を広く含むものとし、ＬＤＤとして電界緩和機能を発揮するように設計される。
【０１１３】
以上、液晶表示装置について本発明の実施形態を説明してきたが、本発明はこれに限定されず、例えば有機ＥＬ（エレクトロルミネッセンス）を利用した表示装置に適用することも可能である。
【０１１４】
【発明の効果】
本発明によれば、信頼性および駆動能力が高い駆動回路と、リーク電流の小さい画素スイッチング素子を合わせもつ駆動回路一体型アクティブマトリクス型表示装置が提供される。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるアクティブマトリクス基板上の薄膜トランジスタを示す断面構成図である。
【図２Ａ】（ａ）〜（ｃ）は、第１の実施形態の製造プロセスを示す工程断面図である。
【図２Ｂ】（ａ）〜（ｃ）は、第１の実施形態の製造プロセスを示す工程断面図である。
【図３】本発明の第２の実施形態におけるアクティブマトリクス基板上の薄膜トランジスタを示す断面構成図である。
【図４Ａ】（ａ）〜（ｃ）は、第２の実施形態の製造プロセスを示す工程断面図である。
【図４Ｂ】（ａ）〜（ｃ）は、第２の実施形態の製造プロセスを示す工程断面図である。
【図５】本発明の第３の実施形態におけるアクティブマトリクス基板上の薄膜トランジスタを示す断面構成図である。
【図６Ａ】（ａ）〜（ｃ）は、第３の実施形態の製造プロセスを示す工程断面図である。
【図６Ｂ】（ａ）〜（ｃ）は、第３の実施形態の製造プロセスを示す工程断面図である。
【図７】本発明の第４の実施形態におけるアクティブマトリクス基板上の薄膜トランジスタを示す断面構成図である。
【図８Ａ】（ａ）〜（ｃ）は、第４の実施形態の製造プロセスを示す工程断面図である。
【図８Ｂ】（ａ）〜（ｃ）は、第４の実施形態の製造プロセスを示す工程断面図である。
【図９】アクティブマトリクス基板上における表示部（画素ＴＦＴアレイ）と周辺駆動回路部の構成を示すブロック図である。
【図１０】ゲートオーバーラップＬＤＤを有する薄膜トランジスタ、および通常のＬＤＤ（非オーバーラップＬＤＤ）を有する薄膜トランジスタについて、それぞれのトランジスタ特性を示すグラフである。グラフの横軸はゲート電圧［Ｖ］であり、縦軸はドレイン電流［Ａ］である。
【符号の説明】
１０１ 絶縁性表面を有する基板（絶縁性基板）
１０２ ゲート絶縁膜
１１１ ゲートオーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ
１２１ ＬＤＤ構造を有するＮ型薄膜トランジスタ
１３１ 非ＬＤＤ構造を有するＰ型薄膜トランジスタ
１１２、１２２、１３２ ソース領域（高濃度不純物領域）
１１３、１２３、１３３ ドレイン領域（高濃度不純物領域）
１１４、１２４、１３４ チャネル領域
１１５、１２５、１３５ ゲート電極
１１６ ソース領域側の低濃度不純物領域（ゲートオーバーラップＬＤＤ）
１１７ ドレイン領域側の低濃度不純物領域（ゲートオーバーラップＬＤＤ）
１２６ ソース領域側の低濃度不純物領域（ＬＤＤ）
１２７ ドレイン領域側の低濃度不純物領域（ＬＤＤ）
２０１ 絶縁性基板
２０２ ゲート絶縁膜
２０３、２０８、２１０、 不純物イオン
２０４、２０６、２０９ フォトレジスト
２０５ ゲート電極
２１１ ゲートオーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ
２１２、２２２、２３２ 半導体層
２１２’、２２２”、２３２’ チャネル領域
２１３ 低濃度不純物領域
２１３’ ゲートオーバーラップＬＤＤ
２１４、２２３ Ｎ型高濃度不純物領域（ソース・ドレイン領域）
２２１ ＬＤＤ構造を有するＮ型薄膜トランジスタ
２２４ 非ゲートオーバーラップＬＤＤ
２３１ 非ＬＤＤ構造を有するＰ型薄膜トランジスタ
２３３’ Ｐ型高濃度不純物領域（ソース・ドレイン領域）
３０１ 絶縁性基板
３０２ ゲート絶縁膜
３１１ ゲートオーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ
３１２、３２２、３３２ ソース領域（高濃度不純物領域）
３１３、３２３、３３３ ドレイン領域（高濃度不純物領域）
３１４、３２４、３３４ チャネル領域
３１５、３２５、３３５ ゲート電極
３１６ ソース領域側の低濃度不純物領域（ＬＤＤ）
３１７ ドレイン領域側の低濃度不純物領域（ＬＤＤ）
３２１ ＬＤＤ構造を有するＮ型薄膜トランジスタ
３３１ 非ＬＤＤ構造を有するＰ型薄膜トランジスタ
４０１ 絶縁性基板
４０２ ゲート絶縁膜
４０３、４０８ 不純物イオン
４０４、４０６、４０９ フォトレジスト
４０５ ゲート電極
４１１ ゲートオーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ
４１２、４２２、４３２ 半導体層
４１２’、４２２”、４３２’ チャネル領域
４１３ 低濃度不純物領域（ＬＤＤ）
４１３ａ ゲートオーバラップＬＤＤ
４１３ｂ 非オーバーラップＬＤＤ
４１４、４２３ Ｎ型高濃度不純物領域（ソース・ドレイン領域）
４２１ ＬＤＤ構造を有するＮ型薄膜トランジスタ
４３１ 非ＬＤＤ構造を有するＰ型薄膜トランジスタ
４３３’ Ｐ型高濃度不純物領域（ソース・ドレイン領域）
５０１ 絶縁性基板
５０２ ゲート絶縁膜
５１１ ゲートオーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ
５１２、５２２、５３２ ソース領域（高濃度不純物領域）
５１３、５２３、５３３ ドレイン領域（高濃度不純物領域）
５１４、５２４、５３４ チャネル領域
５１５、５２５、５３５ ゲート電極
５１６ ソース領域側の低濃度不純物領域（ＬＤＤ）
５１７ ドレイン領域側の低濃度不純物領域（ＬＤＤ）
５２１ ＬＤＤ構造を有するＮ型薄膜トランジスタ
５３１ 非ＬＤＤ構造を有するＰ型薄膜トランジスタ
６０１ 絶縁性基板
６０２ ゲート絶縁膜
６０３、６０６、６０９ フォトレジスト
６０４、６０８ 不純物イオン
６０５ ゲート電極
６１１ ゲートオーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ
６１２、６２２、６３２ 半導体層
６１２’、６２２”、６３２’ チャネル領域
６１３ 低濃度不純物領域
６１３ａ ゲートオーバラップＬＤＤ
６１３ｂ 非オーバーラップＬＤＤ
６１４、６２３ Ｎ型高濃度不純物領域（ソース・ドレイン領域）
６２１ ＬＤＤ構造を有するＮ型薄膜トランジスタ
６２４ Ｎ型低濃度不純物層
６３１ 非ＬＤＤ構造を有するＰ型薄膜トランジスタ
６３３ Ｎ型低濃度不純物層
６３３’ Ｐ型高濃度不純物領域（ソース・ドレイン領域）
７０１ 絶縁性基板
７０２ ゲート絶縁膜
７１１ ゲートオーバーラップＬＤＤ構造Ｎ型薄膜トランジスタ
７１２、７２２、７３２ ソース領域（高濃度不純物領域）
７１３、７２３、７３３ ドレイン領域（高濃度不純物領域）
７１４、７２４、７３４ チャネル領域
７１５、７２５、７３５ ゲート電極
７１６ ソース領域側の低濃度不純物領域（ＬＤＤ）
７１７ ドレイン領域側の低濃度不純物領域（ＬＤＤ）
７１７ａ ゲートオーバラップＬＤＤ
７１７ｂ 非オーバーラップＬＤＤ
７２１ ＬＤＤ構造を有するＮ型薄膜トランジスタ
７３１ 非ＬＤＤ構造を有するＰ型薄膜トランジスタ
８０１ 絶縁性基板
８０２ ゲート絶縁膜
８０３、８０８ 不純物イオン
８０４、８０６、８０９ フォトレジスト
８０５ ゲート電極
８１１ ゲートオーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ
８１２、８２２、８３２ 半導体層
８１２’、８２２”、８３２’ チャネル領域
８１３ 低濃度不純物領域
８１３ａ ゲートオーバラップＬＤＤ
８１３ｂ 非オーバーラップＬＤＤ
８１４、８２３ Ｎ型高濃度不純物領域（ソース・ドレイン領域）
８２１ ＬＤＤ構造を有するＮ型薄膜トランジスタ
８２４ Ｎ型低濃度不純物層
８３１ 非ＬＤＤ構造を有するＰ型薄膜トランジスタ
８３３ Ｎ型低濃度不純物層
８３３’ Ｐ型高濃度不純物領域（ソース・ドレイン領域）
【発明の属する技術分野】
本発明は、アクティブマトリクス型表示装置に関し、特に、多結晶シリコン薄膜トランジスタを用いたアクティブマトリクス基板を有する表示装置に関している。
【０００２】
【従来の技術】
多結晶シリコンは、非晶質シリコンに比較して電界効果移動度が高い。このため、多結晶シリコンを用いた薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）は駆動力が大きく、画素のスイッチング素子としてだけではなく、周辺回路にも利用され、駆動回路一体型液晶表示装置を実現している。
【０００３】
しかし、多結晶シリコンを用いた通常の薄膜トランジスタは、非晶質シリコンを用いた薄膜トランジスタに比べてオフ電流（ゲートオフ時のドレイン電流）が高いため、画素電極に書き込まれた電荷を十分に保持することが困難である。このため、通常の多結晶シリコン薄膜トランジスタは画素スイッチング素子に適していない。
【０００４】
最近、多結晶シリコン薄膜トランジスタのオフ電流を低くするため、種々の構造が提案されている。例えば、ソース領域・ドレイン領域がゲートエッジからシフトしたオフセットゲート構造や、ゲート電極の真下領域の外側に低濃度不純物領域が形成されたセルフアライン型ＬＤＤ（Lightly Doped Drain）構造を用いることによって、多結晶シリコン薄膜トランジスタのオフ電流を低減することが可能である。
【０００５】
オフセットゲート構造またはセルフアライン型ＬＤＤ構造を有する薄膜トランジスタを用いて、画素部スイッチング素子だけでなく、周辺駆動回路をも形成することが特開平６−１０２５３１号公報や特開平９−１７２１８３号公報などに開示されている。
【０００６】
一方、画素部スイッチング素子と周辺駆動回路とで異なる構造の薄膜トランジスタを使い分けることが、特開平６−２５０２１２号公報に開示されている。特開平６−２５０２１２号公報に記載されている装置では、表示部内の画素スイッチング素子としてオフセットゲート構造を有する薄膜トランジスタが用いられ、周辺駆動回路部には標準的なセルフアライン構造を有する薄膜トランジスタが用いられている。
【０００７】
【発明が解決しようとする課題】
オフセットゲート構造またはセルフアライン型ＬＤＤ構造を有する薄膜トランジスタにおいては、高濃度不純物領域（ソース・ドレイン領域）がゲート電極の真下領域の外側に数μｍ程度オフセットしている。このため、オフセットゲート構造またはセルフアライン型ＬＤＤ構造を有する薄膜トランジスタを用いて、画素スイッチング素子および周辺駆動回路の両方を構成すると、各トランジスタのドレイン領域近傍に集中する電界を十分に緩和することができないため、周辺回路におけるトランジスタのソース・ドレイン間耐圧が低下し、デバイスの信頼性が低下することになる。また、オフセットゲート構造やセルフアライン型ＬＤＤ構造によれば、ゲート電極に大きな電圧を印加してゆくにつれ、ソース領域側に位置する低濃度不純物領域の寄生抵抗により、電流駆動能力が低下してしまうという欠点がある。このようなトランジスタを用いて構成された周辺回路では、入力信号の電圧が高くなると、信頼性が低下し、かつ高速動作が困難になる。
【０００８】
これらの薄膜トランジスタに対し、ＬＤＤがゲート電極によって覆われた「ゲートオーバーラップＬＤＤ構造」を有する薄膜トランジスタは、電流駆動能力の低下が無く、また、ホットキャリアによる特性劣化が少ないことから、高い信頼性を有している。しかし、このようなゲートオーバーラップＬＤＤ構造を有する薄膜トランジスタによって周辺駆動回路だけでなく、画素スイッチング素子を構成した場合、画素スイッチング素子のオフ電流が高くなるため、画素電極に書き込まれた電荷を十分に保持することが困難となり、その結果、コントラスト低下などの表示不良が生じやすい。
【０００９】
特開２０００−２１６３９９号公報は、ゲートオーバーラップＬＤＤ構造を有する薄膜トランジスタを周辺駆動回路に用い、セルフアライン型ＬＤＤ構造を有する薄膜トランジスタを画素部スイッチング素子として用いることを開示している。しかし、特開２０００−２１６３９９号公報に記載されている技術によっても、周辺駆動回路の特性改善は必ずしも充分ではない。
【００１０】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、信頼性および駆動能力が高い駆動回路と、リーク電流の小さい画素スイッチング素子を合わせもつ駆動回路一体型アクティブマトリクス型表示装置およびその製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
本発明のアクティブマトリクス型表示装置は、絶縁性表面を有する基板上に表示部および周辺回路部が設けられたアクティブマトリクス型表示装置であって、前記基板上には、チャネル領域と、前記チャネル領域を間に挟むソース領域およびドレイン領域として機能する１対の高濃度不純物領域と、前記チャネル領域の導電状態を制御するゲート電極と、前記ゲート電極によってオーバーラップされた低濃度不純物領域とを有する複数の第１薄膜トランジスタ、および、チャネル領域と、前記チャネル領域を間に挟むソース領域およびドレイン領域として機能する１対の高濃度不純物領域と、前記チャネル領域の導電状態を制御するゲート電極と、前記ゲート電極によってオーバーラップされていない低濃度不純物領域とを有する複数の第２薄膜トランジスタが形成されており、前記複数の第１薄膜トランジスタは前記周辺回路部内に位置しており、前記複数の第２薄膜トランジスタの少なくとも一部は前記表示部内に位置している。
【００１２】
ある好ましい実施形態においては、前記複数の第２薄膜トランジスタの一部が前記周辺回路部内に位置し、スイッチング素子として機能する。
【００１３】
ある好ましい実施形態では、前記複数の第１薄膜トランジスタの少なくとも一部において、前記低濃度不純物領域が、前記ドレイン領域と前記チャネル領域との間、および、前記ソース領域と前記チャネル領域との間に形成されている。
【００１４】
ある好ましい実施形態では、前記第１薄膜トランジスタにおいて、少なくとも前記ドレイン領域と前記チャネル領域との間に形成された前記低濃度不純物領域は、前記ゲート電極によって部分的にオーバーラップされている。
【００１５】
ある好ましい実施形態では、前記第１薄膜トランジスタにおいて、前記ソース領域と前記チャネル領域との間に形成された低濃度不純物領域も、前記ゲート電極よって部分的にオーバーラップされている。
【００１６】
ある好ましい実施形態において、前記複数の第１薄膜トランジスタの少なくともひとつは、前記ソース領域と前記チャネル領域との間に形成され、前記ゲート電極によってオーバーラップされていない低濃度不純物領域を有している。
【００１７】
ある好ましい実施形態では、前記第１薄膜トランジスタにおいて、前記ゲート電極によってオーバーラップされている前記低濃度不純物領域が、前記ドレイン領域と前記チャネル領域との間に形成されており、しかも、前記ゲート電極によって部分的にオーバーラップされている。
【００１８】
ある好ましい実施形態において、前記周辺回路部は、スイッチング回路、バッファ回路、昇圧回路、及びロジック回路を含んでおり、前記バッファ回路およびロジック回路の少なくとも一方は、前記第１薄膜トランジスタを含んでいる。
【００１９】
ある好ましい実施形態において、前記スイッチング回路は前記第２薄膜トランジスタを含んでいる。
【００２０】
ある好ましい実施形態において、前記周辺回路は、低濃度不純物領域を有していない第３薄膜トランジスタを含んでいる。
【００２１】
ある好ましい実施形態において、前記第１および第２薄膜トランジスタはＮチャネル型であり、前記第３薄膜トランジスタはＰチャネル型である。
【００２２】
本発明によるアクティブマトリクス型表示装置の製造方法は、絶縁性表面を有する基板上に表示部および周辺回路部が設けられたアクティブマトリクス型表示装置の製造方法であって、前記基板上に形成された半導体層に対して、前記半導体層の選択された領域に不純物をドープし、低濃度不純物領域を形成する工程と、前記低濃度不純物領域に対して部分的にオーバーラップする第１ゲート電極、および、前記低濃度不純物領域にオーバーラップしない第２ゲート電極とを形成する工程と、前記第２ゲート電極を覆うマスクを形成する工程と、前記半導体層のうち前記マスクに覆われていない領域に不純物をドープして、ソース領域およびドレイン領域として機能する高濃度不純物領域を形成する工程とを包含するアクティブマトリクス型表示装置の製造方法。
【００２３】
ある好ましい実施形態においては、前記マスクを除去した後、前記第２ゲート電極をマスクとして前記半導体層中に不純物をドープし、それによって前記第２ゲート電極に対して自己整合した低濃度不純物領域を形成する工程を包含する。
【００２４】
ある好ましい実施形態では、前記第２ゲート電極を覆うマスクを形成する工程において、前記第１ゲート電極を覆うマスクを形成する。
【００２５】
ある好ましい実施形態において、前記第１ゲート電極を覆うマスクは、前記高濃度不純物領域を前記第１ゲート電極からオフセットさせる領域を覆う。
【００２６】
ある好ましい実施形態において、前記第１ゲート電極を覆うマスクは、前記第１ゲート電極の両側面の一方を露出させる。
【００２７】
ある好ましい実施形態において、前記半導体層の選択された領域に不純物をドープし、低濃度不純物領域を形成する工程は、前記第１電極を有する薄膜トランジスタのソース領域およびドレイン領域の一方の側にのみ前記低濃度不純物領域を形成する。
【００２８】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施形態を説明する。
【００２９】
（実施形態１）
まず、図１を参照しながら本発明によるアクティブマトリクス型表示装置の第１の実施形態を説明する。
【００３０】
図１は、本実施形態にかかる表示装置のアクティブマトリクス基板に形成された薄膜トランジスタの断面構成を模式的に示している。本実施形態では、１つの基板１０１上に３種類の薄膜トランジスタが形成されている。
【００３１】
基板１０１は、絶縁性表面を有する材料（典型的にはガラスまたはプラスチック等の絶縁体）から形成されている。基板１０１として、導体や半導体の表面に絶縁膜が堆積されたものを用いることも可能である。基板１０１の表面には、不図示の画素電極が行および列状に配列された表示領域（表示部）と、その表示部の外側に設けられた周辺駆動回路部がある。
【００３２】
図９は、アクティブマトリクス基板上における表示部と周辺駆動回路部の典型的な構成を示すブロック図である。この構成例では、画素ＴＦＴアレイが形成されている表示部と、表示部を駆動するための周辺駆動回路とが同一基板上に形成されている。周辺駆動回路は、データ信号線駆動回路および走査信号線駆動回路を含んでいる。データ信号線駆動回路は、ロジック回路、バッファ回路、およびスイッチング回路などから構成され、走査信号線駆動回路は、ロジック回路およびバッファ回路などから構成されている。信号制御回路から送られてきた信号は昇圧回路を経て各ロジック回路に与えられる。
【００３３】
本実施形態では、図９に示すような駆動回路一体型のアクティブマトリクス基板において、表示部および駆動回路内の各トランジスタ素子に求められる各々の特性に合わせて異なる種類の薄膜トランジスタを使い分ける点に特徴を有している。
【００３４】
本実施形態におけるＮチャネル型薄膜トランジスタ（Ｎ型薄膜トランジスタ）１１１、およびＰチャネル型薄膜トランジスタ（Ｐ型薄膜トランジスタ）１３１は、上述のような周辺駆動回路を構成するトランジスタ素子である。Ｎ型薄膜トランジスタ１１１は、チャネル領域の端部に設けられた低濃度不純物領域がゲート電極によって覆われた「ゲートオーバーラップＬＤＤ構造」を有する薄膜トランジスタであり、Ｐ型薄膜トランジスタ１３１は、ＬＤＤを持たない薄膜トランジスタ（非ＬＤＤ型トランジスタ）である。図１において、Ｎ型薄膜トランジスタ１１１は「駆動回路用Ｎ型ＴＦＴ」と記載され、Ｐ型薄膜トランジスタ１３１は「駆動回路用Ｐ型ＴＦＴ」と記載されている。本実施形態では、周辺駆動回路内のＣＭＯＳ回路がＮ型薄膜トランジスタ１１１およびＰ型薄膜トランジスタ１３１の組み合わせによって構成されている。
【００３５】
一方、Ｎ型薄膜トランジスタ１２１には、画素用ＴＦＴ（画素部スイッチング素子）として表示領域内に形成されているものと、周辺駆動回路内（例えば図９のスイッチング回路内）に形成されているものがある。表示部内に形成されたＮ型薄膜トランジスタ１２１は、画素電極とデータ信号線との間のスイッチングを行なうため、図１においては「画素用ＴＦＴ」と記載されている。これに対し、周辺駆動回路内に形成されたＮ型薄膜トランジスタ１２１は、周辺駆動回路内でスイッチング動作を行なうため、図１において「スイッチング回路用ＴＦＴ」と記載されている。これらのＮ型薄膜トランジスタ１２１は、いずれも、ゲート電極によってオーバーラップされていないＬＤＤ（セルフアライン型ＬＤＤ）を有している。
【００３６】
なお、図１に示されている薄膜トランジスタ１１１や薄膜トランジスタ１３１の個数は、それぞれ単数であるが、現実には多数の薄膜トランジスタ１１１や薄膜トランジスタ１３１が基板１０１上に形成されている。
【００３７】
次に、図１の構造をより詳細に説明する。
【００３８】
基板１０１上には、分離された複数の島状（アイランド状）半導体層が形成されている。図１では、１つのアイランド状半導体層が１つの薄膜トランジスタを構成している例が示されているが、本発明はこれに限定されない。また、半導体層と基板１０１との間に絶縁膜が介在していても良い。
【００３９】
薄膜トランジスタ１１１の半導体層内には、チャネル領域１１４と、チャネル領域１１４を間に挟むソース領域１１２およびドレイン領域１１３とが形成されている。チャネル領域１１４は、Ｐ-低濃度不純物領域または真性半導体領域から構成されており、ソース領域１１２およびドレイン領域１１３は、１対のＮ+高濃度不純物領域から構成されている。ソース領域１１２のチャネル領域側エッジおよびドレイン領域１１３のチャネル領域側には、それぞれ、Ｎ-低濃度不純物領域から構成されるＬＤＤ１１６および１１７が形成されている。
【００４０】
上記の各種不純物領域が形成された半導体層は、ゲート絶縁膜１０２によって覆われ、そのゲート絶縁膜１０２の上にはチャネル領域１１４の導電状態を制御するゲート電極１１５が設けられている。このゲート電極１１５によって、ＬＤＤ１１６およびＬＤＤ１１７は完全に覆われ、いわゆる「ゲートオーバーラップＬＤＤ構造」が形成されている。
【００４１】
画素用ＴＦＴおよびスイッチング回路用ＴＦＴとして機能する薄膜トランジスタ１２１も、薄膜トランジスタ１１１と同様に、ゲート絶縁膜１０２、Ｎ+高濃度不純物領域のソース領域１２２／ドレイン領域１２３、チャネル領域１２４、ゲート電極１２５、およびＮ-低濃度不純物領域のＬＤＤ１２６、１２７から構成されている。しかし、この薄膜トランジスタ１２１においては、ＬＤＤ領域１２６および１２７がゲート電極１２５によって覆われておらず、ＬＤＤ領域１２６および１２７のチャネル側エッジは、ゲート電極１２５のエッジに対して自己整合関係にある。このような構成を有するＬＤＤ構造を本明細書では「非ゲートオーバーラップＬＤＤ構造」または「セルフアライン型ＬＤＤ構造」と称する。
【００４２】
駆動回路用Ｐ型ＴＦＴとして機能する薄膜トランジスタ１３１は、ＬＤＤ構造を有しておらず、ソース・ドレインがゲート電極に対して自己整合的に形成された通常のトランジスタ構造を有している。この薄膜トランジスタ１３１は、ゲート絶縁膜１０２、Ｐ+高濃度不純物領域から形成されたソース領域１３２／ドレイン領域１３３、チャネル領域１３４、およびゲート電極１３５から構成されている。ソース領域１３２およびドレイン領域１３３のチャネル側エッジの位置は、ゲート電極１３５のエッジの位置に対して整合している。
【００４３】
以上の各種トランジスタのうち、Ｎ型薄膜トランジスタ１１１はゲートオーバーラップＬＤＤ構造を有しているため、入力電圧およびオン電流が高く、信頼性が高く要求される回路素子に適している。これに対し、Ｎ型薄膜トランジスタ１２１はセルフアライン型ＬＤＤ構造を有しているため、低いオフ電流が要求される素子に適している。
【００４４】
図１０は、ゲートオーバーラップＬＤＤ構造を有する薄膜トランジスタ、および通常の非オーバーラップＬＤＤ（自己整合型ＬＤＤ）を有する薄膜トランジスタについて、それぞれのトランジスタ特性を示したグラフである。グラフの横軸はゲート電圧［Ｖ］であり、縦軸はドレイン電流［Ａ］である。図１０から明らかなように、ゲートオーバーラップＬＤＤ構造を有する薄膜トランジスタは、通常の非オーバーラップＬＤＤを有する薄膜トランジスタに比べて、オン電流もオフ電流も低い。
【００４５】
このようにゲートオーバーラップＬＤＤ構造を有する薄膜トランジスタ１１１を周辺駆動回路に用いるとともに、通常の非オーバーラップＬＤＤ（自己整合型ＬＤＤ）を有する薄膜トランジスタ１２１を表示部内の画素ＴＦＴおよび周辺駆動回路部内のスイッチング回路用ＴＦＴとして用いると、周辺駆動回路は高速動作が可能で信頼性も高くなり、また、画素電極に書き込まれた電荷を十分に保持できる。
【００４６】
本実施形態によれば、ゲートオーバーラップＬＤＤ構造を有する薄膜トランジスタと非オーバーラップＬＤＤ構造を有する薄膜トランジスタとを同一基板上で適切にで使い分けることにより、高精細で高品質の液晶表示を実現することが可能になる。特に本実施形態の場合、周辺駆動回路内において上記２種類のＮ型薄膜トランジスタを適切に使い分け、それによって周辺駆動回路の性能を一段と向上させている。本実施形態では、周辺駆動回路に含まれる２種類のＮ型薄膜トランジスタの一方の構成と表示部内のＮ型薄膜トランジスタの構成とを実質的に共通化しているため、これらのＮ型薄膜トランジスタを同一プロセスで作製することが可能になり、製造工程数の増加を抑えつつ、周辺駆動回路の特性を向上させることができる。
【００４７】
以下、図２Ａおよび図２Ｂを参照しながら、上記薄膜トランジスタの製造方法を説明する。なお、本実施形態では、スイッチング回路用ＴＦＴと画素用ＴＦＴとは同様のプロセスステップで作製されるため、製造方法の説明に際して、スイッチング回路用ＴＦＴおよび画素用ＴＦＴに用いられる薄膜トランジスタを図２Ａおよび図２Ｂでは薄膜トランジスタ２２１として代表的に１つだけ図示することにする。
【００４８】
まず、図２Ａ（ａ）に示すように、各薄膜トランジスタのための半導体層２１２、２２２、および２３２を絶縁性基板２０１上に形成する。半導体層２１２、２２２、および２３２には、それぞれ、薄膜トランジスタ２１１、２２１、および２３１に必要なソース領域、ドレイン領域およびチャネルが形成されることになる。
【００４９】
図２Ａ（ａ）に示す構造は、次のようにして作製される。
【００５０】
まず、ガラスなどの絶縁性基板２０１の上にＣＶＤ（化学的気相成長）装置などを用いて非晶質シリコン膜（厚さ：１０〜５００ｎｍ、好ましくは２０〜１００ｎｍ）を堆積させる。そして、５５０〜６００℃程度の温度で基板全体をアニールするか、またはレーザーを非晶質シリコン膜に照射することにより、非晶質シリコン膜を結晶化させて多結晶シリコン膜を得る。
【００５１】
次に、フォトリソグラフィ技術により、半導体層の位置と形状を規定するフォトレジストパータンを多結晶シリコン膜上に形成した後、ドライエッチングなどのエッチング技術を用いて多結晶シリコン膜を任意の形状（例えばアイランド状）にパターニングする。こうして、図１に示される半導体層２１２、２２２、および２３２を得ることができる。この後、ＣＶＤ装置などを用い、基板の上面全体を覆うようにしてＳｉＯ2膜（厚さ：７０〜１５０ｎｍ）を堆積し、ゲート絶縁膜２０２を形成する。このゲート絶縁膜２０２は、ＳｉＯ2膜以外の絶縁膜から形成されても良い。
【００５２】
次に、薄膜トランジスタ２１１のチャネル領域２１２’、ならびに、薄膜トランジスタ２２１および薄膜トランジスタ２３１の半導体層２２２および２３２を覆うフォトレジスト２０４を形成する。このフォトレジスト２０４は、次のドーピング工程で不純物注入阻止層として機能する。フォトレジスト２０４は、半導体層２２２および２３２にリンイオン２０３が注入されないように薄膜トランジスタ２２１および２３１が形成される領域の全体を覆い、しかも、薄膜トランジスタ２１１が形成される領域内では半導体層２１２のチャネル領域２１２’を規定するようにパターニングされる。フォトレジスト２０４のうち、薄膜トランジスタ２１１のチャネル領域２１２’を規定する部分の寸法（チャネル長ＬCHに相当する）は、例えば、３．０〜６．０μｍとされる。半導体層２１２のうち、次の不純物ドーピング工程で不純物が注入されるべき部分は、フォトレジスト２０４によって覆われず、露出した状態にある。
【００５３】
次に、フォトレジスト２０４をマスクとして、低ドーズ量のリンイオン２０３を半導体層２１２に注入して、Ｎ-低濃度不純物領域２１３を形成する。例えばイオン注入法によってドーズ量１×１０13〜５×１０14ｃｍ-2程度のリンイオン２０３を電界加速して半導体層２１２の選択された領域に注入する。不純物ドーピング法としては、イオン注入法の他にレーザードーピング法やプラズマドーピング法などの方法を用いてもよい。この工程により、半導体層２１２のうち、フォトレジスト２０４によって覆われていた部分には、チャネル領域２１２’が形成され、チャネル領域２１２’を挟んた部分には、一対のＮ-低濃度不純物領域２１３が形成される。これらのＮ-低濃度不純物領域２１３の間隔が「チャネル長（ＬCH）」に相当する。
【００５４】
フォトレジスト２０４をアッシングなどによって除去した後、図２Ａ(ｃ）に示すゲート電極２０５を形成する。ゲート電極２０５は、アルミニウム、タンタル、チタン、シリコン、またはこれらの合金などからなる導電性薄膜（厚さ：４００〜７００ｎｍ程度）をスパッタ法などによって堆積した後、フォトリソグラフィおよびエッチング技術により、この導電性薄膜をパターニングすることによって得られる。
【００５５】
薄膜トランジスタ２１１のゲート電極２０５は、チャネル領域２１２’を完全に覆い、しかも、Ｎ-低濃度不純物領域２１３のそれぞれの一端を部分的に覆うように形成される。チャネル長方向に沿って計測したゲート電極２０５の寸法（ゲート長ＬG）は、チャネル長方向に沿って計測したＬＤＤ２１３’の寸法ＬLとチャネル長ＬCHとを加算した大きさを有するように設計される。すなわち、ゲート電極２０５は、ＬG＝２ＬL＋ＬCHとなるようにパターニングされる。その結果、各Ｎ-低濃度不純物領域２１３は、ゲート電極２０５によって部分的にオーバーラップされ、Ｎ-低濃度不純物領域２１３のうちでゲート電極２０５の真下に位置する部分が最終的にはゲートオーバーラップＬＤＤ２１３’として機能することになる。例えば、チャネル長方向に沿って計測したゲートオーバーラップＬＤＤ２１３’の寸法ＬLを０．５〜３．０μｍとし、また、チャネル長ＬCHを３．０〜６．０μｍとする場合、ＬG＝２ＬL＋ＬCHの関係式から、ゲート電極２０５の寸法ＬGは４．０〜１２．０μｍとすればよいことになる。
【００５６】
次に、図２Ｂ(ａ）に示すように、オーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ２１１のソース領域・ドレイン領域２１４、および非オーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ２２１のソース領域・ドレイン領域２２３を形成する。具体的には、まず、フォトリソグラフィにより、Ｎ型薄膜トランジスタ２２１およびＰ型薄膜トランジスタ２３１上に不純物注入阻止層として機能するフォトレジスト２０６を形成する。ここで、Ｎ型薄膜トランジスタ２２１の半導体層２２２のうち、非オーバーラップＬＤＤ２２４（図２Ｂ（ｂ）参照）が形成されるべき部分はフォトレジスト２０６によって覆われるが、ソース領域・ドレイン領域２２３が形成されるべき部分はフォトレジスト２０６によって覆われず、露出した状態にある。すなわち、フォトレジスト２０６は、薄膜トランジスタ２２１のゲート電極２０５だけではなく、非オーバーラップＬＤＤ２２４が形成されるべき領域を覆うようにをパターニングされる。例えば、Ｎ型薄膜トランジスタ２２１のゲート電極２０５のゲート長ＬGを３．０〜６．０μｍとし、チャネル長方向に沿って計測した非オーバーラップＬＤＤ２２４の寸法ＬLを０．５〜２．０μｍとする場合、薄膜トランジスタ２２１上のフォトレジスト２０６のチャネル長方向に沿って計測した寸法ＬPHは、ＬPH＝２ＬL＋ＬGの関係式から、４．０〜１０．０μｍに設定される。
【００５７】
次に、フォトレジスト２０６をマスクとして、高ドーズ量のリンイオン２０７を半導体層２１２および２２２に対して注入する。例えば、イオン注入法によりドーズ量１×１０14〜１×１０16ｃｍ-2程度のリンイオンを電界加速して半導体層２１２および２２２に注入する。不純物添加方法としては、レーザードーピング法やプラズマドーピング法などの他のドーピング法を用いても良い。リンイオン２０７の高濃度注入を行なった後、フォトレジスト２０６をアッシングなどにより除去する。なお、上記工程により、半導体層２２２には、ソース領域・ドレイン領域２２３の間に非注入領域２２２’が形成される。
【００５８】
上記工程によって半導体層２２２に形成されたＮ型薄膜トランジスタ２２１のソース領域・ドレイン領域２２３のチャネル領域側エッジは、ゲート電極２０５の真下に位置する領域から外側にシフトした状態（オフセット状態）にある。これに対し、半導体層２１２に形成されたＮ型薄膜トランジスタ２１１のソース領域・ドレイン領域２１４のチャネル領域側エッジは、ゲート電極２０５に対して自己整合している。このソース領域・ドレイン領域２１４が形成された領域、およびゲート電極２０５の真下領域の一部には、その前にＮ-低濃度不純物領域２１３が形成されていたが、高ドーズ量のリンイオン２０７が注入された部分のＮ型不純物濃度が増加し、ソース領域・ドレイン領域２１４として機能するＮ+高濃度不純物領域が形成された。
【００５９】
次に、Ｎ型薄膜トランジスタ２２１の非オーバーラップＬＤＤ２２４を半導体層２２２に形成するため、図２Ｂ(ｂ）に示すように、リンイオン２０８の低ドーズ量注入を行なう。本実施形態では、イオン注入法により、ドーズ量１×１０12〜１×１０14ｃｍ-2程度のリンイオンを電界加速して半導体層中に注入する。不純物添加方法としては、レーザードーピング法あるいはプラズマドーピング法などの方法を用いても良い。この工程により、非オーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ２２１が形成される。また、この工程で、半導体層２３２のソース領域・ドレイン領域２３３’が形成されるべき領域にＮ型低濃度不純物領域が形成されるとともに、その間にチャネル領域２３２’が形成される。
【００６０】
なお、図２Ｂ(ｂ）では、基板の全面に対してリンイオン注入が行なわれている状態が示されているが、薄膜トランジスタ２１１および薄膜トランジスタ２３１が形成される領域上に注入阻止マスクとして機能するレジストマスクを形成しておいても良い。
【００６１】
その後、図２Ｂ(ｃ）に示すように、Ｐ型薄膜トランジスタ２３１のソース領域・ドレイン領域２３３’を形成する。すなわち、フォトリソグラフィによりＮ型薄膜トランジスタ２１１および２２１上にフォトレジスト２０９を形成した後、フォトレジスト２０９をマスクとしてボロンイオン２１０の高ドーズ量注入を行なう。この不純物注入は、例えばイオン注入法により、ドーズ量１×１０14〜１×１０16ｃｍ-2程度のボロンイオンを電界加速して半導体層中に注入して行なう。不純物添加方法としては、レーザードーピング法やプラズマドーピング法などのドーピング法を用いても良い。このとき、Ｐ型薄膜トランジスタ２３１のゲート電極２０５が注入マスクとして機能するため、Ｐ型薄膜トランジスタ２３１のソース領域・ドレイン領域２３３は、ゲート電極２０５に対して自己整合的に形成される。チャネル領域２３２’はゲート電極２０５の真下にゲート電極２０５と同寸法で形成されるため、Ｐ型薄膜トランジスタ２３１のチャネル長ＬCHはゲート長ＬGとほぼ等しくなる。
【００６２】
ボロンイオン２１０の高ドーズ量注入の後、フォトレジスト２０９をアッシングなどにより除去する。この工程によりＰ型薄膜トランジスタ２３１が形成され、３種類の薄膜トランジスタが完成する。
【００６３】
なお、本実施形態で採用した薄膜トランジスタの各部寸法およびプロセス条件（チャネル長・ＬＤＤ長など、膜厚、ドーズ量など）は、作製する薄膜トランジスタの使用条件（電源電圧、回路構成など）に応じて最適化すれば良く、上記の数値や条件に限定されるものではない。
【００６４】
（実施形態２）
図３は、本発明によるアクティブマトリクス型表示装置の第２の実施形態を示す主要部断面図である。本実施形態における薄膜トランジスタ３２１および薄膜トランジスタ３３１は、第１の実施形態における薄膜トランジスタ１２１および薄膜トランジスタ１３１と同様の構成を有しているため、その詳細な説明はここでは繰り返さない。
【００６５】
薄膜トランジスタ３１１と第１の実施形態における薄膜トランジスタ１１１との相違点は、Ｎ-低濃度不純物領域３１６、３１７とゲート電極３１５との配置関係にある。本実施形態では、Ｎ-低濃度不純物領域３１６、３１７のそれぞれの一部がゲート電極３１５によって覆われている。より詳細には、Ｎ-低濃度不純物領域３１６は、ゲート電極３１５の真下に位置するＬＤＤ３１６ａと、ゲート電極３１５の真下領域の外側に位置するＬＤＤ３１６ｂとして機能する。また、Ｎ-低濃度不純物領域３１７は、ゲート電極３１５の真下に位置するＬＤＤ３１７ａと、ゲート電極３１５の真下領域の外側に位置するＬＤＤ３１７ｂとして機能する。
【００６６】
薄膜トランジスタ３１１は、第１の実施形態における薄膜トランジスタ１１１に比べて、ＬＤＤ３１６ｂおよび３１７ｂの寄生抵抗のために電流駆動能力が若干低下するものの、オフ電流がよりいっそう抑制される。このような薄膜トランジスタ３１１は、オフ電流を特に低くする必要がある回路に適しており、周辺駆動回路の消費電流を低減する効果も発揮し得る。
【００６７】
次に、図４Ａおよび図４Ｂを参照しながら、本実施形態における薄膜トランジスタの製造方法を説明する。なお、本実施形態でも、スイッチング回路用ＴＦＴと画素用ＴＦＴとは同様にして作製される。このため、製造方法の説明に際しては、図３のスイッチング回路用ＴＦＴおよび画素用ＴＦＴに用いられる薄膜トランジスタ３２１を薄膜トランジスタ４２１として代表的に１つだけを図示することにする。
【００６８】
まず、図４Ａ（ａ）に示すように、各薄膜トランジスタ４１１、４２１、および４３１のための半導体層４１２、４２２、および４３２を絶縁性基板４０１上に形成する。半導体層４１２、４２２、および４３２には、それぞれ、薄膜トランジスタ４１１、４２１、および４３１に必要なソース領域、ドレイン領域およびチャネルが形成されることになる。図４Ａ（ａ）に示す構造は、第１の実施形態で説明した方法と同一の方法で作製される。
【００６９】
次に、図４Ａ（ｂ）に示すように、薄膜トランジスタ４１１のチャネル領域４１２’、ならびに、薄膜トランジスタ４２１および薄膜トランジスタ４３１の半導体層４２２および４３２を覆うフォトレジスト４０４を形成した後、フォトレジスト４０４をマスクとして、リンイオン４０３を半導体層４１２に注入して、Ｎ-低濃度不純物領域４１３を形成する。これらの工程も、第１の実施形態で説明した方法と同様にして実行される。
【００７０】
フォトレジスト４０４をアッシングなどによって除去した後、図４Ａ(ｃ）に示すゲート電極４０５を形成する。薄膜トランジスタ４１１のゲート電極４０５は、チャネル領域４１２’を完全に覆い、しかも、Ｎ-低濃度不純物領域４１３のそれぞれの一端を部分的に覆うように形成される。前述のように、ゲート電極４０５は、ＬG＝２ＬL＋ＬCHとなるようにパターニングされる。
【００７１】
次に、図４Ｂ(ａ）に示すように、オーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ４１１のソース領域・ドレイン領域４１４、および非オーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ４２１のソース領域・ドレイン領域４２３を形成する。具体的には、まず、フォトリソグラフィにより、Ｎ型薄膜トランジスタ４１１、Ｎ型薄膜トランジスタ４２１、およびＰ型薄膜トランジスタ４３１上に不純物注入阻止層として機能するフォトレジスト４０６を形成する。フォトレジスト４０６のうち、Ｎ型薄膜トランジスタ４２１の半導体層４２２およびＰ型薄膜トランジスタ４３１の半導体層４３２上に形成される部分は、第１の実施形態におけるものと同様である。本実施形態では、Ｎ型薄膜トランジスタ４１１の半導体層４１２の上にも、フォトレジスト４０６が形成されており、Ｎ型薄膜トランジスタ４１１のゲート電極４０５を覆っている。こうして、フォトレジスト４０６は、半導体層４１２に形成されたＮ-低濃度不純物領域４１３のうち、ＬＤＤ４１３ｂとして機能する部分に対して高ドーズ量のリンイオン４０７が注入されないようにパターニングされる。例えば、薄膜トランジスタ４１１のゲート電極４０５の寸法ＬGを４．０〜１２．０μｍとし、ゲート電極４０５の真下領域の外側に位置するＬＤＤ４１３ｂ（図４Ｂ（ｂ）参照）のチャネル長方向寸法ＬL2を０．５〜２．０μｍとする場合、薄膜トランジスタ４１１上に形成されるフォトレジスト４０６のチャネル長方向寸法ＬPHは、ＬPH＝２ＬL2＋ＬGの関係から、５．０〜１６．０μｍとなるように設定される。
【００７２】
次に、フォトレジスト４０６をマスクとして、ドーズ量１×１０15〜１×１０16ｃｍ-2程度のリンイオンを電界加速して半導体層中に注入する。高ドーズ量のリンイオン４０７を注入した後、フォトレジスト４０６をアッシングなどにより除去する。なお、上記工程により、半導体層４２２には、ソース領域・ドレイン領域４２３の間に非注入領域４２２’が形成される。
【００７３】
上記工程によって半導体層４１２に形成されたＮ型薄膜トランジスタ４１１のソース領域・ドレイン領域４１４のチャネル領域側エッジは、ゲート電極４０５の真下に位置する領域から外側にシフトとし、ソース領域・ドレイン領域４１４とチャネル領域４１２’との間には、ゲート電極４０５によって部分的に覆われた状態のＮ-低濃度不純物領域４１３が存在することとなる。
【００７４】
次に、図４Ｂ(ｂ）に示すように、全面に低ドーズのリンイオン４０８を注入する。このリンイオン注入により、薄膜トランジスタ４１１では、ゲート電極４０５の真下領域の外側に非ゲートオーバーラップＬＤＤ４１３ｂが形成される。Ｎ-低濃度不純物領域４１３のうち、ゲート電極４０５の真下領域に位置する部分は、ゲートオーバーラップＬＤＤ４１３ａとして機能する。このリンイオン注入により、薄膜トランジスタ４２２では、ゲート電極４０５の真下領域の外側に一対の非ゲートオーバーラップＬＤＤ４２４が形成され、その間にチャネル領域４２２”が形成される。この工程により、Ｐ型薄膜トランジスタ４３１の半導体層４３２のソース領域・ドレイン領域４３３’が形成されるべき領域にＮ型低濃度不純物領域４３３が形成されるとともに、その間にチャネル領域４３２’が形成される。
【００７５】
なお、Ｎ-低濃度濃度不純物領域４１３を構成するＬＤＤ４１３ａおよびＬＤＤ４１３ｂのＮ型不純物濃度を比較すると、２回のリンイオン注入を受けるＬＤＤ４１３ｂのＮ型不純物濃度がＬＤＤ４１３ａのＮ型不純物濃度よりも高くなるが、ソース・ドレイン領域４１４として機能するＮ+高濃度不純物領域の不純物濃度よりは遥かに低い。
【００７６】
図４Ｂ(ｂ）では、全面に低濃度リンイオン４０８を注入する例が示されているが、薄膜トランジスタ４１１上にフォトレジストで不純物注入阻止層を形成することにより、薄膜トランジスタ４１１の半導体４１２に対しては低ドーズのリンイオン４０８を注入しないようにすることも可能である。この場合、非ゲートオーバーラップＬＤＤ４１３ｂのＮ型不純物濃度は、ゲートオーバーラップＬＤＤ４１３ａのＮ型不純物濃度と等しくなる。
【００７７】
その後、図４Ｂ(ｃ）に示すように、フォトリソグラフィによりＮ型薄膜トランジスタ４１１および４２１上にフォトレジスト４０９を形成した後、フォトレジスト４０９をマスクとしてボロンイオン４１０の高ドーズ量注入を行なうことにより、Ｐ型薄膜トランジスタ４３１のソース領域・ドレイン領域４３３’を形成する。注入方法および条件は、第１の実施形態の場合と同様である。そして、この注入工程後、フォトレジスト４０９をアッシングなどにより除去することにより、Ｐ型薄膜トランジスタ４３１が形成され、３種類の薄膜トランジスタが完成することになる。
【００７８】
なお、本実施形態で用いた薄膜トランジスタの各部寸法およびプロセス条件（チャネル長・ＬＤＤ長など、膜厚、プロセス温度およびドーズ量など）は、作製する薄膜トランジスタの使用条件（電源電圧、回路構成など）に応じて最適化すれば良く、上記の数値や条件に限定されるものではない。
【００７９】
（実施形態３）
図５は、本発明によるアクティブマトリクス型表示装置の第３の実施形態を示す主要部断面図である。本実施形態における薄膜トランジスタ５２１および薄膜トランジスタ５３１は、第１の実施形態における薄膜トランジスタ１２１および薄膜トランジスタ１３１と同様の構成を有しているため、その詳細な説明はここでは繰り返さない。
【００８０】
薄膜トランジスタ５１１と第１の実施形態における薄膜トランジスタ１１１との相違点は、Ｎ-低濃度不純物領域５１６、５１７とゲート電極５１５との配置関係にある。本実施形態では、一方のＮ-低濃度不純物領域５１７がゲート電極５１５によって完全に覆われているのに対して、他方のＮ-低濃度不純物領域５１６がゲート電極５１５によって覆われていない。より詳細には、Ｎ-低濃度不純物領域５１６は、ゲートオーバーラップＬＤＤとして機能し、Ｎ-低濃度不純物領域５１７は非ゲートオーバーラップＬＤＤとして機能する。
【００８１】
薄膜トランジスタ３１１は、第１の実施形態における薄膜トランジスタ１１１に比べて、ＬＤＤ３１６ｂおよび３１７ｂの寄生抵抗のために電流駆動能力が若干低下するものの、オフ電流がよりいっそう抑制される。このような薄膜トランジスタ３１１は、オフ電流を特に低くする必要がある回路に適しており、周辺駆動回路の消費電流を低減する効果も発揮し得る。
【００８２】
周辺駆動回路内に含まれる薄膜トランジスタのうち、信号（電流）の伝達方向が一方向に限定されるように使用される薄膜トランジスタにおいては、電界集中が生じる部分がチャネル領域の両エッジのうち、一方の側に固定される。このような場合は、例えば薄膜トランジスタ５１１の図中右側部分のみにゲートオーバーラップＬＤＤ構造を設ければよい。このような非対称な構成を有する薄膜トランジスタ５１１によれば、前述の実施形態における薄膜トランジスタ１１１や薄膜トランジスタ３１１よりもゲート長を短くすることができるため、電流駆動能力を高くすることが可能となる。
【００８３】
次に、図６Ａおよび図６Ｂを参照しながら、本実施形態における薄膜トランジスタの製造方法を説明する。なお、本実施形態では、スイッチング回路用ＴＦＴと画素用ＴＦＴとは同様にして作製される。このため、製造方法の説明に際しては、図５のスイッチング回路用ＴＦＴおよび画素用ＴＦＴに用いられる薄膜トランジスタ５２１を薄膜トランジスタ６２１として代表的に１つだけを図示することにする。
【００８４】
まず、図６Ａ（ａ）に示すように、各薄膜トランジスタ６１１、６２１、６３１のための半導体層６１２、６２２、および６３２を絶縁性基板６０１上に形成する。半導体層６１２、６２２、および６３２には、それぞれ、薄膜トランジスタ６１１、６２１、および６３１に必要なソース領域、ドレイン領域およびチャネルが形成されることになる。図６Ａ（ａ）に示す構造は、第１および第２の実施形態で説明した方法と同一の方法で作製される。
【００８５】
次に、図６Ａ（ｂ）に示すように、薄膜トランジスタ６１１の非ゲートオーバーラップＬＤＤ（図５の参照符号「５１６」）、ソース領域、およびチャネル領域６１２’（図６Ｂ（ｂ）参照）が形成されるべき領域、ならびに、薄膜トランジスタ６２１および薄膜トランジスタ６３１の半導体層６２２および６３２を覆うフォトレジスト６０３を形成した後、フォトレジスト６０３をマスクとして、リンイオン６０４を半導体層６１２のゲートオーバラップＬＤＤ（図５の参照符号「５１７」）が形成されるべき領域に注入して、Ｎ-低濃度不純物領域６１３を形成する。
【００８６】
フォトレジスト６０３をアッシングなどによって除去した後、図６Ａ(ｃ）に示すゲート電極６０５を形成する。薄膜トランジスタ６１１のゲート電極６０５は、チャネル領域６１２’が形成されべき領域を覆い、しかも、Ｎ-低濃度不純物領域６１３の一端を部分的に覆うように形成される。前述のように、ゲート電極６０５は、ＬG＝ＬL＋ＬCHとなるようにパターニングされる。
【００８７】
このようにして、薄膜トランジスタ６１１のチャネル領域だけでなくソース領域にもリンイオン６０４が注入されないようにするため、チャネル領域だけでなくソース領域もフォトレジスト６０３で覆われるようにパターニングする。本実施形態では、チャネル領域６１２’とＮ-低濃度不純物領域６１３との境界が第１の実施形態１における場合と同じ位置となるようにマスクアライメントが実行される。
【００８８】
次に、図６Ｂ(ａ）に示すように、片側にゲートオーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ６１１のソース領域・ドレイン領域６１４、およびＮ型薄膜トランジスタ６２１のソース領域・ドレイン領域６２３を形成する。具体的には、まず、フォトリソグラフィにより、Ｎ型薄膜トランジスタ６１１、Ｎ型薄膜トランジスタ６２１、およびＰ型薄膜トランジスタ６３１上に不純物注入阻止層として機能するフォトレジスト６０６を形成する。フォトレジスト６０６のうち、Ｎ型薄膜トランジスタ６２１の半導体層６２２およびＰ型薄膜トランジスタ６３１の半導体層６３２上に形成される部分は、第１および第２の実施形態におけるものと同様である。本実施形態では、Ｎ型薄膜トランジスタ６１１の半導体層６１２の上に、Ｎ型薄膜トランジスタ６１１のゲート電極６０５を部分的に覆うフォトレジスト６０６が形成されている。より詳細には、非オーバーラップＬＤＤ６１３ｂが形成されるべき部分（図６Ｂ（ｂ）参照）にリンイオン６０７が注入されないようにするため、フォトレジスト６０６は、非オーバーラップＬＤＤ６１３ｂが形成されるべき領域を覆うようにパターニングされる。一方、オーバーラップＬＤＤ６１３ａが形成される側では、高ドーズのリンイオン６０７が注入されるようにするため、レジスト６０６は、ゲート電極６０５の一方の側面を露出させるようにパターニングされる。
【００８９】
次に、フォトレジスト６０６をマスクとして、ドーズ量１×１０15〜１×１０16ｃｍ-2程度のリンイオンを電界加速して半導体層中に注入する。高ドーズ量のリンイオン６０７を注入した後、フォトレジスト６０６をアッシングなどにより除去する。なお、上記工程により、半導体層６２２には、ソース領域・ドレイン領域６２３の間に非注入領域６２２’が形成される。
【００９０】
上記工程によって半導体層６１２に形成されたＮ型薄膜トランジスタ６１１のソース領域６１４のチャネル領域側エッジは、ゲート電極６０５の真下に位置する領域から外側にシフトとし、ドレイン領域６１４のチャネル領域側エッジは、ゲート電極６０５に対して自己整合する。
【００９１】
次に、図６Ｂ(ｂ）に示すように、全面に低ドーズのリンイオン６０８を注入する。このリンイオン注入により、薄膜トランジスタ６１１では、ゲート電極６０５の真下領域の外側に非ゲートオーバーラップＬＤＤ６１３ｂが形成される。Ｎ-低濃度不純物領域６１３のうち、ゲート電極６０５の真下領域に位置する部分は、ゲートオーバーラップＬＤＤ６１３ａとして機能する。このリンイオン注入により、薄膜トランジスタ６２１では、ゲート電極６０５の真下領域の外側に非ゲートオーバーラップＬＤＤ６２４が形成されるとともに、薄膜トランジスタ６１１のソース側にも非ゲートオーバーラップＬＤＤ６１３ｂが形成される。また、この工程により、薄膜トランジスタ６２１のチャネル領域６２２”が一対の非ゲートオーバーラップＬＤＤ６２４の間に形成される。更に、この工程で、薄膜トランジスタ６３１の半導体層６３２のソース領域・ドレイン領域６３３’（図６Ｂ（ｃ）参照）が形成されるべき領域にＮ型低濃度不純物領域６３３が形成されるとともに、その間にチャネル領域６３２’が形成される。
【００９２】
上記工程において、例えばゲート電極６０５の寸法ＬGを３．５〜９．０μｍ、ゲートオーバーラップＬＤＤ６１３ａのチャネル長方向寸法ＬL2を０．５〜３．０μｍとした場合、ＬG＝ＬCH＋ＬL2の関係式から、チャネル長ＬCHは３．０〜６．０μｍとなる。
【００９３】
その後、図６Ｂ(ｃ）に示すように、フォトリソグラフィによりＮ型薄膜トランジスタ６１１および６２１上にフォトレジスト６０９を形成した後、フォトレジスト６０９をマスクとしてボロンイオン６１０の高ドーズ量注入を行なうことにより、Ｐ型薄膜トランジスタ６３１のソース領域・ドレイン領域６３３を形成する。注入方法および条件は、第１の実施形態の場合と同様である。そして、この注入工程後、フォトレジスト６０９をアッシングなどにより除去することにより、Ｐ型薄膜トランジスタ６３１が形成され、３種類の薄膜トランジスタが完成することになる。
【００９４】
なお、本実施形態で用いた薄膜トランジスタの各部寸法およびプロセス条件（チャネル長・ＬＤＤ長など、膜厚、プロセス温度およびドーズ量など）は、作製する薄膜トランジスタの使用条件（電源電圧、回路構成など）に応じて最適化すれば良く、上記の数値や条件に限定されるものではない。
【００９５】
（実施形態４）
図７は、本発明によるアクティブマトリクス型表示装置の第４の実施形態を示す主要部断面図である。本実施形態における薄膜トランジスタ７２１および薄膜トランジスタ７３１は、第１の実施形態における薄膜トランジスタ１２１および薄膜トランジスタ１３１と同様の構成を有しているため、その詳細な説明はここでは繰り返さない。
【００９６】
薄膜トランジスタ７１１と第３の実施形態における薄膜トランジスタ５１１との相違点は、Ｎ-低濃度不純物領域７１７とゲート電極７１５との配置関係にある。本実施形態では、Ｎ-低濃度不純物領域７１７がゲート電極７１５によって部分的に覆われている。より詳細には、Ｎ-低濃度不純物領域７１７は、ゲートオーバーラップＬＤＤ７１７ａとして機能する部分と、非ゲートオーバーラップＬＤＤ７１７ｂとして機能する部分とから構成されている。
【００９７】
薄膜トランジスタ７１１は、第３の実施形態における薄膜トランジスタ５１１に比べ、ＬＤＤ７１７ｂによる寄生抵抗の増加のために電流駆動能力が若干低下するものの、オフ電流を更に抑制することができる。薄膜トランジスタ７１１は、周辺駆動回路の中で特にオフ電流も低くする必要のある部分に適している。また、本実施形態の構成を採用することにより、周辺回路の消費電流を更に低減することも可能となる。
【００９８】
周辺駆動回路内に含まれる薄膜トランジスタのうち、信号（電流）の伝達方向が一方向に限定されるように使用される薄膜トランジスタにおいては、電界集中が生じる部分がチャネル領域の両エッジのうち、一方の側（ドレイン側）に固定される。このような場合は、例えば薄膜トランジスタ７１１の図中右側部分のみに部分的ゲートオーバーラップＬＤＤ構造を設ければよい。このような非対称な構成を有する薄膜トランジスタ７１１によれば、前述の実施形態における薄膜トランジスタ１１１や薄膜トランジスタ３１１よりもゲート長を短くすることができるため、電流駆動能力を高くすることが可能となる。
【００９９】
次に、図８Ａおよび図８Ｂを参照しながら、本実施形態における薄膜トランジスタの製造方法を説明する。なお、本実施形態では、スイッチング回路用ＴＦＴと画素用ＴＦＴとは同様にして作製される。このため、製造方法の説明に際しては、図７のスイッチング回路用ＴＦＴおよび画素用ＴＦＴに用いられる薄膜トランジスタ７２１を薄膜トランジスタ８２１として代表的に１つだけ図示することにする。
【０１００】
まず、図８Ａ（ａ）に示すように、各薄膜トランジスタ８１１、８２１、８３１のための半導体層８１２、８２２、および８３２を絶縁性基板８０１上に形成する。半導体層８１２、８２２、および８３２には、それぞれ、薄膜トランジスタ８１１、８２１、および８３１に必要なソース領域、ドレイン領域およびチャネルが形成されることになる。図８Ａ（ａ）に示す構造は、第１および第２の実施形態で説明した方法と同一の方法で作製される。
【０１０１】
次に、図８Ａ（ｂ）に示すように、薄膜トランジスタ８１１の非ゲートオーバーラップＬＤＤ（図７の参照符号「７１６」）、ソース領域、およびチャネル領域８１２’が形成されるべき領域、ならびに、薄膜トランジスタ８２１および薄膜トランジスタ８３１の半導体層８２２および８３２を覆うフォトレジスト８０４を形成した後、フォトレジスト８０４をマスクとして、リンイオン８０３を半導体層８１２のゲートオーバラップＬＤＤ（図７の参照符号「７１７」）が形成されるべき領域に注入して、Ｎ-低濃度不純物領域８１３を形成する。
【０１０２】
フォトレジスト８０４をアッシングなどによって除去した後、図８Ａ(ｃ）に示すゲート電極８０５を形成する。薄膜トランジスタ８１１のゲート電極８０５は、チャネル領域８１２’が形成されべき領域を覆い、しかも、Ｎ-低濃度不純物領域８１３の一端を部分的に覆うように形成される。前述のように、ゲート電極８０５は、ＬG＝ＬL＋ＬCHとなるようにパターニングされる。
【０１０３】
次に、図８Ｂ(ａ）に示すように、片側にゲートオーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ８１１のソース領域・ドレイン領域８１４、およびＮ型薄膜トランジスタ８２１のソース領域・ドレイン領域８２３を形成する。具体的には、まず、フォトリソグラフィにより、Ｎ型薄膜トランジスタ８１１、Ｎ型薄膜トランジスタ８２１、およびＰ型薄膜トランジスタ８３１上に不純物注入阻止層として機能するフォトレジスト８０６を形成する。フォトレジスト８０６のうち、Ｎ型薄膜トランジスタ８２１の半導体層８２２およびＰ型薄膜トランジスタ８３１の半導体層８３２上に形成される部分は、第１および第２の実施形態におけるものと同様である。本実施形態では、Ｎ型薄膜トランジスタ８１１の半導体層８１２の上に、Ｎ型薄膜トランジスタ８１１のゲート電極８０５を完全に覆って横に伸びるフォトレジスト８０６が形成されている。より詳細には、非オーバーラップＬＤＤ８１３ｂが形成されるべき部分（図８Ｂ（ｂ）参照）にリンイオン８０７が注入されないようにするため、フォトレジスト８０６は、一対の非オーバーラップＬＤＤ８１３ｂが形成されるべき領域を覆うようにパターニングされる。
【０１０４】
次に、フォトレジスト８０６をマスクとして、ドーズ量１×１０15〜１×１０16ｃｍ-2程度のリンイオンを電界加速して半導体層中に注入する。高ドーズ量のリンイオン８０７を注入した後、フォトレジスト８０６をアッシングなどにより除去する。なお、上記工程により、半導体層８２２には、ソース領域・ドレイン領域８２３の間に非注入領域８２２’が形成される。
【０１０５】
上記工程によって半導体層８１２に形成されたＮ型薄膜トランジスタ８１１のソース・ドレイン領域８１４のチャネル領域側エッジは、いずれも、ゲート電極８０５の真下に位置する領域から外側にシフトとする。
【０１０６】
次に、図８Ｂ(ｂ）に示すように、全面に低ドーズのリンイオン８０８を注入する。このリンイオン注入により、薄膜トランジスタ８１１では、ゲート電極８０５の真下領域の外側に非ゲートオーバーラップＬＤＤ８１３ｂが形成される。Ｎ-低濃度不純物領域８１３のうち、ゲート電極８０５の真下領域に位置する部分は、ゲートオーバーラップＬＤＤ８１３ａとして機能する。このリンイオン注入により、薄膜トランジスタ８２１では、ゲート電極８０５の真下領域の外側に非ゲートオーバーラップＬＤＤ８２４が形成される。また、この工程により、薄膜トランジスタ８２１のチャネル領域８２２”が一対の非ゲートオーバーラップＬＤＤ８２４の間に形成される。更に、この工程で、薄膜トランジスタ８３１の半導体層８３２のソース領域・ドレイン領域８３３’（図８Ｂ（ｂ）参照）が形成されるべき領域にＮ型低濃度不純物領域８３３が形成されるとともに、その間にチャネル領域８３２’が形成される。
【０１０７】
その後、図８Ｂ(ｃ）に示すように、フォトリソグラフィによりＮ型薄膜トランジスタ８１１および８２１上にフォトレジスト８０９を形成した後、フォトレジスト８０９をマスクとしてボロンイオン８１０の高ドーズ量注入を行なうことにより、Ｐ型薄膜トランジスタ８３１のソース領域・ドレイン領域８３３を形成する。注入方法および条件は、第１の実施形態の場合と同様である。そして、この注入工程後、フォトレジスト８０９をアッシングなどにより除去することにより、Ｐ型薄膜トランジスタ８３１が形成され、３種類の薄膜トランジスタが完成することになる。
【０１０８】
なお、本実施形態で用いた薄膜トランジスタの各部寸法およびプロセス条件（チャネル長・ＬＤＤ長など、膜厚、プロセス温度およびドーズ量など）は、作製する薄膜トランジスタの使用条件（電源電圧、回路構成など）に応じて最適化すれば良く、上記の数値や条件に限定されるものではない。
【０１０９】
以上の実施形態では、いずれも、周辺回路の一部において、表示部内の画素用薄膜トランジスタと同一の構成を有する薄膜トランジスタを用いているが、本発明はこれに限定されることはない。例えば、図３に示す実施形態の場合、周辺駆動回路内の薄膜トランジスタを全て、ＬＤＤがゲート電極によって部分的に覆われた薄膜トランジスタ３１１によって構成するようにしても良い。他の実施形態の場合でも、これと同様に、画素用薄膜トランジスタと同一構成の薄膜トランジスタを必ずしも周辺回路部内に設ける必要は無い。特に、ゲート電極にオーバーラップされたＬＤＤをソース領域側およびドレイン領域側の少なくとも一方に有し、かつ、オーバーラップされていないＬＤＤをソース領域側およびドレイン領域側の少なくとも一方にゲート電極に有する構成の薄膜トランジスタを用いて周辺駆動回路を構成する場合、それによって周辺駆動回路の特性が充分に改善されるため、画素用薄膜トランジスタと同一構成の薄膜トランジスタを周辺駆動回路部内に形成する必要は無い。
【０１１０】
また、上記実施形態の駆動回路の薄膜トランジスタは、ＬＤＤとして機能しうる低濃度不純物領域をソース側およびドレイン側の両方に有しているが、トランジスタを流れる電流の方向が固定され、非対称的な動作を行なうトランジスタについては、ソース・ドレインの一方の側にのみ低濃度不純物領域を設けるようにしてもよい。
【０１１１】
更に、表示部内の画素部スイッチング素子として用いた薄膜トランジスタは、セルフアライン型ＬＤＤを有している必要は無く、オフセット型トランジスタであってもよい。
【０１１２】
なお、本明細書における「低濃度不純物領域」とは、ソース領域・ドレイン領域として機能する「高濃度不純物領域」の不純物濃度よりも相対的に低い不純物濃度を有する不純物ドープ領域を広く含むものとし、ＬＤＤとして電界緩和機能を発揮するように設計される。
【０１１３】
以上、液晶表示装置について本発明の実施形態を説明してきたが、本発明はこれに限定されず、例えば有機ＥＬ（エレクトロルミネッセンス）を利用した表示装置に適用することも可能である。
【０１１４】
【発明の効果】
本発明によれば、信頼性および駆動能力が高い駆動回路と、リーク電流の小さい画素スイッチング素子を合わせもつ駆動回路一体型アクティブマトリクス型表示装置が提供される。
【図面の簡単な説明】
【図１】本発明の第１の実施形態におけるアクティブマトリクス基板上の薄膜トランジスタを示す断面構成図である。
【図２Ａ】（ａ）〜（ｃ）は、第１の実施形態の製造プロセスを示す工程断面図である。
【図２Ｂ】（ａ）〜（ｃ）は、第１の実施形態の製造プロセスを示す工程断面図である。
【図３】本発明の第２の実施形態におけるアクティブマトリクス基板上の薄膜トランジスタを示す断面構成図である。
【図４Ａ】（ａ）〜（ｃ）は、第２の実施形態の製造プロセスを示す工程断面図である。
【図４Ｂ】（ａ）〜（ｃ）は、第２の実施形態の製造プロセスを示す工程断面図である。
【図５】本発明の第３の実施形態におけるアクティブマトリクス基板上の薄膜トランジスタを示す断面構成図である。
【図６Ａ】（ａ）〜（ｃ）は、第３の実施形態の製造プロセスを示す工程断面図である。
【図６Ｂ】（ａ）〜（ｃ）は、第３の実施形態の製造プロセスを示す工程断面図である。
【図７】本発明の第４の実施形態におけるアクティブマトリクス基板上の薄膜トランジスタを示す断面構成図である。
【図８Ａ】（ａ）〜（ｃ）は、第４の実施形態の製造プロセスを示す工程断面図である。
【図８Ｂ】（ａ）〜（ｃ）は、第４の実施形態の製造プロセスを示す工程断面図である。
【図９】アクティブマトリクス基板上における表示部（画素ＴＦＴアレイ）と周辺駆動回路部の構成を示すブロック図である。
【図１０】ゲートオーバーラップＬＤＤを有する薄膜トランジスタ、および通常のＬＤＤ（非オーバーラップＬＤＤ）を有する薄膜トランジスタについて、それぞれのトランジスタ特性を示すグラフである。グラフの横軸はゲート電圧［Ｖ］であり、縦軸はドレイン電流［Ａ］である。
【符号の説明】
１０１ 絶縁性表面を有する基板（絶縁性基板）
１０２ ゲート絶縁膜
１１１ ゲートオーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ
１２１ ＬＤＤ構造を有するＮ型薄膜トランジスタ
１３１ 非ＬＤＤ構造を有するＰ型薄膜トランジスタ
１１２、１２２、１３２ ソース領域（高濃度不純物領域）
１１３、１２３、１３３ ドレイン領域（高濃度不純物領域）
１１４、１２４、１３４ チャネル領域
１１５、１２５、１３５ ゲート電極
１１６ ソース領域側の低濃度不純物領域（ゲートオーバーラップＬＤＤ）
１１７ ドレイン領域側の低濃度不純物領域（ゲートオーバーラップＬＤＤ）
１２６ ソース領域側の低濃度不純物領域（ＬＤＤ）
１２７ ドレイン領域側の低濃度不純物領域（ＬＤＤ）
２０１ 絶縁性基板
２０２ ゲート絶縁膜
２０３、２０８、２１０、 不純物イオン
２０４、２０６、２０９ フォトレジスト
２０５ ゲート電極
２１１ ゲートオーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ
２１２、２２２、２３２ 半導体層
２１２’、２２２”、２３２’ チャネル領域
２１３ 低濃度不純物領域
２１３’ ゲートオーバーラップＬＤＤ
２１４、２２３ Ｎ型高濃度不純物領域（ソース・ドレイン領域）
２２１ ＬＤＤ構造を有するＮ型薄膜トランジスタ
２２４ 非ゲートオーバーラップＬＤＤ
２３１ 非ＬＤＤ構造を有するＰ型薄膜トランジスタ
２３３’ Ｐ型高濃度不純物領域（ソース・ドレイン領域）
３０１ 絶縁性基板
３０２ ゲート絶縁膜
３１１ ゲートオーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ
３１２、３２２、３３２ ソース領域（高濃度不純物領域）
３１３、３２３、３３３ ドレイン領域（高濃度不純物領域）
３１４、３２４、３３４ チャネル領域
３１５、３２５、３３５ ゲート電極
３１６ ソース領域側の低濃度不純物領域（ＬＤＤ）
３１７ ドレイン領域側の低濃度不純物領域（ＬＤＤ）
３２１ ＬＤＤ構造を有するＮ型薄膜トランジスタ
３３１ 非ＬＤＤ構造を有するＰ型薄膜トランジスタ
４０１ 絶縁性基板
４０２ ゲート絶縁膜
４０３、４０８ 不純物イオン
４０４、４０６、４０９ フォトレジスト
４０５ ゲート電極
４１１ ゲートオーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ
４１２、４２２、４３２ 半導体層
４１２’、４２２”、４３２’ チャネル領域
４１３ 低濃度不純物領域（ＬＤＤ）
４１３ａ ゲートオーバラップＬＤＤ
４１３ｂ 非オーバーラップＬＤＤ
４１４、４２３ Ｎ型高濃度不純物領域（ソース・ドレイン領域）
４２１ ＬＤＤ構造を有するＮ型薄膜トランジスタ
４３１ 非ＬＤＤ構造を有するＰ型薄膜トランジスタ
４３３’ Ｐ型高濃度不純物領域（ソース・ドレイン領域）
５０１ 絶縁性基板
５０２ ゲート絶縁膜
５１１ ゲートオーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ
５１２、５２２、５３２ ソース領域（高濃度不純物領域）
５１３、５２３、５３３ ドレイン領域（高濃度不純物領域）
５１４、５２４、５３４ チャネル領域
５１５、５２５、５３５ ゲート電極
５１６ ソース領域側の低濃度不純物領域（ＬＤＤ）
５１７ ドレイン領域側の低濃度不純物領域（ＬＤＤ）
５２１ ＬＤＤ構造を有するＮ型薄膜トランジスタ
５３１ 非ＬＤＤ構造を有するＰ型薄膜トランジスタ
６０１ 絶縁性基板
６０２ ゲート絶縁膜
６０３、６０６、６０９ フォトレジスト
６０４、６０８ 不純物イオン
６０５ ゲート電極
６１１ ゲートオーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ
６１２、６２２、６３２ 半導体層
６１２’、６２２”、６３２’ チャネル領域
６１３ 低濃度不純物領域
６１３ａ ゲートオーバラップＬＤＤ
６１３ｂ 非オーバーラップＬＤＤ
６１４、６２３ Ｎ型高濃度不純物領域（ソース・ドレイン領域）
６２１ ＬＤＤ構造を有するＮ型薄膜トランジスタ
６２４ Ｎ型低濃度不純物層
６３１ 非ＬＤＤ構造を有するＰ型薄膜トランジスタ
６３３ Ｎ型低濃度不純物層
６３３’ Ｐ型高濃度不純物領域（ソース・ドレイン領域）
７０１ 絶縁性基板
７０２ ゲート絶縁膜
７１１ ゲートオーバーラップＬＤＤ構造Ｎ型薄膜トランジスタ
７１２、７２２、７３２ ソース領域（高濃度不純物領域）
７１３、７２３、７３３ ドレイン領域（高濃度不純物領域）
７１４、７２４、７３４ チャネル領域
７１５、７２５、７３５ ゲート電極
７１６ ソース領域側の低濃度不純物領域（ＬＤＤ）
７１７ ドレイン領域側の低濃度不純物領域（ＬＤＤ）
７１７ａ ゲートオーバラップＬＤＤ
７１７ｂ 非オーバーラップＬＤＤ
７２１ ＬＤＤ構造を有するＮ型薄膜トランジスタ
７３１ 非ＬＤＤ構造を有するＰ型薄膜トランジスタ
８０１ 絶縁性基板
８０２ ゲート絶縁膜
８０３、８０８ 不純物イオン
８０４、８０６、８０９ フォトレジスト
８０５ ゲート電極
８１１ ゲートオーバーラップＬＤＤ構造を有するＮ型薄膜トランジスタ
８１２、８２２、８３２ 半導体層
８１２’、８２２”、８３２’ チャネル領域
８１３ 低濃度不純物領域
８１３ａ ゲートオーバラップＬＤＤ
８１３ｂ 非オーバーラップＬＤＤ
８１４、８２３ Ｎ型高濃度不純物領域（ソース・ドレイン領域）
８２１ ＬＤＤ構造を有するＮ型薄膜トランジスタ
８２４ Ｎ型低濃度不純物層
８３１ 非ＬＤＤ構造を有するＰ型薄膜トランジスタ
８３３ Ｎ型低濃度不純物層
８３３’ Ｐ型高濃度不純物領域（ソース・ドレイン領域）
Claims (10)
- 絶縁性表面を有する基板上に表示部および周辺回路部が設けられたアクティブマトリクス型表示装置であって、
前記基板上には、
チャネル領域と、前記チャネル領域を間に挟むソース領域およびドレイン領域として機能する１対の高濃度不純物領域と、前記チャネル領域の導電状態を制御するゲート電極と、前記ゲート電極によって部分的にオーバーラップされた低濃度不純物領域とを有するＮチャネル型の複数の第１薄膜トランジスタ、および、
チャネル領域と、前記チャネル領域を間に挟むソース領域およびドレイン領域として機能する１対の高濃度不純物領域と、前記チャネル領域の導電状態を制御するゲート電極と、前記ゲート電極によってオーバーラップされていない低濃度不純物領域とを有するＮチャネル型の複数の第２薄膜トランジスタ、
が形成されており、
前記表示部の薄膜トランジスタは、前記第２薄膜トランジスタから構成され、
前記周辺回路部の薄膜トランジスタは、前記第１薄膜トランジスタおよび前記第２薄膜トランジスタを含み、
前記第１薄膜トランジスタの前記低濃度不純物領域は、前記ドレイン領域と前記チャネル領域との間および前記ソース領域と前記チャネル領域との間の少なくとも一方に形成されており、前記低濃度不純物領域のうち前記ゲート電極によってオーバーラップされていない部分の不純物濃度は、前記ゲート電極によってオーバーラップされている部分の不純物濃度よりも高い、アクティブマトリクス型表示装置。 - 前記周辺回路部内の前記第２薄膜トランジスタは、スイッチング素子として機能する請求項１に記載のアクティブマトリクス型表示装置。
- 前記第１薄膜トランジスタの前記低濃度不純物領域は、前記ドレイン領域と前記チャネル領域との間および前記ソース領域と前記チャネル領域との間の両方に形成されている、請求項１に記載のアクティブマトリクス型表示装置。
- 前記周辺回路部は、スイッチング回路、バッファ回路、昇圧回路、及びロジック回路を含んでおり、
前記バッファ回路およびロジック回路の少なくとも一方は、前記第１薄膜トランジスタを含んでいる、請求項１から３のいずれか１つに記載のアクティブマトリクス型表示装置。 - 前記スイッチング回路は前記第２薄膜トランジスタを含んでいる、請求項４に記載のアクティブマトリクス型表示装置。
- 前記周辺回路は、
チャネル領域と、前記チャネル領域を間に挟むソース領域およびドレイン領域として機能する１対の高濃度不純物領域とを有するＰチャネル型の複数の第３薄膜トランジスタを含んでおり、
前記第３薄膜トランジスタは、低濃度不純物領域を有していない請求項１から４のいずれか１つに記載のアクティブマトリクス型表示装置。 - 請求項１に記載のアクティブマトリクス型表示装置を製造する方法であって、
前記第１薄膜トランジスタのチャネル領域および前記第２薄膜トランジスタの半導体層の全体を覆うマスクを形成する工程と、
前記半導体層のうち前記マスクで覆われていない領域に不純物をドープし、前記第１薄膜トランジスタの低濃度不純物領域を形成する工程と、
前記低濃度不純物領域に対して部分的にオーバーラップする第１薄膜トランジスタのゲート電極、および、前記低濃度不純物領域にオーバーラップしない第２薄膜トランジスタのゲート電極とを形成する工程と、
前記第１薄膜トランジスタおよび前記第２薄膜トランジスタのゲート電極を覆うマスクを形成する工程と、
前記半導体層のうち前記マスクに覆われていない領域に不純物をドープして、前記第１薄膜トランジスタおよび第２薄膜トランジスタの各々のソース領域およびドレイン領域として機能する高濃度不純物領域を形成する工程と、
前記マスクを除去した後、前記第２薄膜トランジスタのゲート電極をマスクとして前記半導体層中に不純物をドープし、それによって、前記第２薄膜トランジスタのゲート電極に対して自己整合した低濃度不純物領域を形成するとともに、前記第１薄膜トランジスタのゲート電極をマスクとして前記半導体層中に不純物をドープし、それによって、前記第１薄膜トランジスタにおける低濃度不純物領域のうち前記ゲート電極によってオーバーラップされていない部分の不純物濃度を高める工程と、
を包含するアクティブマトリクス型表示装置の製造方法。 - 前記第１薄膜トランジスタのゲート電極を覆うマスクは、前記高濃度不純物領域を前記第１薄膜トランジスタのゲート電極からオフセットさせる領域を覆う請求項７に記載のアクティブマトリクス型表示装置の製造方法。
- 前記第１薄膜トランジスタのゲート電極を覆うマスクは、前記第１薄膜トランジスタのゲート電極の両側面の一方を露出させる請求項８に記載のアクティブマトリクス型表示装置の製造方法。
- 前記半導体層に不純物をドープし、前記低濃度不純物領域を形成する工程は、
前記第１薄膜トランジスタのソース領域およびドレイン領域の一方の側にのみ前記低濃度不純物領域を形成する、請求項７から９のいずれかに記載のアクティブマトリクス型表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000320419A JP3643025B2 (ja) | 2000-10-20 | 2000-10-20 | アクティブマトリクス型表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000320419A JP3643025B2 (ja) | 2000-10-20 | 2000-10-20 | アクティブマトリクス型表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002134751A JP2002134751A (ja) | 2002-05-10 |
| JP3643025B2 true JP3643025B2 (ja) | 2005-04-27 |
Family
ID=18798705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000320419A Expired - Fee Related JP3643025B2 (ja) | 2000-10-20 | 2000-10-20 | アクティブマトリクス型表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3643025B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150068146A (ko) * | 2013-12-11 | 2015-06-19 | 엘지디스플레이 주식회사 | 구동회로 일체형 어레이 기판의 제조 방법 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI220072B (en) | 2003-02-19 | 2004-08-01 | Toppoly Optoelectronics Corp | TFT structure with LDD region and manufacturing process of the same |
| CN100391008C (zh) * | 2003-03-05 | 2008-05-28 | 统宝光电股份有限公司 | 具有轻度掺杂漏极区的薄膜晶体管结构及其制造方法 |
| JP4537029B2 (ja) | 2003-09-30 | 2010-09-01 | シャープ株式会社 | 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置 |
| US8803781B2 (en) * | 2007-05-18 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
| US20090085039A1 (en) * | 2007-09-28 | 2009-04-02 | Tpo Displays Corp. | Image display system and fabrication method thereof |
| US20100327353A1 (en) * | 2008-01-29 | 2010-12-30 | Atsushi Shoji | Semiconductor device and method for manufacturing the same |
| JP5414712B2 (ja) * | 2011-02-21 | 2014-02-12 | 三菱電機株式会社 | 半導体装置 |
| KR101981582B1 (ko) * | 2013-01-07 | 2019-05-24 | 엘지디스플레이 주식회사 | 구동회로 일체형 어레이 기판의 제조 방법 |
| CN113820894B (zh) * | 2021-08-30 | 2023-04-25 | 厦门天马微电子有限公司 | 阵列基板、掩膜板、有源结构制备方法及显示面板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4549475B2 (ja) * | 1999-02-12 | 2010-09-22 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器、および半導体装置の作製方法 |
| JP4754677B2 (ja) * | 2000-07-31 | 2011-08-24 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2002299469A (ja) * | 2001-04-04 | 2002-10-11 | Seiko Instruments Inc | 半導体装置 |
-
2000
- 2000-10-20 JP JP2000320419A patent/JP3643025B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150068146A (ko) * | 2013-12-11 | 2015-06-19 | 엘지디스플레이 주식회사 | 구동회로 일체형 어레이 기판의 제조 방법 |
| KR102156342B1 (ko) | 2013-12-11 | 2020-09-21 | 엘지디스플레이 주식회사 | 구동회로 일체형 어레이 기판의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002134751A (ja) | 2002-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4037117B2 (ja) | 表示装置 | |
| JP2734962B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2666103B2 (ja) | 薄膜半導体装置 | |
| KR100509662B1 (ko) | 액티브 매트릭스형 디스플레이장치 및 그 제조방법 및 반도체장치의 제조방법 | |
| KR100865333B1 (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법 및 표시장치 | |
| US7449717B2 (en) | Asymmetry thin-film transistor | |
| CN107533981B (zh) | 半导体装置以及其制造方法 | |
| US20060186476A1 (en) | Method of manufacturing thin film transistor | |
| JP3548237B2 (ja) | 薄膜トランジスタ | |
| JP3643025B2 (ja) | アクティブマトリクス型表示装置およびその製造方法 | |
| JPH0982969A (ja) | 薄膜トランジスタおよび液晶表示装置 | |
| JP2001085695A (ja) | 半導体装置の製造方法、アクティブマトリクス基板の製造方法および電気光学装置 | |
| JP2004040108A (ja) | Ｌｄｄ構造を有する薄膜トランジスタとその製造方法 | |
| JP3588945B2 (ja) | アクティブマトリクス基板の製造方法 | |
| KR100987859B1 (ko) | 다결정실리콘 액정표시소자 및 그 제조방법 | |
| US20050110090A1 (en) | Thin film transistor, method of fabricating the same, and flat panel display using the thin film transistor | |
| KR20030038835A (ko) | Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법 | |
| KR20030038837A (ko) | Ｌｃｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작 방법 | |
| JPH11214696A (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
| JP4510396B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4257482B2 (ja) | 薄膜トランジスタ及びその製造方法並びにこれを用いた回路及び液晶表示装置 | |
| KR20030025611A (ko) | Ｌｄｄ구조의 ｃｍｏｓ 다결정 실리콘 박막트랜지스터의제조방법 | |
| JP4353762B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP4342191B2 (ja) | 薄膜トランジスタを備えた装置及びその製造方法 | |
| JP3949650B2 (ja) | アクティブマトリクス型表示装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040402 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041111 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050126 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3643025 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |