+

JP3541946B2 - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP3541946B2
JP3541946B2 JP2002364480A JP2002364480A JP3541946B2 JP 3541946 B2 JP3541946 B2 JP 3541946B2 JP 2002364480 A JP2002364480 A JP 2002364480A JP 2002364480 A JP2002364480 A JP 2002364480A JP 3541946 B2 JP3541946 B2 JP 3541946B2
Authority
JP
Japan
Prior art keywords
crystal
film
semiconductor device
region
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002364480A
Other languages
Japanese (ja)
Other versions
JP2003209262A (en
Inventor
宏勇 張
徹 高山
保彦 竹村
昭治 宮永
久 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002364480A priority Critical patent/JP3541946B2/en
Publication of JP2003209262A publication Critical patent/JP2003209262A/en
Application granted granted Critical
Publication of JP3541946B2 publication Critical patent/JP3541946B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、ガラス等の絶縁基板上に設けられたTFT(薄膜トランジスタ)を有する半導体装置及びその作製方法に関するものである。
【0002】
【従来の技術】
ガラス等の絶縁基板上にTFTを有する半導体装置としては、これらのTFTを画素の駆動に用いるアクティブ型液晶表示装置やイメージセンサー等が知られている。
【0003】
これらの装置に用いられるTFTには、薄膜状の珪素半導体を用いるのが一般的である。薄膜状の珪素半導体としては、非晶質珪素半導体(a−Si)からなるものと結晶性を有する珪素半導体からなるものの2つに大別される。非晶質珪素半導体は作製温度が低く、気相法で比較的容易に作製することが可能で量産性に富むため、最も一般的に用いられているが、導電率等の物性が結晶性を有する珪素半導体に比べて劣るため、今後より高速特性を得る為には、結晶性を有する珪素半導体からなるTFTの作製方法の確立が強く求められていた。尚、結晶性を有する珪素半導体としては、多結晶珪素、微結晶珪素、結晶成分を含む非晶質珪素、結晶性と非晶質性の中間の状態を有するセミアモルファス珪素等が知られている。
【0004】
これら結晶性を有する薄膜状の珪素半導体を得る方法としては、
(1) 成膜時に結晶性を有する膜を直接成膜する。
(2) 非晶質の半導体膜を成膜しておき、レーザー光のエネルギーにより結晶性を有せしめる。
(3) 非晶質の半導体膜を成膜しておき、熱エネルギーを加えることにより結晶性を有せしめる。
と言った方法が知られている。しかしながら、(1)の方法は良好な半導体物性を有する膜を基板上に全面に渡って均一に成膜することが技術上困難であり、また成膜温度が600℃以上と高いので、安価なガラス基板が使用できないというコストの問題もあった。また、(2)の方法は、現在最も一般的に使用されているエキシマレーザーを例にとると、レーザー光の照射面積が小さいため、スループットが低いという問題がまずあり、また大面積基板の全面を均一に処理するにはレーザーの安定性が充分ではなく、次世代の技術という感が強い。(3)の方法は、(1)、(2)の方法と比較すると大面積に対応できるという利点はあるが、やはり加熱温度として600℃以上の高温にすることが必要であり、安価なガラス基板を用いることを考えると、さらに加熱温度を下げる必要がある。特に現在の液晶表示装置の場合には大画面化が進んでおり、その為ガラス基板も同様に大型の物を使用する必要がある。この様に大型のガラス基板を使用する場合には、半導体作製に必要不可欠な加熱工程における縮みや歪みといったものが、マスク合わせ等の精度を下げ、大きな問題点となっている。特に現在最も一般的に使用されている7059ガラスの場合には、歪み点が593℃であり、従来の加熱結晶化方法では大きな変形を起こしてしまう。また、温度の問題以外にも現在のプロセスでは結晶化に要する加熱時間が数十時間以上にも及ぶので、さらにその時間を短くすることも必要である。
【0005】
【発明が解決しようとする課題】
本発明は、上記の問題を解決する手段を提供するものである。より具体的には非晶質珪素からなる薄膜を加熱により結晶化させる方法を用いた、結晶性を有する珪素半導体からなる薄膜の作製方法において、結晶化に必要な温度の低温化と時間の短縮を両立するプロセスを提供することをその目的とする。勿論、本発明で提供されるプロセスを用いて作製した結晶性を有する珪素半導体は、従来技術で作製されたものと同等以上の物性を有し、TFTの活性層領域にも使用可能なものであることは言うまでもないことである。
【0006】
〔発明の背景〕
本発明人らは、上記従来の技術の項で述べた、非晶質の珪素半導体膜をCVD法やスパッタ法で成膜し、該膜を加熱によって結晶化させる方法について、以下のような実験及び考察を行った。
【0007】
まず実験事実として、ガラス基板上に非晶質珪素膜を成膜し、この膜を加熱により結晶化させるメカニズムを調べると、結晶成長はガラス基板と非晶質珪素との界面から始まり、ある程度の膜厚以上では基板表面に対して垂直な柱状に進行することが認められた。
【0008】
上記現象は、ガラス基板と非晶質珪素膜との界面に、結晶成長の基となる結晶核(結晶成長の基となる種)が存在しており、その核から結晶が成長していくことに起因すると考察される。このような結晶核は、基板表面に微量に存在している不純物金属元素やガラス表面の結晶成分(結晶化ガラスと呼ばれるように、ガラス基板表面には酸化珪素の結晶成分が存在していると考えられる)であると考えられる。
【0009】
そこで、より積極的に結晶核を導入することによって結晶化温度の低温化が可能ではないかと考え、その効果を確認すべく、他の金属を微量に基板上に成膜し、その上に非晶質珪素からなる薄膜を成膜、その後加熱結晶化を行う実験を試みた。その結果、幾つかの金属を基板上に成膜した場合においては結晶化温度の低下が確認され、異物を結晶核とした結晶成長が起こっていることが予想された。そこで低温化が可能であった複数の不純物金属について更に詳しくそのメカニズムを調査した。
【0010】
結晶化は、初期の核生成と、その核からの結晶成長の2段階に分けて考えることができる。ここで、初期の核生成の速度は、一定温度において点状に微細な結晶が発生するまでの時間を測定することによって観測されるが、この時間は上記不純物金属を成膜した薄膜ではいずれの場合も短縮され、結晶核導入の結晶化温度低温化に対する効果が確認された。しかも予想外のことであるのだが、核生成後の結晶粒の成長を加熱時間を変化させて調べたところ、ある種の金属を成膜後、その上に成膜した非晶質珪素薄膜の結晶化においては、核生成後の結晶成長の速度までが飛躍的に増大することが観測された。このメカニズムについては後ほど詳しく述べることにする。
【0011】
いずれにしろ、上記2つの効果により、ある種の金属を微量に成膜した上に非晶質珪素からなる薄膜を成膜、その後加熱結晶化した場合には、従来考えられなかったような、580℃以下の温度で4 時間程度の時間で十分な結晶性が得られることが判明した。この様な効果を有する不純物金属の中で、最も効果が顕著であり、我々が選択した材料がニッケルである。
【0012】
ニッケルがどの程度の効果を有するのか一例を挙げると、なんら処理を行なわない、即ちニッケルの微量な薄膜を成膜していない基板上(コーニング7059)にプラズマCVD法で形成された非晶質珪素からなる薄膜を窒素雰囲気中での加熱によって、結晶化する場合、その加熱温度として600℃とした場合、加熱時間として10時間以上の時間を必要としたが、ニッケルの微量な薄膜を成膜した基板上の非晶質珪素からなる薄膜を用いた場合には、4時間程度の加熱において同様な結晶化状態を得るこができた。尚この際の結晶化の判断はラマン分光スペクトルを利用した。このことだけからも、ニッケルの効果が非常に大きいことが判るであろう。
【0013】
【課題を解決するための手段】
上記説明から判る様に、ニッケルの微量な薄膜を成膜した上から、非晶質珪素からなる薄膜を成膜した場合、結晶化温度の低温化及び結晶化に要する時間の短縮が可能である。そこで、このプロセスをTFTの製造に用いることを前提に、さらに詳細な説明を加えていくことにする。尚、後ほど詳述するが、ニッケルの薄膜は基板上のみならず非晶質珪素上に成膜しても同様の効果を有すること、及びイオン注入でも同様であったことから、今後本明細書ではこれら一連の処理を「ニッケル微量添加」と呼ぶことにする。
【0014】
まずニッケル微量添加の方法について説明する。ニッケルの微量添加は、基板上に微量なニッケル薄膜を成膜し、その後非晶質珪素を成膜する方法でも、先に非晶質珪素を成膜し、その上から微量なニッケル薄膜を成膜する方法でも、両者同様に低温化の効果が有り、その成膜方法はスパッタ法でも、蒸着法でも、塗布法やスピンコーティング法でも可能で、成膜方法は問わないことが判明している。ただし、基板上に微量なニッケル薄膜を成膜する場合、7059ガラス基板の上から直接微量なニッケル薄膜を成膜するよりは、同基板上に酸化珪素の薄膜を成膜し、その上に微量なニッケル薄膜を成膜した場合の方が効果がより顕著である。この理由として考えられることとして、珪素とニッケルが直接接触していることが今回の低温結晶化には重要であり、7059ガラスの場合には珪素以外の成分がこの両者の接触あるいは反応を阻害するのではないかということが挙げられる。
【0015】
また、微量添加の方法としては、非晶質珪素の上または下に接して薄膜を形成する以外に、イオン注入によってニッケルを添加してもほぼ同様の効果が確認された。ニッケルの量については、1×1015atoms/cm以上の量の添加において低温化が確認されているが、1×1021atoms/cm以上の添加量においては、ラマン分光スペクトルのピークの形状が珪素単体の物とは明らかに異なることから、実際に使用可能であるのは1×1015atoms/cm〜5×1019atoms/cmの範囲であると思われる。また、半導体物性として、TFTの活性層に使用することを考えると、この量を1×1015atoms/cm〜1×1019atoms/cmに抑えることが必要である。
【0016】
続いて、ニッケル微量添加を行った場合の結晶成長及び結晶形態の特色について述べ、そこから推測される結晶化機構について説明を加える。
【0017】
上述の通り、ニッケルを添加しない場合には、基板界面等の結晶核からランダムに核が発生し、その核からの結晶成長も同様にランダムで、作製方法によっては(110)或いは(111)に比較的配向した結晶が得られることが報告されており、当然ながら薄膜全体に渡ってほぼ均一な結晶成長が観測される。
【0018】
まずこの機構を確認すべく、DSC(示差走査熱量計)による解析を行った。プラズマCVDで基板上に成膜した非晶質珪素薄膜を、基板についたまま試料容器に充填し、一定速度で昇温していった。すると、およそ700℃前後で明確な発熱ピークが観察され、結晶化が観測された。この温度は、昇温速度を変えると当然シフトするが、例えば10℃/minの速度で行った場合には700.9℃から結晶化が開始した。次に昇温速度を3種類変えたものを測定し、それらから小沢法によって初期核生成後の結晶成長の活性化エネルギーを求めた。すると、およそ3.04eVという値が得られた。また、反応速度式を理論曲線とのフィッティングから求めたところ、無秩序核生成とその成長モデルによって、最も良く説明されることが判明し、基板界面等の結晶核からランダムに核が発生し、その核からの結晶成長というモデルの妥当性が確認された。
【0019】
前述と全く同様の測定を、ニッケルを微量添加したものについても行ってみた。すると、10℃/minの速度で昇温を行った場合には619.9℃から結晶化が開始し、それら一連の測定から求めた結晶成長の活性化エネルギーはおよそ1.87eVであって、結晶成長が容易となっていることが数値的にも明らかとなった。また、理論曲線とのフィッティングから求めた反応速度式は、一次元的界面律速のモデルに近く、結晶成長に一定方向の方向性を有することが示唆された。
【0020】
次に、今回のニッケル微量添加したものの結晶形態についてTEM(透過型電子顕微鏡)で観察した結果を示す。TEM観察の結果から判明した特徴的な現象として、ニッケルを添加した領域と、その近傍の部分で結晶成長が異なるということが挙げられる。即ち、ニッケルを添加した領域について、断面から観察すると、モアレあるいは格子像とみられる縞が基板にほぼ垂直に観測され、このことは添加したニッケルあるいはその珪素との化合物が結晶核となり、ニッケルを添加していないものと同様に基板にほぼ垂直に柱状の結晶が成長することを示すものと考えられる。ニッケルを添加した領域について表面から観察すると、エピタキシーのように完全に揃っている訳ではないことが判明した。そのことを示すTED(透過電子線回折)パターンを図4に示す。図4はニッケルを添加した領域に、膜面に垂直に電子線を入射して得られたパターンであり、電子線の径は数ミクロン、また中央の大きな黒丸は(000)からのパターンである。図4から、少なくとも3種類程度の角度のずれた結晶が観測され、また完全にはリングとなっていないことから、一つの結晶粒がかなりの大きさを有することが判明した。このことを更に確認すべく、薄膜XRD(X線回折)を用いて、配向性の評価を行ったところ、主として{111}あるいは{110}のピークが観測された。ここで{hkl}とは、(hkl)面に等価な面の全てを含んだものを示す記号である。この結果を、同じ膜厚のニッケルを添加していない薄膜を結晶化したものの薄膜XRDの結果と比較したところ、今回のニッケル微量添加したものは{110}に対して{111}の強度が明らかに増大しており、ニッケルを添加することにより配向性が高くなっていることが明らかとなった。
【0021】
次いで、ニッケルを添加した領域の近傍の結晶形態の観察結果を示す。まず、ニッケルを直接微量添加していない領域が結晶化すること自体が予想外であったのであるが、ニッケル微量添加部分、その近傍の横方向の結晶成長部分(以後横成長部分と略)、更に遠方の非晶質部分( かなり離れた部分では低温結晶化は行われず、非晶質部分が残る) について、ニッケルの濃度をSIMS( 二次イオン質量分析法) により調べた所、横成長部分はニッケル微量添加部分部分から約1桁少ない量が検出され、非晶質部分は更に約1桁少ない量が観測された。すなわち、ニッケルはかなり広範囲に渡って拡散しており、ニッケルを添加した領域の近傍の領域の結晶化もまたニッケル微量添加の効果であると考えられる。
【0022】
まず、ニッケルを添加した領域の近傍の表面TEM像を図5に示す。図より明らかなように、特徴的な、幅の揃った針状または柱状の結晶が基板に平行方向に観測される。この基板に平行な横成長は、ニッケルを微量添加した領域から、大きいものでは数百μmも成長することが観測され、時間の増加及び温度が高くなるに比例して成長量も増大することも判った。例として、550℃4時間においては約20μm程度の成長が観測された。また、これらの結晶の成長方向が交差する角度、即ち結晶の成長方向間のなす角度はいずれの場合も約60度であり、場所によらないことも判明している。次いで、上記領域のTEDパターンを図6及び図7に示す。図6は針状結晶の先端を、図7はある程度針状結晶が重なっている領域を示す。非常にパターンがシンプルであり、単結晶或いは多くても双晶のようなものが見られる程度で、結晶方位は非常に揃っており、このパターンは〔111〕入射と極めて良く一致している。その結果、基板に平行な面が(111)であることが明らかとなった。すると、結晶成長方向は、(111)に平行な方向であるので、上記横成長している結晶はその軸方向が〔111〕方向に垂直な方向であり、−110〕方向に等価の方向であることがわかる。この関係を、図8に簡単に示す。また、上記横成長している結晶の成長方向は、〔111〕方向に対して6回対称性を有しており、そのため前述の約60度で交差する場合には、それぞれが〔111〕方向に垂直かつ−110〕方向に等価の方向に結晶成長可能であって、図7のTEDパターンが単結晶ライクであることと矛盾はない。なお、特許請求の範囲及び明細書に記載される「〔−110〕」の「−1」は、1の上に−を記載した記号の代用として示す。
【0023】
以上の実験事実に基づき、発明者らは以下のような機構により結晶化が進行すると考えている。
【0024】
まず、核発生が起こるが、この際の活性化エネルギーがニッケルの微量添加により低減される。このことはニッケルを添加することにより、より低温から結晶化が発生していることから自明であって、この理由としてはニッケルの異物としての効果以外にも、ニッケルと珪素からなる金属間化合物の内の一つが、結晶シリコンと格子定数が近いことに起因している可能性もあると考えている。また、この核発生はニッケルの添加した領域全面についてほぼ同時に発生するため、結果として結晶成長は面のまま成長するような機構となり、この場合反応速度式は一次元的界面律速過程となり、基板に概略垂直な柱状の結晶が得られる。しかしながら、膜厚に制限されること、及び応力等の影響で、完全に揃った結晶軸を有するとまではいかない。
【0025】
しかしながら、基板に水平方向は、垂直方向と比較して均質であるため、柱状あるいは針状の結晶がニッケル添加部分を核として横方向に揃って成長し、その方向は〔111〕方向に垂直かつ−110〕方向に等価の方向となる。勿論この場合も反応速度式は一次元界面律速型となることが予想される。結晶成長の活性化エネルギーは、前述の通りニッケルを添加することにより低減されているため、この横方向の成長速度は非常に速いことが期待され、事実そうなっている。ただし、〔111〕方向に垂直かつ−110〕方向に等価の方向に結晶成長する理由はまだ解明できていない。
【0026】
次に、上記ニッケル微量添加部分とその近傍の横成長部分についての電気特性を説明する。ニッケル微量添加部分の電気特性は、導電率に関してはほぼニッケルを添加していない膜、即ち600℃程度で数十時間結晶化を行ったものと同程度の値であり、また導電率の温度依存性から活性化エネルギーを求めたところ、ニッケルの添加量を前述の様に1017atoms/cm〜1018atoms/cm程度とした場合には、ニッケルの準位に起因すると思われる様な挙動は観測されなかった。即ち、この実験事実からは、上記の濃度であればTFTの活性層等として使用が可能であることが考察される。
【0027】
それに対し、横成長部分は、導電率がニッケル微量添加部分と比較して1桁以上高く、結晶性を有する珪素半導体としてはかなり高い値を有していた。このことは、電流のパス方向が結晶の横成長方向と合致したため、電極間で電子が通過する間に存在する粒界が少ないあるいは殆ど無かったことによるものと考えられ、透過電子線顕微鏡写真の結果と矛盾無く一致する。即ち、キャリアの移動が針状または柱状に成長した結晶の粒界に沿ったものとなるので、キャリアは移動しやすい状態が実現されている、と考えることができる。
【0028】
そこで、本発明は、上記結晶粒界に概略沿った方向と半導体装置(例えばTFT)内のキャリアが移動する方向を概略一致せしめることにより、キャリアの移動度を向上させるものである。この結晶粒界に沿った方向は、針状または柱状に結晶成長した成長方向であり、しかもこの成長方向は、〔111〕方向に垂直かつ−110〕方向に等価の軸方向に結晶性を有する方向であり、さらにまたこの方向は、前述のように他の方向(例えば結晶成長に垂直な方向)に対して選択的に高い導電率を有する方向である。また現実問題として、結晶成長方向とキャリアの流れる方向とが完全に一致することは困難であり、また結晶も完全に全面に渡って、一様な方向に揃って成長するわけではない。そこで実際問題としては、結晶成長の方向は平均的な方向として定められる。またその方向とキャリアの流れる方向とは±20°程度の範囲であれば一致しているとみなすことができる。
【0029】
また、本発明で用いられる基板上の結晶性珪素膜は、単結晶珪素ではないことは重要である。即ち、薄膜状に結晶化した結晶性珪素膜であって、しかもその結晶成長の方向が〔111〕方向に垂直かつ−110〕方向に等価の軸方向であることが特徴であり、単結晶珪素とは本質的に異なるものである。従って、特に本発明における結晶性珪素膜を結晶性を有する非単結晶珪素膜ということができる。
【0030】
では最後に、上述の各種特性を踏まえた上でTFTに応用する方法について説明する。ここでTFTの応用分野としてはTFTを画素の駆動に用いるアクティブマトリックス型液晶表示装置を想定するものとする。
【0031】
前述の様に、最近の大画面のアクティブマトリックス型液晶表示装置においては、ガラス基板の縮みを抑えることが重要であるが、本発明のニッケル微量添加プロセスを用いることにより、ガラスの歪み点に比較して十分に低い温度で結晶化が可能であり、特に好適である。本発明を用いれば、従来非晶質珪素を用いていた部分を、ニッケルを微量添加し、500〜550℃程度で4時間程度結晶化させることにより、結晶性を有するシリコンに置き換えることが容易に可能である。勿論、デザインルール等をそれ相応に変更する必要はあるが、装置、プロセス共従来の物で十分に対応可能であり、そのメリットは大きいものと考えられる。
【0032】
しかも、今回の発明を用いれば、画素に用いるTFTと、周辺回路のドライバーを形成するTFTとを、それぞれ特性に応じた結晶形態を利用して作り分けることも可能であり、アクティブ型液晶表示装置への応用に特にメリットが多い。画素に用いるTFTは、それほどのモビリティは必要とされておらず、それよりはオフ電流が小さいことの方がメリットが大きい。そこで本発明を用いる場合には、画素に用いるTFTとなるべき領域に直接ニッケル微量添加を行うことによって、結晶を縦方向に成長させ、その結果チャネル方向に粒界を多数形成してオフ電流を低下させることが可能である。それに対して、周辺回路のドライバーを形成するTFTは、今後ワークステーションへの応用等を考えた場合には、非常に高いモビリティが必要である。そこで本発明を応用する場合には、周辺回路のドライバーを形成するTFTの近傍にニッケルの微量添加を行い、そこから一方向に結晶を成長させ、その結晶成長方向をチャネルの電流のパス方向と揃えることにより、非常に高いモビリティを有するTFTを作製することが可能である。
【0033】
このようにして特定の方向に選択的に結晶化をおこなわせしめて、結晶性珪素膜を得ることができるが、このような結晶性珪素膜の特性をより向上せしめんとすれば、結晶化工程の後に、レーザーもしくはそれと同等な強光を照射することによって、粒界等に残存する結晶化の不十分な成分を結晶化させてやればよい。この工程においては、残っていた非晶質成分は先の加熱工程によって形成された結晶を核として結晶成長し、粒界が消滅してしまうのでより高い特性を得ることができる。
【0034】
〔作用〕
薄膜半導体を用いた半導体装置において、膜の平面方向に針状または柱状に結晶成長した結晶性珪素膜の結晶成長方向をキャリアの移動方向とすることにより、キャリアの移動を結晶粒界に沿った方向とすることができ、キャリアを高移動度で動かすことができる。
【0035】
【実施例】
〔実施例1〕
本実施例は、ガラス基板上に結晶シリコンを用いたPチャネル型TFT(PTFTという)とNチャネル型TFT(NTFTという)とを相補型に組み合わせた回路を形成する例である。本実施例の構成は、アクティブ型の液晶表示装置の画素電極のスイッチング素子や周辺ドライバー回路、さらにはイメージセンサや集積回路に利用することができる。
【0036】
図1に本実施例の作製工程の断面図を示す。まず、基板(コーニング7059)101上にスパッタリング法によって厚さ2000Åの酸化珪素の下地膜102を形成した。つぎにメタルマスクまたは酸化珪素膜等によって形成されたマスク103を設ける。このマスク103は、スリット状に下地膜102を露呈させる。この状態を上面から見ると、スリット状に下地膜102は露呈しており、他ぼ部分はマスクされている状態となっている。
【0037】
上記マスク103を設けた後、スパッタリング法によって、厚さ5〜200Å、例えば20Åの珪化ニッケル膜(化学式NiSi、0.4≦x≦2.5、例えば、x=2.0)を100の領域に選択的に成膜する。(図1(A))
【0038】
つぎに、プラズマCVD法によって、厚さ500〜1500Å、例えば1000Åの真性(I型)の非晶質珪素膜104を成膜する。そして、これを水素還元雰囲気下(好ましくは、水素の分圧が0.1〜1気圧),550℃、または不活性雰囲気化(大気圧),550℃、で4時間アニールして結晶化させる。この際、珪化ニッケル膜が選択的に成膜された100の領域においては、基板101に対して垂直方向に結晶性珪素膜104の結晶化が起こる。そして、領域100以外の領域では、矢印105で示すように、領域100から横方向(基板と平行な方向)に結晶成長が行われる。
【0039】
上記工程の結果、非晶質珪素膜を結晶化させて、結晶性珪素膜104を得ることができる。その後、スパッタリング法によって厚さ1000Åの酸化珪素膜106をゲイト絶縁膜として成膜する。スパッタリングには、ターゲットとして酸化珪素を用い、スパッタリング時の基板温度は200〜400℃、例えば350℃、スパッタリング雰囲気は酸素とアルゴンで、アルゴン/酸素=0〜0.5、例えば0.1以下とする。引き続いて、スパッタリング法によって、厚さ6000〜8000Å、例えば6000Åのアルミニウム(0.1〜2%のシリコンを含む)を成膜する。なお、この酸化珪素膜106とアルミニウム膜の成膜工程は連続的に行うことが望ましい。
【0040】
そして、珪素膜104をパターニングして、ゲイト電極107、109を形成する。さらに、このアルミニウムの電極の表面を陽極酸化して、表面に酸化物層108、110を形成する。この陽極酸化は、酒石酸が1〜5%含まれたエチレングリコール溶液中で行った。得られた酸化物層108、110の厚さは2000Åであった。なお、この酸化物108と110とは、後のイオンドーピング工程において、オフセットゲイト領域を形成する厚さとなるので、オフセットゲイト領域の長さを上記陽極酸化工程で決めることができる。
【0041】
次に、イオンドーピング法によって、活性層領域(ソース/ドレイン、チャネルを構成する)に一導電型を付与する不純物を添加する。このドーピング工程において、ゲイト電極107とその周囲の酸化層108、ゲイト電極109とその周囲の酸化層110をマスクとして不純物(燐およびホウ素)を注入する。ドーピングガスとして、フォスフィン(PH)およびジボラン(B)を用い、前者の場合は、加速電圧を60〜90kV、例えば80kV、後者の場合は、40〜80kV、例えば65kVとする。ドース量は1×1015〜8×1015cm−2、例えば、燐を2×1015cm−2、ホウ素を5×1015とする。ドーピングに際しては、一方の領域をフォトレジストで覆うことによって、それぞれの元素を選択的にドーピングする。この結果、N型の不純物領域114と116、P型の不純物領域111と113が形成され、Pチャネル型TFT(PTFT)の領域とNチャネル型TFT(NTFT)との領域を形成することができる。
【0042】
その後、レーザー光の照射によってアニール行う。レーザー光としては、KrFエキシマレーザー(波長248nm、パルス幅20nsec)を用いたが、他のレーザーであってもよい。レーザー光の照射条件は、エネルギー密度が200〜400mJ/cm、例えば250mJ/cmとし、一か所につき2〜10ショット、例えば2ショット照射する。このレーザー光の照射時に基板を200〜450℃程度に加熱することは有用である。このレーザアニール工程において、先に結晶化された領域にはニッケルが拡散しているので、このレーザー光の照射によって、再結晶化が容易に進行し、P型を付与する不純物がドープされた不純物領域111と113、さらにはNを付与する不純物がドープされた不純物領域114と116は、容易に活性化させることができる。
【0043】
続いて、厚さ6000Åの酸化珪素膜118を層間絶縁物としてプラズマCVD法によって形成し、これにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってTFTの電極・配線117、120、119を形成する。最後に、1気圧の水素雰囲気で350℃、30分のアニールを行い、TFTを相補型に構成した半導体回路を完成した。(図1(D))
【0044】
上記に示す回路は、PTFTとNTFTとを相補型に設けたCMOS構造であるが、上記工程において、2つのTFTを同時に作り、中央で切断することにより、独立したTFTを2つ同時に作製することも可能である。
【0045】
図2に、図1(D)を上面から見た概要を示す。図2における符号は図1の符号に対応する。図2に示すように結晶化の方向は矢印で示す方向であり、ソース/ドレイン領域の方向(ソース領域とドレイン領域を結んだ線方向)に結晶成長が行われている。この構成のTFTの動作時において、キャリアはソース/ドレイン間を針状あるいは柱状に成長した結晶に沿って移動する。即ちキャリアは針状あるいは柱状の結晶の結晶粒界に沿って移動する。従って、キャリアが移動する際に受ける抵抗を低減することができ、高移動度を有するTFTを得ることができる。
【0046】
本実施例においては、Niを導入する方法として、非晶質珪素膜104下の下地膜102上に選択的にNiを薄膜(極めて薄いので、膜として観察することは困難である)として形成し、この部分から結晶成長を行わす方法を採用したが、非晶質珪素膜104を形成後に、選択的に珪化ニッケル膜を成膜する方法でもよい。即ち、結晶成長は非晶質珪素膜の上面から行ってもよいし、下面から行ってもよい。また、予め非晶質珪素膜を成膜し、さらにイオンドーピング法を用いて、ニッケルイオンをこの非晶質珪素膜104中に選択的に注入する方法を採用してもよい。この場合は、ニッケル元素の濃度を制御することができるという特徴を有する。
【0047】
〔実施例2〕
本実施例は、アクティブ型の液晶表示装置において、Nチャネル型TFTをスイッチング素子として各画素に設けた例である。以下においては、一つの画素について説明するが、他に多数(一般には数十万)の画素が同様な構造で形成される。また、Nチャネル型ではなくPチャネル型でもよいことはいうまでもない。また、液晶表示装置の画素部分に設けるのではなく、周辺回路部分にも利用できる。また、イメージセンサや他の装置に利用することができる。即ち薄膜トランジタと利用するのであれば、特にその用途が限定されるものではない。
【0048】
本実施例の作製工程の概略を図3に示す。本実施例において、基板201としてはコーニング7059ガラス基板(厚さ1.1mm、300×400mm)を使用した。まず、下地膜203(酸化珪素)をスパッタリング法で2000Åの厚さに形成する。この後選択的にニッケルを導入するために、メタルマスクや酸化珪素膜、またはフォトレジスト等により、マスク203を形成する。そして、スパッタリング法により珪化ニッケル膜を成膜する。この珪化ニッケル膜は、スパッタリング法によって、厚さ5〜200Å、例えば20Åの厚さに形成する。この珪化ニッケル膜は、化学式NiSi、0.4≦x≦2.5、例えば、x=2.0で示される。このようにして、選択的に領域204に珪化ニッケル膜が形成される。
【0049】
この後、LPCVD法もしくはプラズマCVD法で非晶質珪素膜205を1000Åの厚さに形成し、400℃で1時間脱水素化を行った後、加熱アニールによって結晶化を行う。このアニール工程は、水素還元雰囲気下(好ましくは、水素の分圧が0.1〜1気圧)、550℃で4時間行った。またこの加熱アニール工程を窒素等の不活性雰囲気中で行ってもよい。
【0050】
このアニール工程において、非晶質珪素膜205下の一部の領域には、珪化ニッケル膜が形成されているので、この部分から結晶化が起こる。この結晶化の際、図3(B)の矢印で示すように、珪化ニッケルが成膜されている部分204では、基板201に垂直方向にシリコンの結晶成長が進行する。また、同様に矢印で示されるように、珪化ニッケルが成膜されいていない領域(領域205以外の領域)においては、基板に対し、平行な方向に結晶成長が行われる。
【0051】
こうして、結晶性珪素よりなる半導体膜205を得ることができる。次に、上記半導体膜205をパターニングして島状の半導体領域(TFTの活性層)を形成する。さらにテトラ・エトキシ・シラン(TEOS)を原料として、酸素雰囲気中のプラズマCVD法によって、酸化珪素のゲイト絶縁膜(厚さ70〜120nm、典型的には100nm)206を形成する。基板温度はガラスの縮みやソリを防止するために400℃以下、好ましくは200〜350℃とする。
【0052】
次に、公知のシリコンを主成分とした膜をCVD法で形成し、パターニングを行うことによって、ゲイト電極207を形成する。その後、N型の不純物として、リンをイオンドーピング法で注入し、自己整合的にソース領域208、チャネル形成領域209、ドレイン領域210を形成する。そして、KrFレーザー光を照射することによって、イオンドーピングのために結晶性の劣化した珪素膜の結晶性を改善させる。このときにはレーザー光のエネルギー密度は250〜300mJ/cmとする。このレーザー照射によって、このTFTのソース/ドレインのシート抵抗は300〜800Ω/cmとなる。
【0053】
その後、酸化珪素によって層間絶縁物211を形成し、さらに、画素電極212をITOによって形成する。そして、コンタクトホールを形成して、TFTのソース/ドレイン領域にクロム/アルミニウム多層膜で電極213、214を形成し、このうち一方の電極213はITO121にも接続するようにする。最後に、水素中で200〜300℃で2時間アニールして、シリコンの水素化を完了する。このようにして、TFTを完成する。この工程は、同時に他の多数の画素領域においても同時に行われる。
【0054】
本実施例で作製したTFTは、ソース領域、チャネル形成領域、ドレイン領域を構成する活性層として、キャリアの流れる方向に結晶成長させた結晶性珪素膜を用いているので、結晶粒界をキャリアが横切ることがなく、即ちキャリアが針状あるいは柱状の結晶の結晶粒界に沿って移動することになるから、キャリアの移動度の高いTFTを得ることができた。本実施例で作製したTFTはNチャネル型であり、その移動度は、90〜130(cm/Vs)であった。従来の600℃、48時間の熱アニールによる結晶化によって得られた結晶シリコン膜を用いたNチャネル型TFTに移動が、80〜100(cm/Vs)であったことと比較すると、これはこれは大きな特性の向上である。
【0055】
また上記の工程と同様な作製方法によって、Pチャネル型TFTを作製し、その移動度を測定すると、50〜80(cm/Vs)であった。これも従来の600℃、48時間の熱アニールによる結晶化によって得られた結晶性珪素膜を用いたPチャネル型TFTに移動が、30〜60(cm/Vs)であったことに比較すると大きな特性の向上である。
【0056】
〔実施例3〕
本実施例は、実施例2に示すTFTにおいて、結晶の成長方向に大して垂直な方向にソース/ドレインを設けた例である。即ち、移動する方向が結晶成長方向とは垂直になっており、針状あるいは柱状の結晶の結晶粒界を横切るようにしてキャリアが移動する構成とした例である。このような構成とすると、ソース/ドレイン間の抵抗を高くすることができる。これは、針状あるいは柱状に結晶成長した結晶の結晶粒界を横切るようにキャリアが移動しなければならないためである。本実施例の構成を実現するには、実施例2に示す構成において、単にTFTをどのような向きで設けるかを設定すればよい。
【0057】
〔実施例4〕
本実施例は、実施例2に示す構成において、TFTを設ける向き(ここではソース/ドレイン領域を結ぶ線で定義する。即ち、キャリアの流れる向きでTFTの方向を決めることとする)を結晶性珪素膜の基板表面に対する結晶成長方向と任意の角度で設定することにより、TFTの特性を選択することを要旨とする。
【0058】
前述のように、結晶の成長方向にキャリアを移動させる場合、キャリアは結晶粒界に沿って移動するので、その移動度を向上させることができる。一方、結晶の成長方向に対して垂直な方向にキャリアを移動させる場合には、キャリアが多数の粒界を横切らなければならないので、キャリアの移動度は低下する。
【0059】
そこで、この2つの状態の間で、即ち結晶成長方向とキャリアの移動する方向との角度を0〜90°の範囲において設定することにより、キャリアの移動度を制御することができる。また別な見方をするならば、上記結晶成長方向とキャリアの移動する方向との角度設定することにより、ソース/ドレイン領域間の抵抗を制御できることになる。勿論この構成は、実施例1に示す構成にも利用することができる。この場合、図2に示すスリット状のニッケル微量添加領域100が0〜90°の範囲で回転し、矢印105で示す結晶の成長方向と、ソース/ドレイン領域を結ぶ線との角度が0〜90°範囲で選択されることになる。そして、この角度が、0°に近い場合は移動度が大きく、ソース/ドレイン間の電気抵抗が小さい構成とすることができる。またこの角度が90°に近い場合、移動度が大きく、ソース/ドレイン間の抵抗が小さい構成とすることができる。
【0060】
〔実施例5〕 図5に本実施例を示す。ガラス基板301上に、厚さ1000〜5000Å、例えば、2000Åの酸化珪素膜302を形成した後、厚さ300〜1500Å、例えば、500Åの非晶質珪素膜303をプラズマCVD法によって形成した。さらに、その上に、500〜1500Å、例えば、500Åの酸化珪素膜304を形成した。これらの成膜は連続的におこなうことが望ましい。そして、酸化珪素膜304を選択的にエッチングして、ニッケルを導入する窓305を開けた。窓305はTFTのチャネルとなるべき部分を避けて形成した。そして、スピンコーティング法によってニッケル塩の膜307を形成した。この方法について説明すると、まず、酢酸ニッケルもしくは硝酸ニッケルを水もしくはエタノールによって希釈化して、25〜200ppm、例えば、100ppmの濃度にした。
【0061】
一方、基板を過酸化水素水もしくは過酸化水素水とアンモニアの混合溶液に浸漬して、極めて薄い酸化珪素膜を非晶質珪素膜の露出した部分(窓305の領域)に形成した。これは、上記のように調製したニッケル溶液と非晶質珪素膜の界面親和性を向上させるためである。
【0062】
このような処理をほどこした基板をスピナーに設置し、緩やかに回転させ、基板上にニッケル溶液を1〜10ml、例えば、2ml滴下し、基板全面に溶液を拡げた。この状態を1〜10分、例えば、5分保持した。その後、基板の回転数を上げてスピンドライをおこなった。この操作はさらに複数回繰り返してもよい。このようにしてニッケル塩の薄い膜307を形成した。(図9(A))
【0063】
そして、イオン注入法によって、珪素イオンの注入をおこなった。この際には窓305の部分以外、すなわち、酸化珪素膜304で覆われた領域においては、珪素イオンが下地の酸化珪素膜302と非晶質珪素膜303の界面に最も多くのイオンが注入されるようにおこなった。なお、この際、窓305の領域では、酸化珪素膜304が存在しないため、珪素イオンはより深く注入される。
【0064】
その後、加熱炉において、520〜580℃、4〜12時間、例えば、550℃で8時間の加熱処理をおこなった。雰囲気は窒素とした。この結果、まず、窓305の直下の領域にニッケルが拡散し、この領域から結晶化が始まった。そして、結晶化領域は矢印308に示すように、その周囲に拡がっていった。(図9(B))
【0065】
その後、大気もしくは酸素雰囲気において、KrFエキシマレーザー光(波長248nm)もしくはXeClエキシマレーザー光(波長308nm)を1〜20ショット、例えば、5ショット照射して、さらに結晶性を向上せしめた。エネルギー密度は200〜350mJ/cm、基板温度は200〜400℃とした。(図9(C))
【0066】
その後、珪素膜303をエッチングして、TFTの領域を形成した。そして、全面に厚さ1000〜1500Å、例えば、1200Åの酸化珪素膜309を形成し、実施例1の場合と同様にアルミニウムによってPTFTのゲイト電極310、およびNTFTのゲイト電極313、ならびに、それぞれの陽極酸化膜312、314によってゲイト電極部を形成した。
【0067】
そして、これらゲイト電極部をマスクとして、実施例1と同様にN型およびP型の不純物をイオンドーピング法によって珪素膜中に注入した。この結果、PTFTのソース315、チャネル316、ドレイン317、周辺回路のNTFTのソース320、チャネル319、ドレイン318が形成された。その後、実施例1と同様に全面にレーザー照射をおこなって、ドーピングされた不純物の活性化をおこなった。(図9(D))
【0068】
その後、層間絶縁物として厚さ3000〜8000Å、例えば、5000Åの酸化珪素膜321を形成した。この後、TFTのソース/ドレインにコンタクトホールを形成し、さらに、スパッタリング法によって、窒化チタン(厚さ1000Å)とアルミニウム(厚さ5000Å)の2層膜を堆積して、これをパターニング・エッチングして、電極・配線322〜324を形成した。このようにして、横方向に成長した結晶性珪素によってPTFTとNTFTからなるインバータ回路を形成することができた。(図9(E))
【0069】
本実施例でも実施例1と同様に結晶化の方向508はTFTのキャリヤの流れる方向(すなわち、ソース−ドレイン方向)と同じである。そのため、本実施例でもTFTのドレイン電流は大きくなり、高速動作に都合がよい。加えて、本実施例では図9(C)にあるように、レーザー照射をおこなう。この工程では、針状に成長した珪素結晶間に残った非晶質成分まで結晶化され、しかも、この結晶化は針状結晶を核として、針状結晶を太くするように結晶化する。このことは電流の流れる領域を拡げることとなり、より大きなドレイン電流を流すことができる。
【0070】
この様子を図10に示す。図10は結晶化した珪素膜を薄膜化して透過型電子顕微鏡(TEM)によって観察したものである。図10(A)は横方向への成長によって結晶化した珪素膜の結晶化領域の先端付近を見たものであり、針状の結晶が観察される。さらに、その結晶の間には結晶化していない非晶質領域が多く存在しているのが分かる。(図10(A))
【0071】
これを本実施例の条件でレーザー照射すると、図10(B)のようになる。この工程によって、図10(A)の大部分の面積を占めていた非晶質領域は結晶化するが、この結晶化は乱雑に発生するため、電気的な特性はあまり良くない。注目すべきは、中央付近に観察される針状結晶の間のもともと非晶質であったと思われる領域の結晶状態である。ここは、針状結晶から結晶化成長するように、太い結晶領域が形成されている。(図10(B))
【0072】
図10は分かりやすくするために、比較的、非晶質領域の多い結晶成長の先端領域を観察したものであったが、結晶成長の根元付近や中央付近でも同様である。このように、レーザー照射によって、非晶質部分を減らし、針状結晶を太くすることができ、TFTの特性をさらに向上せしめることができる。
【0073】
【発明の効果】
基板上に設けられ、しかも基板表面に平行な方向に結晶成長した結晶性を有する非単結晶珪素半導体膜をTFTに利用するに際して、TFT内を移動するキャリアの流れの方向を結晶成長が行われた方向と合わせることにより、キャリアの移動が針状または柱状に成長した結晶の結晶粒界に沿って(平行に)移動する構成とすることができ、高移動度を有するTFTを得るこができる。
【図面の簡単な説明】
【図1】実施例の作製工程を示す。
【図2】実施例の概要を示す。
【図3】実施例の概要を示す。
【図4】電子線回折像を示す。
【図5】珪素膜の結晶構造を示す写真である。
【図6】電子線回折像を示す。
【図7】電子線回折像を示す。
【図8】結晶方位を示した模式図である。
【図9】実施例の作製工程を示す。
【図10】実施例の結晶構造を示す。
【符号の説明】
101 ガラス基板
102 下地膜(酸化珪素膜)
103 マスク
104 珪素膜
105 結晶化の方向
106 ゲイト絶縁膜
107 ゲイト電極
108 陽極酸化層
109 ゲイト電極
110 陽極酸化層
111 ソース/ドレイン領域
112 チャネル形成領域
113 ドレイン/ソース領域
114 ソース/ドレイン領域
115 チャネル形成領域
116 ドレイン/ソース領域
117 電極
118 層間絶縁物
120 電極
119 電極
201 ガラス基板
202 下地膜(酸化珪素膜)
203 マスク
204 ニッケル微量添加領域
205 珪素膜
206 ゲイト絶縁膜
207 ゲイト電極
208 ソース/ドレイン領域
209 チャネル形成領域
210 ドレイン/ソース領域
211 層間絶縁物
213 電極
214 電極
212 ITO(画素電極)
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device having a TFT (thin film transistor) provided on an insulating substrate such as glass and a method for manufacturing the same.
[0002]
[Prior art]
As a semiconductor device having TFTs on an insulating substrate such as glass, an active type liquid crystal display device and an image sensor using these TFTs for driving pixels are known.
[0003]
In general, a thin film silicon semiconductor is used for a TFT used in these devices. Thin-film silicon semiconductors are broadly classified into two types: those made of an amorphous silicon semiconductor (a-Si) and those made of a crystalline silicon semiconductor. Amorphous silicon semiconductors are most commonly used because they have a low manufacturing temperature, can be manufactured relatively easily by a gas phase method, and have high mass productivity. Since it is inferior to a silicon semiconductor having the same, a method for manufacturing a TFT made of a silicon semiconductor having crystallinity has been strongly demanded in order to obtain higher speed characteristics in the future. As the silicon semiconductor having crystallinity, polycrystalline silicon, microcrystalline silicon, amorphous silicon containing a crystal component, semi-amorphous silicon having an intermediate state between crystalline and amorphous, and the like are known. .
[0004]
As a method of obtaining a silicon semiconductor in the form of a thin film having such crystallinity,
(1) A film having crystallinity is directly formed at the time of film formation.
(2) An amorphous semiconductor film is formed and crystallinity is imparted by laser light energy.
(3) An amorphous semiconductor film is formed and crystallinity is imparted by applying thermal energy.
Is known. However, in the method (1), it is technically difficult to uniformly form a film having good semiconductor properties over the entire surface of the substrate, and the film forming temperature is as high as 600 ° C. or higher, so that the method is inexpensive. There was also a cost problem that a glass substrate could not be used. In the method (2), taking an excimer laser, which is currently most commonly used, as an example, there is a problem that the irradiation area of the laser beam is small, so that the throughput is low. The stability of the laser is not enough to uniformly process, and it seems to be a next-generation technology. The method (3) has an advantage of being able to cope with a large area as compared with the methods (1) and (2), but also requires a high heating temperature of 600 ° C. or more, and is inexpensive. Considering the use of a substrate, it is necessary to further lower the heating temperature. In particular, in the case of the current liquid crystal display device, the screen is becoming larger, and therefore, it is necessary to use a large glass substrate as well. When such a large glass substrate is used, shrinkage or distortion in a heating step which is indispensable for semiconductor fabrication lowers the accuracy of mask alignment and the like, and is a serious problem. In particular, in the case of 7059 glass, which is currently most commonly used, the strain point is 593 ° C., and the conventional heating crystallization method causes large deformation. In addition to the problem of temperature, the heating time required for crystallization in the current process is several tens of hours or more, so that it is necessary to further shorten the heating time.
[0005]
[Problems to be solved by the invention]
The present invention provides a means for solving the above problems. More specifically, in a method of manufacturing a thin film made of a crystalline silicon semiconductor using a method of crystallizing a thin film made of amorphous silicon by heating, the temperature required for crystallization is lowered and the time is shortened. The aim is to provide a process that balances Of course, a crystalline silicon semiconductor manufactured using the process provided by the present invention has physical properties equivalent to or higher than those manufactured by the conventional technology, and can be used for the active layer region of the TFT. It goes without saying that there is something.
[0006]
[Background of the Invention]
The present inventors have conducted the following experiments on the method of forming an amorphous silicon semiconductor film by a CVD method or a sputtering method and crystallizing the film by heating as described in the section of the related art. And discussions.
[0007]
First, as an experimental fact, an amorphous silicon film is formed on a glass substrate, and the mechanism of crystallization of the film by heating is examined. The crystal growth starts from the interface between the glass substrate and amorphous silicon. Above the film thickness, it was recognized that the film proceeded in a columnar shape perpendicular to the substrate surface.
[0008]
The above phenomenon is caused by the fact that a crystal nucleus (a seed serving as a base for crystal growth) exists at the interface between the glass substrate and the amorphous silicon film, and the crystal grows from the nucleus. It is considered to be due to Such crystal nuclei are formed by the presence of a crystalline component of silicon oxide on the surface of a glass substrate such as an impurity metal element or a crystal component on a glass surface (as called crystallized glass). Is considered).
[0009]
Therefore, we thought that it would be possible to lower the crystallization temperature by introducing crystal nuclei more aggressively, and in order to confirm the effect, deposited a small amount of other metal on the substrate, An experiment was conducted in which a thin film made of crystalline silicon was formed and then heated and crystallized. As a result, when some metals were formed on the substrate, a decrease in the crystallization temperature was confirmed, and it was expected that crystal growth using foreign substances as crystal nuclei was occurring. Therefore, the mechanism of a plurality of impurity metals that could be reduced in temperature was investigated in more detail.
[0010]
Crystallization can be considered in two stages: initial nucleation and crystal growth from the nucleus. Here, the initial nucleation rate is observed by measuring the time required for the generation of point-like fine crystals at a constant temperature. The case was also shortened, and the effect of introducing crystal nuclei on lowering the crystallization temperature was confirmed. In addition, unexpectedly, when the growth of crystal grains after nucleation was examined by changing the heating time, after the formation of a certain metal, the amorphous silicon thin film In crystallization, it was observed that the rate of crystal growth after nucleation increased dramatically. This mechanism will be described in detail later.
[0011]
In any case, due to the above two effects, when a thin film made of amorphous silicon is formed on a small amount of a certain kind of metal, and then heated and crystallized, it is difficult to think in the past. It has been found that sufficient crystallinity can be obtained at a temperature of 580 ° C. or less for about 4 hours. Among the impurity metals having such an effect, the effect is most remarkable, and a material selected by us is nickel.
[0012]
One example of the effect of nickel is as follows. Amorphous silicon formed by a plasma CVD method on a substrate (Corning 7059) on which no treatment is performed, that is, a thin film of nickel is not formed. When the thin film made of is crystallized by heating in a nitrogen atmosphere, when the heating temperature was set to 600 ° C., a heating time of 10 hours or more was required. When a thin film made of amorphous silicon on a substrate was used, a similar crystallization state could be obtained by heating for about 4 hours. In this case, the crystallization was determined using Raman spectroscopy. From this alone, it can be seen that the effect of nickel is very large.
[0013]
[Means for Solving the Problems]
As can be seen from the above description, when a thin film of amorphous silicon is formed on a thin film of nickel, a lower crystallization temperature and a shorter time for crystallization can be achieved. . Therefore, a more detailed description will be given on the assumption that this process is used for manufacturing a TFT. As will be described in detail later, the nickel thin film is formed not only on the substrate but also on amorphous silicon, and has the same effect. In the following, such a series of treatments will be referred to as “addition of trace amount of nickel”.
[0014]
First, a method of adding a trace amount of nickel will be described. A small amount of nickel can be added by forming a small amount of nickel thin film on a substrate and then forming amorphous silicon on the substrate. The method of forming a film also has the effect of lowering the temperature similarly, and it has been found that the film forming method can be a sputtering method, an evaporation method, a coating method or a spin coating method, and the film forming method does not matter. . However, when a very small amount of nickel thin film is formed on a substrate, rather than forming a very small amount of nickel thin film directly on a 7059 glass substrate, a thin film of silicon oxide is formed on the same substrate and a very small amount of silicon oxide is formed thereon. The effect is more remarkable when a thin nickel thin film is formed. One possible reason for this is that direct contact between silicon and nickel is important for low-temperature crystallization, and in the case of 7059 glass, components other than silicon inhibit contact or reaction between the two. It may be that.
[0015]
As a method of adding a trace amount, almost the same effect was confirmed by adding nickel by ion implantation in addition to forming a thin film in contact with above or below amorphous silicon. For the amount of nickel, 1 × 10Fifteenatoms / cm3It has been confirmed that the addition of the above amount lowers the temperature, but 1 × 1021atoms / cm3At the above addition amount, since the shape of the peak of the Raman spectrum is clearly different from that of the simple substance of silicon, only 1 × 10Fifteenatoms / cm3~ 5 × 1019atoms / cm3Seems to be in the range. Considering that the semiconductor material is used for the active layer of the TFT, the amount is 1 × 10Fifteenatoms / cm3~ 1 × 1019atoms / cm3It is necessary to keep it low.
[0016]
Next, the features of crystal growth and crystal morphology in the case where a trace amount of nickel is added will be described, and the crystallization mechanism deduced therefrom will be described.
[0017]
As described above, when nickel is not added, nuclei are randomly generated from crystal nuclei at the substrate interface or the like, and crystal growth from the nuclei is also random, depending on the manufacturing method. It is reported that relatively oriented crystals can be obtained. Naturally, almost uniform crystal growth is observed over the entire thin film.
[0018]
First, in order to confirm this mechanism, an analysis by DSC (differential scanning calorimeter) was performed. An amorphous silicon thin film formed on a substrate by plasma CVD was filled in a sample container while remaining on the substrate, and the temperature was raised at a constant rate. Then, a clear exothermic peak was observed at about 700 ° C., and crystallization was observed. This temperature naturally shifts when the heating rate is changed. However, when the temperature is increased at, for example, 10 ° C./min, crystallization starts from 700.9 ° C. Next, three kinds of heating rates were measured, and the activation energy of crystal growth after the initial nucleation was determined by the Ozawa method. Then, a value of about 3.04 eV was obtained. In addition, when the reaction rate equation was determined from the fitting with a theoretical curve, it was found that the reaction was best explained by disorder nucleation and its growth model, and nuclei were generated randomly from crystal nuclei at the substrate interface and the like. The validity of the model of crystal growth from the nucleus was confirmed.
[0019]
Exactly the same measurement as described above was performed on a sample to which a small amount of nickel was added. Then, when the temperature was raised at a rate of 10 ° C./min, crystallization started at 619.9 ° C., and the activation energy for crystal growth obtained from a series of these measurements was approximately 1.87 eV, It has been clarified numerically that the crystal growth is easy. In addition, the reaction rate equation obtained from the fitting with the theoretical curve was close to a one-dimensional interface rate-limiting model, suggesting that the crystal growth had a certain directionality.
[0020]
Next, the results of observation of the crystal morphology of this time with a trace amount of nickel added by TEM (transmission electron microscope) are shown. A characteristic phenomenon found from the results of TEM observation is that crystal growth differs between a region to which nickel is added and a portion in the vicinity thereof. That is, when observing from the cross section of the region to which nickel was added, moire or fringes that appeared to be a lattice image were observed almost perpendicular to the substrate. This is considered to indicate that columnar crystals grow almost perpendicularly to the substrate, similarly to the case where no crystal is formed. Observation from the surface of the region to which nickel was added revealed that the region was not completely uniform as in epitaxy. FIG. 4 shows a TED (transmission electron beam diffraction) pattern indicating this. FIG. 4 shows a pattern obtained by irradiating an electron beam perpendicular to the film surface into a region to which nickel is added. The diameter of the electron beam is several microns, and a large black circle in the center is a pattern from (000). . From FIG. 4, at least about three types of crystals having different angles were observed, and the crystals were not completely formed into rings, so it was found that one crystal grain had a considerable size. In order to further confirm this, the orientation was evaluated using thin film XRD (X-ray diffraction). As a result, a {111} or {110} peak was mainly observed. Here, {hkl} is a symbol indicating a plane including all planes equivalent to the (hkl) plane. This result was compared with the result of thin film XRD of a thin film obtained by crystallizing a thin film having no added nickel of the same thickness. , And it became clear that the addition of nickel increased the orientation.
[0021]
Next, results of observing the crystal morphology near the nickel-added region will be described. First, it was unexpected that crystallization of a region where nickel was not added directly was unexpected. However, a nickel addition portion, a lateral crystal growth portion in the vicinity thereof (hereinafter abbreviated as a lateral growth portion), In a further distant amorphous portion (low temperature crystallization is not performed in a considerably distant portion and the amorphous portion remains), the concentration of nickel was examined by SIMS (secondary ion mass spectrometry). In the sample, a small amount of about one digit was detected from the nickel-added portion, and the amorphous portion was further reduced by about one digit. That is, nickel is diffused over a fairly wide range, and crystallization of a region near the region to which nickel is added is also considered to be an effect of the addition of a small amount of nickel.
[0022]
First, FIG. 5 shows a surface TEM image near the nickel-added region. As is clear from the figure, a characteristic needle-like or columnar crystal having a uniform width is observed in a direction parallel to the substrate. In this lateral growth parallel to the substrate, it has been observed that, from the region where a small amount of nickel is added, the growth is as large as several hundred μm, and the growth amount may increase in proportion to the increase in time and temperature. understood. As an example, a growth of about 20 μm was observed at 550 ° C. for 4 hours. Also, these crystalsGrowth directionThe angle at which they intersectThe angle between the crystal growth directionsIs about 60 degrees in each case, and it has been found that it does not depend on the location. Next, FIGS. 6 and 7 show TED patterns in the above-mentioned region. FIG. 6 shows the tip of the needle crystal, and FIG. 7 shows a region where the needle crystal overlaps to some extent. The pattern is very simple, and a single crystal or at most twin crystals can be seen, and the crystal orientations are very uniform. This pattern agrees very well with [111] incidence. As a result, it was found that the plane parallel to the substrate was (111). Then, the crystal growth direction becomes (111).parallelDirection, the axial direction of the laterally grown crystal isA direction perpendicular to the [111] direction,[-110] DirectionDirection equivalent toIt can be seen that it is. This relationship is briefly shown in FIG. Also,Growth of the laterally growing crystalThe directions have six-fold symmetry with respect to the [111] direction.Perpendicular to the [111] direction and[-110] DirectionDirection equivalent toThis is consistent with the fact that the TED pattern in FIG. 7 is a single crystal like.In addition, "-1" of "[-110]" described in the claims and the specification is shown as a substitute for the symbol in which "-" is described above "1".
[0023]
Based on the above experimental facts, the inventors believe that crystallization proceeds by the following mechanism.
[0024]
First, nucleation occurs. At this time, the activation energy is reduced by adding a small amount of nickel. This is obvious from the fact that crystallization occurs at a lower temperature by adding nickel, and this is because, besides the effect of nickel as a foreign substance, the intermetallic compound composed of nickel and silicon One of them thinks that it may be due to the close lattice constant of crystalline silicon. In addition, since this nucleation occurs almost simultaneously over the entire area to which nickel is added, the crystal growth has a mechanism such that the crystal grows as a plane. In this case, the reaction rate equation becomes a one-dimensional interface rate-determining process, and A substantially vertical columnar crystal is obtained. However, due to the limitation of the film thickness and the influence of stress and the like, the crystal axes do not always have to be completely aligned.
[0025]
However, since the horizontal direction of the substrate is more homogeneous than the vertical direction, columnar or needle-like crystals grow laterally aligned with the nickel-added portion as nuclei, and the direction isPerpendicular to the [111] direction and[-110]Direction equivalent to directionIt becomes. Of course, also in this case, the reaction rate equation is expected to be a one-dimensional interface rate-determining type. Since the activation energy for crystal growth is reduced by the addition of nickel as described above, this lateral growth rate is expected to be very high, which is the case. However,Perpendicular to the [111] direction and[-110] DirectionDirection equivalent toThe reason for the crystal growth at this time has not yet been elucidated.
[0026]
Next, the electric characteristics of the nickel-added portion and the lateral growth portion in the vicinity thereof will be described. Regarding the electrical characteristics of the nickel-added portion, the electrical conductivity is almost the same as that of a film to which almost no nickel is added, that is, a film that has been crystallized at about 600 ° C. for several tens of hours. When the activation energy was determined from the properties, the amount of nickel added was 10 as described above.17atoms / cm3-1018atoms / cm3When the degree was set to about the degree, no behavior that might be caused by the nickel level was observed. That is, it is considered from this experimental fact that the above-mentioned concentration can be used as an active layer of a TFT or the like.
[0027]
On the other hand, the laterally-grown portion has a conductivity that is at least one order of magnitude higher than that of the nickel-added portion, and has a considerably high value as a crystalline silicon semiconductor. This is thought to be due to the fact that the current path direction coincided with the lateral growth direction of the crystal, so that few or almost no grain boundaries existed during the passage of electrons between the electrodes. Consistent with the results. In other words, it can be considered that the carrier moves along the grain boundaries of the crystals grown in the shape of needles or columns, so that the carrier can easily move.
[0028]
Therefore, the present invention improves the carrier mobility by making the direction substantially along the crystal grain boundaries substantially the same as the direction in which carriers move in a semiconductor device (for example, a TFT). The direction along the crystal grain boundaries is the growth direction of crystal growth in the shape of needles or columns, and this growth direction isPerpendicular to the [111] direction and[-110]Equivalent to directionIs a direction having crystallinity in the axial direction, and this direction is a direction having selectively high conductivity with respect to another direction (for example, a direction perpendicular to crystal growth) as described above. Further, as a practical problem, it is difficult for the crystal growth direction to completely match the carrier flowing direction, and the crystal does not completely grow in a uniform direction over the entire surface. Therefore, as a practical matter, the direction of crystal growth is determined as an average direction. In addition, it can be considered that the direction coincides with the direction in which the carrier flows within a range of about ± 20 °.
[0029]
The crystalline silicon film on the substrate used in the present invention is made of single-crystal silicon.FlowerIs important. That is, it is a crystalline silicon film crystallized into a thin film, and its crystal growth direction isPerpendicular to the [111] direction and[-110]Equivalent to directionAnd is essentially different from single crystal silicon. Therefore, in particular, the crystalline silicon film in the present invention can be called a non-single-crystal silicon film having crystallinity.
[0030]
Finally, a method of applying the present invention to a TFT based on the above various characteristics will be described. Here, as an application field of the TFT, an active matrix liquid crystal display device using the TFT for driving pixels is assumed.
[0031]
As described above, in recent large-screen active matrix type liquid crystal display devices, it is important to suppress shrinkage of the glass substrate. Therefore, crystallization can be performed at a sufficiently low temperature, which is particularly preferable. According to the present invention, it is easy to replace a portion where amorphous silicon is conventionally used with crystalline silicon by adding a trace amount of nickel and crystallizing the same at about 500 to 550 ° C. for about 4 hours. It is possible. Of course, it is necessary to change the design rules and the like accordingly. However, it is considered that the conventional apparatus and process can sufficiently cope with this, and the merits thereof are considered to be great.
[0032]
In addition, according to the present invention, it is possible to separately form a TFT used for a pixel and a TFT forming a driver of a peripheral circuit by using a crystal form according to characteristics, respectively. There are many merits especially for application to A TFT used for a pixel does not require much mobility, and a smaller off-state current is more advantageous. Therefore, when the present invention is used, a small amount of nickel is directly added to a region to be a TFT to be used for a pixel to grow a crystal in a vertical direction, thereby forming a large number of grain boundaries in a channel direction to reduce an off-current. It is possible to lower. On the other hand, the TFT forming the driver of the peripheral circuit needs very high mobility in consideration of application to a workstation in the future. Therefore, when the present invention is applied, a small amount of nickel is added in the vicinity of the TFT forming the driver of the peripheral circuit, a crystal is grown in one direction from the addition, and the crystal growth direction is set to the path direction of the channel current. With the arrangement, a TFT having extremely high mobility can be manufactured.
[0033]
In this manner, a crystalline silicon film can be obtained by selectively performing crystallization in a specific direction. However, if the characteristics of such a crystalline silicon film are to be further improved, a crystallization process can be performed. After that, a laser or a strong light equivalent thereto may be irradiated to crystallize the insufficiently crystallized components remaining at the grain boundaries and the like. In this step, the remaining amorphous component grows with the crystal formed in the previous heating step as a nucleus, and the grain boundaries disappear, so that higher characteristics can be obtained.
[0034]
[Action]
In a semiconductor device using a thin-film semiconductor, the movement of carriers along the crystal grain boundaries is performed by setting the crystal growth direction of a crystalline silicon film that has grown in a needle or column shape in the plane direction of the film as the carrier movement direction. Direction and the carrier can be moved with high mobility.
[0035]
【Example】
[Example 1]
This embodiment is an example of forming a circuit in which a P-channel TFT (referred to as PTFT) using crystalline silicon and an N-channel TFT (referred to as NTFT) using crystalline silicon are combined in a complementary manner on a glass substrate. The configuration of this embodiment can be used for a switching element of a pixel electrode and a peripheral driver circuit of an active type liquid crystal display device, as well as an image sensor and an integrated circuit.
[0036]
FIG. 1 shows a cross-sectional view of a manufacturing process of this embodiment. First, a 2000-nm-thick silicon oxide base film 102 was formed on a substrate (Corning 7059) 101 by a sputtering method. Next, a mask 103 formed of a metal mask, a silicon oxide film, or the like is provided. The mask 103 exposes the base film 102 in a slit shape. When this state is viewed from above, the base film 102 is exposed in a slit shape, and the other portions are masked.
[0037]
After providing the mask 103, a nickel silicide film (chemical formula NiSi) having a thickness of 5 to 200 °, for example, 20 °, is formed by a sputtering method.x, 0.4 ≦ x ≦ 2.5, for example, x = 2.0) is selectively formed in 100 regions. (Fig. 1 (A))
[0038]
Next, an intrinsic (I-type) amorphous silicon film 104 having a thickness of 500 to 1500 Å, for example, 1000 例 え ば is formed by a plasma CVD method. Then, this is annealed at 550 ° C. in a hydrogen reducing atmosphere (preferably, a partial pressure of hydrogen is 0.1 to 1 atm) or at 550 ° C. in an inert atmosphere (atmospheric pressure) for 4 hours to crystallize. . At this time, in the region 100 where the nickel silicide film is selectively formed, crystallization of the crystalline silicon film 104 occurs in a direction perpendicular to the substrate 101. Then, in a region other than the region 100, as indicated by an arrow 105, crystal growth is performed in a lateral direction (a direction parallel to the substrate) from the region 100.
[0039]
As a result of the above steps, the crystalline silicon film 104 can be obtained by crystallizing the amorphous silicon film. Thereafter, a silicon oxide film 106 having a thickness of 1000 ° is formed as a gate insulating film by a sputtering method. For sputtering, silicon oxide is used as a target, the substrate temperature during sputtering is 200 to 400 ° C., for example, 350 ° C., the sputtering atmosphere is oxygen and argon, and argon / oxygen = 0 to 0.5, for example, 0.1 or less. I do. Subsequently, aluminum (including 0.1 to 2% of silicon) having a thickness of 6000 to 8000, for example, 6000, is formed by a sputtering method. Note that it is preferable that the step of forming the silicon oxide film 106 and the aluminum film be performed continuously.
[0040]
Then, the silicon film 104 is patterned to form gate electrodes 107 and 109. Further, the surface of the aluminum electrode is anodized to form oxide layers 108 and 110 on the surface. This anodization was performed in an ethylene glycol solution containing tartaric acid at 1 to 5%. The thickness of the obtained oxide layers 108 and 110 was 2000 °. Since the oxides 108 and 110 have a thickness for forming an offset gate region in a later ion doping step, the length of the offset gate region can be determined in the anodic oxidation step.
[0041]
Next, an impurity imparting one conductivity type is added to the active layer region (which constitutes a source / drain and a channel) by an ion doping method. In this doping step, impurities (phosphorus and boron) are implanted using the gate electrode 107 and the surrounding oxide layer 108 and the gate electrode 109 and the surrounding oxide layer 110 as masks. Phosphine (PH) as doping gas3) And diborane (B2H6), The acceleration voltage is 60 to 90 kV, for example, 80 kV in the former case, and 40 to 80 kV, for example, 65 kV in the latter case. Dose amount is 1 × 10Fifteen~ 8 × 10Fifteencm-2, For example, 2 × 10Fifteencm-2, Boron 5 × 10FifteenAnd At the time of doping, each element is selectively doped by covering one region with a photoresist. As a result, N-type impurity regions 114 and 116 and P-type impurity regions 111 and 113 are formed, so that a P-channel TFT (PTFT) region and an N-channel TFT (NTFT) region can be formed. .
[0042]
Thereafter, annealing is performed by laser light irradiation. As the laser light, a KrF excimer laser (wavelength: 248 nm, pulse width: 20 nsec) was used, but another laser may be used. The irradiation condition of the laser light is such that the energy density is 200 to 400 mJ / cm2, For example, 250 mJ / cm2Then, 2 to 10 shots, for example, 2 shots are irradiated at one place. It is useful to heat the substrate to about 200 to 450 ° C. during the irradiation with the laser light. In this laser annealing step, since nickel is diffused in the previously crystallized region, re-crystallization easily proceeds by this laser light irradiation, and impurities doped with an impurity imparting a P-type are doped. Regions 111 and 113, and impurity regions 114 and 116 doped with an impurity imparting N can be easily activated.
[0043]
Subsequently, a silicon oxide film 118 having a thickness of 6000 ° is formed as an interlayer insulator by a plasma CVD method, a contact hole is formed in the silicon oxide film 118, and a metal material, for example, a multilayer film of titanium nitride and aluminum is used to form a TFT electrode / wiring. 117, 120 and 119 are formed. Finally, annealing was performed at 350 ° C. for 30 minutes in a hydrogen atmosphere at 1 atm to complete a semiconductor circuit having a complementary TFT. (Fig. 1 (D))
[0044]
The circuit shown above has a CMOS structure in which a PTFT and an NTFT are provided in a complementary manner. However, in the above process, two independent TFTs are formed at the same time, and two independent TFTs are simultaneously formed by cutting at the center. Is also possible.
[0045]
FIG. 2 shows an outline of FIG. 1D viewed from above. The reference numerals in FIG. 2 correspond to those in FIG. As shown in FIG. 2, the direction of crystallization is the direction indicated by the arrow, and the crystal is grown in the direction of the source / drain region (the line direction connecting the source region and the drain region). During the operation of the TFT having this configuration, carriers move between the source and the drain along a crystal grown in a needle or column shape. That is, the carriers move along the crystal grain boundaries of needle-like or columnar crystals. Therefore, the resistance received when carriers move can be reduced, and a TFT having high mobility can be obtained.
[0046]
In this embodiment, as a method for introducing Ni, Ni is selectively formed on the base film 102 under the amorphous silicon film 104 as a thin film (it is difficult to observe the film because it is extremely thin). Although a method of performing crystal growth from this portion is adopted, a method of selectively forming a nickel silicide film after forming the amorphous silicon film 104 may be used. That is, crystal growth may be performed from the upper surface of the amorphous silicon film or from the lower surface. Alternatively, a method in which an amorphous silicon film is formed in advance and nickel ions are selectively implanted into the amorphous silicon film 104 using an ion doping method may be employed. This case has a feature that the concentration of the nickel element can be controlled.
[0047]
[Example 2]
This embodiment is an example in which an N-channel TFT is provided in each pixel as a switching element in an active liquid crystal display device. In the following, one pixel will be described, but a large number (generally several hundred thousand) of other pixels are formed in a similar structure. It goes without saying that a P-channel type may be used instead of an N-channel type. Further, it can be used not only for the pixel portion of the liquid crystal display device but also for a peripheral circuit portion. Further, it can be used for image sensors and other devices. That is, the application is not particularly limited as long as it is used as a thin film transistor.
[0048]
FIG. 3 schematically shows a manufacturing process of this embodiment. In this example, a Corning 7059 glass substrate (1.1 mm thick, 300 × 400 mm) was used as the substrate 201. First, a base film 203 (silicon oxide) is formed to a thickness of 2000 ° by a sputtering method. Thereafter, in order to selectively introduce nickel, a mask 203 is formed using a metal mask, a silicon oxide film, a photoresist, or the like. Then, a nickel silicide film is formed by a sputtering method. The nickel silicide film is formed to a thickness of 5 to 200 °, for example, 20 ° by a sputtering method. This nickel silicide film has the chemical formula NiSix, 0.4 ≦ x ≦ 2.5, for example, x = 2.0. Thus, a nickel silicide film is selectively formed in the region 204.
[0049]
Thereafter, an amorphous silicon film 205 is formed to a thickness of 1000 ° by LPCVD or plasma CVD, dehydrogenated at 400 ° C. for 1 hour, and then crystallized by heat annealing. This annealing step was performed at 550 ° C. for 4 hours in a hydrogen reducing atmosphere (preferably, the partial pressure of hydrogen was 0.1 to 1 atm). This heat annealing step may be performed in an inert atmosphere such as nitrogen.
[0050]
In this annealing step, since a nickel silicide film is formed in a part of the region under the amorphous silicon film 205, crystallization occurs from this part. At the time of this crystallization, as shown by the arrow in FIG. 3B, in the portion 204 where the nickel silicide is formed, crystal growth of silicon proceeds in a direction perpendicular to the substrate 201. Similarly, as indicated by arrows, in regions where nickel silicide is not formed (regions other than region 205), crystal growth is performed in a direction parallel to the substrate.
[0051]
Thus, a semiconductor film 205 made of crystalline silicon can be obtained. Next, the semiconductor film 205 is patterned to form an island-shaped semiconductor region (TFT active layer). Further, a gate insulating film (thickness: 70 to 120 nm, typically 100 nm) 206 of silicon oxide is formed by a plasma CVD method in an oxygen atmosphere using tetraethoxysilane (TEOS) as a raw material. The substrate temperature is set to 400 ° C. or lower, preferably 200 to 350 ° C. in order to prevent shrinkage and warpage of the glass.
[0052]
Next, a gate electrode 207 is formed by forming a known film containing silicon as a main component by a CVD method and performing patterning. After that, phosphorus is implanted as an N-type impurity by an ion doping method, and the source region 208, the channel formation region 209, and the drain region 210 are formed in a self-aligned manner. By irradiating a KrF laser beam, the crystallinity of the silicon film having deteriorated crystallinity due to ion doping is improved. At this time, the energy density of the laser beam is 250 to 300 mJ / cm.2And By this laser irradiation, the sheet resistance of the source / drain of this TFT is 300 to 800 Ω / cm.2It becomes.
[0053]
After that, an interlayer insulator 211 is formed using silicon oxide, and a pixel electrode 212 is formed using ITO. Then, a contact hole is formed, and electrodes 213 and 214 are formed of a chromium / aluminum multilayer film in the source / drain region of the TFT. One of the electrodes 213 is also connected to the ITO 121. Finally, annealing in hydrogen at 200 to 300 ° C. for 2 hours completes the hydrogenation of silicon. Thus, the TFT is completed. This process is performed simultaneously in many other pixel regions.
[0054]
In the TFT manufactured in this embodiment, a crystalline silicon film grown in the direction in which carriers flow is used as an active layer constituting a source region, a channel formation region, and a drain region. Since the carriers do not cross, that is, the carriers move along the crystal grain boundaries of the needle-like or columnar crystals, a TFT having a high carrier mobility can be obtained. The TFT manufactured in this embodiment is of an N-channel type, and has a mobility of 90 to 130 (cm).2/ Vs). A conventional N-channel TFT using a crystalline silicon film obtained by crystallization by thermal annealing at 600 ° C. for 48 hours moves from 80 to 100 (cm).2/ Vs), which is a significant improvement in properties.
[0055]
In addition, a P-channel TFT is manufactured by the same manufacturing method as the above process, and its mobility is measured.2/ Vs). This also moves to 30 to 60 (cm) in the conventional P-channel TFT using a crystalline silicon film obtained by crystallization by thermal annealing at 600 ° C. for 48 hours.2/ Vs), which is a significant improvement in characteristics.
[0056]
[Example 3]
This embodiment is an example in which the source / drain is provided in a direction substantially perpendicular to the crystal growth direction in the TFT shown in the second embodiment. That is, in this example, the moving direction is perpendicular to the crystal growth direction, and the carrier moves so as to cross the crystal grain boundaries of acicular or columnar crystals. With such a configuration, the resistance between the source and the drain can be increased. This is because carriers have to move across the crystal grain boundaries of crystals grown in a needle or column shape. In order to realize the configuration of the present embodiment, in the configuration of the second embodiment, it is only necessary to set the direction in which the TFT is provided.
[0057]
[Example 4]
In the present embodiment, in the configuration shown in the second embodiment, the direction in which the TFT is provided (here, defined by the line connecting the source / drain regions; that is, the direction of the TFT is determined by the direction in which carriers flow) is crystalline. The gist is to select the characteristics of the TFT by setting the silicon film at an arbitrary angle with respect to the crystal growth direction with respect to the substrate surface.
[0058]
As described above, when carriers move in the crystal growth direction, the carriers move along the crystal grain boundaries, so that the mobility can be improved. On the other hand, when moving carriers in a direction perpendicular to the crystal growth direction, the carriers have to cross many grain boundaries, so that the carrier mobility decreases.
[0059]
Therefore, by setting the angle between the two states, that is, the angle between the crystal growth direction and the direction in which the carrier moves, in the range of 0 to 90 °, the mobility of the carrier can be controlled. From another viewpoint, the resistance between the source / drain regions can be controlled by setting the angle between the crystal growth direction and the direction in which carriers move. Of course, this configuration can also be used for the configuration shown in the first embodiment. In this case, the slit-shaped nickel trace addition region 100 shown in FIG. 2 rotates in the range of 0 to 90 °, and the angle between the crystal growth direction indicated by the arrow 105 and the line connecting the source / drain regions is 0 to 90 °. ° range. When the angle is close to 0 °, the mobility is large and the electrical resistance between the source and the drain is small. When this angle is close to 90 °, a structure with high mobility and low resistance between source / drain can be obtained.
[0060]
Embodiment 5 FIG. 5 shows this embodiment. After a silicon oxide film 302 having a thickness of 1000 to 5000 Å, for example, 2000 Å was formed on a glass substrate 301, an amorphous silicon film 303 having a thickness of 300 to 1500 Å, for example, 500 Å was formed by a plasma CVD method. Further, a silicon oxide film 304 of 500 to 1500 °, for example, 500 ° was formed thereon. It is desirable that these films be formed continuously. Then, the silicon oxide film 304 was selectively etched to open a window 305 for introducing nickel. The window 305 is formed so as to avoid a portion to be a channel of the TFT. Then, a nickel salt film 307 was formed by a spin coating method. Describing this method, first, nickel acetate or nickel nitrate was diluted with water or ethanol to a concentration of 25 to 200 ppm, for example, 100 ppm.
[0061]
On the other hand, the substrate was immersed in a hydrogen peroxide solution or a mixed solution of a hydrogen peroxide solution and ammonia to form an extremely thin silicon oxide film on the exposed portion of the amorphous silicon film (the area of the window 305). This is for improving the interface affinity between the nickel solution prepared as described above and the amorphous silicon film.
[0062]
The substrate thus treated was placed on a spinner, gently rotated, and 1 to 10 ml, for example, 2 ml of a nickel solution was dropped on the substrate to spread the solution over the entire surface of the substrate. This state was maintained for 1 to 10 minutes, for example, 5 minutes. Thereafter, spin drying was performed by increasing the rotation speed of the substrate. This operation may be repeated a plurality of times. Thus, a thin film 307 of nickel salt was formed. (FIG. 9A)
[0063]
Then, silicon ions were implanted by an ion implantation method. At this time, except for the window 305, that is, in a region covered with the silicon oxide film 304, the largest amount of silicon ions is implanted into the interface between the underlying silicon oxide film 302 and the amorphous silicon film 303. It was done as follows. At this time, in the region of the window 305, since the silicon oxide film 304 does not exist, silicon ions are implanted deeper.
[0064]
Thereafter, in a heating furnace, heat treatment was performed at 520 to 580 ° C. for 4 to 12 hours, for example, at 550 ° C. for 8 hours. The atmosphere was nitrogen. As a result, first, nickel diffused into a region immediately below the window 305, and crystallization started from this region. Then, the crystallization region extended around the periphery as shown by an arrow 308. (FIG. 9 (B))
[0065]
Thereafter, in the air or oxygen atmosphere, KrF excimer laser light (wavelength 248 nm) or XeCl excimer laser light (wavelength 308 nm) was irradiated with 1 to 20 shots, for example, 5 shots to further improve the crystallinity. Energy density is 200-350mJ / cm2The substrate temperature was 200 to 400 ° C. (FIG. 9 (C))
[0066]
Thereafter, the silicon film 303 was etched to form a TFT region. Then, a silicon oxide film 309 having a thickness of 1000 to 1500 Å, for example, 1200 に is formed on the entire surface. Gate electrode portions were formed by the oxide films 312 and 314.
[0067]
Then, using these gate electrode portions as masks, N-type and P-type impurities were implanted into the silicon film by an ion doping method as in Example 1. As a result, a source 315, a channel 316, and a drain 317 of the PTFT, and a source 320, a channel 319, and a drain 318 of the NTFT of the peripheral circuit were formed. After that, laser irradiation was performed on the entire surface in the same manner as in Example 1 to activate the doped impurities. (FIG. 9 (D))
[0068]
After that, a silicon oxide film 321 having a thickness of 3000 to 8000 Å, for example, 5000 と し て is formed as an interlayer insulator. Thereafter, contact holes are formed in the source / drain of the TFT, and a two-layer film of titanium nitride (thickness 1000) and aluminum (thickness 5000) is deposited by a sputtering method, and is patterned and etched. Thus, electrodes / wirings 322 to 324 were formed. In this way, an inverter circuit composed of PTFT and NTFT could be formed from crystalline silicon grown in the lateral direction. (FIG. 9E)
[0069]
In this embodiment, as in the first embodiment, the crystallization direction 508 is the same as the direction in which the carriers of the TFT flow (that is, the source-drain direction). Therefore, also in this embodiment, the drain current of the TFT increases, which is convenient for high-speed operation. In addition, in this embodiment, laser irradiation is performed as shown in FIG. In this step, the amorphous component remaining between the silicon crystals grown in a needle shape is crystallized, and the crystallization is performed with the needle crystal as a nucleus so as to make the needle crystal thicker. This expands the region through which current flows, and allows a larger drain current to flow.
[0070]
This is shown in FIG. FIG. 10 shows the result of thinning the crystallized silicon film and observing it with a transmission electron microscope (TEM). FIG. 10A shows the vicinity of the tip of the crystallized region of the silicon film crystallized by the lateral growth, and needle-like crystals are observed. Further, it can be seen that there are many non-crystallized amorphous regions between the crystals. (FIG. 10A)
[0071]
When this is irradiated with a laser under the conditions of this embodiment, the result is as shown in FIG. By this step, the amorphous region which occupies most of the area in FIG. 10A is crystallized, but since this crystallization occurs randomly, electric characteristics are not so good. Noteworthy is the crystalline state of the region between the needle-like crystals observed near the center, which seems to be originally amorphous. Here, a thick crystal region is formed so as to grow from a needle crystal. (FIG. 10 (B))
[0072]
FIG. 10 shows the crystal growth tip region having a relatively large number of amorphous regions for simplicity, but the same applies to the vicinity of the root or center of the crystal growth. As described above, by laser irradiation, the amorphous portion can be reduced and the needle crystal can be made thicker, and the characteristics of the TFT can be further improved.
[0073]
【The invention's effect】
When a non-single-crystal silicon semiconductor film having crystallinity provided on a substrate and grown in a direction parallel to the surface of the substrate and having crystallinity is used for the TFT, crystal growth is performed in the direction of the flow of carriers moving in the TFT. By adjusting the direction, the carrier can move along (in parallel with) the crystal grain boundary of the crystal grown in a needle or column shape, and a TFT having high mobility can be obtained. .
[Brief description of the drawings]
FIG. 1 shows a manufacturing process of an example.
FIG. 2 shows an outline of an embodiment.
FIG. 3 shows an outline of an embodiment.
FIG. 4 shows an electron diffraction image.
FIG. 5 is a photograph showing a crystal structure of a silicon film.
FIG. 6 shows an electron diffraction image.
FIG. 7 shows an electron beam diffraction image.
FIG. 8 is a schematic diagram showing a crystal orientation.
FIG. 9 shows a manufacturing process of an example.
FIG. 10 shows a crystal structure of an example.
[Explanation of symbols]
101 glass substrate
102 Underlayer (silicon oxide film)
103 mask
104 silicon film
105 Direction of crystallization
106 Gate insulating film
107 Gate electrode
108 Anodized layer
109 Gate electrode
110 Anodized layer
111 source / drain region
112 Channel formation area
113 Drain / source region
114 Source / drain region
115 Channel formation area
116 Drain / source region
117 electrodes
118 Interlayer insulator
120 electrodes
119 electrodes
201 glass substrate
202 Base film (silicon oxide film)
203 mask
204 Nickel trace addition area
205 silicon film
206 Gate insulating film
207 Gate electrode
208 Source / drain regions
209 Channel formation area
210 Drain / source region
211 Interlayer insulator
213 electrode
214 electrodes
212 ITO (pixel electrode)

Claims (13)

基板上に設けられた結晶性を有する珪素半導体膜を用いた半導体装置であって、
前記珪素半導体膜は、ニッケルを添加した領域から基板表面に平行な方向に結晶成長しており、
前記珪素半導体膜における結晶の前記基板表面に平行な面は(111)面であり、
前記結晶成長方向は、〔111〕方向に対して6回対称性を有する、〔111〕方向に垂直かつ〔−110〕方向に等価な方向であり、
前記結晶成長方向と前記半導体装置におけるキャリアが移動する方向とが±20°の範囲で一致していることを特徴とする半導体装置。
A semiconductor device using a crystalline silicon semiconductor film provided on a substrate,
The silicon semiconductor film is crystal-grown in a direction parallel to the substrate surface from a region to which nickel is added ,
The plane of the crystal in the silicon semiconductor film parallel to the substrate surface is a (111) plane,
Growth direction of the crystal, [111] to have a 6-fold symmetry with respect to the direction is vertical and [-110] direction equivalent to the direction [111] direction,
Wherein a carrier in the growth direction and the semiconductor device of the crystal and the direction of movement is consistent with the range of ± 20 °.
基板上に設けられた結晶性を有する珪素半導体膜を用いた半導体装置であって、
前記珪素半導体膜は、ニッケルを添加した領域から基板表面に平行な方向に沿って結晶粒界を有し、
前記珪素半導体膜における結晶の前記基板表面に平行な面は(111)面であり、
前記結晶の成長方向は、〔111〕方向に対して6回対称性を有する、〔111〕方向に垂直かつ〔−110〕方向に等価な方向であり、
前記結晶粒界に沿った方向と前記半導体装置におけるキャリアが移動する方向とが±20°の範囲で一致していることを特徴とする半導体装置。
A semiconductor device using a crystalline silicon semiconductor film provided on a substrate,
The silicon semiconductor film has a crystal grain boundary along a direction parallel to the substrate surface from a region to which nickel is added ,
The plane of the crystal in the silicon semiconductor film parallel to the substrate surface is a (111) plane,
Growth direction of the crystal, [111] to have a 6-fold symmetry with respect to the direction is vertical and [-110] direction equivalent to the direction [111] direction,
A semiconductor device, wherein a direction along the crystal grain boundary and a direction in which carriers move in the semiconductor device coincide within a range of ± 20 °.
基板上に設けられた結晶性を有する珪素半導体膜を用いた半導体装置であって、
前記珪素半導体膜は、ニッケルを添加した領域から基板表面に平行な方向に結晶成長しており、
前記珪素半導体膜における結晶の前記基板表面に平行な面は(111)面であり、
前記結晶成長方向は、〔111〕方向に対して6回対称性を有する、〔111〕方向に垂直かつ〔−110〕方向に等価な方向であり、
前記結晶成長方向は他の方向に対して高い導電率を有し、
前記結晶成長方向と前記半導体装置におけるキャリアが移動する方向とが±20°の範囲で一致していることを特徴とする半導体装置。
A semiconductor device using a crystalline silicon semiconductor film provided on a substrate,
The silicon semiconductor film is crystal-grown in a direction parallel to the substrate surface from a region to which nickel is added ,
The plane of the crystal in the silicon semiconductor film parallel to the substrate surface is a (111) plane,
Growth direction of the crystal, [111] to have a 6-fold symmetry with respect to the direction is vertical and [-110] direction equivalent to the direction [111] direction,
The growth direction of the crystal has high conductivity with respect to other directions,
Wherein a carrier in the growth direction and the semiconductor device of the crystal and the direction of movement is consistent with the range of ± 20 °.
基板上に設けられた結晶性を有する珪素半導体膜を用いた薄膜トランジスタを有する半導体装置であって、
前記珪素半導体膜は、ニッケルを添加した領域から基板表面に平行な方向に結晶成長しており、
前記珪素半導体膜における結晶の前記基板表面に平行な面は(111)面であり、
前記結晶成長方向は、〔111〕方向に対して6回対称性を有する、〔111〕方向に垂直かつ〔−110〕方向に等価な方向であり、
前記結晶成長方向と前記薄膜トランジタのチャネルにおけるキャリアの移動する方向とが±20°の範囲で一致していることを特徴とする半導体装置。
A semiconductor device including a thin film transistor using a crystalline silicon semiconductor film provided over a substrate,
The silicon semiconductor film is crystal-grown in a direction parallel to the substrate surface from a region to which nickel is added ,
The plane of the crystal in the silicon semiconductor film parallel to the substrate surface is a (111) plane,
Growth direction of the crystal, [111] to have a 6-fold symmetry with respect to the direction is vertical and [-110] direction equivalent to the direction [111] direction,
The semiconductor device characterized by the direction of movement of the carriers in the channel of the growth direction and the thin film Toranjita of the crystal is consistent with the range of ± 20 °.
基板上に設けられた結晶性を有する珪素半導体膜を用いた薄膜トランジスタを有する半導体装置であって、
前記珪素半導体膜は、ソース領域、ドレイン領域及びチャネル形成領域を有し、
前記珪素半導体膜は、ニッケルを添加した領域から結晶成長されており、
前記チャネル形成領域における結晶の成長方向〔111〕方向に垂直かつ〔−110〕方向に等価な方向であり、
前記成長方向と前記チャネル形成領域におけるキャリアの移動する方向とが±20°の範囲で一致していることを特徴とする半導体装置。
A semiconductor device including a thin film transistor using a crystalline silicon semiconductor film provided over a substrate,
The silicon semiconductor film has a source region, a drain region, and a channel formation region,
The silicon semiconductor film is crystal-grown from a region to which nickel is added,
The crystal growth direction in the channel formation region is a direction perpendicular to the [111] direction and equivalent to the [−110] direction;
A semiconductor device, wherein the growth direction and the direction in which carriers move in the channel formation region coincide with each other within a range of ± 20 °.
基板上に設けられた結晶性を有する珪素半導体膜を用いた薄膜トランジスタを有する半導体装置であって、
前記珪素半導体膜は、ソース領域、ドレイン領域及びチャネル形成領域を有し、
前記珪素半導体膜は、ニッケルを添加した領域から結晶成長されており、
前記チャネル形成領域における結晶の成長方向が〔111〕方向に垂直かつ〔−110〕方向に等価な方向であり、
前記結晶成長方向と前記チャネル形成領域におけるキャリアの移動する方向とが±20°の範囲で一致しており、
前記珪素半導体膜は、前記チャネル形成領域において針状または柱状の結晶を有していることを特徴とする半導体装置。
A semiconductor device including a thin film transistor using a crystalline silicon semiconductor film provided over a substrate,
The silicon semiconductor film has a source region, a drain region, and a channel formation region,
The silicon semiconductor film is crystal-grown from a region to which nickel is added,
The crystal growth direction in the channel formation region is a direction perpendicular to the [111] direction and equivalent to the [−110] direction;
The direction of movement of the carriers in the channel forming region and the growth direction of the crystals was consistent with the range of ± 20 °,
The semiconductor device, wherein the silicon semiconductor film has a needle-like or columnar crystal in the channel formation region.
基板上に設けられた結晶性を有する珪素半導体膜を用いた薄膜トランジスタを有する半導体装置であって、
前記珪素半導体膜は、ソース領域、ドレイン領域及びチャネル形成領域を有し、
前記珪素半導体膜は、ニッケルを添加した領域から結晶成長されており、
前記チャネル形成領域における結晶の成長方向〔111〕方向に垂直かつ〔−110〕方向に等価な方向であり、
前記結晶の成長方向と前記チャネル形成領域におけるキャリアの移動する方向とが±20°の範囲で一致しており、
前記珪素半導体膜は、加熱による結晶化工程の後にレーザー結晶化されていることを特徴とする半導体装置。
A semiconductor device including a thin film transistor using a crystalline silicon semiconductor film provided over a substrate,
The silicon semiconductor film has a source region, a drain region, and a channel formation region,
The silicon semiconductor film is crystal-grown from a region to which nickel is added,
The crystal growth direction in the channel formation region is a direction perpendicular to the [111] direction and equivalent to the [−110] direction;
The direction in which the crystal grows and the direction in which carriers move in the channel formation region match within a range of ± 20 °,
The semiconductor device, wherein the silicon semiconductor film is laser-crystallized after a crystallization step by heating.
絶縁表面を有する基板上に非晶質珪素膜を形成し、
前記非晶質珪素膜の一部にニッケルを添加し、
前記非晶質珪素膜を加熱して、前記ニッケルを添加した領域の前記非晶質珪素膜に結晶粒を形成し、前記結晶粒を核として前記基板表面に平行な方向に結晶成長させ、結晶性珪素膜を形成する半導体装置の作製方法であって、
前記結晶性珪素膜における結晶の前記基板表面に平行な面は(111)面であり、
前記結晶の成長方向は、〔111〕方向に垂直かつ〔−110〕方向に等価な方向であり、
前記結晶成長方向と前記半導体装置におけるキャリアの移動方向とを一致させることを特徴とする半導体装置の作製方法。
Forming an amorphous silicon film on a substrate having an insulating surface,
Adding nickel to a part of the amorphous silicon film,
Heating the amorphous silicon film to form crystal grains in the amorphous silicon film in a region to which the nickel is added, and grow the crystal in a direction parallel to the substrate surface with the crystal grains as nuclei; A method for manufacturing a semiconductor device for forming a conductive silicon film, comprising:
A plane parallel to the substrate surface of the crystal in the crystalline silicon film is a (111) plane,
The crystal growth direction is a direction perpendicular to the [111] direction and equivalent to the [-110] direction,
A method for manufacturing a semiconductor device, comprising: matching a growth direction of the crystal with a moving direction of carriers in the semiconductor device.
絶縁表面を有する基板上に非晶質珪素膜を形成し、
前記非晶質珪素膜の一部にニッケルを添加し、
前記非晶質珪素膜を加熱して、前記ニッケルを添加した領域の前記非晶質珪素膜に結晶粒を形成し、前記結晶粒を核として前記基板表面に平行な方向に結晶成長させ、結晶性珪素膜を形成し、
前記結晶性珪素膜にレーザー光を照射する半導体装置の作製方法であって、
前記結晶性珪素膜における結晶の前記基板表面に平行な面は(111)面であり、
前記結晶の成長方向は、〔111〕方向に垂直かつ〔−110〕方向に等価な方向であり、
前記結晶成長方向と前記半導体装置におけるキャリアの移動方向とを一致させることを特徴とする半導体装置の作製方法。
Forming an amorphous silicon film on a substrate having an insulating surface,
Adding nickel to a part of the amorphous silicon film,
Heating the amorphous silicon film to form crystal grains in the amorphous silicon film in a region to which the nickel is added, and grow the crystal in a direction parallel to the substrate surface with the crystal grains as nuclei; Forming a conductive silicon film,
A method for manufacturing a semiconductor device in which the crystalline silicon film is irradiated with a laser beam,
A plane parallel to the substrate surface of the crystal in the crystalline silicon film is a (111) plane,
The crystal growth direction is a direction perpendicular to the [111] direction and equivalent to the [-110] direction,
A method for manufacturing a semiconductor device, comprising: matching a growth direction of the crystal with a moving direction of carriers in the semiconductor device.
請求項8または9において、前記非晶質珪素膜上にスリット状のマスクを形成して、前記ニッケルを添加することを特徴とする半導体装置の作製方法。10. The method for manufacturing a semiconductor device according to claim 8, wherein a slit-shaped mask is formed on the amorphous silicon film, and the nickel is added. 請求項8乃至10のいずれか一項において、前記ニッケルの濃度は1×1015atoms/cm〜1×1019atoms/cmであることを特徴とする半導体装置の作製方法。11. The method for manufacturing a semiconductor device according to claim 8, wherein the concentration of the nickel is 1 × 10 15 atoms / cm 3 to 1 × 10 19 atoms / cm 3 . 請求項8乃至11のいずれか一項において、前記加熱の温度は500〜550℃であることを特徴とする半導体装置の作製方法。The method for manufacturing a semiconductor device according to claim 8, wherein a temperature of the heating is 500 to 550 ° C. 13. 請求項8乃至12のいずれか一項において、前記結晶は針状または柱状であることを特徴とする半導体装置の作製方法。13. The method for manufacturing a semiconductor device according to claim 8, wherein the crystal has a needle shape or a column shape.
JP2002364480A 1993-05-26 2002-12-16 Semiconductor device and manufacturing method thereof Expired - Fee Related JP3541946B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002364480A JP3541946B2 (en) 1993-05-26 2002-12-16 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-147003 1993-05-26
JP14700393 1993-05-26
JP2002364480A JP3541946B2 (en) 1993-05-26 2002-12-16 Semiconductor device and manufacturing method thereof

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP13363394A Division JPH0799314A (en) 1993-05-26 1994-05-24 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2003209262A JP2003209262A (en) 2003-07-25
JP3541946B2 true JP3541946B2 (en) 2004-07-14

Family

ID=27666028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002364480A Expired - Fee Related JP3541946B2 (en) 1993-05-26 2002-12-16 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3541946B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117438297B (en) * 2023-12-18 2024-02-27 合肥晶合集成电路股份有限公司 Semiconductor device and preparation method thereof

Also Published As

Publication number Publication date
JP2003209262A (en) 2003-07-25

Similar Documents

Publication Publication Date Title
JP2791858B2 (en) Semiconductor device manufacturing method
JP2975973B2 (en) Semiconductor device and manufacturing method thereof
KR100297878B1 (en) Method of manufacturing semiconductor device
KR0183063B1 (en) Semiconductor device and manufacturing method
JP3450376B2 (en) Method for manufacturing semiconductor device
US5962871A (en) Method for producing semiconductor device
KR0180573B1 (en) Semiconductor device and manufacturing method
JPH0799314A (en) Semiconductor device
JP2860877B2 (en) Semiconductor and manufacturing method thereof
JP3662479B2 (en) Method for manufacturing semiconductor device
JP3403811B2 (en) Semiconductor device and manufacturing method thereof
JP3541946B2 (en) Semiconductor device and manufacturing method thereof
JP3403810B2 (en) Semiconductor device and manufacturing method thereof
JP3431851B2 (en) Semiconductor device
JPH1064819A (en) Semiconductor device and its manufacture
JP2000058862A (en) Semiconductor device
JP2000058863A (en) Semiconductor device
JP3886747B2 (en) Semiconductor device and manufacturing method thereof
JP3190518B2 (en) Semiconductor device manufacturing method
JP3958244B2 (en) Semiconductor device and manufacturing method thereof
JP3630917B2 (en) Method for manufacturing semiconductor device
JP3918068B2 (en) Semiconductor device and manufacturing method thereof
JP3207637B2 (en) Semiconductor device and manufacturing method thereof
JP3616357B2 (en) Method for manufacturing semiconductor device
JP3886827B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040324

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080409

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090409

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100409

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110409

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120409

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120409

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130409

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140409

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees
点击 这是indexloc提供的php浏览器服务,不要输入任何密码和下载