JP3430165B2 - 電子放出素子の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ディスプレイ、
真空管、半導体製造装置等に使用する冷陰極電子源等の
電子放出素子の製造方法に関するものである。

【０００２】

【従来の技術】図１６は例えば特開平４−９４０３３号
公報に記載された従来の電子放出素子を示す断面図であ
る。図において、１１はエミッタ、１４はシリコン基
板、１２は絶縁膜、１３はエミッタ１１の周囲に空間を
隔てて設けた引き出し電極で、例えば内径が２μｍにな
るように設けたものである。１３１はエミッタを形成す
る工程で設けた熱酸化膜、１３２はエミッタ１１に対向
して設けたアノード板である。エミッタ１１はシリコン
基板１４をエッチングして、その先端の曲率半径を例え
ば１０００Å以下に尖らせて円錐状に形成されている。

【０００３】次に動作について説明する。シリコン基板
１４と引き出し電極１３の間に引き出し電極１３側が正
となるように電圧をかけると、電圧はエミッタ１１の先
端と引き出し電極１３の間の空間にかかる。さらに、エ
ミッタ１１の先端が尖っているために、エミッタ１１の
先端と引き出し電極１３の電界はエミッタ１１の先端近
傍の空間に集中する。引き出し電極１３の電圧をさらに
上げると、エミッタ１１の先端からトンネル効果による
電子の放出が始まる。この時アノード板１３２に正の電
圧をかけておくと放出された電子はアノード板１３２に
流れ，アノード電流が観測される。アノード電流が観測
され始める電圧をはさんで引き出し電圧を変調すること
により，この電子放出素子を電子源として作用させるこ
とができる。

【０００４】図１７はこの電子放出素子の製造方法を工
程順に示す断面図である。図１７（ａ）で低抵抗シリコ
ン基板１４上に熱酸化処理，リソグラフィ及びドライエ
ッチング工程によって，ＳｉＯ２ 膜からなる円形パタ
ーン６１を形成する。図１７（ｂ）ではＳｉＯ２ 膜の
円形パターン６１をマスクにして，シリコン基板をリア
クティブイオンエッチング（以下ＲＩＥと記す）し，マ
スク６１の下にエミッタのもととなるコーン５１を形成
する。次に熱酸化処理により図１７（ｃ）に示すように
コーン５１の表面に熱酸化膜１３１を形成する。この状
態で図１７（ｄ）に示すように絶縁膜１２及び引き出し
電極１３を蒸着し、この後、ウェットエッチングにより
マスク６１とマスク６１に成膜された絶縁膜材料及び引
き出し電極材料をリフトオフすると共に熱酸化膜１３１
を除去し、図１７（ｅ）で示す電子放出素子を得る。

【０００５】また，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏ
ｌ．Ｂ１２（２），Ｍａｒ／Ａｐｒ１９９４ ｐ．６６
２〜６６５及びＪ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．
Ｂ１３（２），Ｍａｒ／Ａｐｒ １９９５ ｐ．４４１
〜４４４に示されるように，シリコン基板上に設けたエ
ミッタの先端を陽極化成法を用いて直径数１０Åの微小
繊維状の集まりからなる多孔質状に形成して，エミッタ
先端の曲率半径を微小繊維の曲率半径とすることによ
り，電界を集中させ，放出電流が観測され始める引き出
し電圧の大きさを下げる方法が提案されている。

【０００６】

【発明が解決しようとする課題】上記のような従来の電
子放出素子では、エミッタの先端近傍の空間における電
界強度の大きさがエミッタの先端の曲率半径に依存する
ことより、アノード電流が観測され始める引き出し電圧
の大きさは、図１７（ｂ）に示すＲＩＥ，図１７（ｃ）
に示す熱酸化処理と図１７（ｅ）のウエットエッチング
での加工精度で決まることになる。従ってエミッタの先
端の曲率半径を小さくすれば、アノード電流を観測し始
める電圧の大きさは小さくなる。しかし、ＲＩＥのエッ
チング深さを大きくしたり或いは熱酸化処理での熱酸化
膜を理想値よりわずかでも厚くすると、先端が尖ってい
る分エミッタの高さは急激に低くなり電界の集中が悪く
なるため、加工精度限界までエミッタの曲率半径を小さ
くすることは望ましくない。従ってアノード電流が観測
され始める電圧の大きさはあまり小さくすることができ
ない。このため引き出し電圧を駆動するドライブ回路と
して高価な高電圧タイプのものが必要であり、結果とし
て電子放出素子を利用したディスプレイや真空管等の装
置の値段が高くなるという問題点があった。

【０００７】さらに電界放出ではトンネル効果によって
電子は仕事関数の作るポテンシャル障壁を通過して放出
されるため、放出電流特性を決定する要因として上述の
電界の他にエミッタ材料の仕事関数がある。金属のフェ
ルミレベルは状態密度の高い伝導帯のバンド内にあるた
め、不純物や表面準位等によってフェルミレベルが変動
しにくい。この特徴は金属のみならずフェルミレベルで
の状態密度の高い良導体材料であれば成り立つ。これに
対してエミッタ材料のシリコンは半導体であるため、フ
ェルミエネルギーはバンドギャップ内にあり、不純物準
位や表面準位によってそのレベルが変動する。このため
真空のエネルギー準位とフェルミエネルギーの差である
仕事関数も変動することになる。この仕事関数の変動は
放出電流特性のばらつきの原因となる。従ってシリコン
をエミッタ材料とする電子放出素子は金属や良導体部材
に比べて一定な特性が得にくく、時間的に変動しやすい
という欠点がある。

【０００８】また、多孔質シリコンは表面積が大きいた
め、水や酸素と極めて反応し易く、大気中放置や大気中
加熱でも容易に酸化してしまう。この酸化した多孔質シ
リコン層の酸化物はトンネル障壁を厚くして電界放出を
妨げる働きをする。さらに、多孔質シリコンは水や酸素
が無くとも温度を上げると４００°Ｃ以下で表面で結合
している水素が離脱して変質し、真空中でも温度を４０
０°Ｃまで上げると変質するという性質がある。従って
引き出し電圧を小さくするためにエミッタ表面に多孔質
シリコンを形成するという方法は、アセンブリにより特
性が劣化したり、ディスプレイや真空管に搭載する際の
ガラス封着やベーキング排気等のプロセスで電子放出素
子の温度が上がると電子放出特性が変化するという問題
がある。さらに多孔質シリコン自身は半絶縁体であるた
め、エミッタ表面に形成した多孔質シリコンの膜厚が大
きいと放出電流が得られなくなる。このため陽極化成処
理の際には厳しく膜厚を制御しないと特性が大きくばら
つくという問題点もあった。

【０００９】この発明はかかる問題点を解決するために
なされたもので、駆動するための引き出し電圧を下げる
とともに、保管やアセンブリプロセスによる放出電流の
劣化をなくすことができ、電子放出素子の放出電流特性
のばらつきや変動を低減することを目的としている。

【００１０】

【課題を解決するための手段】この発明に係る電子放出
素子の製造方法は、シリコン基板上に酸化シリコンから
なるマスクを形成する工程と、この酸化シリコンをマス
クとしてエッチングを行ないマスクの下にコーン部を形
成する工程と、このコーン部を形成したシリコン基板上
に絶縁膜を蒸着する工程と、この絶縁膜上に引き出し電
極を形成する工程と、マスクとマスク上に成膜された絶
縁膜と引き出し電極をエッチングにより除去してエミッ
タを形成する工程と、このエミッタの表面に多孔質シリ
コン層を形成する工程と、このエミッタの表面の多孔質
シリコン層をエッチングにより除去する工程とを含むも
のである。

【００１１】また、シリコン基板上に絶縁膜を形成する
工程と、この絶縁膜上に引き出し電極を形成する工程
と、シリコン基板上のエミッタに対応する部位の絶縁膜
と引き出し電極をエッチングにより除去してエミッタを
形成する工程と、このエミッタの表面に多孔質シリコン
層を形成する工程と、このエミッタの表面の多孔質シリ
コン層をエッチングにより除去する工程とを含むもので
ある。

【００１２】また、エミッタの表面の多孔質シリコン層
をエッチングにより除去する工程は、エミッタの表面の
多孔質シリコン層をエッチングにより除去して、その後
エミッタの表面を金属または良導体部材で覆う工程を含
むものである。

【００１３】さらにまた、エミッタの表面を覆う金属ま
たは良導体部材はＷ，ＴｉＮ，Ｎｉ，Ｐｔ，Ａｕ，Ｃｒ
のいずれかである。

【００１４】

【発明の実施の形態】関連技術例１．図１は多孔質シリ
コン層に金属を形成した電子放出素子の断面図である。
１１はエミッタで表面を多孔質シリコン層にし、その多
孔質シリコン層１５内にＮｉを形成している。１２はシ
リコン基板１４と引き出し電極１３の間の絶縁膜であ
る。１３１はエミッタを形成する工程で設けた熱酸化膜
である。図２は図１による電子放出素子の電子放出部の
表面の拡大模式図である。１４はシリコン基板、２２は
スポンジ状の多孔質シリコン層、２３はその多孔質シリ
コン層に形成されたＮｉである。

【００１５】多孔質シリコンのみを形成した電子放出素
子では大気中放置及び大気中での２００°Ｃの加熱によ
り多孔質シリコンが酸化し、放出電流が得られなくなる
問題があった。しかし、Ｎｉを形成した電子放出素子で
は大気中放置や大気中での加熱により放出電流が出なく
なることは無かった。しかもＮｉを形成した電子放出素
子では、多孔質シリコンのみを形成した電子放出素子と
比べて放出電流特性が劣化することもなかった。さら
に、多孔質シリコンのみを形成した電子放出素子ではそ
の放出電流は多孔質シリコンの膜厚が０．６μｍ以上に
なると全く放出電流が得られなくなる問題があった。し
かし、多孔質シリコン層にＮｉを形成することにより多
孔質シリコンの膜厚が０．６μｍ以上でも放出電流が得
られる様になった。以上の効果はＮｉ以外のＡｕ，Ｐ
ｔ，Ｃｒ等の金属でも同様に得ることができた。また、
多孔質シリコン層に形成するＮｉは、多孔質シリコンの
内部に形成するのに限らず、多孔質シリコンの表面に形
成したものでも同様の効果が得られた。

【００１６】以上の様に関連技術例１では、エミッタ表
面の多孔質シリコン層に金属を形成することにより、多
孔質シリコン層の厚みにかかわらずに放出電流が観測さ
れ始める引き出し電圧を低くできるとともに、大気中放
置、大気中加熱、真空中ベーク等により特性が劣化しに
くい電子放出素子が得られる効果がある。

【００１７】関連技術例２．以下で図１に示した電子放
出素子の製造方法を説明する。まず、図１７に示したよ
うに従来例の方法を用いて、引き出し電極１３、絶縁膜
１２、シリコンからなるエミッタ１１を備えた電界放出
型電子放出素子の形状を作成した。エミッタ１１を陽極
としてこれにＪ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ
１３（２），Ｍａｒ／Ａｐｒ １９９５ ｐ．４４１〜
４４４に述べられている方法で陽極化成処理を施し、エ
ミッタ１１の表面に多孔質シリコンを形成した。すなわ
ち、図３に示す陽極化成セルに電解液の隔壁３８に電子
放出素子を形成したチップ３１を設置し、電解液３６に
つけて、白金の陽極３５、白金の陰極３２の間に電流を
流した。電解液３６はＨＦ、Ｈ２ Ｏ、Ｃ２ Ｈ５ Ｏ
Ｈを含む水溶液を用いた。陽極化成処理はエミッタがｎ
型シリコンでもｐ型シリコンでも可能で、エミッタがｎ
型シリコンの場合にはエミッタにタングステンランプ３
７を用いて光を照射しながら陽極化成処理を行った。こ
れにより、エミッタの表面に多孔質シリコン膜を形成し
た。エミッタがｐ型シリコンの場合には、１０１８〜１
０１９ｃｍ−３のＢを含む基板を用いて光を照射せずに
陽極化成処理を行った。

【００１８】次にこの試料を暗所にて水洗後乾燥しない
内に、今度は図４に示す電気めっき槽を用いて、エミッ
タ１１を陽極の電解槽に露出させて金属を電気めっきで
エミッタ表面に形成した。陽極４５としてＮｉ電極を用
い、陰極４２としてＰｔ電極を用い、ＮｉＳＯ４ ，Ｎ
ｉＣｌ２ ，Ｈ３ ＢＯ３ を含む電解液４６中でＮｉ
めっきを行った。ｎ型シリコンではタングステンランプ
３７によりチップ３１裏面のシリコンの露出部に光を照
射しながらめっきを行った。エミッタ及び基板がｐ型シ
リコンの場合には光を照射せずに同様な処理を行いめっ
きを行った。

【００１９】関連技術例２の方法でシリコンウエハ上の
多孔質シリコン膜にＮｉめっきを行ったものについてオ
ージェ分析により深さ方向のＮｉの分布を調べたとこ
ろ、多孔質シリコンの膜厚と同じ深さまでＮｉが分布し
ていることが分かり、多孔質シリコン内に金属が存在す
ることが確認された。ここではめっきする金属としてＮ
ｉを用いたが、電気めっきの可能な金属であればよく例
えば、Ａｕ，Ｐｔ，Ｃｒ等も可能である。また、関連技
術例２では、多孔質シリコンを表面に形成したシリコン
を陰極とした電気めっきにより多孔質シリコン表面に金
属が形成されるためシリコンと多孔質シリコン層との界
面からエミッタの表面まで多孔質シリコン層内でつなが
った金属層が形成される。このことにより多孔質シリコ
ンが酸化されても電流を表面まで導く効果がある。

【００２０】関連技術例３．関連技術例２では電気めっ
きによりＮｉを多孔質シリコン層に形成したが、無電解
めっきでも多孔質シリコン層にＮｉを形成することが可
能である。関連技術例２と同様に図１の電子放出素子の
エミッタ１１の表面に多孔質シリコン層を形成したもの
を作成した。その後電子放出素子をＳｎＣｌ２ 水溶液
に浸積し多孔質シリコン層内にＳｎの核を形成した。こ
れを水洗した後ＰｄＣｌ２ 水溶液に浸積しＳｎの核を
Ｐｄの核に変化させた。そして９５°Ｃに加熱したＮｉ
ＳＯ４水溶液に浸積してＮｉを多孔質シリコン膜表面に
析出させた。この方法で作成した電子放出素子において
も関連技術例２と同様の効果が確認された。

【００２１】関連技術例４．図５は円錐台形状のエミッ
タからなる電子放出素子の断面図である。図において１
１はｎ型シリコン基板１４をエッチングして得られた円
錐台状のエミッタで関連技術例２と同じ方法で陽極化成
処理により表面に多孔質シリコン層１５を０．１μｍ形
成し、さらにめっきにより多孔質シリコン層１５にＮｉ
を形成したものである。エミッタの上面は０．２〜０．
５μｍ程度の円形とした。また引き出し電極の開口径は
２μｍに形成した。

【００２２】多孔質シリコン層にＮｉを形成する前の円
錐台形状のエミッタ１１、絶縁膜１２、引き出し電極膜
１３からなる構造は図６に示す方法で作成した。即ち
（ａ）ｎ型シリコン基板１４にＳｉＯ２ からなる円形
のマスク６１を形成し，（ｂ）リアクティブイオンエッ
チングを行うことによりマスクの下にコーン５１を形成
し，（ｃ）絶縁膜１２及び引き出し電極１３を蒸着し，
（ｄ）ウェットエッチングによりマスク６１とマスク６
１上に成膜された絶縁膜１２及び引き出し電極１３を除
去して，ｎ型シリコンからなる円錐台状のエミッタ１１
を形成する。（ｅ）しかる後に，エミッタの表面を陽極
化成処理して，多孔質シリコン層１５を形成した。この
後、関連技術例２あるいは関連技術例３に示すめっき法
でＮｉを多孔質シリコン層１５に形成した。

【００２３】関連技術例４による電子放出素子において
も、大気中放置、大気中加熱、真空中のベーキングによ
る放出電流の変化が多孔質シリコンを形成したのみの電
子放出素子よりも少ないことを確認した。さらに関連技
術例４による電子放出素子は関連技術例１の例と比較し
て製造工程が少ないため安価に製造できる上，コーン形
状のエミッタを製造するよりも形状の制御がし易く、形
状のばらつきに起因する放出電流特性のばらつきを小さ
くできる効果がある。上記工程ではエミッタの形状を円
錐台形状にしたが、円柱あるいはＳｉＯ２マスク６１の
形状を多角形とし，表面の形状を多角形としたエミッタ
でも同様な効果が得られた。

【００２４】関連技術例５．図７に関連技術例５の電子
放出素子の断面図を示す。図において１２は絶縁膜、１
３は引き出し電極、１４はシリコン基板、１５はシリコ
ン基板１４上に関連技術例２の方法で陽極化成処理を施
した多孔質シリコン層に金属を形成したエミッタであ
る。図７に示した電界放出素子の製造方法を図８に示
す。（ａ）ｎ型シリコン基板１４上にＣＶＤ法を用いて
絶縁膜１２を形成し，さらにスパッタ法を用いて引き出
し電極１３を成膜し，（ｂ）写真製版とリアクティブイ
オンエッチングによりエミッタ１１を形成する部分の引
き出し電極１３と絶縁膜１２をエッチングする。（ｃ）
露出したシリコン基板表面を陽極化成処理して，多孔質
シリコン層１５からなるエミッタを形成した。さらに関
連技術例２あるいは関連技術例３に示すめっき法でＮｉ
を多孔質シリコン層１５に形成した。

【００２５】この電子放出素子は上述の様に非常に簡略
な工程で製造できるという効果がある。また、工程ばら
つきが生じやすいエッチング工程がなく品質が安定する
効果がある。関連技術例５による電子放出素子において
も、大気中放置、大気中加熱、真空中のベーキングによ
る放出電流の変化が多孔質シリコンを形成したのみの電
子放出素子よりも少ないことを確認した。

【００２６】実施の形態１．図９は本実施の形態の電子
放出素子の断面図である。１１はエミッタで表面に突起
９１を形成している。１２はシリコン基板１４と引き出
し電極１３の間の絶縁膜である。以下では図９に示す本
実施の形態の電子放出素子の製造方法を説明する。関連
技術例２と同様に図１４に示す従来例に述べた方法で引
き出し電極１３、絶縁膜１２、シリコンからなるエミッ
タ１１を備えた電界放出型電子放出素子の形状を作成
後、エミッタ１１を陽極としてこれに関連技術例２と同
様に陽極化成処理を施し、エミッタ１１の表面に多孔質
シリコン層を形成した。その後エッチング液ＨＦ：ＨＮ
Ｏ３ ：ＣＨ３ ＣＯＯＨ：Ｈ２ Ｏ＝１：７：１７：
２５０によりエッチング速度の速い多孔質シリコンのみ
を除去することにより、多孔質シリコンとシリコン基板
１４の界面を露出させた。図１０はこの様にして形成し
た図９に示す電子放出素子のエミッタ１１表面の拡大模
式図である。図１０において１１はシリコンからなるエ
ミッタであり、９１は多孔質シリコンのスポンジ状の部
分を除去した後に現れたシリコンからなる突起である。
９２は多孔質シリコンが除かれたことによりできた凹み
である。

【００２７】本実施の形態の電子放出素子ではエミッタ
はシリコンで形成されているため、多孔質シリコンを形
成した電子放出素子でみられた大気中放置、チップのダ
イボンディング時の加熱、真空中でのベーキングによる
特性劣化が起こりにくくなった。また、多孔質シリコン
を形成した後その多孔質シリコンを除去すると、図１０
に示すような荒れがエミッタ表面に残り、エミッタ先端
は先鋭化される効果があるため放出電流は多孔質シリコ
ンを形成する前の電子放出素子よりも大きいものが得ら
れた。

【００２８】従って、本実施の形態では多孔質シリコン
を形成する前の電子放出素子よりも放出電流が観測され
始める引き出し電圧を低くできるとともに、多孔質シリ
コンを形成した電子放出素子でみられた大気中放置、チ
ップのダイボンディング時の加熱、真空中でのベーキン
グによる特性劣化が起こりにくくなる効果がある。

【００２９】実施の形態２．図１１は本実施の形態の電
子放出素子である。図において１１がエミッタ、１４が
シリコン基板、１２は絶縁膜、そして１３は引き出し電
極である。９１は多孔質シリコンとシリコン基板１４の
界面が露出してできた突起である。また、９２は多孔質
シリコンが除かれて生じた凹みである。さらに、ほぼ同
一の製造方法で陽極化成処理の条件を変えるだけで図１
２に示すような構造の電子放出素子も製造できる。

【００３０】図１３に本実施の形態の電子放出素子の製
造方法を示す。（ａ）は関連技術例４と同様な方法で円
錐台状のシリコンからなるエミッタ１１、絶縁膜１２、
引き出し電極１３からなる構造を作成したものである。
次に（ｂ）に示す様に関連技術例２と同様に多孔質シリ
コン層１５をエミッタ１１上に形成する。このとき多孔
質シリコンとシリコン基板１４の界面は図に示すように
突起状の形状９１が形成されている。（ｃ）は形成され
た多孔質シリコン層１５を実施の形態１に示すようにエ
ッチングを行い除去したものである。多孔質シリコンは
除かれるが代わりにランダムな突起９１を有する界面の
構造が現れる。

【００３１】本発明の電子放出素子においてもエミッタ
がシリコンであるため、多孔質シリコンを形成した電子
放出素子でみられた大気中放置、チップのダイボンディ
ング時の加熱、真空中でのベーキングによる特性劣化が
起こりにくくなった。他方シリコンからなるエミッタ表
面には界面の突起構造が現れ、これが電子放出点となる
ため放出電流を得ることができた。さらに、陽極化成処
理の膜厚を厚くし、適切な陽極化成処理の条件の設定に
より突起を大きくした図１２の様な構造も作ることがで
きた。本構造では同一の引き出し電圧でも高い電界が突
起先端に得られ、低電圧で電子放出させることができ
た。

【００３２】実施の形態３．図１４は本実施の形態の電
子放出素子である。図において１１がエミッタ、１４が
シリコン基板、１２は絶縁膜、そして１３は引き出し電
極である。９１は多孔質シリコンとシリコン基板１４の
界面が露出してできた突起である。さらに、ほぼ同一の
製造方法で陽極化成処理の条件を変えるだけで図１５に
示すような構造も製造できる。本実施の形態の電子放出
素子は関連技術例５と同様の方法で表面が多孔質シリコ
ンからなる平面状のエミッタ１１を形成する。この時界
面には突起状の形状が形成されている。この後、実施の
形態２と同様にエッチングにより形成された多孔質シリ
コン層を除き、多孔質シリコンとシリコン基板１４の界
面を露出させる。

【００３３】本実施の形態の電子放出素子においてもエ
ミッタがシリコンであるため、多孔質シリコンを形成し
た電子放出素子でみられた大気中放置、チップのダイボ
ンディング時の加熱、真空中でのベーキングによる特性
劣化が起こりにくくなった。他方シリコンからなるエミ
ッタ表面には界面の多数の突起構造が現れ、これが電子
放出点となるため放出電流を得ることができた。また、
本実施の形態の構造は工程が少なく安価に製造すること
ができる。

【００３４】実施の形態４．実施の形態１、２、３にお
いて得られた電子放出素子の表面に関連技術例２と同様
に電気めっき法により３００ÅのＮｉ膜を形成した。こ
の様にして作成した電子放出素子は放出電流のばらつき
が小さくなり、真空中のベーキングによる特性の変化が
少なくなった。また、本実施の形態ではＮｉを用いたが
Ａｕ，Ｐｔ，Ｃｒ等の金属でも同様の効果が得られた。
さらに、本実施の形態では、関連技術例２で説明した電
気めっき法によりめっきを行ったが、電気めっき法だけ
に限らず関連技術例３で説明した無電解めっき法を用い
ても良い。さらに、次の関連技術例６で述べるイオンビ
ームスパッタ法によりＷ，ＴｉＮ，Ｐｔ等の良導体部材
を成膜しても同様の効果が得られる。

【００３５】関連技術例６．関連技術例２あるいは関連
技術例３で述べためっき法とは別の方法で多孔質シリコ
ン層に金属または良導体部材を形成する方法を説明す
る。まず、引き出し電極１３、絶縁膜１２、シリコンか
らなるエミッタ１１を備えた図１に示す電界放出型電子
放出素子の形状を作成した。そして関連技術例２と同様
に陽極化成処理によってエミッタ１１の表面に多孔質シ
リコン層を形成した。その後この電子放出素子の表面に
イオンビームスパッタ法により１００Å程度のＷの良導
体部材膜を形成した。但しイオンビームスパッタ直前に
はエミッタの表面は数Å程度スパッタエッチングを行っ
ている。

【００３６】この後、エミッタ１１と引き出し電極１３
との間の絶縁特性を調べたところ、成膜前とほとんど変
化は無かった。さらにこの後、電子放出素子を真空中で
４５０°Ｃ、３０分のアニール処理を行った。この様に
して作成した電子放出素子は１週間程度の大気中放置や
ダイボンデイング後特性を測定しても放出電流が得られ
なくなることはなかった。また真空中のベークでも特性
は劣化することは無かった。さらに、真空中での放出電
流の経時変化もシリコンのみをエミッタとする電子放出
素子よりも少なく安定であった。また、被覆する金属ま
たは良導体部材としてはＷ以外に、ＴｉＮやＰｔでも同
様の効果が得られる。さらに、関連技術例６の方法は、
関連技術例２あるいは関連技術例３を用いて多孔質シリ
コン層に金属を形成させたものにも用いることが可能で
ある。

【００３７】関連技術例６では、多孔質シリコンを有す
るエミッタを作成後、エミッタ表面にイオンビームスパ
ッタ法により金属または良導体部材を形成することによ
り、引き出し電極とエミッタとの間の絶縁特性を損なう
事無く、エミッタ表面に薄い金属または良導体部材膜を
形成することができるため、得られた電子放出素子も大
気中放置、大気中加熱、真空中ベーク等により特性が劣
化しにくいという効果が得られた。さらに、関連技術例
６では、多孔質シリコンを有するエミッタを作成後、エ
ミッタ表面にイオンビームスパッタ法により金属または
良導体部材を形成するため、めっき法では形成しにくか
ったＷ、ＴｉＮ等の良導体部材を形成できるので、エミ
ッタの大気中放置、大気中加熱、真空中ベークによる特
性の劣化が起こりにくくなり、放出電流の経時変化もシ
リコンよりも小さくなる効果が得られる。

【図面の簡単な説明】

【図１】 関連技術例１の一例を示す断面図である。

【図２】 図１のエミッタ表面の拡大模式図である。

【図３】 関連技術例２の電解槽を示す断面図である。

【図４】 関連技術例２の電解槽を示す断面図である。

【図５】 関連技術例４の一例を示す断面図である。

【図６】 関連技術例４の製造工程を示す図である。

【図７】 関連技術例５の一例を示す断面図である。

【図８】 関連技術例５の製造工程を示す図である。

【図９】 本発明の実施の形態１の一例を示す断面図で
ある。

【図１０】 図９のエミッタ表面の拡大模式図である。

【図１１】 本発明の実施の形態２の一例を示す断面図
である。

【図１２】 本発明の実施の形態２の一例を示す断面図
である。

【図１３】 本発明の実施の形態２の製造方法を示す図
である。

【図１４】 本発明の実施の形態３の一例を示す断面図
である。

【図１５】 本発明の実施の形態３の一例を示す断面図
である。

【図１６】 従来の電子放出素子を示す断面図である。

【図１７】 従来の電子放出素子の製造方法を示す断面
図である。

【符号の説明】

１１ エミッタ １２ 絶縁膜 １３ 引き出し電極 １４ シリコン基板 １５ 多孔質シリコン層 ３１ 電子放出素子を形成
したシリコンチップ ３２ 陰極 ３３ 定電流源 ３５ 陽極 ３６ 電解液 ３７ 光源 ３８ 隔壁 ４２ 陰極 ４５ 陽極 ４６ 電解液 ５１ 円錐台状のシリコン
（コーン） ６１ 酸化膜マスク ９１ 多孔質シリコン層とシリコン基板の界面に形成さ
れた突起 ９２ 多孔質シリコンを除去したあとの凹み １３１ 熱酸化膜 １３２アノード板。

フロントページの続き (72)発明者 原田 昿嗣 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (72)発明者 衣川 勝 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (72)発明者 庄野 友陵 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (56)参考文献 特開 平７−335116（ＪＰ，Ａ) 特開 平５−274998（ＪＰ，Ａ) 特開 平８−87956（ＪＰ，Ａ) 特表 平７−509803（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01J 9/02 H01J 1/30

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 シリコン基板上に酸化シリコンからなる
   マスクを形成する工程と、前記酸化シリコンをマスクと
   してエッチングを行ないマスクの下にコーン部を形成す
   る工程と、前記コーン部を形成した前記シリコン基板上
   に絶縁膜を蒸着する工程と、前記絶縁膜上に引き出し電
   極を形成する工程と、前記マスクと前記マスク上に成膜
   された前記絶縁膜と前記引き出し電極をエッチングによ
   り除去してエミッタを形成する工程と、前記エミッタの
   表面に多孔質シリコン層を形成する工程と、前記エミッ
   タの表面の多孔質シリコン層をエッチングにより除去す
   る工程とを含むことを特徴とする電子放出素子の製造方
   法。
2. 【請求項２】 シリコン基板上に絶縁膜を形成する工程
   と、前記絶縁膜上に引き出し電極を形成する工程と、前
   記シリコン基板上のエミッタに対応する部位の前記絶縁
   膜と前記引き出し電極をエッチングにより除去してエミ
   ッタを形成する工程と、前記エミッタの表面に多孔質シ
   リコン層を形成する工程と、前記エミッタの表面の多孔
   質シリコン層をエッチングにより除去する工程とを含む
   ことを特徴とする電子放出素子の製造方法。
3. 【請求項３】 エミッタの表面の多孔質シリコン層をエ
   ッチングにより除去する工程は、エミッタの表面の多孔
   質シリコン層をエッチングにより除去して、その後エミ
   ッタの表面を金属または良導体部材で覆う工程を含むこ
   とを特徴とする請求項１または請求項２記載の電子放出
   素子の製造方法。
4. 【請求項４】 エミッタの表面を覆う金属または良導体
   部材は、Ｗ，ＴｉＮ，Ｎｉ，Ｐｔ，Ａｕ，Ｃｒのいずれ
   かであることを特徴とする請求項３記載の電子放出素子
   の製造方法。