JP3282413B2 - 信号処理器 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は航空機等に搭載し、受
信信号から目標信号を取り出す信号処理器特に、その性
能向上に関するものである。

【０００２】

【従来の技術】図６は従来のパイプライン方式の信号処
理器であり、記憶器が３つの場合を示す。１は演算内容
の設定を行うユニットコントローラ、２は演算を行う演
算器、３はデータの記憶を行う記憶器、４は記憶器３か
らのデータを演算器２に入力する入力用データバス、５
は各記憶器のアドレスを生成するアドレス発生器、６は
アドレス発生器５により生成されたアドレスバス、７は
アドレス発生器７のアドレス生成を制御するカウンタタ
イミング発生器、８はカウンタタイミング発生器７より
出力されるアドレス制御信号、９は記憶器３へ演算器２
のデータを出力する出力用データバスである。

【０００３】従来のパイプライン方式の信号処理器は上
記のように構成され、例えば図６のユニットコントロー
ラ１は演算処理内容に応じた、制御データをカウンタタ
イミング発生器７とアドレス発生器５と演算器２に設定
する。カウンタタイミング発生器７はユニットコントロ
ーラ１の制御に従い、アドレス制御信号８をアドレス発
生器５に出力する。アドレス発生器５はアドレスバス６
の出力を行い、上記アドレスバス６へのアドレスカウン
トは、アドレス制御信号８がアドレスカウントイネーブ
ル状態の時、アドレスカウントアップを行い、アドレス
制御信号８がアドレスカウントディセーブル状態の時、
アドレスカウントアップを停止する。記憶器３は、アド
レスバス６で示されたアドレスのデータを入力用データ
バス４に出力する。演算器２は、入力用データバス４の
データを処理し、処理結果を出力用データバス９に出力
する。記憶器３は、出力用データバス９のデータをアド
レスバス６で示されたアドレスに記憶する。

【０００４】ここで、信号処理器の演算器のアドレス制
御について図７を用いて説明する。図７は演算器２の出
力データバス９を書き込む記憶器３のタイミングチャー
トであり、１０はクロック、１１は記憶器３に入力され
るデータ、１２は記憶器３に書き込まれるデータ、１３
はアドレス制御信号、１４は初期クロック数、１５はデ
ィセーブルクロック数、１６はイネーブルクロック数、
１７はカウントアップイネーブル、１８はカウントアッ
プディセーブルを示す。

【０００５】図７の記憶器入力データ１１の書き込みを
停止したい場合、アドレス制御信号１３をカウントアッ
プディセーブル状態１８とすることにより、記憶器３は
記憶器書き込みデータ１２の書き込みを停止する。

【０００６】図７の記憶器入力データ１１のデータ書き
込みを開始したい場合、アドレス制御信号１３をカウン
トアップイネーブル状態１７とすることにより、記憶器
３は記憶器書き込みデータ１２の書き込みを開始する。

【０００７】図６の入力用データバス４のデータを演算
器２へ出力する記憶器３についても、記憶器３は、アド
レス制御信号６がカウントアップディセーブル１８の時
データ出力を停止し、カウントアップイネーブル１７の
時、データ出力を開始する。

【０００８】ここで、図６のカウンタタイミング発生器
７の動作について図を用いて詳細に説明する。

【０００９】図８は、図６のカウンタタイミング発生器
７の動作を示すブロック図であり、図中、１〜３は図６
と同じものを示し、１９はアドレスカウンタ器、２０は
制御データ記憶器、２１はアドレス制御信号出力クロッ
ク数保持器、２２はアドレス制御信号保持器、２３は減
算器、２４は比較器、２５はリピートアドレス保持器、
２６はアドレス比較器、２７はセレクタ器、２８はリピ
ートステップ保持器、２９は加算器、３０はアドレスデ
ータ、３１はカウント許可信号、３２はリピート処理起
動信号である。

【００１０】図において、演算処理が起動されると、ア
ドレスカウンタ器１９はアドレスデータ３０を出力す
る。制御データ記憶器２０は、アドレスデータ３０で示
されるアドレスに格納されている、アドレス制御信号出
力クロック数をアドレス制御信号出力クロック数保持器
２１へ出力し、アドレス制御データをアドレス制御信号
保持器２２へ出力する。アドレス制御信号保持器２２
は、上記アドレス制御データを保持し、アドレス発生器
５へ上記アドレス制御データを出力する。アドレス制御
信号出力クロック数保持器２１は上記アドレス制御信号
出力クロック数を保持し、減算器２３に上記アドレス制
御信号出力クロック数を設定する。減算器２３は設定さ
れた上記アドレス制御信号出力クロック数より１ずつ減
算していき、減算結果を比較器２４に出力する。比較器
２４は上記減算結果と固定値０とを比較し、上記減算結
果が０になった時、アドレスカウンタ器１９にカウント
許可信号３１を出力する。アドレスカウンタ器１９はカ
ウント許可信号３１が入力されるとアドレスデータ３０
を１つカウントアップする。演算処理起動前に、リピー
トアドレス保持器２５にはリピートアドレスデータが設
定され、リピートステップ保持器２８にはリピートアド
レスステップ値が設定される。アドレス比較器２６はア
ドレスデータ３０とリピートアドレス保持器２５に保持
されているリピートアドレス値との比較を行い、アドレ
スデータ３０とリピートアドレス値が等しい場合は、リ
ピート処理起動信号３２を出力する。セレクタ器２７は
リピート処理起動信号３２が入力されていない時は０を
出力し、リピート処理起動信号３２が入力された場合
は、上記リピートステップ値を出力する。加算器２９は
アドレスデータ３０と上記リピートステップ値との加算
を行い、加算結果をアドレスカウンタ器１９に出力す
る。アドレスカウンタ器１９はリピート処理起動信号３
２が入力された場合、加算器２９の上記加算結果をアド
レスデータ３０として設定する。

【００１１】図８の制御データ制御データ記憶器２０に
記憶されているアドレス制御プログラムについて図９、
図１０、図１１を用いて説明する。

【００１２】図９はアドレス制御プログラムのフォーマ
ットの一例を示し、３３はアドレス制御信号出力クロッ
ク数、３４はアドレス制御信号を示す。

【００１３】図１０は図６の記憶器３を３つ制御する場
合のアドレス制御タイミングチャートを示し、３５は記
憶器の番号１のアドレス制御信号、３６は記憶器の番号
２のアドレス制御信号、３７は記憶器の番号３のアドレ
ス制御信号、３８は上記３つのアドレス制御信号のくり
返し範囲を表すリピート区間を示す。

【００１４】図１１は図１０のタイミングを発生させさ
るためのアドレス制御プログラムである。

【００１５】図１１のアドレス制御プログラムは図６で
示される、３つの記憶器３のアドレスを制御する場合の
フォーマットの一実施例であり、３つの記憶器３を異な
るアドレス制御タイミングで制御が行える。各記憶器３
のアドレス発生を行うアドレス発生器５には固有の番号
が設定されており、たとえばアドレス発生器５の上から
順に番号１、番号２、番号３と設定するものとする。

【００１６】図９のアドレス制御プログラムは８ビット
で構成され、７〜４ｂｉｔにはアドレス制御信号出力ク
ロック数３３が設定され、アドレス制御信号出力クロッ
ク数３３の間、２〜０ｂｉｔのアドレス制御信号３４が
記憶器３に出力される。アドレス制御信号３４は各ｂｉ
ｔが１のとき、アサインされた記憶器３を制御するアド
レス発生器５がカウントアップネーブル状態となる。ア
ドレス制御信号３４はｂｉｔ０にアドレス発生器５の番
号１がアサインされ、ｂｉｔ１にアドレス発生器５の番
号２がアサインされ、ｂｉｔ２にアドレス発生器５の番
号３がアサインされている。

【００１７】記憶器３を制御するアドレス発生器５の番
号１、番号２、番号３に対して、アドレス制御信号を図
１０の３５、３６、３７に示すように出力し、上記アド
レス制御信号をリピート区間３８で繰り返す場合、その
発生プログラムは図１１となる。

【００１８】

【発明が解決しようとする課題】上記のように構成され
た信号処理器では、図６において、機能拡張のため、記
憶器３とアドレス発生器５を新たに追加する場合、カウ
ンタタイミング発生器７の図８における、アドレス制御
信号保持器２２の出力データ数を必要ｂｉｔ数分追加
し、アドレス制御信号保持器２２と記憶器３を制御する
アドレス発生器５を結ぶバスを追加し、制御データ記憶
器２０の記憶容量を必要ｂｉｔ数分追加する必要があ
り、記憶器３とアドレス発生器５を追加する場合、多く
の変更が必要で、拡張性がよくないという課題があっ
た。

【００１９】また、カウンタタイミング発生器７は、制
御データ記憶器１３の部品寸法が大きく、動作速度が遅
いため実装面積が大きく、また、カウンタタイミング発
生器７の動作速度は制御データ記憶器２０の速度より速
くできないため遅くなり、このため、アドレス発生器５
の処理速度も速くできず、信号処理器全体の処理速度が
遅くなる課題があった。

【００２０】また、アドレス制御タイミング変更につい
ての課題を図１２、図１３を用いて説明する。

【００２１】図１２は図１０のアドレス制御タイミング
を変更したタイミングチャートを示し、３５から３７は
図１０と同じものを示す。

【００２２】図１３は図１２のタイミングを発生させさ
るためのアドレス制御プログラムである。

【００２３】図１０のタイミングチャートを、アドレス
発生器５の番号２のタイミング３６だけを図１２に示す
ように変更した場合、アドレス制御プログラムは図１３
のようになり、リピートアドレスとリピートステップの
全てのアドレスのプログラムに変更が発生する。このよ
うに、１つの演算器のタイミングを変更するとアドレス
制御プログラム全体の変更が必要となり、プログラムの
作成効率が悪く、メンテナンス性が悪いという課題があ
った。

【００２４】この発明はかかる課題を解決するためにな
されたものであり、信号処理器の記憶器３と、アドレス
発生器５を追加する場合、カウンタタイミング発生器７
の変更を行うことなく追加できるようにし、信号処理器
の拡張性を良くすることを目的とする。

【００２５】また、実装面積が従来のカウンタタイミン
グ発生器より小さくなるようにし、カウンタタイミング
発生器７の動作速度を上げ、信号処理器全体の動作速度
を向上させることを目的とする。

【００２６】また、アドレス制御プログラムのプログラ
ム作成効率を向上させ、プログラムのメンテナンス性を
向上させることを目的とする。

【００２７】

【課題を解決するための手段】この発明の実施例１によ
る信号処理器は、各記憶器を制御するアドレス発生器毎
にユニットコントローラで制御されるローカルカウンタ
タイミング発生器を持ち、各アドレス発生器にユニット
コントローラの制御情報によるアドレス制御機能を付加
したものである。

【００２８】また実施例２による信号処理器は、上記ロ
ーカルアドレス発生器を、初期値データ保持器の値によ
りトグルＦ／Ｆの初期出力を設定し、初期クロック数保
持器とイネーブルクロック数保持器とディセーブルクロ
ック数保持器の出力をセレクタにより切り換え、上記セ
レクタ出力とクロックカウント器のカウント値とを比較
器にて比較し、比較器出力によりクロックカウント器の
アドレス制御を行い、上記比較器出力により、上記トグ
ルＦ／Ｆの制御を行い、トグルＦ／Ｆの出力によりアド
レス発生器のアドレス制御を行い、演算開始信号により
制御されたＦ／Ｆ器出力と上記トグルＦ／Ｆの出力との
値によりセレクタ器の出力を制御することにより構成す
る。

【００２９】また実施例３による信号処理器は、アドレ
ス発生器のアドレス制御プログラムを各記憶器毎の、初
期値データ、初期クロック数データ、イネーブルクロッ
ク数データ、ディセーブルクロック数データにより構成
する。

【００３０】

【作用】上記のように構成された実施例１の信号処理器
は、各記憶器毎にローカルカウンタタイミング発生器の
制御によるアドレス発生器を持つため、各演算器毎にア
ドレス制御を行う事ができ、記憶器の外にアドレス発生
器を持つ必要がないので、ローカルカウンタタイミング
発生器を変更することなく演算器を追加することができ
る。

【００３１】また実施例２の信号処理器のアドレス制御
信号出力器は、初期値データと初期クロック数とイネー
ブルクロック数とディセーブルクロック数を設定し、演
算開始信号入力時、初期クロック数の間、初期値データ
を演算器に出力し、初期クロック数データ出力後、アド
レス発生器に、アドレス制御信号をイネーブルクロック
数とディセーブルクロック数で示された値に従って出力
することにより、簡単な回路構成となるので、実装面積
を従来のカウンタタイミング発生器より小さくなり、ま
た制御データ記憶器を使用しないため、タイミング発生
器の動作速度を上げることができるので、信号処理器全
体の動作速度を向上させることができる。

【００３２】また実施例３のローカルカウンタタイミン
グ発生器は、アドレス制御プログラムとして、アドレス
発生器毎に、初期値データと初期クロック数とイネーブ
ルクロック数とディセーブルクロック数を設定するの
で、アドレスの変更が各アドレス発生器のアドレス制御
プログラムを変更するだけで行うことができ、プログラ
ムの開発効率や、メンテナンス効率を良くすることがで
きる。

【００３３】

【実施例】

実施例１．図１はこの発明の１実施例を示すブロック図
であり、１から６、８、９は従来の装置と全く同一のも
のであり、３９は各アドレス発生器毎にアドレスを制御
するローカルカウンタタイミング発生器である。

【００３４】上記のように構成された信号処理器は、例
えば図１のユニットコントローラ１は演算処理内容に応
じた、制御プログラムをローカルカウンタタイミング発
生器３９に設定する。ローカルカウンタタイミング発生
器３９は、制御プログラムに応じてアドレス発生器５に
対して、期待の演算結果が得られるようアドレス制御を
行う。アドレス発生器５は、記憶器３にアドレスバス６
を出力する。アドレス発生器５に制御された記憶器３は
入力データバス４にデータを出力する。演算器２での処
理結果は、出力データバス９に出力される。出力データ
バス９のデータはローカルカウンタタイミング発生器３
９で制御されたアドレス発生器５のアドレス制御による
記憶器４０ａに書き込まれる。

【００３５】ここで、図１の信号処理器にアドレス発生
器５と記憶器４０ａを追加する場合について図２を用い
て説明する。図において、４０ｂは追加される記憶器、
４１は追加されるローカルカウンタタイミング発生器、
４２は追加されるアドレス発生器である。

【００３６】ここで、図１の実施例１の信号処理器に記
憶器４０ａとアドレス発生器５を追加する場合、図２に
示すように記憶器４０ｂとローカルカウンタタイミング
発生器４１とアドレス発生器４２を追加し、出力データ
バス９を記憶器４０ｂに接続するだけでよく、従来から
ある回路の変更は一切行う必要がない。このため、機能
の拡張性が良い。

【００３７】実施例２．ここで、実施例１のローカルカ
ウンタ発生器３９の動作について図３を用いて詳細に説
明する。

【００３８】図３はローカルカウンタ発生器のブロック
図であり、１、２、３、５は従来の装置と全く同一のも
のであり、４３は初期クロック数保持器、４４は初期値
データ保持器、４５はイネーブルクロック数保持器、４
６はディセーブルクロック数保持器、４７はトグルＦ／
Ｆ器、４８はＦ／Ｆ器、４９は初期データ出力フラグ、
５０はクロックカウント器、５１は比較器、５２はタイ
ミング変更信号、５３は演算開始信号、５４はセレクタ
器である。

【００３９】図３のユニットコントローラ１よりのアド
レスデータは図３の初期クロック数保持器４３、初期値
データ保持器４４、イネーブルクロック数保持器４５、
ディセーブルクロック数保持器４６に設定される。演算
処理が起動されると、ユニットコントローラ１より演算
開始信号５３が出力される。演算開始信号５３が出力さ
れると初期値データ保持器４４に設定されている値に応
じて、トグルＦ／Ｆ４７はカウントアップイネーブル又
は、カウントアップディセーブルをアドレス発生器５に
出力する。Ｆ／Ｆ器４８は演算開始信号５３が入力され
ると、初期データ出力フラグ信号４９を出力する。セレ
クタ器５４では初期データ出力フラグ信号４９が入力さ
れると、初期クロック数保持器４３に保持されている初
期アドレスクロック数を比較器５１に出力する。クロッ
クカウント器５０は演算開始信号５３が入力されると、
カウントアップを開始し、カウント値を比較器５１に出
力する。比較器５１は上記クロックカウント器５０の出
力値と上記セレクタ器５４出力値を比較し、両者が等し
い場合、タイミング変更信号５２を出力する。トグルＦ
／Ｆ器４７はタイミング変更信号５２が入力されると、
トグルＦ／Ｆ器４７の出力データに応じて、カウントア
ップイネーブル出力の場合は、カウントアップディセー
ブル出力に変化し、カウントアップディセーブル出力の
場合は、カウントアップイネーブル出力に変化する。Ｆ
／Ｆ器４８はタイミング変更信号５２が入力されると、
初期データ出力フラグ信号４９の出力を停止する。クロ
ックカウント器５０はタイミング変更信号５２が入力さ
れるとカウント値を０にクリアし、０より再びカウント
アップを始める。セレクタ器５４はトグルＦ／Ｆ器４７
の出力に応じて、トグルＦ／Ｆ器４７の出力がカウント
アップイネーブルの場合はイネーブルクロック数保持器
４５に保持されているカウントアップイネーブルクロッ
ク数を比較器５１に出力し、トグルＦ／Ｆ器４７の出力
がアドレスディセーブルの場合はディセーブルクロック
数保持器４６に保持されているカウントアップディセー
ブルクロック数を比較器５１に出力する。

【００４０】図のように構成された実施例２のアドレス
発生器は動作速度の遅い制御データ記憶器が必要ないた
め、回路全体の動作速度を速くできる。また、回路も従
来の回路より単純になり、部品数が少なくできるため、
実装面積を少なくできる。

【００４１】実施例３．次に、実施例１のアドレス発生
器のプログラムについて、図を用いて説明する。

【００４２】図４は、図１０のアドレスを本発明による
アドレス発生器にて発生させるためのプログラムであ
る。

【００４３】図５は、図１２のアドレスを本発明による
アドレス発生器にて発生させるためのプログラムであ
る。

【００４４】発明によるローカルカウンタ発生器４１
に、アドレス制御データを設定する場合、各記憶器毎に
初期値データ、初期クロック数、イネーブルクロック
数、ディセーブルクロック数を設定することになり、図
１０のアドレスのプログラムは図４となる。

【００４５】実施例３の信号処理器では、図１０のアド
レスを図１２で示すように、記憶器２のアドレス制御デ
ータを変更した場合のプログラムは図５で表わされ、記
憶器３を制御するアドレス発生器５の番号２のタイミン
グを変更するだけでよく、従来のプログラムに比べて、
変更量が少なくてすみ、プログラムの修正効率がよくな
る。

【００４６】ところで、上記発明では、この発明を信号
処理器の演算処理に用いたが、その他の演算処理にも利
用できることは言うまでもない。

【００４７】

【発明の効果】この発明は以上説明したように構成され
ているので、以下に記載されるような効果を奏する。

【００４８】実施例１の信号処理器では、アドレス発生
器にローカルカウンタ発生器を取り付ける事により、信
号処理器の記憶器とアドレス発生器の拡張を従来の回路
変更なしに行うことができる。

【００４９】また実施例２の信号処理器では、上記ロー
カルカウンタ発生器を、初期値データ保持器の値により
トグルＦ／Ｆの初期出力を設定し、初期クロック数保持
器とイネーブルクロック数保持器とディセーブルクロッ
ク数保持器の出力をセレクタにより切り換え、上記セレ
クタ出力とクロックカウント器のカウント値とを比較器
にて比較し、比較器出力によりクロックカウント器のア
ドレス制御を行い、上記比較器出力により、上記トグル
Ｆ／Ｆの制御を行い、トグルＦ／Ｆの出力により演算器
のアドレス制御を行い、演算開始信号により制御された
Ｆ／Ｆ器出力と上記トグルＦ／Ｆの出力との値によりセ
レクタ器の出力を制御する構成とすることにより、動作
速度の遅い処理データ記憶器が必要ないため、回路全体
の動作速度を速くできる。また、回路も従来の回路より
単純になり、器品数が少なくできるため、実装面積を少
なくできる。

【００５０】また実施例３の信号処理器では、アドレス
制御プログラム変更が、変更するローカルカウンタアド
レス発生器の、初期値データ、初期クロック数データ、
イネーブルクロック数データ、ディセーブルクロック数
データのみの変更で行うことができるので、プログラム
の開発効率や、メンテナンス効率を良くすることができ
る。

【図面の簡単な説明】

【図１】 この発明の実施例１の実施例を示すブロック
図である。

【図２】 この発明の実施例１の実施例を示すブロック
図である。

【図３】 この発明の実施例２のローカルカウンタタイ
ミング発生器の実施例を示すブロック図である。

【図４】 この発明の実施例３のローカルカウンタタイ
ミング発生器のプログラム例を示す図である。

【図５】 この発明の実施例３のローカルカウンタタイ
ミング発生器のプログラム例を示す図である。

【図６】 従来の装置の実施例を示すブロック図であ
る。

【図７】 アドレスを示すタイミングチャート図であ
る。

【図８】 従来の装置の実施例を示すブロック図であ
る。

【図９】 従来の装置のプログラムフォーマット図であ
る。

【図１０】 アドレスを示すタイミングチャート図であ
る。

【図１１】 従来の装置のアドレス発生器のプログラム
例を示す図である。

【図１２】 アドレスを示すタイミングチャート図であ
る。

【図１３】 従来の装置のアドレス発生器のプログラム
例を示す図である。

【符号の説明】

１ ユニットコントローラ、２ 演算器、３ 記憶器、
５ アドレス発生器、９ 出力データバス、３９ ロー
カルカウンタタイミング発生器、４３ 初期クロック数
保持器、４４ 初期値データ保持器、４５ イネーブル
クロック数保持器、４６ ディセーブルクロック数保持
器、４７ トグルＦ／Ｆ器、４８ Ｆ／Ｆ器、５４ セ
レクタ器、５０ クロックカウント器、５１ 比較器。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 予め設定されたプログラムに従い制御プ
   ログラムを出力するユニットコントローラと、上記ユニ
   ットコントローラの制御プログラムに従いアドレスカウ
   ントアップ用の制御信号を生成する少なくとも一つの第
   １のローカルカウントタイミング発生器と、上記第１の
   ローカルカウントタイミング発生器の制御信号によりア
   ドレスのカウントアップの開始及び停止を行う少なくと
   も一つの第１のアドレス発生器と、上記第１のアドレス
   発生器にて指定されたアドレスのデータを出力する少な
   くとも一つの第１の記憶器と、上記第１の記憶器から供
   給されるデータの演算を行いその演算結果を出力する演
   算器と、上記ユニットコントローラの制御命令に従いア
   ドレスカウントアップ用の制御信号を生成する少なくと
   も一つの第２のローカルカウントタイミング発生器と、
   上記第２のローカルカウントタイミング発生器の制御信
   号によりアドレスのカウントアップの開始及び停止を行
   う少なくとも一つの上記第２のアドレス発生器と、上記
   第２のアドレス発生器にて指定されたアドレスに上記演
   算器の演算結果を記憶する少なくとも一つの第２の記憶
   器と、で構成した事を特徴とする信号処理器。
2. 【請求項２】 上記ローカルカウンタタイミング発生器
   を、上記ユニットコントローラのデータによりデータ設
   定される初期クロック数保持器と、イネーブル信号出力
   時間を保持するイネーブルクロック数保持器と、ディセ
   ーブル信号出力時間を保持するディセーブルクロック数
   保持器と、上記ユニットコントローラの処理開始信号で
   出力信号が制御されるＦ／Ｆ（Ｆｌｉｐ−Ｆｌｏｐ）器
   と、上記初期クロック数保持器と上記イネーブルクロッ
   ク数保持器と上記ディセーブルクロック数保持器の出力
   を上記Ｆ／Ｆ器の出力により制御するセレクタ器と、上
   記演算器コントローラの処理開始信号でクロック数のカ
   ウントアップを開始するクロックカウント器と、上記セ
   レクタ器出力と上記クロックカウント器の出力とを比較
   する比較器と、上記比較器出力によりアドレス制御信号
   を出力するトグルＦ／Ｆ器と、上記アドレス制御信号に
   よりアドレス制御が行われるアドレス発生器と、上記ア
   ドレス発生器により制御される記憶器と、上記記憶器と
   のデータ交換を行う演算器と、トグルＦ／Ｆ器の初期値
   を設定する初期値データ保持器により、上記ローカルカ
   ウンタタイミング発生器を構成することを特徴とする請
   求項１記載の信号処理器。
3. 【請求項３】 上記各ローカルカウンタタイミング発生
   器毎にアドレス制御プログラムとして、アドレス制御信
   号出力開始時のデータを示す初期値データと、上記初期
   値データの出力クロック数を示す初期クロック数データ
   と、イネーブル信号の出力クロック数を示すイネーブル
   クロック数データと、ディセーブル信号の出力クロック
   数を示すディセーブルクロック数データを設定すること
   を特徴とする請求項１記載の信号処理器。