JP2577005B2 - Binarization processing circuit - Google Patents
Binarization processing circuitInfo
- Publication number
- JP2577005B2 JP2577005B2 JP62232636A JP23263687A JP2577005B2 JP 2577005 B2 JP2577005 B2 JP 2577005B2 JP 62232636 A JP62232636 A JP 62232636A JP 23263687 A JP23263687 A JP 23263687A JP 2577005 B2 JP2577005 B2 JP 2577005B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- threshold
- line sensor
- output
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 17
- 238000010586 diagram Methods 0.000 description 10
- 230000010365 information processing Effects 0.000 description 7
- 238000012360 testing method Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Facsimile Scanning Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
- Image Input (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置等の入出力装置の一つである
イメージスキヤナに係り、特に原稿上の画像を光学的に
読取つて入力し、これを2値化情報として上記情報処理
装置等に出力するハンデイなイメージスキヤナに好適な
2値化処理回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image scanner, which is one of input / output devices such as an information processing device, and in particular, optically reads and inputs an image on a document. The present invention relates to a binarization processing circuit suitable for a handy image scanner which outputs this as binarized information to the information processing apparatus or the like.
最近のパーソナルコンピユータやワードプロセツサ等
の情報処理装置には、原稿上の画像(イメージ)を、例
えば光学的に読取つて入力し、これを2値化処理して該
情報処理装置に出力するイメージスキヤナが備えられる
ようになつた。2. Description of the Related Art Recently, an image (image) on a document is optically read and input into an information processing device such as a personal computer or a word processor, and the image is binarized and output to the information processing device. Skyana is now available.
この種のイメージスキヤナとして画像読取り素子にCC
D等のラインセンサを用い、主走査は該ラインセンサ自
身の電気的走査で、副走査は操作者が該スキヤナ本体を
ラインセンサの延在方向と直角な方向に移動させること
で行うハンデイなものが種々に提案されているる 第6図はハンデイイメージスキヤナの一例を示す概略
構成図であつて、20は本体ケース、21は光源、22はレン
ズ、23はCCD等のラインセンサ、24はエンコーダ、25は
エンコーダのローラ、26は処理・駆動回路、27は原稿で
ある。As an image scanner of this type, CC
Using a line sensor such as D, the main scan is an electrical scan of the line sensor itself, and the sub-scan is a handy one performed by the operator moving the scanner body in a direction perpendicular to the direction in which the line sensor extends. FIG. 6 is a schematic configuration diagram showing an example of a handy image scanner, 20 is a main body case, 21 is a light source, 22 is a lens, 23 is a line sensor such as a CCD, and 24 is a line sensor. An encoder, 25 is an encoder roller, 26 is a processing / driving circuit, and 27 is a document.
同図において、原稿27上の画像は、光源21からの光に
よつて照明され、その反射光がレンズ22を通してライン
センサ23に結像する。In the figure, an image on a document 27 is illuminated by light from a light source 21, and the reflected light forms an image on a line sensor 23 through a lens 22.
結像した原稿画像はラインセンサ23自身の転送動作に
よる主走査と、イメージスキヤナ本体ケース20を図示矢
印方向へ移動させることによる副走査によつて、原稿上
の2次元画像が読取られる。なお、この副走査方向の制
御は、ローラ25が回転することによるエンコーダ24から
の出力信号をもとにして行なわれる。A two-dimensional image on the document is read from the formed document image by main scanning by the transfer operation of the line sensor 23 itself and sub-scanning by moving the image scanner main body case 20 in the direction of the arrow shown in the figure. The control in the sub-scanning direction is performed based on an output signal from the encoder 24 when the roller 25 rotates.
読取られた画像情報は図示しない情報処理装置に直接
転送して、該情報処理装置において2値化処理してもよ
いが、通常は、本体ケース20に内蔵された処理・駆動回
路26において2値化処理してから、情報処理装置に転送
する様に構成されている。The read image information may be directly transferred to an information processing device (not shown) and subjected to binarization processing in the information processing device. After the conversion process, the data is transferred to the information processing apparatus.
第7図は従来技術による2値化処理回路の一例を示す
ブロック図であつて、1はCCDラインセンサ、2はタイ
ンミング発生回路(CCD駆動回路を含む)、3はサンプ
ルホールド(S/H)回路、4,5はアンプ、6は2値化手段
としての比較器、15はデイザ基準電圧発生回路、16はコ
ントラスト調整回路、17は濃度調整回路である。なお、
コントラスト調整回路16,濃度調整回路17はマニュアル
操作される可変抵抗器(ボリウム)により構成される。FIG. 7 is a block diagram showing an example of a binarization processing circuit according to the prior art, wherein 1 is a CCD line sensor, 2 is a timing generation circuit (including a CCD drive circuit), and 3 is a sample hold (S / H). Circuits 4, 5 and 5 are amplifiers, 6 is a comparator as binarization means, 15 is a dither reference voltage generation circuit, 16 is a contrast adjustment circuit, and 17 is a density adjustment circuit. In addition,
The contrast adjustment circuit 16 and the density adjustment circuit 17 are constituted by manually operated variable resistors (volume resistors).
同図において、タイミング発生回路2により駆動され
るCCDから出力された画像信号は、サンプルホールド回
路3において、タイミング発生回路2からのサンプルパ
ルスでサンプルされ、ホールドされる。一方、デイザ基
準電圧発生回路15は、デイザ処理のための基準電圧(閾
値)をアンプ5を通して比較器6に与える。該比較器6
はサンプルホールド回路3からアンプ4を通して入力す
る画像信号をアンプ5から入力する閾値と比較すること
により2値化し、デイザ処理をなつている。In the figure, an image signal output from a CCD driven by a timing generation circuit 2 is sampled and held by a sample and hold circuit 3 by a sample pulse from the timing generation circuit 2. On the other hand, the dither reference voltage generation circuit 15 supplies a reference voltage (threshold) for dither processing to the comparator 6 through the amplifier 5. The comparator 6
Is binarized by comparing an image signal input from the sample hold circuit 3 through the amplifier 4 with a threshold value input from the amplifier 5, and performs dither processing.
この閾値は、コントラスト調整回路16と濃度調整回路
17のボリウムをマニユアルで調整することによつて変化
される。This threshold is determined by the contrast adjustment circuit 16 and the density adjustment circuit.
It is changed by manually adjusting the 17 volumes.
従来、この様なイメージスキヤナを用いて写真や色の
ついた原稿に描かれた絵などを読取る場合、読取りに先
立つて試し読みを行い、この試し読みで得た画像情報を
基に、その明るさ(濃度)やコントラストを観て、マニ
ユアル調整手段により希望の濃度、コントラストとなる
様に調整した後、本読取りを行なうようになつていた。
この明るさやコントラストの調整は、ラインセンサの出
力信号を2値化する際の比較器の閾値を変化させること
によつて行なわれる。Conventionally, when reading a picture or a picture drawn on a colored manuscript using such an image scanner, a test reading is performed prior to reading, and based on the image information obtained by this test reading, In view of brightness (density) and contrast, manual reading is carried out after manual density adjusting means is adjusted to obtain desired density and contrast.
The adjustment of the brightness and the contrast is performed by changing the threshold value of the comparator when binarizing the output signal of the line sensor.
上記の試し読みは一度だけで所望の濃度、コントラス
トが得られないことがあり、原稿の画像によつては数回
の試し読みと調整が必要となることがあつて、非常に面
倒な操作を行なわなければならず、操作者によつて読取
りを行なつた画像の品質にバラツキが生ずるという問題
もあつた。The above test reading may not achieve the desired density and contrast only once, and depending on the image of the original, several test readings and adjustments may be required, making very cumbersome operations. However, there is also a problem that the quality of the image read by the operator varies.
本発明の目的は、上記従来技術の問題を解決し、明る
さとコントラストのマニュアル調整を不要とし、画像の
読取りが誰でも簡単に、失敗なしに行なうことを可能と
したハンデイイメージスキヤナの2値化処理回路を提供
することにある。SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problems of the prior art, eliminate the need for manual adjustment of brightness and contrast, and make it possible for anyone to read an image easily and without failure. Another object of the present invention is to provide a conversion processing circuit.
上記目的を達成するために本発明は、ラインセンサか
ら出力された画像信号レベルの最大値と最小値を計測す
る計測手段と、該計測手段から得た上記最大値と最小値
を保持する保持手段と、上記最大値と最小値の間に複数
の閾値を設定する閾値設定手段を備えたことを特徴とす
る。In order to achieve the above object, the present invention provides a measuring means for measuring a maximum value and a minimum value of an image signal level output from a line sensor, and a holding means for holding the maximum value and the minimum value obtained from the measuring means. And threshold setting means for setting a plurality of thresholds between the maximum value and the minimum value.
第3図は本発明の原理の説明図であつて、(a)はCC
Dラインセンサの出力、(b)は閾値、(c)は2値化
出力を示す。FIG. 3 is an explanatory view of the principle of the present invention.
The output of the D line sensor, (b) indicates a threshold value, and (c) indicates a binarized output.
同図に示すように、測定手段からの最大値と最小値を
得、これを保持すると共に、最大値と最小値の間を中間
調を表現する諧調数に分割してそのうち、1ライン分の
閾値を設定し、この閾値を基準としてCCD出力にデイザ
処理を施す。As shown in the figure, the maximum value and the minimum value from the measuring means are obtained and held, and the range between the maximum value and the minimum value is divided into the number of gradations expressing halftone, and one line is A threshold is set, and dither processing is performed on the CCD output based on the threshold.
この閾値は(b)のように周期的に変化させる。明る
さ(濃度)とコントラストは閾値電圧のオフセツトと振
幅をそれぞれ変化させることによつて変えられる、中間
調を表現するのに使われる全ての閾値が、画像信号レベ
ル(CCDセンサ出力)の最大値と最小値からはずれるこ
となく、該最大値と最小値の間をかたよることなく分割
するように設定されていれば、適切な明るさとコントラ
ストが得られる。This threshold is changed periodically as shown in FIG. Brightness (density) and contrast can be changed by changing the offset and amplitude of the threshold voltage, respectively. All thresholds used to represent halftone are the maximum value of the image signal level (CCD sensor output). If the setting is made so as not to deviate from the minimum value and to divide the maximum value and the minimum value without shaking, appropriate brightness and contrast can be obtained.
第4図は最大値(MAX)と最小値(MIN)の間を17分割
するような16(24)本の閾値としたものを示す概念図で
ある。FIG. 4 is a conceptual diagram showing 16 (2 4 ) thresholds which divide the maximum value (MAX) and the minimum value (MIN) into 17 parts.
以下、本発明の実施例を図面を参照して説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例を示すブロツク図であつ
て、1〜6は第7図の同一符号と同じ部分に対応し、7
はD/A変換器(コントラスト設定回路を含む)、8は濃
度設定回路、9はA/D変換器、10はCPU、11はメモリであ
る。FIG. 1 is a block diagram showing an embodiment of the present invention, wherein 1 to 6 correspond to the same reference numerals in FIG.
Denotes a D / A converter (including a contrast setting circuit), 8 denotes a density setting circuit, 9 denotes an A / D converter, 10 denotes a CPU, and 11 denotes a memory.
同図において、この実施例は、原稿の試し読み時に、
アンプ4で増幅後の全画素(原稿の前記領域)あるいは
サンプリングした画素のCCDラインセンサ1の出力レベ
ルをA/D変換器9でデジタル信号とし、CPU10を介してメ
モリ11に記憶させる。このデジタル信号をCPU10により
演算処理し、原稿の最も明るい値(最大値)と最も暗い
値(最小値)を設定する。次に設定された最大値(MA
X)と最小値(MIN)の間を、例えば前記第4図に示した
ように17分割する16本の諧調レベル(閾値)を作成する
ように、CPU10から信号(情報)を濃度設定回路8とD/A
変換器7に与え、A/D変換器7のコントラスト設定回路
が、タイミング発生回路2からのタイミングパルスから
作成したデイザ基準パルス対応して上記16本の閾値レベ
ルを上記画素の期間で順に配列して出力することによ
り、画素の期間毎に閾値レベルを16通り変化させ、比較
器6において、アンプ4で増幅されたサンプルホールド
回路3の出力を画素毎に16通りの閾値レベルと比較し、
CCDラインセンサ1の出力のディザ処理を行った2値化
信号を得る。In this figure, in this embodiment, at the time of trial reading of a manuscript,
The output level of the CCD line sensor 1 of all the pixels (the area of the document) amplified by the amplifier 4 or the sampled pixels is converted into a digital signal by the A / D converter 9 and stored in the memory 11 via the CPU 10. The digital signal is subjected to arithmetic processing by the CPU 10 to set the brightest value (maximum value) and the darkest value (minimum value) of the document. The next set maximum value (MA
A signal (information) is sent from the CPU 10 to the density setting circuit 8 so as to create 16 gradation levels (thresholds) between X) and the minimum value (MIN), for example, as shown in FIG. And D / A
The contrast setting circuit of the A / D converter 7 sequentially arranges the 16 threshold levels in the pixel period in accordance with the dither reference pulse generated from the timing pulse from the timing generation circuit 2. The threshold level is changed 16 times for each pixel period, and the comparator 6 compares the output of the sample and hold circuit 3 amplified by the amplifier 4 with the 16 threshold levels for each pixel.
A binary signal obtained by dithering the output of the CCD line sensor 1 is obtained.
この実施例では、CCD出力の最大値,最小値の演算、
閾値レベルの作成及びそれの保持をCPU10とメモリ11を
用いて行なつている。In this embodiment, calculation of the maximum value and the minimum value of the CCD output,
A threshold level is created and held using the CPU 10 and the memory 11.
第2図は本発明の他の実施例を示すブロツク図であつ
て、第1図と同一符号は同一部分に対応し、12は最大値
(MAX)ホールド回路、13は最小値(MIN)ホールド回
路、14は減算器,15は第7図に同一符号を付したものと
同じデイザ基準電圧発生回路にコントラスト設定回路を
含めたものである。FIG. 2 is a block diagram showing another embodiment of the present invention, in which the same reference numerals as in FIG. 1 correspond to the same parts, 12 is a maximum value (MAX) hold circuit, and 13 is a minimum value (MIN) hold circuit. The circuit, 14 is a subtractor, and 15 is the same dither reference voltage generating circuit as that given by the same reference numeral in FIG. 7, including a contrast setting circuit.
同図において、この実施例は、CCD出力の最大値(MA
X)と最小値(MIN)の検出を、前記CPUを用いず、ピー
クホールド回路によつて行なうようにしたものであつ
て、サンプルホールド回路3の出力信号をアンプ4を介
して最大値のピークホールドを行なうMAXホールド回路1
2と最小値のピークホールドを行なうMINホールド回路13
とに与え、サンプルホールド回路3にホールドされアン
プ4で増幅されたCCD出力の最大値と最小値を保持させ
る。In this figure, in this embodiment, the maximum value of the CCD output (MA
X) and the minimum value (MIN) are detected by a peak hold circuit without using the CPU. MAX hold circuit 1 for holding
MIN hold circuit 13 for peak hold of 2 and minimum value
And the maximum value and the minimum value of the CCD output held by the sample hold circuit 3 and amplified by the amplifier 4 are held.
MAXホールド回路12とMINホールド回路13とにそれぞれ
ホールドされた最大値(MAX)と最小値(MIN)は、減算
器14において減算され、最大値と最小値の間隔値が算出
される。The maximum value (MAX) and the minimum value (MIN) held by the MAX hold circuit 12 and the MIN hold circuit 13, respectively, are subtracted by the subtractor 14 to calculate an interval between the maximum value and the minimum value.
デイザ基準電圧発生回路15のコントラスト設定回路は
17分割(16レベル)された閾値レベルの電圧の振幅を変
化させるもので、たとえばコントラストの小さい原稿に
ついては最大値と最小値の間隔値が小さいために、閾値
レベルの間隔(振幅)も小さくセットし、濃度設定回路
8は全ての閾値レベルがホールドされた最大値と最小値
の間に入るようにアンプ5をコントロールする。The contrast setting circuit of the dither reference voltage generation circuit 15 is
The amplitude of the threshold level voltage divided by 17 (16 levels) is changed. For example, since the interval value between the maximum value and the minimum value is small for a document having a small contrast, the interval (amplitude) of the threshold level is also set to be small. Then, the density setting circuit 8 controls the amplifier 5 so that all threshold levels fall between the held maximum value and minimum value.
このようにコントロールされた閾値をデイザ基準レベ
ルとして比較器6に与え、アンプ4からのCCD出力と比
較し、デイザをかける。The threshold value thus controlled is supplied to the comparator 6 as a dither reference level, and is compared with the CCD output from the amplifier 4 to apply dither.
以上の各実施例においては、CCD出力から最大値(MA
X)と最小値(MIN)を計測・検出する構成としている
が、CCDを用いずに、例えば第5図に示したようなフオ
トトランジスタ等のフオトセンサ31を用い、原稿27の明
るさの最大値,最小値を検出する様にしてもよい。In each of the above embodiments, the maximum value (MA
X) and the minimum value (MIN) are measured and detected. Instead of using a CCD, for example, a phototransistor 31 such as a phototransistor as shown in FIG. , The minimum value may be detected.
この場合の構成は、第1図,第2図において、CPU又
はピークホールド回路に上記フオトセンサの出力を与え
るようにすればよい。The configuration in this case may be such that the output of the photo sensor is given to the CPU or the peak hold circuit in FIGS.
なお、以上の説明では、原稿の読取りに先立つて、試
し読みを行なうことで上記最大値,最小値の計測を行な
つているが、本発明はこれに限らず、試し読みをするこ
となしに濃度調整を行なう様にすることもできる。In the above description, the measurement of the maximum value and the minimum value is performed by performing a test reading prior to the reading of the document. However, the present invention is not limited to this. The density can be adjusted.
すなわち、例えば4×4のデイザマトリクスによる17
諧調表現の場合、中間調の1ブロツク(CCDの4ライン
分)目の最大値,最小値を保持し、その値を使用して次
のブロツク(2番目ブロツク)の閾値を設定してデイザ
をかけると同時に、そのブロツクの最大値,最小値を保
持する。そして、この2番目のブロツクの最大値,最小
値を用いて3番目のブロツクの閾値を決定する。すなわ
ち、Nブロツク目の閾値は、その1つ前の(N−1)ブ
ロツクの最大値,最小値を用いて決定する。That is, for example, a 4 × 4 dither matrix 17
In the case of gradation expression, the maximum value and the minimum value of the first block (for four lines of the CCD) of the halftone are held, and the threshold value of the next block (the second block) is set using the values, and the dither is performed. At the same time, the maximum and minimum values of the block are held. Then, the threshold value of the third block is determined using the maximum value and the minimum value of the second block. That is, the threshold value of the Nth block is determined using the maximum value and the minimum value of the immediately preceding (N-1) block.
但し、この方法では、原稿の画像に急激な変化がある
場合に対処して、ブロツク間の閾値の変化量に制限を設
けることで入力処理後の画像の不自然さをなくすように
する必要もある。However, in this method, it is also necessary to deal with the case where there is a sudden change in the image of the original and to limit the amount of change in the threshold between the blocks so as to eliminate the unnaturalness of the image after the input processing. is there.
この方法の実施には、第1図,第2図に示したCPUや
ピークホールド回路により最大値,最小値の計測を行な
い、リアルタイムで行なう様に構成すればよい。In order to implement this method, the maximum value and the minimum value may be measured by the CPU and the peak hold circuit shown in FIGS. 1 and 2, and the measurement may be performed in real time.
なお、上記例においては、CCDラインセンサの後段に
サンプルホールド回路を設けているが、サンプルホール
ド機能を備えたラインセンサを用いる場合は、各実施例
におけるサンプルホールド回路は省けばよい。In the above example, the sample and hold circuit is provided after the CCD line sensor. However, when a line sensor having a sample and hold function is used, the sample and hold circuit in each embodiment may be omitted.
以上説明したように、本発明によれば、イメージスキ
ヤナにより原稿の画像を読取る際に、その都度濃度、コ
ントラストのマニュアル調整を行う必要がなく、色のつ
いた原稿に描かれた絵などを品質劣化なしに読取ること
が可能となり、CPUを用いて処理を行えば、2値読み取
りと中間調画像読み取りを自動判別させることもでき、
操作性の良好なハンデイイメージスキヤナに好適な2値
化処理回路を提供することができる。As described above, according to the present invention, it is not necessary to manually adjust the density and contrast each time an image of a document is read by an image scanner, and a picture drawn on a colored document is not required. It is possible to read without quality deterioration, and if processing is performed using the CPU, it is also possible to automatically distinguish between binary reading and halftone image reading,
A binary processing circuit suitable for a handy image scanner with good operability can be provided.
第1図は本発明の一実施例を示すブロツク図、第2図は
本発明の他の実施例を示すブロツク図、第3図は本発明
の原理説明図、第4図は本発明における閾値設定例の説
明図、第5図は原稿濃度検出機構の他例を示す説明図、
第6図は本発明を適用するハンデイイメージスキヤナの
概略構成図、第7図は従来の2値化処理回路を示すブロ
ツク図である。 1……CCDラインセンサ、2……タイミング発生回路、
3……サンプルホールド回路、4,5……アンプ、6……
比較器、7……D/A変換器、8……濃度設定回路、9…
…A/D変換器、10……CPU、11……メモリ。FIG. 1 is a block diagram showing one embodiment of the present invention, FIG. 2 is a block diagram showing another embodiment of the present invention, FIG. 3 is a diagram for explaining the principle of the present invention, and FIG. FIG. 5 is an explanatory view of a setting example, FIG. 5 is an explanatory view showing another example of a document density detecting mechanism,
FIG. 6 is a schematic configuration diagram of a handy image scanner to which the present invention is applied, and FIG. 7 is a block diagram showing a conventional binarization processing circuit. 1 ... CCD line sensor, 2 ... Timing generation circuit,
3 ... Sample hold circuit, 4,5 ... Amplifier, 6 ...
Comparator, 7 D / A converter, 8 Density setting circuit, 9
... A / D converter, 10 ... CPU, 11 ... Memory.
Claims (1)
ンコーダ,2値化処理回路を備え、上記ラインセンサ自身
の走査を主走査とし、上記本体ケースの移動による上記
ロータリエンコーダの出力を副走査基準信号として原稿
上の画像を読み取って2値化出力するイメージスキャナ
の2値化処理回路であって、 前記ラインセンサの出力を上記画像の画素毎にサンプル
してホールドするサンプルホールド手段と、 上記ラインセンサによる上記原稿上の画像全体の試し読
みとしての1回目の読取りによって該サンプルホールド
手段にホールドされた信号から上記画像の最も明るい値
を最大値として計測し、上記画像の最も暗い値を最小値
として計測する計測手段と、 該計測手段で計測されたこれら最大値と最小値の間に予
め決められた個数である複数の閾値レベルを設定する閾
値設定手段と、 上記ラインセンサによる上記原稿上の画像全体の2回目
の読取りによって該サンプルホールド手段にホールドさ
れた上記画素の期間毎に、該閾値設定手段で設定された
これら複数の閾値レベルを配列して出力する閾値発生手
段と、 該閾値発生手段からの該閾値レベルと上記サンプルホー
ルド手段の出力とを比較して、前記ラインセンサの出力
を、夫々の画素でその画素のレベルに応じて高レベルと
低レベルとの時間比率が異なるように、2値化する2値
化手段とを有し、 上記原稿上の画像の明暗の範囲の大きさにかかわらず、
一定の濃度及びコントラストに自動調整された2値化出
力をリアルタイムで得るように構成したことを特徴とす
る2値化処理回路。A line sensor, a rotary encoder, and a binarization processing circuit are provided in a main body case, and scanning of the line sensor itself is used as a main scan, and an output of the rotary encoder due to movement of the main body case is used as a sub-scanning reference signal. A binarization processing circuit of an image scanner that reads an image on a document and binarizes and outputs the same; a sample and hold unit that samples and holds an output of the line sensor for each pixel of the image; The brightest value of the image is measured as the maximum value from the signal held by the sample and hold means by the first reading as a trial reading of the entire image on the original, and the darkest value of the image is determined as the minimum value. A measuring means for measuring, and a predetermined number between the maximum value and the minimum value measured by the measuring means. Threshold setting means for setting a number of threshold levels; and for each period of the pixels held by the sample holding means by the second reading of the entire image on the document by the line sensor, the threshold setting means sets the threshold value. Threshold generating means for arranging and outputting the plurality of threshold levels, comparing the threshold level from the threshold generating means with the output of the sample and hold means, and outputting the output of the line sensor at each pixel. Binarizing means for binarizing so that the time ratio between the high level and the low level is different according to the level of the pixel, irrespective of the size of the brightness range of the image on the document,
A binarization processing circuit configured to obtain a binarized output automatically adjusted to a constant density and contrast in real time.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62232636A JP2577005B2 (en) | 1987-09-18 | 1987-09-18 | Binarization processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62232636A JP2577005B2 (en) | 1987-09-18 | 1987-09-18 | Binarization processing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6477272A JPS6477272A (en) | 1989-03-23 |
| JP2577005B2 true JP2577005B2 (en) | 1997-01-29 |
Family
ID=16942405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62232636A Expired - Fee Related JP2577005B2 (en) | 1987-09-18 | 1987-09-18 | Binarization processing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2577005B2 (en) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55153475A (en) * | 1979-05-19 | 1980-11-29 | Ricoh Co Ltd | Binary signal generating circuit |
| JPS56147276A (en) * | 1980-04-15 | 1981-11-16 | Ricoh Co Ltd | Manual subscanning type reader |
| JPS5875375A (en) * | 1981-10-30 | 1983-05-07 | Canon Inc | image reading device |
| JPS60246177A (en) * | 1984-05-22 | 1985-12-05 | Yonezawa Nippon Denki Kk | Picture data reader |
| JPS61181260A (en) * | 1985-02-06 | 1986-08-13 | Matsushita Electric Ind Co Ltd | Picture input device |
| JPS6298974A (en) * | 1985-10-25 | 1987-05-08 | Nec Corp | Facsimile equipment |
-
1987
- 1987-09-18 JP JP62232636A patent/JP2577005B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6477272A (en) | 1989-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4554583A (en) | Shading correction device | |
| US4578711A (en) | Video data signal digitization and correction system | |
| US4930022A (en) | Method and device for image reduction in image processing | |
| JP2577005B2 (en) | Binarization processing circuit | |
| JPS6339142B2 (en) | ||
| JP2622388B2 (en) | Binarization processing circuit | |
| JPH06268866A (en) | Picture contrast adjustment device | |
| JPH09298628A (en) | Image reading device | |
| JP2888627B2 (en) | Image reading device | |
| KR930007983B1 (en) | Middle tone picture processing system for fax | |
| JP2541929B2 (en) | Image reader | |
| JP2586036B2 (en) | Image reading device | |
| JP2539447Y2 (en) | Image processing device | |
| JPH0195669A (en) | Original reading method | |
| JP3133370B2 (en) | Image reading device | |
| JP2991734B2 (en) | Image binarization method | |
| JPH04283877A (en) | Dither matrix slice level setting method | |
| JP2646888B2 (en) | Image processing device | |
| JPS60235577A (en) | Image reading device | |
| JPH0329467A (en) | Picture signal processing unit | |
| JPS63204878A (en) | Image signal processor | |
| KR20010027261A (en) | Color Image Scanning Method Using Mono Image Sensor | |
| JPH01176559A (en) | Text printing quality control device | |
| JPH10336450A (en) | Document reading device | |
| JPS62235875A (en) | Picture reader |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |