DE3042503A1 - Integrated circuit with good connection between layers - has high m.pt. metal layer sandwiched between two polycrystalline layers of silicon - Google Patents
Integrated circuit with good connection between layers - has high m.pt. metal layer sandwiched between two polycrystalline layers of siliconInfo
- Publication number
- DE3042503A1 DE3042503A1 DE19803042503 DE3042503A DE3042503A1 DE 3042503 A1 DE3042503 A1 DE 3042503A1 DE 19803042503 DE19803042503 DE 19803042503 DE 3042503 A DE3042503 A DE 3042503A DE 3042503 A1 DE3042503 A1 DE 3042503A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- layers
- polycrystalline silicon
- polycrystalline
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 229910052710 silicon Inorganic materials 0.000 title claims description 9
- 239000010703 silicon Substances 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 title abstract 2
- 239000002184 metal Substances 0.000 title abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 40
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 19
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000010937 tungsten Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 64
- 239000004065 semiconductor Substances 0.000 claims description 27
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 19
- 239000011733 molybdenum Substances 0.000 claims description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 239000007769 metal material Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000012790 adhesive layer Substances 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 abstract description 11
- 239000010936 titanium Substances 0.000 abstract description 11
- 229910052719 titanium Inorganic materials 0.000 abstract description 11
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 2
- 229910015501 Mo3Si Inorganic materials 0.000 description 1
- 229910015503 Mo5Si3 Inorganic materials 0.000 description 1
- 229910020968 MoSi2 Inorganic materials 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
- H01L23/4827—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
Halbleitervorrichtung Semiconductor device
Die Erfindung betrifft eine Halbleitervorrichtung, insbesondere auf integrierten Halbleiterschaltungen angeordnete Elektroden und Verdrahtungen.The invention relates to a semiconductor device, in particular to integrated semiconductor circuits arranged electrodes and wirings.
Bei integrierten Halbleiterschaltungen wurde bisher zur Ausbildung von Elektroden und Verdrahtungenauf diesen polykristallines Silicium herangezogen. So benutzten beispielsweise die sog. Siliciumgatt- MOS-integrierten Schaltungen polykristallines Silicium zur Bildung solcher Elektroden und Verdrahtungen. Die Verwendung des polykristallinen Siliciums für die Gatelektrode ermöglichte die Eigenabgleichung zwischen den Source- und Drainbereichen von Feldeffekttransistoren als Schaltungskomponenten, wodurch sich das Leistungsvermögen verbessern ließ. Bei Verwendung von polykristallinem Silicium für Verdrahtungen führte die thermische Oxidation des polykristallinen Siliciums auch zu einer oberflächlichen filmförmigen Siliciumdioxidschicht guter elektrischer Isoliereigenschaften. Auf diese Weise konnten ohne Schwierigkeiten mehrschichtige Verdrahtungen hergestellt werden.In the case of integrated semiconductor circuits, training has hitherto been used of electrodes and wirings on these polycrystalline silicon. For example, the so-called silicon gate MOS integrated circuits were used polycrystalline silicon for forming such electrodes and wirings. the The use of polycrystalline silicon for the gate electrode made the self-adjustment possible between the source and drain regions of field effect transistors as circuit components, whereby the performance could be improved. When using polycrystalline Silicon for wiring carried out the thermal oxidation of the polycrystalline Silicon also results in a superficial film-shaped silicon dioxide layer electrical insulating properties. That way you could go without any difficulty multilayer wiring can be made.
Das polykristalline Silicium stellt jedoch einen Halbleiter dar und. besitzt einen höheren Widerstand als metallische Materialien. Zur Senkung seines Widerstands wird polykristallines Silicium in der Regel mit Verunreinigungen, wie Phosphor, Arsen, Bor und dgl., dotiert. Wenn beispielsweise als Verunreinigung Phosphor verwendet wird, wird zur Herstellung von mit Phosphor dotiertem polykristallinen Silicium beispielsweise einMonosilan unter vermindertem Druck (in der Größenordnung von 0,67 mbar) bei einer Temperatur in der Größenordnung von 6500C mit Phosphin (PH3) reagieren gelassen.However, the polycrystalline silicon is a semiconductor and. has a higher resistance than metallic materials. To lower his Resistor is usually made with impurities such as polycrystalline silicon Phosphorus, arsenic, boron and the like., Doped. If, for example, phosphorus is used as an impurity is used to make phosphorus doped polycrystalline Silicon, for example, a monosilane under reduced pressure (of the order of of 0.67 mbar) at a temperature of the order of 6500C with phosphine (PH3) left to react.
Das derart erhaltene polykristalline Silicium besitzt bestenfalls einen Widerstand von etwa 10## 3 Ohm-cm. Es bereitete erhebliche Schwierigkeiten, den Widerstand unter den angegebenen Wert zu senken Es wurde nun der Versuch unternommen, das polykristalline Silicium durch ein einen niedrigen Widerstand aufweisendes metallisches Material zu ersetzen. Beispiele für solche metallische Materialien sind Molybdän, Wolfram und dgl.The polycrystalline silicon thus obtained has at best a resistance of about 10 ## 3 ohm-cm. It was very difficult lower the resistance below the specified value It was now attempted the polycrystalline silicon by a low To replace resistance exhibiting metallic material. Examples of such metallic materials are molybdenum, tungsten and the like.
Wolfram als solches besitzt beispielsweise einen Widerstand -5 von 10 Ohm-cm. Dieser Wert ist zwei Zehnerpotenzen geringer als der oben angegebene Wert für den Widerstand des polykristallinen Siliciums. Andererseits spricht gegen den Einsatz von Molybdän für Elektroden und Verdrahtungen, daß wegen der Cxidationsbeständigkeit, der Maskierung von Verunreinigungen, wie Bor und dgl., die gegenwärtig üblichen Verfahren zur Herstellung möglichst intakter integrierter Schaltungen nicht durchgeführt werden können.Tungsten as such has a resistance of -5 of, for example 10 ohm-cm. This value is two powers of ten less than the one given above Value for the resistance of the polycrystalline silicon. On the other hand speaks against the use of molybdenum for electrodes and wiring, that because of its resistance to oxidation, the masking of impurities such as boron and the like are currently common Process for the production of as intact integrated circuits as possible not carried out can be.
Der Erfindung lag somit die Aufgabe zugrunde, eine neue und verbesserte Halbleitervorrichtung mit darauf vorgesehenen Elektroden und Verdrahtungen bzw. Anschlüssen niedrigen Widerstands zu schaffen, welche nach einem praktisch nicht modifizierten, derzeit üblichen Verfahren zur Herstellung integrierter Schaltungen herstellbar ist.The invention was therefore based on the object of a new and improved one Semiconductor device with electrodes and wirings provided thereon. Connections of low resistance to create, which after a practically not modified, currently common methods for manufacturing integrated circuits can be produced.
Gegenstand der Erfindung ist somit eine Halbleitervorrichtung mit einem Halbleitersubstrat, einer auf dem Halbleitersubstrat angeordneten ersten polykristallinen Siliciumschicht, einer auf der ersten polykristallinen Siliciumschicht ausgebildeten metallischen Schicht aus einem einen hohen Schmelzpunkt aufweisenden metallischen Material und einer auf der metallischen Schicht angeordneten zweiten polykristallinen Siliciumschicht.The invention thus relates to a semiconductor device with a semiconductor substrate, a first polycrystalline arranged on the semiconductor substrate Silicon layer, one formed on the first polycrystalline silicon layer metallic layer made of a metallic having a high melting point Material and a second polycrystalline arranged on the metallic layer Silicon layer.
Vorzugsweise besteht die metallische Schicht aus einem hochschmelzenden metallischen Material, wie Molybdän oder Wolfram.The metallic layer preferably consists of a high-melting point metallic material such as molybdenum or tungsten.
Zur Erhöhung bzw. Verbesserung der Haftung der Molybdänschicht an der jeweiligen polykristallinen Siliciumschicht kann zwischen der Molybdänschicht und jeder der beiden polykristallinen Siliciumschichten eine Haftschicht aus Titan vorgesehen werden.To increase or improve the adhesion of the molybdenum layer to of the respective polycrystalline silicon layer can be between the molybdenum layer and each of the two polycrystalline silicon layers has an adhesive layer made of titanium are provided.
Die zweite polykristalline Siliciumschicht wird auf der ersten polykristallinen Siliciumschicht zweckmäßigerweise derart ausgebildet, daß sie in sich die metallische Schicht einschließt.The second polycrystalline silicon layer is on top of the first polycrystalline The silicon layer is expediently designed in such a way that it is the metallic Layer includes.
Die Erfindung wird im folgenden anhand der Zeichnungen näher erläutert. Im einzelnen zeigen: Fig. 1 einen Querschnitt durch eine Ausführungsform einer erflnaungsgemäßen Halbleitervorrichtung und Fig. 2 einen Querschnitt durch eine andere Ausführungsform einer erfindungsgemäßen Halbleitervorrichtung.The invention is explained in more detail below with reference to the drawings. In detail: FIG. 1 shows a cross section through an embodiment of an embodiment according to the invention Semiconductor device and FIG. 2 shows a cross section through another embodiment a semiconductor device according to the invention.
Bei der in Fig. 1 dargestellten Ausführungsform einer erfindungsgemäßen Halbleitervorrichtung ist auf einem Siliciumsubstrat 10 eine erste polykristalline Siliciumschicht 12 vorgesehen. Sie wird beispielsweise nach einem üblichen chemischen Bedampfungsverfahren auf das Siliciumsubstrat 10 bis zu einer Stärke von etwa 1000 A aufwachsen gelassen. Auf der freiliegenden Oberfläche der ersten polykristallinen Siliciumschicht 12 wird dann nach üblichen Zerstäubungsverfahren nach und nach eine Titanschicht 14, eine Molybdänschicht 16 und eine (zweite) Titanschicht 18 aufgetragen. Die Molybdänschicht 12 besitzt eine Stärke von etwa 1000 A, jede der beiden Titanschichten 14 und 18 besitzt eine Stärke von etwa 100 A. Schließlich wird in entsprechender Weise wie die erste polykristalline Siliciumschicht 12 auf die Titanschicht 18 eine zweite polykristalline Siliciumschicht 20, jedoch bis zu einer Stärke von etwa 3000 A, aufwachsen gelassen.In the embodiment shown in FIG. 1 of an inventive Semiconductor device is a first polycrystalline on silicon substrate 10 Silicon layer 12 is provided. It is used, for example, according to a usual chemical Evaporation process on the silicon substrate 10 to a thickness of about 1000 A grown up. On the exposed surface of the first polycrystalline Silicon layer 12 then gradually becomes a Titanium layer 14, a molybdenum layer 16 and a (second) titanium layer 18 are applied. The molybdenum layer 12 has a thickness of approximately 1000 Å, each of the two titanium layers 14 and 18 has a strength of about 100 A. Finally, the corresponding Like the first polycrystalline silicon layer 12 on top of the titanium layer 18 second polycrystalline silicon layer 20, but up to a thickness of about 3000 A, grown up.
Danach werden, wie bekannt, auf photolithographischem Wege und durch Ätzen aus der Vorrichtung gemäß Fig. 1 in gegebenem Muster die überflüssigen Teile der jeweiligen Schichten selektiv entfernt. Die selektive Entfernung der Schichten kann beispielsweise unter Verwendung einer Photoresistätzmaske in einem Tetrafluorkohlenstoff (CF6)-Gasplasma erfolgen.Then, as is known, photolithographically and by Etch the superfluous parts from the device according to FIG. 1 in a given pattern of the respective layers are selectively removed. The selective removal of the layers for example, using a photoresist etch mask in a tetrafluorocarbon (CF6) gas plasma take place.
Auf diese Weise werden bei der in Fig. 1 dargestellten Halbleitervorrichtung die (nicht dargestellten) gewünschten Elektroden und Verdrahtungen bzw. Anschlüsse ausgebildet. Die Elektroden und Verdrahtungen liegen zwischen der ersten und zweiten polykristallinen Siliciumschicht 12 bzw. 20 und umfassen das einen niedrigen Widerstand aufweisende und zwischen den Schichten 12 und 20 befindliche Molybdän. Folglich besitzen die Elektroden und Verdrahtungen als Ganzes einen verringerten Lagenwiderstand und weisen ferner eine aus polykristallinem Silicium aufweisende Oberfläche auf.In this way, in the semiconductor device shown in FIG the desired electrodes and wiring or connections (not shown) educated. The electrodes and wirings are between the first and second polycrystalline silicon layers 12 and 20, respectively, and comprise the low resistance having and located between the layers 12 and 20 molybdenum. Consequently the electrodes and wirings as a whole have reduced sheet resistance and also have a polycrystalline silicon surface.
Folglich lassen sich bei der Anordnung mit den in der geschilderten Weise ausgebildeten Elektroden und Verdrahtungen bzw. Anschlüssen sämtliche üblichen EIerstellungsverfahren für eine bzw. verschiedene Halbleitervorrichtung(en) durchführen.Consequently, in the arrangement with the in the outlined Wise formed electrodes and wiring or connections all the usual Perform a manufacturing process for one or various semiconductor device (s).
Die im Zusammenhang mit Fig. 1 beschriebenen Elektroden und Verdrahtungen bzw. Anschlüsse zeigen die sog. Sandwichstruktur mit dem zwischen die polykristallinen Siliciumschichten gepackten Molybdän. Genau gesagt besitzen die Elektroden und Verdrahtungen bzw. Anschlüsse geätzte Seitenflächen, an denen das Molybdän teilweise freiliegt. Hierdurch erfahren einige spätere Herstellungsstufen, z. B. die thermische Oxidationsstufe bei erhöhter Temperatur, gewisse Beschränkungen.The electrodes and wiring described in connection with FIG or connections show the so-called sandwich structure with the between the polycrystalline Silicon layers packed molybdenum. In fact, they have electrodes and wiring or connections etched side surfaces on which the molybdenum is partially exposed. This will experience some later stages of manufacture, e.g. B. the thermal oxidation state at elevated temperature, certain restrictions.
Es können nämlich die an den Seitenflächen der Elektroden und Verdrahtungen bzw. Anschlüsse freiliegender Molybdänteile in heißer cxidierender Atiiosr##häre oxidiert und sublimiert werden.Namely, it can be those on the side surfaces of the electrodes and wirings or connections of exposed molybdenum parts in hot oxidizing atmosphere oxidized and sublimated.
Zur Herstellung von Halbleitervorrichtungen, bei denen eine teilweise Oxidation und Sublimation unerwünscht sind, wird die Molybdänschicht in dem Teil der polykristallinen Siliciumschicht, die einen geringen Widerstand aufweisen soll, eingeschlossen. Auf diese Weise läßt sich verhindern, daß die Molybdänschicht an der Oberfläche freiliegt. Dies wird im einzelnen im Zusammenhang mit Fig. 2, in der gleiche Bezugszeichen für gleiche Teile (wie in Fig. 1) stehen, näher erläutert.For manufacturing semiconductor devices in which a partially Oxidation and sublimation are undesirable, the molybdenum layer in the part becomes the polycrystalline silicon layer, which should have a low resistance, locked in. In this way, the molybdenum layer can be prevented from becoming the surface is exposed. This is detailed in connection with Fig. 2, in which the same reference numerals stand for the same parts (as in Fig. 1), explained in more detail.
Die in Fig. 2 dargestellte Ausführungsform einer erfindungsgemäßen Halbleitervorrichtung unterscheidet sich von der Halbleitervorrichtung gemäß Fig. 1 lediglich darin, daß die zwischen den beiden dünnen Titanschichten 14 und 18 eingeschlossene Molybdänschicht 16 auf der ersten polykristallinen Siliciumschicht 12 (lediglich) an der Stelle, die einen besonders niedrigen Lagenwiderstand aufweisen soll, vorgesehen und (ansonsten) vollständig mit der zweiten polykristallinen Siliciumschicht 20 bedeckt ist.The embodiment shown in Fig. 2 of an inventive Semiconductor device differs from the semiconductor device shown in FIG. 1 only in that the enclosed between the two thin titanium layers 14 and 18 Molybdenum layer 16 on the first polycrystalline silicon layer 12 (only) provided at the point that should have a particularly low layer resistance and (otherwise) completely with the second polycrystalline silicon layer 20 is covered.
Zur Ausbildung der in Fig. 2 dargestellten Ausführungsform der erfindungsgemäßen Halbleitervorrichtung werden die Schichten 12, 14, 16 und 18 in entsprechender Weise wie bei der in Fig. 1 dargestellten Ausführungsform angeordnet. Danach werden die Schichten 18, 16 und 14 in üblicher bekannter Weise selektiv weggeätzt, wobei ein Stapel von übereinanderliegenden Schichten 14, 16 und 18 mit dem erforderlichen niedrigen Lagenwiderstand zurückbleibt.To form the embodiment of the invention shown in FIG Semiconductor device layers 12, 14, 16 and 18 are used in a corresponding manner arranged as in the embodiment shown in FIG. After that, the Layers 18, 16 and 14 are selectively etched away in a conventional manner, with a Stack of superimposed layers 14, 16 and 18 with the required low sheet resistance remains.
Daran anschließend wird auf dem Stapel und dem freiliegenden Teil der ersten polykristallinen Siliciumschicht 12 in der im Zusammenhang mit Fig. 1 beschriebenen Weise die zweite polykristalline Siliciumschicht 20 ausgebildet, wobei der Stapel der Schichten 18, 16 und 14 vollständig bedeckt wird.This is followed by on the stack and the exposed part of the first polycrystalline silicon layer 12 in the connection with FIG. 1 described manner, the second polycrystalline silicon layer 20 is formed, wherein the stack of layers 18, 16 and 14 is completely covered.
Bei der in Fig. 2 dargestellten Ausführungsform einer erfindungsgemäßen Halbleitervorrichtung sind die im Zusammenhang mit der in Fig. 1 dargestellten Ausführungsform auftretenden Schwierigkeiten nicht gegeben. Es sei jedoch darauf hingewiesen, daß die bei Durchführung letzterer Herstellungsstufen eingehaltenen Temperatur nicht übermäßig hoch sind. Wenn nämlich die Behandlungstemperatur zu hoch ist, kommt es zwischen dem polykristallinen Silicium und dem Molybdän zu einer Legierungsbildung, wobei Molybdänsilicide, wie Mo3Si, Mo5Si3, MoSi2 und dgl., gebildet werden Die Legierungsbildungstemperatur liegt in der Größenordnung von 8000C bis 1200°C.In the embodiment shown in FIG. 2 of an inventive Semiconductor devices are those in connection with the embodiment shown in FIG. 1 occurring difficulties not given. It should be noted, however, that the temperature not maintained when carrying out the latter manufacturing steps are excessively high. Namely, when the treatment temperature is too high, it happens between the polycrystalline silicon and the molybdenum to form an alloy, where molybdenum silicides such as Mo3Si, Mo5Si3, MoSi2 and the like The alloy formation temperature is in the order of 8000C to 1200 ° C.
Die dabei gebildeten Molybdänsilicide besitzen Oxidationseigenschaften, die relativ nahe an den Oxidationseigenschaften des polykristallinen Siliciums liegen. Selbst wenn also eine mehr oder weniger starke Legierungsbildung erfolgt, brauchen die Herstellungsbedingungen bei den späteren Herstellungsstufen nicht geändert zu werden. Ungeachtet dessen sollte aber trotzdem bei einer so niedrig wie möglichen Temperatur gearbeitet werden.The molybdenum silicides formed have oxidation properties, which are relatively close to the oxidation properties of polycrystalline silicon. So even if a more or less strong alloy formation takes place, need the manufacturing conditions at the later stages of manufacture are not changed to will. Regardless, it should be as low as possible Temperature to be worked.
Die Titanschichten 14 und 18 können auch weggelassen werden, da beide Schichten lediglich als Haftschichten zur Verbesserung der Haftung der Molybdänschicht 16 an den polykristallinen Siliciumschichten 12 und 20 dienen. Sofern die Haftung der Molybdänschicht 16 an den polykristallinen Siliciumschichten 12 und 20 ausreicht, kann somit auf die Haftschicht verzichtet werden. Andererseits können die Haftschichten 14 und 18 auch aus anderen Materialien als Titan bestehen, solang diese Materialien ähnliche (Haft)eigenschaften wie Titan aufweisen. Scbließlich kann auch das Molybdän durch ein anderes geeignetes hochschmelzendes Metall, z. B.The titanium layers 14 and 18 can also be omitted as both Layers only as adhesive layers to improve the adhesion of the molybdenum layer 16 on the polycrystalline silicon layers 12 and 20 are used. Provided the liability the molybdenum layer 16 on the polycrystalline silicon layers 12 and 20 is sufficient, the adhesive layer can thus be dispensed with. On the other hand, the adhesive layers 14 and 18 are also made of materials other than titanium, as long as these materials are used have similar (adhesive) properties as titanium. Finally, molybdenum can also be used by another suitable refractory metal, e.g. B.
Wolfram, ersetzt werden.Tungsten.
Claims (5)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15650679A JPS5679450A (en) | 1979-11-30 | 1979-11-30 | Electrode and wiring of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3042503A1 true DE3042503A1 (en) | 1981-06-19 |
Family
ID=15629243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19803042503 Withdrawn DE3042503A1 (en) | 1979-11-30 | 1980-11-11 | Integrated circuit with good connection between layers - has high m.pt. metal layer sandwiched between two polycrystalline layers of silicon |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS5679450A (en) |
| DE (1) | DE3042503A1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3629102A1 (en) * | 1985-08-28 | 1987-04-02 | Zeotec Lrc Corp | LIQUID FILTER DEVICE |
| EP0243024A2 (en) * | 1986-04-11 | 1987-10-28 | AT&T Corp. | Metallized semiconductor device including an interface layer |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH061774B2 (en) * | 1985-03-29 | 1994-01-05 | 株式会社東芝 | Semiconductor device |
| JPS62188160U (en) * | 1986-05-21 | 1987-11-30 | ||
| JPS6346763A (en) * | 1986-08-15 | 1988-02-27 | Nec Corp | Solid-state imaging device and its manufacturing method |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1316697A (en) * | 1970-02-02 | 1973-05-09 | Ibm | Semiconductor devices |
| DE2261672A1 (en) * | 1971-12-18 | 1973-06-20 | Philips Nv | METHOD OF MANUFACTURING AN ARTICLE AND ARTICLE MANUFACTURED BY THIS METHOD |
| US3765970A (en) * | 1971-06-24 | 1973-10-16 | Rca Corp | Method of making beam leads for semiconductor devices |
| DE2315710A1 (en) * | 1973-03-29 | 1974-10-03 | Licentia Gmbh | METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT |
| US4042953A (en) * | 1973-08-01 | 1977-08-16 | Micro Power Systems, Inc. | High temperature refractory metal contact assembly and multiple layer interconnect structure |
| US4106051A (en) * | 1972-11-08 | 1978-08-08 | Ferranti Limited | Semiconductor devices |
| DE2641752B2 (en) * | 1975-09-17 | 1978-11-23 | Hitachi, Ltd., Tokio | Process for the production of a field effect transistor |
| US4128670A (en) * | 1977-11-11 | 1978-12-05 | International Business Machines Corporation | Fabrication method for integrated circuits with polysilicon lines having low sheet resistance |
-
1979
- 1979-11-30 JP JP15650679A patent/JPS5679450A/en active Pending
-
1980
- 1980-11-11 DE DE19803042503 patent/DE3042503A1/en not_active Withdrawn
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1316697A (en) * | 1970-02-02 | 1973-05-09 | Ibm | Semiconductor devices |
| US3765970A (en) * | 1971-06-24 | 1973-10-16 | Rca Corp | Method of making beam leads for semiconductor devices |
| DE2261672A1 (en) * | 1971-12-18 | 1973-06-20 | Philips Nv | METHOD OF MANUFACTURING AN ARTICLE AND ARTICLE MANUFACTURED BY THIS METHOD |
| US4106051A (en) * | 1972-11-08 | 1978-08-08 | Ferranti Limited | Semiconductor devices |
| DE2315710A1 (en) * | 1973-03-29 | 1974-10-03 | Licentia Gmbh | METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT |
| US4042953A (en) * | 1973-08-01 | 1977-08-16 | Micro Power Systems, Inc. | High temperature refractory metal contact assembly and multiple layer interconnect structure |
| DE2641752B2 (en) * | 1975-09-17 | 1978-11-23 | Hitachi, Ltd., Tokio | Process for the production of a field effect transistor |
| US4128670A (en) * | 1977-11-11 | 1978-12-05 | International Business Machines Corporation | Fabrication method for integrated circuits with polysilicon lines having low sheet resistance |
Non-Patent Citations (3)
| Title |
|---|
| IBM TDB Bd. 17, Nr. 6, Nov. 1974, S. 1831-1833 * |
| J. Electrochem. Soc.: Solid State Science and Technol., März 1978, S. 471-472 * |
| Japanese Journal of Applied Physics, Bd. 17(1978) Supplement 17-1, S. 37-42 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3629102A1 (en) * | 1985-08-28 | 1987-04-02 | Zeotec Lrc Corp | LIQUID FILTER DEVICE |
| EP0243024A2 (en) * | 1986-04-11 | 1987-10-28 | AT&T Corp. | Metallized semiconductor device including an interface layer |
| EP0243024A3 (en) * | 1986-04-11 | 1988-04-20 | American Telephone And Telegraph Company | Metallized semiconductor device including an interface layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5679450A (en) | 1981-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4219529C2 (en) | Process for the production of semiconductor components in CMOS technology with "local interconnects" | |
| DE3311635C2 (en) | ||
| DE69005129T2 (en) | Process for the production of integrated circuits with EPROM memory transistors and logic transistors. | |
| DE3222805A1 (en) | METHOD FOR PRODUCING A MOS CIRCUIT IN INTEGRATED CIRCUIT TECHNOLOGY ON A SILICON SUBSTRATE | |
| DE3841588A1 (en) | DYNAMIC VERTICAL SEMICONDUCTOR STORAGE WITH OPTIONAL ACCESS AND METHOD FOR THE PRODUCTION THEREOF | |
| DE3601326A1 (en) | SEMICONDUCTORS, PARTICULARLY HIGH VOLTAGE MOS FIELD EFFECT SEMICONDUCTORS | |
| DE4010618A1 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION | |
| DE2618445A1 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE | |
| DE3887025T2 (en) | Method for manufacturing CMOS EPROM memory cells. | |
| DE2133184A1 (en) | Method for manufacturing semiconductor components | |
| DE3038773C2 (en) | Method for producing an integrated semiconductor circuit arrangement with MOS transistors and with voltage-independent capacitors | |
| DE3334153A1 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE | |
| DE3131746A1 (en) | Method for fabricating a semiconductor unit | |
| EP0012220A1 (en) | Method of making a Schottky contact with a self aligned guard ring | |
| DE10334416A1 (en) | Semiconductor package | |
| DE2354567A1 (en) | DIGITAL-ANALOGUE CONVERTER | |
| DE19708031A1 (en) | RAM with field regions in semiconductor substrate | |
| DE2140108A1 (en) | Semiconductor device and method of manufacturing the same | |
| DE3027954A1 (en) | MOS integrated circuit with supplementary wiring plane - of silicide of high melting metal completely independent of metal wiring plane | |
| DE3019826A1 (en) | SEMICONDUCTOR DEVICE AND METHOD FOR THEIR PRODUCTION | |
| DE69808190T2 (en) | Method for producing a metal-metal capacitance in an integrated circuit and corresponding integrated circuit | |
| DE3042503A1 (en) | Integrated circuit with good connection between layers - has high m.pt. metal layer sandwiched between two polycrystalline layers of silicon | |
| DE19853432A1 (en) | Semiconductor device and method of manufacturing the same | |
| DE2703618C2 (en) | Process for the production of a semiconductor integrated circuit | |
| DE69509698T2 (en) | Method of manufacturing a field effect transistor with insulated gate and short channel, and corresponding transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8128 | New person/name/address of the agent |
Representative=s name: KERN, R., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN |
|
| 8130 | Withdrawal |