+

DE1965406A1 - Monolithische integrierte Schaltungen und Verfahren zu ihrer Herstellung - Google Patents

Monolithische integrierte Schaltungen und Verfahren zu ihrer Herstellung

Info

Publication number
DE1965406A1
DE1965406A1 DE19691965406 DE1965406A DE1965406A1 DE 1965406 A1 DE1965406 A1 DE 1965406A1 DE 19691965406 DE19691965406 DE 19691965406 DE 1965406 A DE1965406 A DE 1965406A DE 1965406 A1 DE1965406 A1 DE 1965406A1
Authority
DE
Germany
Prior art keywords
silicon
matrix
single crystal
islands
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691965406
Other languages
English (en)
Other versions
DE1965406B2 (de
DE1965406C3 (de
Inventor
Bean Kenneth Elwood
Gleim Paul Stanley
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE1965406A1 publication Critical patent/DE1965406A1/de
Publication of DE1965406B2 publication Critical patent/DE1965406B2/de
Application granted granted Critical
Publication of DE1965406C3 publication Critical patent/DE1965406C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/763—Polycrystalline semiconductor regions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/106—Masks, special
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/15—Silicon on sapphire SOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Description

Monolithische integrierte Schaltungen und Verfahren zu ihrer Herstellung
Polykristallines Silicium mit einer nadeiförmigen orientierten Kornstruktur besitzt anisotrope elektrische und thermische Eigenschaften. Eine monolithische integrierte Schaltung mit mehreren einkristallinen Siliciuminseln wird in einer polykristallinen Siliciummatrix mit einer solchen Zornstruktur hergestellt, wobei die Kornrichtung so orientiert ist, dass man zwischen den einkristallinen Inseln einen maximalen elektrischen spezifischen Widerstand und eine maximale Wärmeleitfähigkeit in Richtung auf eine Wärmefalle erhält. Bei einer Ausführungsform lässt man die einkristallinen Inseln und die polykristalline Matrix durch Danipfabscheidung von Silicium auf einem einkristallinen Substrat wachsen, das mit einem geeigneten Maskierungsmuster versehen ist, so dass das polykristalline Material
109817/1 100
BAO OHfOINAL
auf der Maskierung gleichzeitig mit dem einkristallinen Silicium auf den nicht_maskierten Stellen des Substrats wächst.
Die Erfindung betrifft eine monolithische integrierte Schaltung, welche eine Anordnung aus isolierten, einkristallinen Siliciuminseln aufweist, sowie ein Verfahren zu ihrer Herstellung. Insbesondere betrifft die Erfindung ein solches Gebilde, bei welchem die dielektrische Isolierung der einkristallinen Inseln durch eine polykristalline Siliciummatrix mit einer orientierten-, nadelartigen Kornstruktur erfolgt, welche sich durch anisotrope elektrische und thermische Eigenschaften auszeichnet.
Monolithische integrierte Schaltungen mit einer Anordnung aus einkristallinen Halbleiterzonen, welche voneinander durch eine oder mehrere diskrete Schichten aus einem dielektrischen Material elektrisch isoliert sind, bedeuten in vielen Beziehungen einen merklichen Portschritt gegenüber der allgmeiner verwendeten p-n Übergangsisolierung zur Schaffung einer elektrischen Trennung zwischen Schaltungselementen. Vielleicht der bedeutendste Vorteil der sogenenannten mehrphasigen monolithischen integrierten Schaltung ist die Ausschaltung einer Streukapazität zwischen dem Substrat und aktiven Elementen der Schaltung. Bei der mehrphasigen Struktur wird auch ein ungewollter oder parasitärer Transistor ausgeschaltet, der aus" der Basis-Kollektor-Substratkombination besteht und für die übliche monolithische Schaltung charakteristisch ist.
Polykristallines Silicium wurde häufig als Matrixmaterial für die Herstellung mehrphasiger monolithischer integrierter Schaltungen vorgeschlagen, da es einen Wärme-
10 9 8 17/1100
ϊΰ BAD OMGtM
ausdehnungskoeffizienten "besitzt, der etwa gleich demjenigen der einkristallinen Siliciumzonen ist. Da jedoch . polykristallines Silicium für gewöhnlich keinen ausreichenden elektrischen Widerstand besitzt, um die erforderliche .Isolierung zu ergeben, musste man bisher eine zusammenhängende Schicht aus Siliciumdioxid oder einem anderen dielektrischen Material zwischen den einkristallinen Zonen und dem polykristallinen Siliciumsubstrat solcher Schaltungen vorsehen. Es wurde nun gefunden, dass, wenn man polykristallines Silicium in einer solchen Weise aufwachsen lässt, dass man eine orientierte nadelartige Kornstruktur erhält, das Material anisotrope elektrische und thermische Eigenschaften aufweist. Insbesondere v/ird eine maximale elektrische und Wärmeleitfähigkeit in der Kornrichtung beobachtet und in einer Richtung senkrecht · zu der Kornstruktur beobachtet man eine geringste elektrische und Wärmeleitfähigkeit. Messungen parallel zur Kornstruktur haben eine Wärmeleitfähigkeit von etwa 0,9 Watt/cm pro Grad Celsius bei etwa 100 C ergeben, während senkrecht zur Kornstruktur eine Wärmeleitfähigkeit von etwa 0,6 Watt/cm pro Grad Celsius beobachtet wurde. Ein ■ elektrischer spezifischer Widerstand von 5,2 χ 10^ Ohm-cm wurde parallel zur Kornrichtung und von 5,9 x 10 Ohm-cm senkrecht zur Kornrichtung beobachtet. Diese Eigenschaften haben sich als besonders geeignet zum Bau einer mehrphasigen monolithischen integrierten Schaltungsstruktur erwiesen, wie die nachstehende Besprechung spezifischer Ausführungsformen der Erfindung zeigen wird.
Aufgabe der Erfindung ist die Schaffung einer verbesserten monolithischen integrierten Schaltung. Insbesondere betrifft die Erfindung die Schaffung einer monolithischen
109817/110 0
ORIGINAL INSPECTEO
integrierten Schaltungsstruktur mit mehreren elektrisch isolierten einkristallinen Siliciuminseln, welche in eine Matrix aus polykristallinem Silicium eingebettet sind, wobei sich die Schaltung durch verbesserte Abführung der in den monokristallinen Inseln erzeugten Warme und eine erhöhte Packungsdichte von Schaltungselementen auszeichnet.
Eine weitere Aufgabe der Erfindung ist die Schaffung einer verbesserten Methode zur Herstellung einer monolithischen integrierten Schaltungsstruktur und in einer Beziehung die Schaffung einer Methode zur Herstellung einer nur aus Silicium bestehenden Struktur, welche durch einkristalline Siliciuminseln gekennzeichnet ist, welche in eine polykristalline Matrix eingebettet sind. Eine weitere Aufgabe der Erfindung ist die Schaffung einer Methode, bei welcher gleichzeitig einkristallines und polykristallines Silicium zur Herstellung einer monolithischen Struktur wächst, wobei einkristalline Inseln von einer polykristallinen Matrix mit einer orientierten, nadelartigen Kornstruktur umgeben sind.
Die Erfindung verkörpert sich in einer monolithischen integrierten Schaltung, enthaltend eine polykristalline Siliciummatrix mit einer orientierten nadelartigen Kornstruktur und eine Vielzahl einkristalliner Siliciuminseln innerhalb der Matrix. Jede einkristalline Insel besitzt eine etwa planare Oberfläche, die senkrecht zu dem Korn der polykristallinen Matrix ausgerichtet ist. Eine solche Orientierung profitiert von den anisotropen elektrischen und thermischen Eigenschaften der polykristallinen Matrix. Das, heisst, der elektrische Widerstand
109817/1100
zwischen Inseln besitzt einen Höchstwert, da diese Richtung senkrecht zu dem Matrixkorn verläuft, während die Wärmeabführung von den einkristallinen Inseln in einer Richtung parallel zur Kornstruktur der Matrix optimal ist. Das fertige Gebilde enthält mindestens ein Schaltungselement innerhalb einer bestimmten Anzahl monokristalliner Inseln in Kombination mit Mitteln zur Anbringung geeigneter elektrischer Verbindungen der Schaltungselemente. Natürlich kann jede Insel ein Schaltungselement enthalten. Häufig jedoch werden einige der Inseln nicht zur Vervollständigung eines gegebenen Schaltungsmusters benötigt und werden daher nicht gebraucht .
Die Erfindung verkörpert sich ferner in einer monolithischen integrierten Schaltung, enthaltend eine polykristalline Siliciummatrix mit einer etwa planaren Oberfläche und einer nadelartigen Kornstruktur, welche etwa senkrecht zu der planaren Oberfläche orientiert ist. Eine Anordnung von einkristallinen Siliciuminseln befindet sich in der Matrix, wobei jede Insel eine Oberfläche aufweist, die etwa in der gleichen Ebene liegt wie die Oberfläche der Matrix. Wie vorstehend bemerkt, enthält die fertige Struktur mindestens ein Schaltungselement innerhalb bestimmter einkristalliner Inseln in Kombination mit Mitteln zur elektrischen Verbindung der Elemente. Gemäss einer bevorzugten Ausführungsform bildet jede Insel mit der Matrix eine monokristalline-polykristalline Zwischenfläche. In einer solchen Struktur entfällt die übliche Schicht aus Siliciumdioxid, wodurch die Wärmeabführung von jeder Insel in die polykristalline Matrix und anschliessend zu einem Sockel oder in eine andere Wärmefalle erleichtert wird.
Die Erfindung besteht auch in einer Methode zur Herstellung
109817/1100
ORlGlNALfNSPECTEO
einer monolith!sehen integrierten Schaltung, beginnend mit der Schaffung eines monokristallinen Siliciumkörpers mit einer etwa planaren Oberfläche und Bildung einer geeigneten Maskierungsschicht auf dieser Oberfläche, die ein solches Muster aufweist, dassman in der Maskierung mehrere voneinander in Abstand befindliche Öffnungen erhält. Der so maskierte Siliciumkörper wird einer Atmosphäre ausgesetzt, die eine dampf- oder gasförmige Siliciumverbindung unter epitaktischen Aufwachsbedingungen enthält, so dass einkristalline Siliciuminseln auf den freiliegenden Teilen der Siliciumoberfläche gebildet werden, die von gleichzeitig auf der Maskierung abgeschiedenem polykristallinem Silicium umgeben sind. Vorzugsweise wird das gleichzeitige Wachstum von einkristallinem und polykristallinem Silicium so lange fortgesetzt, bis eine Dicke erzielt ist, welche der aufgedampften Schicht nach anschliessender Entfernung des ursprünglichen einkristallinen Substrats eine ausreichende strukturelle Festigkeit verleiht. Mindestens ein Schaltungselement wird in jeder, von bestimmten einkristallinen Inseln gebildet und die Elemente werden in geeigneter Weise elektrisch verbunden. Die Bildung von Schaltungskomponenten und/oder die elektrische Verbindung dieser Komponenten kann entweder vor oder nach Entfernung des ursprünglichen einkristallinen Siliciumsubstrats erfolgen.
G-emäss einer spezifischeren Ausführungsform der vorstehenden Methode besitzt die planare Oberfläche des ursprünglich einkristallinen Siliciumkörpers eine (110) kristallografische Orientierung. Wenn man eine solche Orientierung vorsieht wird die Geometrie der Maskierungsschicht bewahrt oder überträgt sich durch die ganze Dicke des abgeschiedenen
10 9 8 17/1100
,i05Pid ORlGiNAL INSPECTED
Siliciums. Das heisst, die Zwischenflache zwischen dem abgeschiedenen einkristallinen und polykristallinen Silicium bleibt während der ganzen Operation senkrecht zu der Substratoberfläche. Diese Möglichkeit, so eine senkrechte Zwischenfläche aufrechtzuerhalten, ermöglicht es dem abgeschiedenen Material, beliebig dick aufzuwachsen, "ohne merklich von dem ursprünglich in der Maskierungsschich.1 vorgesehenen geometrischen Muster abzuweichen.
Die Geometrie der Zwischenfläche zwischen einkristallinem und polykristallinen! Silicium wird gemäss einer spezifischeren Ausführungsform der Methode noch weiter dadurch verbessert, dass man der Maskierungsschicht ein solches Muster verleiht, dass sich Öffnungen ergeben, wovon mindestens eine Seite parallel zu der Schnittlinie einer (111)Ebene mit der (llO)Ebene der Substratoberfläche orientiert ist . Vorzugsweise bilden die Fenster oder Öffnungen in der Maskierung Parallelogramme, wovon jede Seite parallel zu der Schnittlinie einer (lll)Ebene mit der Substratoberfläche orientiert ist. Die geregelte Abscheidung von Silicium auf einem so maskierten Substrat geht glatt vor sich und man erhält im wesentlichen planare Wände zwischen jeder einkristallinen Insel und der diese umgebenden polykristallinen Matrix.
Bei einer anderen Ausführungsform wird das gleichzeitige Wachstum von einkristallinem und polykristallinem Silicium unterbrochen, wenn eine Dicke erreicht ist, welche etwa der Dicke entspricht, die eine einkristalline Insel aufweisen muss, um für jedes beliebige darin zu bildende Schaltungselement passend zu sein. Dann wird die zusammengesetzte Schicht aus einkristallinem und polykristallinem Silicium mit einem geeigneten dielektrischen Material bedeckt, v/orauf auf der dielektrischen Schicht weiteres polykristallines Silicium abgeschieden und an-
109817/1100
ORIGINAL INSPECTEO
1965405
schliessend das ursprüngliche Siliciumsubstrat entfernt wird.
Bei einer weiteren Ausführungsform beginnt das erfindungsgemässe Verfahren mit einem einkristallinen Siliciumkörper mit einer im wesentlichen planaren Oberfläche, die selektiv unter Bildung eines Netzwerks von Kanälen darin und einer Vielzahl erhabener, mesaartiger Bereiche geaetzt wird. Auf der geaetzten Oberfläche wird dann polykristallines Silicium mit einer nadelartigen Kornstruktur, die senkrecht zu der Substratoberfläche orientiert ist, · abgeschieden. Einkristallines Silicium wird von der gegenüberliegenden Seite des Substrats entfernt, bis ein Teil des Kanalnetzes freigelegt ist, wodurch mehrere einkristalline Bereiche isoliert v/erden, die von polykristallinem Silicium umgeben sind; jeder einkristalline Bereich besitzt dann eine Oberfläche, die senkrecht zur Kornstruktur der polykristallinen Matrix verläuft. Das Gebilde wird dann dadurch fertiggestellt, dass man in jedem der ausgewählten einkristallinen Bereiche mindestens eine Schaltungskomponente bildet und diese Komponenten in geeigneter Weise elektrisch miteinander verbindet.
Polykristallines Silicium besitzt bekanntlich eine Korn- ' struktur; bisher wurde eine längliche oder "nadelartige11 Kornform beobachtet. Eine nadelartige Kornstruktur, bei welcher die Längsachsen der einzelnen Körner oder Kristalle willkürlich in alle Richtungen deuten, ist jedoch nicht "orientiert". Der Ausdruck " orientierte nadelartige Kornstruktur " , wie er hier verwendet wird, bedeutet somit eine Kornstruktur, bei welcher die Längsachsen der meisten Körner in einem regelmässigen Muster angeordnet sind.
109817/1100
_9_ 19654Q6
In der Regel verläuft die Kornrichtung gemäss der Erfindung etwa senkrecht zu der Oberfläche, auf welcher man das polykristalline Silicium wachsen lässt. Zur Abscheidung auf einer planaren Oberfläche deuten somit die orientierten Körner alle in die gleiche Richtung, das heisst sie verlaufen etwa parallel zueinander.
Pig. 1, 2 und 3 sind Querschnittsansichten eines Halbleiterplättchens, welche eine Reihenfolge erfindungsgemäss durchgeführter Verfahrensstufen veranschaulichen;
Pig. 4- ist eine Querschnittsansicht eines fertigen erfind ungsgemäs sen Gebildes, das das Ergebnis der in Pig. 1, 2 und 3 erläuterten Methode darstellt;
Pig. 5 und 6 sind Querschnittsansichten eines Halbleiterplättchens, welche eine Reihe von erfindungsgemässen Verfahrensstufen einer zweiten Ausführungsform der Erfindung erläutern;
Pig. 7 ist eine Querschnittsansicht des nach der in Pig. und 6 erläuterten Methode erhaltenen fertigen Gebildes;
Pig. 8 und 9 sind Querschnittsansichten eines Halbleiterplättchens, welche Verfahrensstufen einer dritten Ausführungsform der Erfindung erläutern und
Pig. 10 ist eine Querschnittsansicht eines nach der in Pig. 8 und 9 erläuterten Methode erhaltenen fertigen Gebildes.
10981 7/1100
ORIGINAL INSPECTED
-196F4O3
- ίο -
Figuren 1 "bis 4
Ein einkristallines Siliciumplättchen 11 mit einem Durchmesser von etwa 2,5 cm und einer Dicke von etwa 0,20/ wird nach bekannten Methoden hergestellt oder von üblichen Quellen erhalten. Vorzugsweise besitzt das Plättchen 11 eine solche kristallografisch^ Orientierung, das man eine Arbeitsoberfläche mit einer (110)Orientierung erhält. Die Schicht 12 aus Siliciumdioxid wird auf der Oberfläche des Plättchens 11 nach einer beliebigen geeigneten Methode gebildet, beispielsweise durch Wärmeoxidation oder durch Dampfabscheidung von Siliciumdioxid aus einer organischen Siliciumverbindung in einer oxidierenden Atmosphäre bei Abscheidungsbedingungen. Die Schicht 12 besitzt eine Dicke von 100 bis 100 000 Angström und vorzugsweise von etwa 10 000 Angström. In der Maskierungsschicht 12 wird dann unter Bildung von Fenstern 13 unter Anwendung bekannter fotolitografischer Methoden ein Muster erzeugt. Die Größe und die Anordnung der Fenster 13 entspricht der gewünschten G-rösse und Anordnung einkristalliner Siliciuminseln, welche in einer polykristallinen Siliciummatrix isoliert werden sollen. Vorzugsweise bildet das Maskierungsmuster parallelogrammförmige Fenster, wovon jede Seite parallel zu der Schnittlinie einer (113)Ebene mit der Oberfläche des Plättchens 11 verläuft.
Das Gebilde von Fig. 1 wird dann Bedingungen unterworfen, welche das gleichzeitige Wachstum von einkristallinem Silicium in den Fenstern und das Wachstum von polykristallinem Silicium auf dem Maskierungsmuster 12 unter Entstehung des Gebildes von Fig. 2 gestatten. Die bevorzugten Be-
109817/1100
dingungen für ein solches Siliciumwachstum umfassen ein Molverhältnis von Siliciumhalogenid ( oder .Siliciumhydrid) zu Wasserstoff von 1 - 4 $ und vorzugsweise etwa 2' bis 3 $>. Die Substrattemperatur wird zwischen 900 und 1350° C und vorzugsweise zwischen etwa 1150 und 1300° G gehalten. Diese Bedingungen sind geeignet und zwar nicht nur deshalb, weil in den Fensteröffnungen 13 ein qualitativ hochwertiges einkristallines Silicium abge-schieden wird, sondern in erster Linie deshalb, weil diese Bedingungen die Bildung einer orientierten nadelartigen Kornstruktur in dem polykristallinen Siliciumbereich 15 gewährleisten. Die erhaltene Kornstruktur verläuft senkrecht zu der Oberfläche der Maskierungsschicht 12. Eine solche Orientierung ist bevorzugt, da die Kornstruktur senkrecht zur Kornrichtung einen maximalen elektrischen Widerstand aufweist, was eine maximale elektrische Isolierung der einkristallinen Inseln 14 ergibt.
Ein spezifisches beispielsweises Verfahren v/ird in einem senkrechten Reaktorsystem durchgeführt, welches durch ein indirektes Strömungsmuster für die Reaktorgase gekennzeichnet ist. Ein solches System ist von der Ecco High Frequency, Inc. in North Bergen, ITew Jerseyr erhältlich. In einem zehnschlitzigen Reaktor (Schlitzdurchmesser 1,5 Zoll) mit einer Haubengröße von etwa 9?/8 Zoll Innendurchmesser und einem 71/4 Zoll Suszeptor erzielt man bei Anwendung einer Temperatur von 1150° C und einer Gesamtströmungsgeschwindigkeit von etwa 40 Liter/Min, bei Verwendung eines Gemisches aus 3 # Trichlorsilan und 97$ Viasserstoff geeignete Ergebnisse.
Das ursprüngliche Substrat 11 und das Maskierungsmuster
109817/1100
196F405
werden dann durch Läppen, Polieren und/oder Aetzen entfernt, so dass man das in Pig. 3 gezeigte Gebilde erhält, das im wesentlichen aus einkristallinen Inseln 14 besteht, welche von der polykristallinen Siliciummatrix 15 umgeben sind.
Wie Fig. 4 zeigt, wird das Gebilde von Pig. 3 dadurch fertiggestellt, dass man zur Bildung eindiffundierter Zonen 17, 18, 19 und 20, welche geeignete aktive und/oder passive Schaltungskomponenten innerhalb der Inseln 14, einschliesslich Dioden, Transistoren, Widerstände usw., bilden, eine als Diffusionsnaskierung dienende Oxidschicht 16 vorsieht. Die Herstellung solcher diffundierter Zonen oder anderer aktiver oder passiver Komponenten erfolgt nach bekannten Methoden, deren Erläuterung zum Verständnis der Erfindung hier nicht erforderlich ist. Dann werden geeignete Ohm'sche Kontakte 21 bis 27, ebenfalls nach hier nicht näher zu erläuternden bekannten Methoden, vorgesehen. Die fertige integrierte Schaltung bildet einen technischen Fortschritt in erster Linie infolge der erhöhten Geschwindigkeit der Wärmeabführung, die durch den Wegfall der üblichen dielektrischen.Schicht zwischen einer solchen polykristallinen Matrix und jeder der einkristallinen Inseln ermöglicht wird. Diese Ausführungsform der Erfindung ermöglicht auch eine Senkung der Herstellungskosten und eine Erhöhung der Packungsdichte von Schaltungselementen. Vielter ermöglicht diese Ausführungsform eine selektive Golddiffusion von der Rückseite des Plattchens zur Erzielung einer separaten Steuerung der Lebensdauer von Minoritätsträgern innerhalb jeder Insel. Die Rückseite des Plättchens steht auch zur Anbringung Olim'scher Kontakte, zum Beispiel an einer Kollektorzone, zur Verfügung.
109817/1100
19654Ό6
Bei einer anderen Ausführungsform wird das auf dem Gebilde von Pig. 1 abgeschiedene Silicium so dotiert, dass es vom entgegengesetzten Leitfähigkeitstyp wie das Substrat 11 ist. Das heisst, auf Höhe' der Fenster 13 wird epitaktisch ein p-n-Übergang gebildet. Man erhält so ein Gebilde, das etwa das gleiche wie in Pig. 2 ist, jedoch mit p-n-Übergangsisolierung von "Inseln" 14 in der vertikalen Richtung und Matrixisolierung in waagerechter Richtung. Als nächste Stufe kann somit die Vorrichtung fertiggestellt werden, ohne dass etwas von dem ursprünglichen Substrat entfernt zu werden braucht.
Figuren 5-7
Gemäss einer weiteren Ausführungsform wird die Reihenfolge von Pig. 1-4 leicht geändert, zunächst indem man die Dicke sowohl der auf dem maskierten Plättchen niedergeschlagenen einkristallinen als auch polykristallinen Bereiche begrenzt. Wie Pig. 5 zeigt, lässt man die polykristallinen Siliciumflächen '31 und die einkristallinen Bereiche 32 zu einer Dicke von nur 1-2 Mil aufwachsen, welche nicht ausreicht, um ein Brechen zu verhindern, wenn das ursprüngliche Substrat 11 wie bei der vorhergehenden Ausführungsform entfernt würde. Zur Schaffung einer strukturellen Festigkeit wird daher die Oxidschicht 33 oder ein anderes dielektrisches Material auf die gesamte Oberfläche der abgeschiedenen Bereiche aufgebracht, worauf man v/eiter polykristallines Silicium zur Bildung einer strukturellen Basis 34 aufwachsen lässt. Pur diese Basis 34 wird polykristallines Silicium in erster Linie der Einfachheit halber gewählt; es kann leicht durch andere Stoffe ersetzt werden.
1098 17/1100
40
Dann wird das ursprüngliche Substrat 11 wie bei der vorhergehenden Ausführungsform nach bekannten Methoden entfernt, einschliesslich beispielsweise durch eine Kombination von läppen, Polieren und Aetzen, wobei man im wesentlichen das in Fig. 6 gezeigte Gebilde erhält. Auf die geläppte und polierte aus den Bereichen 31 und 32 zusammengesetzte Oberfläche wird dann eine Oxidschicht
35 aufgebracht.
Die Vorrichtung wird durch Bildung eindiffundierter Zonen
36 - 39 unter Anwendung bekannter Methoden zur Schaffung von geeigneten Schaltungselementen innerhalb der einkristallinen Inseln fertiggestellt. Dann sieht man geeignete Ohm'sche Kontakte 40 - 46, ebenfalls nach bekannten Methoden, vor, welche die zur Verbindung der Schaltungskomponenten erforderlichen Mittel liefern. Eine detailliertere Beschreibung der Herstellung der Schaltungskomponenten und der Anbringung Ohm'scher Kontakte ist für die vorliegende Erfindung nicht erforderlich.
Figuren 8-10
Das einkristalline Siliciumplättchen 51 mit n-Leitfähigkeit, einem spezifischen Widerstand von etwa 0,4 bis 0,6 Ohm . cm , einer Dicke von etwa 8 Mil und einem Durchmesser von etwa 2,5 cm wird nach bekannten Methoden hergestellt oder ist von bekannten Quellen erhältlich. Eine eindiffundierte oder epitaktisch gewachsene Zone 52 vom gleichen Leitfähigkeitstyp, jedoch mit etwas geringerem spezifischen Widerstand,wird nach ebenfalls bekannten Methoden erzeugt. Die Zone 52 besitzt eine Dicke von beispielsweise 2 bis und vorzugsweise etwa 4 Mikron.
109817/1100
196S406
Als nächstes wird in der Oberfläche, des Plättchens 51 ein Kanalnetz 53 unter Anwendung "bekannter selektiver Aetzmethoden gebildet. Die Tiefe und das geometrische Muster der Kanäle 53 wird so gewählt, dass man eine Ansammlung erhabener, mesaartiger Bereiche erhält, deren Grosse und Dicke den gewünschten Abmessungen von einkristallinen Siliciuminseln entspricht, welche in dem fertigen Gebilde vorliegen sollen. Die polykristalline Siliciuinschicht 54 wird dann auf der mit Kanälen durchsetzten Oberfläche -des Plättchens 51 abgeschieden. Da sich das polykristalline Silicium direkt auf einer monokristallinen SiIiciumoberfläche abscheidet, müssen die m Verfahrensbedingungen so gewählt werden, dass ein einkristallines epitaktisches Wachstum vermieden wird. So kann beispielsweise das Wachstum der "Schicht 54 bei einer Temperatur in Gang gesetzt werden, welche für ein einkristallines Wachstum zu niedrig ist, so dass zunächst eine amorphe Siliciumschicht (nicht gezeigt) mit einer solchen Dicke abgeschieden wird, welche gerade zur Unterbrechung des einkristallinen Gitters ausreicht. Danach können die Bedingungen so modifiziert werden, dass man ein optimales Wachstum von polykristallinem Silicium erzielt. Vorzugsweise v/erden die vorstehend erwähnten Bedingungen zur Bildung einer orientierten nadelartigen Kornstruktur angewendet. Die polykristalline Schicht 54 * lässt man so lange wachsen, bis ihre Dicke gerade ausreicht, um die für die anschliessende Handhabung erforderliche strukturelle Festigkeit zu ergeben.
V.rie in Fig. 10 gezeigt ist, wird dann ein Teil des ursprünglichen Plättchens 51 nach bekannten Methoden durch Läppen, Polieren und/oder Aetzen entfernt, bis das Kanaimuster 53 deutlich freiliegt, wodurch eine Anordnung einkristalliner Bereiche isoliert wird,
109817/1100
BAD
in welchen dann Schaltungskomponenten gebildet werden sollen. ITach "bekannten Methoden wird dann die Oxidschicht 55 abgeschieden, welche als Diffusionsmaskierung und Passivierungsschicht dient. Alsdann werden wiederum nach bekannten Methoden eindiffundierte Zonen 56 bis 61 in den jeweiligen einkristallinen Inseln gebildet, welche geeignete Schaltungskomponenten ergeben. An den jeweiligen Komponenten bringt man dann Ohm'sche Kontakte 62 - 71 nach bekannten Methoden an, so dass man geeignete Mittel für eine elektrische Verbindung der jeweiligen Schaltungskomponenten besitzt.
Bei der dargestellten Ausführungsform wird die Schicht 52 vor dem Aetzen des Kanalnetztes 53 gebildet. Eür einige Aiiwendungszwecke aetzt man jedoch bevorzugt zuerst und bildet dann eine I\T -Schicht, welche dem Umriß der Kanäle folgt» Es ergibt dies einen sogenannten " Umwicklungs "-Pfad mit- geringem spezifischen Widerstand in dem fertigen Gebilde, was Oberflächenkollektorkontakte erleichtert.
Für jede der vorstehend beschriebenen Ausführungsformen wird eine direkte Zwischenfläche der einkristallinen Inseln mit der polykristallinen Matrix gezeigt. Die Erfindung umfasst jedoch auch die Zwischenschaltung einer dünnen Schicht aus SiO? odex- einem anderen dielektrischen Material zwischen den Inseln und der Matrix. Die Kombination von erhöhtem elektrischen '.videratcind in der Matrix plus der zusätzlichen elektrischen Isolierung einer ausaergewöhnlich dünnen Si0p-3chicht ergibt eine vorteilhafte Struktur, da die SiO.^-ochicht so dünn sein kann, dass sie eine ausreichende '.vä-rme ab führung ermöglicht, ohne dass ernsthafte Störungen infolge elektrischer
10 9 8 17/1100
BAD
- 17 - 196FAG6
Undichtigkeiten in Porm von feinen Löchern oder Unregelmässigkeiten in dem SiCL zu "befürchten wären.
109817/1 100
BAD

Claims (12)

"Patentansprüche.
1.] Monolithische integrierte Schaltung, bestehend aus
(a) einer polykristallinen Siliciummatrix mit einer orientierten, nadelartigen Kornstruktur und
(b) einer Vielzahl einkristalliner Siliciuminseln innerhalb dieser Matrix.
2. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass 3ede Insel eine etwa planare, senkrecht zu der Kornorientierung der Matrix verlaufende Oberfläche besitzt.
3. Monolithische integrierte Schaltung, bestehend aus
(a) einer polykristallinen Siliciuninatrix mit einer etwa planaren Oberfläche und einer nadelartigen Kornstruktur, die etwa senkrecht zu dieser Oberfläche orientiert ist,
(b) einer Vielzahl einkristalliner Siliciuminseln innerhalb der Matrix, wovon jede eine etwa in der gleichen Ebene wie die Matrixoberfläche liegende Oberfläche besitzt,
(c) mindestens einem Schaltungselement innerhalb jeder der einzelnen Inseln und
(d) Mitteln zur elektrischen Verbindung dieser Schaltungselemente.
109817/1100
BAD OKiGlNAL
4. Schaltung nach. Anspruch 3, dadurch gekennzeichnet, dass jede Inseln eine einkristalline-polykristalline Zwischenfläche mit der Matrix gemeinsam hat.
5. rlonolithische integrierte Schaltung, "bestehend aus
(a) einer polykristallinen Siliciummatrix mit einem anisotropen elektrischen spezifischen Widerstand und
(b) einer Vielzahl einkristalliner Siliciuminseln innerhalb der Katrix. °
6. rlonolithische integrierte Schaltung, bestehend aus
(a) einer polykristallinen Siliciummatrix mit anisotroper Wärmeleitfähigkeit und
(b) einer Vielzahl einkristalliner Siliciuminseln in der Matrix.
7. Verfahren zur Herstellung einer monolithischen integrierten Schaltung, dadurch gekennzeichnet, dass man
(a) einen einkristallinen Siliciumkörper mit einer im wesentlichen planaren Oberfläche vorsieht,
Cb) auf dieser Oberfläche eine Äaskierungsschicht bildet,
(c) diese- "-liokierunjsGchicht in ein mehrere voneinander im Abstand befindliche öffnungen freigebendes Küster
10 9 8 17/1100
BAD OriiulNAL
(d) den maskierten Siliciumkörper einer eine dampfförmige oder gasförmige Siliciumverbindung enthaltenden Atmosphäre unter ein epitaktisches Wachstum ermöglichenden Bedingungen aussetzt, so dass auf den freiliegenden Teilen der Siliciumoberfläche einkristalline Silicium inseln gebildet werden, welche von gleichseitig auf der Maskierungsschicht abgeschiedenem polykristallinen! Silicium umgeben sind,
(e) innerhalb jeder der einzelnen einkristallinen Inseln mindestens ein Schaltungselement bildet und
(f) diese Elemente elektrisch miteinander verbindet.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass der Siliciumkörper nach Durchführung einer der Stufen (d) - (f) entfernt v/ird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die planare Oberfläche des einkristallinen Siliciums eine (110) kristallografisch^ Orientierung besitzt.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das Muster der Maskierungsschicht öffnungen aufweist, wovon eine Seite parallel zu der Schnittfläche einer (lll)Ebene mit der Siliciumoberfläche orientiert ist.
11. Verfahren nach Anspruch 7, dadurch gekennzeichnet, darnach Stufe (d) die zusammengesetzte Schicht aus ein- und polykristallinen Silicium mit einer dielektrischen Schicht bedeckt, auf dieser weiteres polykristallines Silicium
1 Π 9 8 1 7 / 1 10 0
abgeschieden und das ursprüngliche Silicium entfernt v/ird und zwar alles vor Durchführung der Stufen (e) und (f).
12. Verfahren zur Herstellung einer monolithischen integrierten Schaltung, dadurch gekennzeichnet, dass man
(a) einen einkristallinen Siliciumkörper mit einer im wesentlichen planaren Oberfläche vorsieht,
(Td) diese Oberfläche unter Bildung eines Kanalnetzes selektiv aetzt,
(c) auf der geaetzten Oberfläche polykristallines Silicium mit einer nadelartigen, orientierten Kornstruktur abscheidet,
(d) von der gegenüberliegenden Seite des einkristallinen Körpers soviel Silicium abträgt, bis ein Teil des Kanalnetzes freiliegt, wodurch, viele einkristalline, von polykristallinem Silicium umgebene Sereiche isoliert werden und jeder einkristalline Bereich eine zu der Kornstruktur etwa senkrecht verlaufende Oberfläche besitzt,
(e) mindestens ein Schaltungselement in jedem der einkristallinen Bereiche bildet, und
(f) diese Elemente elektrisch miteinander verbindet.
109817/1 100
BAD
DE1965406A 1969-02-17 1969-12-30 Monolithische integrierte Halbleiterschaltung und Verwendung eines an sich bekannten Verfahrens zu ihrer Herstellung Expired DE1965406C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US79972169A 1969-02-17 1969-02-17

Publications (3)

Publication Number Publication Date
DE1965406A1 true DE1965406A1 (de) 1971-04-22
DE1965406B2 DE1965406B2 (de) 1974-01-10
DE1965406C3 DE1965406C3 (de) 1974-08-08

Family

ID=25176598

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1965406A Expired DE1965406C3 (de) 1969-02-17 1969-12-30 Monolithische integrierte Halbleiterschaltung und Verwendung eines an sich bekannten Verfahrens zu ihrer Herstellung

Country Status (6)

Country Link
US (1) US3624467A (de)
JP (1) JPS498232B1 (de)
DE (1) DE1965406C3 (de)
FR (1) FR2030843A5 (de)
GB (1) GB1260434A (de)
NL (1) NL6919284A (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3894893A (en) * 1968-03-30 1975-07-15 Kyodo Denshi Gijyutsu Kk Method for the production of monocrystal-polycrystal semiconductor devices
US3859127A (en) * 1972-01-24 1975-01-07 Motorola Inc Method and material for passivating the junctions of mesa type semiconductor devices
JPS5134268B2 (de) * 1972-07-13 1976-09-25
JPS5222516B2 (de) * 1973-02-07 1977-06-17
JPS5045573A (de) * 1973-08-25 1975-04-23
US3995309A (en) * 1973-10-30 1976-11-30 General Electric Company Isolation junctions for semiconductor devices
US3988763A (en) * 1973-10-30 1976-10-26 General Electric Company Isolation junctions for semiconductors devices
US4032960A (en) * 1975-01-30 1977-06-28 General Electric Company Anisotropic resistor for electrical feed throughs
FR2337432A1 (fr) * 1975-12-29 1977-07-29 Radiotechnique Compelec Perfectionnement a la structure des circuits integres a transistors bipolaires complementaires et procede d'obtention
FR2337431A1 (fr) * 1975-12-29 1977-07-29 Radiotechnique Compelec Perfectionnement a la structure des circuits integres a transistors bipolaires et procede d'obtention
US4330582A (en) * 1978-11-13 1982-05-18 Semix Incorporated Semicrystalline silicon products
US4675715A (en) * 1982-12-09 1987-06-23 American Telephone And Telegraph Company, At&T Bell Laboratories Semiconductor integrated circuit vertical geometry impedance element
JPS6281745A (ja) * 1985-10-05 1987-04-15 Fujitsu Ltd ウエハ−規模のｌｓｉ半導体装置とその製造方法
JPH01289264A (ja) * 1988-05-17 1989-11-21 Toshiba Corp 半導体装置
JPH07118505B2 (ja) * 1990-12-28 1995-12-18 信越半導体株式会社 誘電体分離基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2984549A (en) * 1957-06-21 1961-05-16 Clevite Corp Semiconductor product and method
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device
US3332810A (en) * 1963-09-28 1967-07-25 Matsushita Electronics Corp Silicon rectifier device
US3312879A (en) * 1964-07-29 1967-04-04 North American Aviation Inc Semiconductor structure including opposite conductivity segments
US3375418A (en) * 1964-09-15 1968-03-26 Sprague Electric Co S-m-s device with partial semiconducting layers
DE1519868B2 (de) * 1965-03-18 1971-07-29 Siemens AG, 1000 Berlin u 8000 München Verfahren zum herstellen einer faserstruktur in einem koerper aus einer halbleitenden verbindung
US3475661A (en) * 1966-02-09 1969-10-28 Sony Corp Semiconductor device including polycrystalline areas among monocrystalline areas
US3443175A (en) * 1967-03-22 1969-05-06 Rca Corp Pn-junction semiconductor with polycrystalline layer on one region

Also Published As

Publication number Publication date
JPS498232B1 (de) 1974-02-25
US3624467A (en) 1971-11-30
FR2030843A5 (de) 1970-11-13
DE1965406B2 (de) 1974-01-10
DE1965406C3 (de) 1974-08-08
NL6919284A (de) 1970-08-19
GB1260434A (en) 1972-01-19

Similar Documents

Publication Publication Date Title
DE69331816T2 (de) Verfahren zur Herstellung eines Halbleitersubstrats
DE68921559T2 (de) Verfahren zur Herstellung einer vom Substrat elektrisch isolierten Halbleiterschicht.
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1289191B (de)
DE2320265A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE1965406A1 (de) Monolithische integrierte Schaltungen und Verfahren zu ihrer Herstellung
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE2849373C2 (de)
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung
DE1961225A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE69404593T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung, die einen Halbleiterkörper mit Feldisolierungszonen aus mit Isolierstoff gefüllten Graben enthält
DE3300716C2 (de)
DE3486144T2 (de) Verfahren zur herstellung einer halbleiteranordnung.
DE1280416B (de) Verfahren zum Herstellen epitaktischer Halbleiterschichten auf elektrisch leitenden Schichten
DE1965408C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2527076A1 (de) Integriertes schaltungsbauteil
DE7130660U (de) Halbleiteranordnung auf einem halbleitertraeger
DE2658304A1 (de) Halbleitervorrichtung
DE1564958C3 (de) Integrierte Halbleiterschaltung mit einem hochohmigen einkristallinen Galliumarsenid-Substrat und Verfahren zu ihrer Herstellung
DE2657822C2 (de)
DE2317087C3 (de) Verfahren zur Herstellung von Halbleiteranordnungen, bei dem in Silizium versenkte Siliziumoxidgebiete durch maskierende Oxydation gebildet werden
DE2001468A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE2460653A1 (de) Verfahren zum aetzen von silicium
DE2216642C3 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee
点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载