DE1489081B1 - Process for the manufacture of semiconductor components - Google Patents
Process for the manufacture of semiconductor componentsInfo
- Publication number
- DE1489081B1 DE1489081B1 DE19641489081D DE1489081DA DE1489081B1 DE 1489081 B1 DE1489081 B1 DE 1489081B1 DE 19641489081 D DE19641489081 D DE 19641489081D DE 1489081D A DE1489081D A DE 1489081DA DE 1489081 B1 DE1489081 B1 DE 1489081B1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- diffusion
- semiconductor
- conductivity type
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 32
- 238000000034 method Methods 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 28
- 239000011248 coating agent Substances 0.000 description 14
- 238000000576 coating method Methods 0.000 description 14
- 239000000377 silicon dioxide Substances 0.000 description 14
- 235000012239 silicon dioxide Nutrition 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052810 boron oxide Inorganic materials 0.000 description 3
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 3
- 238000010292 electrical insulation Methods 0.000 description 3
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonia chloride Chemical compound [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003287 bathing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001639 boron compounds Chemical class 0.000 description 1
- 239000002775 capsule Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000009210 therapy by ultrasound Methods 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/137—Collector regions of BJTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiterelementen, insbesondere in einer integrierten Schaltung mit gemeinsamer Unterlage. The invention relates to a method for producing semiconductor elements, in particular in an integrated circuit with a common base.
An Transistoren und Dioden für Schalt- oder Rechnerzwecke wird häufig die Anforderung gestellt, gleichzeitig einen geringen Sättigungswiderstand und eine hohe Grenzschicht-Durchbruchsspannung zu zeigen. Obwohl diese beiden Eigenschaften sich eigentlich gegenseitig ausschließen, da z. B. in einem Transistor die erste Eigenschaft einen niedrigen Kollektorwiderstand erfordert, während die zweite Eigenschaft einen hohen Kollektorwiderstand voraussetzt, sind sie dadurch verwirklicht worden, daß eine einzige Zone eines bestimmten Leitfähigkeitstyps mit zwei Schichten verschiedenen Widerstandes ausgebildet wurde. So läßt sich erreichen, daß eine erste dünne Schicht hohen spezifischen Widerstandes, die sich unmittelbar an die Grenzfläche mit Halb-Ieitermaterial entgegengesetzten Leitungstyps anschließt, die gewünschte hohe Durchbruchsspannung liefert, während eine zweite Schicht geringen Wider-Standes, welche die übrige Zone bildet, den mittleren Zonenwiderstand gering hält. Da die Leitfähigkeit eines Halbleitermaterials unmittelbar mit dem Fremdstoffgehalt verknüpft ist, können die gewünschten Eigenschaften dadurch erzielt werden, daß ein Transistor hergestellt wird, der eine Zone mit zwei Schichten verschiedener Konzentration des gleichen Fremdstoffs aufweist.The requirement is often placed on transistors and diodes for switching or computer purposes, at the same time a low saturation resistance and a high interfacial breakdown voltage demonstrate. Although these two properties are actually mutually exclusive, since z. B. in one Transistor the first property requires a low collector resistance, while the second Property requires a high collector resistance, they have been realized in that a single zone of a certain conductivity type with two layers of different resistance was trained. In this way it can be achieved that a first thin layer of high resistivity, which immediately adjoins the interface with semi-conductor material of the opposite conductivity type, provides the desired high breakdown voltage, while a second layer of low resistance, which forms the rest of the zone, keeps the mean zone resistance low. As the conductivity of a semiconductor material is directly linked to the foreign matter content, the desired Properties can be achieved by making a transistor that has a zone with two layers of different concentrations of the same foreign matter.
Transistoren und Dioden mit den gewünschten Eigenschaften sind unter Verwendung des Epitaxial-Verfahrens hergestellt worden. Die Diffusionstechnik ist ausprobiert worden, hat sich aber bei der Her-Stellung solcher aus zwei Schichten bestehenden Zonen im allgemeinen als erfolglos erwiesen, weil das Ausmaß der Diffusion in größeren Tiefen schwer zu kontrollieren ist, das Verfahren sehr zeitraubend ist und die Diffusion im allgemeinen nicht verwendet werden kann, um nur die Störstellendichte einer Schichi zu verringern, ohne den Leitungstyp ganz zu verändern.Transistors and diodes with the desired properties are made using the epitaxial process has been manufactured. The diffusion technique has been tried, but has proven itself in the manufacture such two-layer zones have generally proven unsuccessful because the extent of diffusion at greater depths is difficult to control, the process very time consuming and diffusion in general cannot be used to determine only the impurity density of a To reduce Schichi without completely changing the line type.
Es ist bekannt, zur Herstellung von Halbleiterelementen nach dem Epitaxial-Verfahren eine mit Fenstern versehene Abdeckung auf eine Halbleiterscheibe aufzulegen und eine epitaktische Schicht durch die Fenster auf der Scheibe aufwachsen zu lassen. Hierbei können durch passende Konzentrationsänderungen von Beimischungen des Gases, aus dem die epitaktische Ablagerung erfolgt, pn-Übergänge entweder an der Grenzfläche zwischen der Halbleiterscheibe und den epitaktischen Schichten oder innerhalb der epitaktischen Schichten ausgebildet werden. Entfernt man anschließend die Halbleiterscheibe, so bleiben in den Fenstern der Abdeckung einzelne getrennte Halbleiteranordnungen (Dioden) zurück, die mit entsprechenden An-Schlüssen versehen werden können. Entfernt man andererseits die Abdeckung, so bleiben auf der Halbleiterscheibe tafelförmige Erhebungen (Mesa) des epitaktisch aufgewachsenen Materials zurück. Die Anschlüsse an die hierdurch gebildeten Halbleiterelemente werden einerseits an den Stirnflächen der Mesa und andererseits an der Rückseite der als Unterlage dienenden Halbleiterscheibe angebracht. Diese Anordnung ist allerdings als integrierte Halbleiteranordnung kaum brauchbar, denn die Unterlage muß eine hohe Leitfähigkeit besitzen, um den Sättigungswiderstand nicht zu groß werden zu lassen; dadurch tritt aber ein Nebenschluß zwischen benachbarten Halbleiterelementen auf.It is known for the production of semiconductor elements by the epitaxial process with a Laying the window cover on a semiconductor wafer and an epitaxial layer to grow up through the window on the pane. This can be done through appropriate changes in concentration of admixtures of the gas from which the epitaxial deposition takes place, pn junctions either at the interface between the semiconductor wafer and the epitaxial layers or formed within the epitaxial layers will. If you then remove the semiconductor wafer, the remain in the windows Cover individual separate semiconductor arrangements (diodes) back with the corresponding connections can be provided. On the other hand, if the cover is removed, the Semiconductor wafer, tabular elevations (mesa) of the epitaxially grown material. The connections to the semiconductor elements thus formed are on the one hand at the end faces the mesa and on the other hand attached to the back of the semiconductor wafer serving as a base. This arrangement is, however, as an integrated semiconductor arrangement hardly usable, because the base must have a high conductivity in order to have the saturation resistance not to let it grow too big; as a result, however, a shunt occurs between neighboring ones Semiconductor elements.
Aus diesem Grunde sind integrierte Schaltungen bisher im allgemeinen durch Diffusion aller aktiven Bereiche von einer Seite her in eine Halbleiterscheibe gebildet worden. Die Scheibe kann dann so elektrisch vorgespannt werden, daß sie die gewünschte elektrische Isolation zwischen den einzelnen Bauelementen bewirkt. For this reason, integrated circuits have so far generally been active by diffusion of all Regions have been formed from one side in a semiconductor wafer. The disc can then be so electric are biased so that it causes the desired electrical insulation between the individual components.
Nach einem anderen Vorschlag werden zur Herstellung von Halbleiterelementen in einer integrierten Halbleiterschaltungsanordnung auf einer halbleitenden Unterlage mindestens zwei aneinandergrenzende Halbleiterschichten vom gleichen Leitungstyp, aber mit verschiedener Fremdstoff-Konzentration, und mindestens eine weitere angrenzende Schicht vom entgegengesetzten Leitungstyp ausgebildet, wobei die eine Schicht des ersten Leitungstyps durch Eindiffusion eines Fremdstoffes in die Unterlage und die andere Schicht desselben Leitungstyps durch epitaktische Ablagerung von Halbleitermaterial des gleichen Leitungstyps, jedoch mit abweichender Fremdstoff- ύ Konzentration, gebildet wird. Die zuerst eindiffundierte Schicht hat eine hohe Leitfähigkeit und soll zur Verringerung des Sättigungswiderstandes des betreffenden Bauelementes dienen, während die Unterlage eine geringe Leitfähigkeit aufweist und so benachbarte Bauelemente ausreichend voneinander isoliert. Die epitaktische Schicht bedeckt aber zusammenhängend die ganze Unterlage, so daß die Schicht hoher Leitfähigkeit nicht unmittelbar zur Kontaktierung zugänglich ist. Deshalb ergibt sich nicht der geringstmögliche Sättigungswiderstand für einen gegebenen Aufbau.According to another proposal, for the production of semiconductor elements in an integrated semiconductor circuit arrangement, at least two adjoining semiconductor layers of the same conductivity type but with different impurity concentrations and at least one further adjoining layer of the opposite conductivity type are formed on a semiconducting substrate, one layer of the first conductivity type is formed by diffusion of a foreign substance into the substrate and the other layer of the same conductivity type by epitaxial deposition of semiconductor material of the same conductivity type, but with a different foreign substance ύ concentration. The first diffused layer has a high conductivity and is intended to reduce the saturation resistance of the component in question, while the substrate has a low conductivity and thus sufficiently insulates neighboring components from one another. The epitaxial layer, however, cohesively covers the entire substrate, so that the layer of high conductivity is not directly accessible for contacting. This does not result in the lowest possible saturation resistance for a given structure.
Die Erfindung geht aus von dem soeben genannten, früher vorgeschlagenen Verfahren und dient zur Lösung der Aufgabe, eine Kontaktierung der Diffusionsschicht in zuverlässiger Weise zu ermöglichen. Zu diesem Zweck ist das erfindungsgemäße Verfahren dadurch gekennzeichnet, daß die epitaktische Schicht durch ein in einer vollständigen Abdeckung der Diffusionsschicht ausgebildetes Fenster von geringerer Ausdehnung als die Diffusionsschicht aufge- j bracht wird, daß hierauf die Abdeckung entfernt " wird, so daß sich eine tafelförmige Erhebung (Mesa) ergibt, und daß nach dem Entfernen der Abdeckung am frei liegenden Teil der Diffusionsschicht eine Anschlußelektrode angebracht wird.The invention is based on the just mentioned, previously proposed method and is used for Solution to the problem of enabling contact to be made with the diffusion layer in a reliable manner. For this purpose, the method according to the invention is characterized in that the epitaxial Layer through a window formed in a complete cover of the diffusion layer of smaller Expansion as the diffusion layer is applied, that the cover is then removed " so that there is a tabular elevation (mesa), and that after removing the cover a connection electrode is attached to the exposed part of the diffusion layer.
Die Diffusionsschicht, der ohne weiteres eine hohe Leitfähigkeit erteilt werden kann, läßt sich also unmittelbar zur Kontaktierung der anschließenden epitaktischen Schicht vom gleichen Leitungstyp heranziehen. Die Leitfähigkeit der epitaktischen Schicht wird dabei unter Berücksichtigung der funktionellen Aufgaben des betreffenden Bauelementes gewählt, während die Diffusionsschicht wie gesagt ausschließlich zur Kontaktierung dient. In der tafelförmigen epitaktischen Schicht lassen sich dann in bekannter Weise weitere Zonen und pn-Übergänge (vorzugsweise durch Diffusion) ausbilden.The diffusion layer, which can easily be given a high conductivity, can therefore directly for contacting the subsequent epitaxial layer of the same conductivity type draw in. The conductivity of the epitaxial layer is taking into account the functional Tasks of the component in question selected while the diffusion layer as said serves exclusively for contacting. In the tabular epitaxial layer, in form further zones and pn junctions (preferably by diffusion) in a known manner.
Die Erfindung wird nachstehend an Hand der Zeichnungen näher erläutert. Hierin istThe invention is explained in more detail below with reference to the drawings. Is in here
F i g. 1 ein Schnitt eines idealisierten npn-Transistors bekannter Art,F i g. 1 a section of an idealized npn transistor known species,
F i g. 2 ein Schnitt eines idealisierten npn-Transistors, der nach der Epitaxial-Methode hergestellt wurde, zur Erläuterung einer bekannten Lösung derF i g. 2 shows a section of an idealized npn transistor manufactured by the epitaxial method was, to explain a known solution of
3 43 4
bei der Herstellung von Transistoren nach Fig. 1 hohen Konzentration von Donatoratomen gezüchtetin the manufacture of transistors according to FIG. 1, a high concentration of donor atoms is grown
auftretenden Schwierigkeiten, wurde. Dieses Ausgangsmaterial 21 ist mit N + be-any difficulties encountered. This starting material 21 is loaded with N +
F i g. 3 ein Ausschnitt einer integrierten Schaltung zeichnet. Nun wird eine epitaktische Schicht 22 mitF i g. 3 draws a section of an integrated circuit. An epitaxial layer 22 is now used
mit zwei Transistoren bekannter Art, geringerer Donatorkonzentration auf die Oberseitewith two transistors of known type, lower donor concentration on the top
Fig. 4 (a) bis 4 (i) Darstellungen verschiedener 5 der Schicht21 aufgebracht. Dann werden eine Basis-Stufen des erfindungsgemäßen Verfahrens, zone 23 und eine Emitterzone 24 auf entsprechende4 (a) to 4 (i) representations of different 5 of the layer 21 applied. Then become a basic level of the method according to the invention, zone 23 and an emitter zone 24 on corresponding
F i g. 5 ein Schnitt einer idealisierten integrierten Tiefen in die epitaktische Schicht eindiffundiert, umF i g. 5 is a section of an idealized integrated depth diffused into the epitaxial layer
Schaltung mit einer Anzahl erfindungsgemäß herge- so die Dicke der Schicht 22 mit hohem WiderstandCircuit with a number according to the invention so the thickness of the layer 22 with high resistance
stellter Transistoren, zu verringern und damit einen Transistor 20 mit denposed transistors, and thus a transistor 20 with the
F i g. 6 eine Draufsicht der Anordnung nach F i g. 5 io gewünschten Eigenschaften herzustellen. Da bekannt-F i g. 6 is a plan view of the arrangement according to FIG. 5 to produce the desired properties. As known-
und lieh das Ausmaß der Dotierung die Leitfähigkeit desand gave the level of doping the conductivity of the
Fig. 7 eine Schrägansicht einer erfindungsgemäßen Halbleitermaterials bestimmt, enthält der Transistor7 shows an oblique view of a semiconductor material according to the invention, the transistor contains
integrierten Schaltung. 20 eine dicke Schicht 21 von hoher Leitfähigkeit undintegrated circuit. 20 a thick layer 21 of high conductivity and
Nachstehend wird das erfindungsgemäße Verfah- eine dünne Schicht 22 von geringer Leitfähigkeit, dieIn the following, the method according to the invention is a thin layer 22 of low conductivity, the
ren der Einfachheit halber an Hand der Herstellung 15 zusammen die Kollektorzone bilden. Da der Ab-Ren for the sake of simplicity on the basis of the manufacture 15 together form the collector zone. Since the exit
von Transistoren erläutert. Es ist aber genausogut stand d' innerhalb der Kollektorzone hauptsächlichexplained by transistors. It is just as well stood d ' mainly within the collector zone
auf Dioden und andere Halbleiterelemente anwend- von einem Stoff hoher Leitfähigkeit bestritten wird,Applied to diodes and other semiconductor elements - is denied by a substance of high conductivity,
bar. ist der Sättigungswiderstand des Transistors 20 ge-bar. is the saturation resistance of transistor 20
Fig. 1 zeigt einen npn-Transistor 10 bekannter ring. Andererseits ergibt die Schicht22 hohen Wider-Art.
Er enthält eine Emitterzone 11 mit einem 20 Standes unmittelbar anschließend an die Grenzfläche
Donator vom η-Typ, eine Basiszone 12 mit einem zur Basiszone 23 die gewünschte hohe Durchbruchs-Akzeptor
vom p-Typ und eine Kollektorzone 13 mit spannung am Kollektor-Basis-Übergang,
einem Donator. Die Grundsubstanz ist in allen Fällen In F i g, 3 ist eine typische integrierte Schaltung 30
ein Halbleitermaterial, z. B. Silizium. Die Anschlüsse mit zwei Transistoren 31 und 32 dargestellt. Jeder
14, 15 und 16 bilden ohmsche Verbindungen mit 25 Transistor besitzt eine Emitterzone 33, eine Basis-Emitter,
Basis und Kollektor an den schraffierten zone 34 und eine Kollektorzone 35, die in einem ge-Stellen.
Die Leistung des Transistors 10 ist durch den meinEameii Halbleitersubstrat 36 ausgebildet sind.
Widerstand des Strompfades in der Kollektorzone 13 Die bekannten integrierten Transistoren werden im
zwischen dem Anschluß 16 und der Grenzfläche zur allgemeinen durch aufeinanderfolgende Diffusion der
Basis begrenzt. Die Länge dieses Strompfades ist in 30 drei Zonen 35, 34 und 33 in eine Oberfläche des
F i g. 1 mit d bezeichnet. Um eine hohe Durchbruchs- Substrates 36 gebildet. Die Diffusion wird nur auf
spannung an der Kollektor-Basis-Sperrschicht zu er- einer Oberfläche ausgeführt, weil die Scheibe 36
zielen, muß der Widerstand des Kollektormaterials ziemlich dick im Vergleich zur Dicke der einzelnen
in der Nähe der Grenzfläche hoch sein. Um aber Transistoren 31 und 32 ist, so daß das Eindiffuneinen
niedrigen Sättigungswiderstand des Kollektors 35 dieren von einer Seite schneller geht. Außerdem ist
zu erzielen, muß der Gesamtwiderstand des Halb- es unwahrscheinlich, daß bei Diffusion von einer
leiters auf der Entfernung d möglichst klein sein. Der Seite her bis zu einer verhältnismäßig geringen Tiefe
Transistor 10 erfüllt offenbar diese beiden Erforder- Kurzschlüsse zwischen den einzelnen Schaltungsnisse nicht, da die Zone 13 eine konstante Donator- elementen auftreten. Um die elektrische Isolierung
dichte aufweist. 40 zwischen den einzelnen Bauelementen zu erhöhen,Fig. 1 shows an npn transistor 10 known ring. On the other hand, layer 22 gives high cons. It contains an emitter zone 11 with a 20 stand immediately adjacent to the η-type donor interface, a base zone 12 with a p-type breakdown acceptor which is the desired high level to the base zone 23, and a collector zone 13 with voltage at the collector-base junction ,
a donor. In FIG. 3, a typical integrated circuit 30 is a semiconductor material, e.g. B. silicon. The connections with two transistors 31 and 32 are shown. Each 14, 15 and 16 form ohmic connections with 25 transistor has an emitter zone 33, a base-emitter, base and collector at the hatched zone 34 and a collector zone 35, which are in a ge-places. The performance of transistor 10 is through which my semiconductor substrate 36 is formed. Resistance of the current path in the collector zone 13 The known integrated transistors are limited between the terminal 16 and the interface to the general by successive diffusion of the base. The length of this current path is in three zones 35, 34 and 33 in one surface of FIG. 1 denoted by d. Around a high breakthrough substrate 36 is formed. Diffusion is only carried out on voltage at the collector-base barrier to one surface, because to target the disc 36, the resistance of the collector material must be quite thick compared to the thickness of the individual near the interface. But around transistors 31 and 32 is so that the diffusion of a low saturation resistance of the collector 35 from one side goes faster. In addition, the total resistance of the semi-conductor must be as small as possible in the event of diffusion from a conductor at distance d. On the side down to a relatively small depth, transistor 10 evidently does not meet these two required short circuits between the individual circuit conditions, since zone 13 has constant donor elements. To have the electrical insulation dense. 40 to increase between the individual components,
Um eine Kollektorzone mit höherem Widerstand kann man das Substrat 36 aus einem Stoff herstellen,
in der Nähe der Grenzfläche zwischen den Zonen 12 der einen Fremdstoff vom entgegengesetzten Lei-
und 13 zu erzeugen, könnte man daran denken, einen tungstyp wie die Kollektorzone 35 enthält, und der-Akzeptor
in die Oberseite des Halbleiterscheibchens art vorspannen, daß sich eine Grenzfläche hohen
eindiffundieren zu lassen, um so die Konzentration 45 Widerstandes gegen die Kollektorzone 35 bildet. Statt
des Donators im oberen Teil der Zone 13 zu ver- dessen kann auch ein Material hohen Widerstandes,
ringern. Selbst bei sorgfältigster Kontrolle wird aber also mit reiner Eigenleitung, verwendet werden,
durch die Diffusion einer solchen Verunreinigung Die Transistoren 31 und 32 haben jedoch die
nicht nur die Donatorkonzentration verringert, son- gleichen Mängel wie der Transistor 10 in Fig. 1.
dem auch ein weiterer pn-übergang zwischen dem 50 Wie bei Besprechung der Fig. 1 erläutert wurde,
eindiffundierten Akzeptormaterial und dem vorhan- kann das Problem nicht durch eine weitere Diffusion
denen Donatormaterial gebildet. Es ist auch schon gelöst werden, weil Diffusion von oben keine Zone
versucht worden, zusätzliche Donatoratome von der mit zwei verschiedenen Konzentrationen ergeben
Unterseite der Kollektorzone einzudiffundieren, um würde und die Diffusion von unten zu langsam und
so eine Schicht hoher Leitfähigkeit auf dem größten 55 zu schwer zu kontrollieren ist. Außerdem würde eine
Teil der Strecke d zu bilden. Dies hat sich als un- solche Diffusion von unten in vielen Fällen die elekpraktisch
erwiesen, weil die Diffusionstiefe so groß irische Isolation zwischen den einzelnen Schaltungsist, daß die Diffusionszeiten zu lang werden. Auch elementen zerstören. Diese Schwierigkeit ist durch
ist die Diffusion sehr schwer zu kontrollieren, wenn die Erfindung überwunden worden. Sie wird an Hand
die Diffusionstiefe groß im Vergleich zum verblei- 60 der F i g. 4 erläutert.In order to create a collector zone with a higher resistance, the substrate 36 can be made of a substance, in the vicinity of the interface between the zones 12 which contain a foreign substance of the opposite line and 13, one could think of a type of device such as the collector zone 35, and bias the acceptor into the top of the semiconductor wafer in a way that a high interface can diffuse in, so that the concentration 45 of resistance to the collector zone 35 forms. Instead of damaging the donor in the upper part of zone 13, a material with high resistance can also ring. Even with the most careful control, however, with pure self-guidance, will be used,
Due to the diffusion of such an impurity, however, the transistors 31 and 32 have not only reduced the donor concentration, but also have the same defects as the transistor 10 in FIG has been explained, diffused acceptor material and the present, the problem cannot be formed by further diffusion of the donor material. It has also already been solved, because diffusion from above no zone has been attempted to diffuse additional donor atoms from the lower side of the collector zone resulting with two different concentrations and the diffusion from below would be too slow and so a layer of high conductivity on the largest 55 to difficult to control. It would also form part of the route d . This has proven to be such a diffusion from below in many cases which are electrically practical because the diffusion depth is so great, Irish isolation between the individual circuits, that the diffusion times become too long. Destroy elements too. This difficulty is very difficult to control by diffusion once the invention has been overcome. On the basis of the diffusion depth, it becomes large in comparison to the remaining 60 in FIG. 4 explained.
benden Abstand von der Grenzfläche ist, so daß Fig. 4(a) zeigt, daß das Verfahren seinen Auseine Schicht hohen Widerstandes nicht genau einge- gang von einem als Substrat dienenden Siliziumgrenzt werden kann. scheibchen 40 nimmt, auf dem die verschiedenen Eine Verbesserung der Eigenschaften des Transi- Schaltungselemente der integrierten Schaltung angestors 10 nach F i g. 1 ist aber mittels des Epitaxial- 65 ordnet werden sollen. Beispielsweise hat das Scheib-Verfahrens gelungen. So ergibt sich der bekannte chen einen Durchmesser von 20 mm, ist etwa Transistor 20 nach Fig. 2. Der Transistor 20 wird 0,15mm dick und enthält eine gewisse Menge eines aus einem Scheibchen gebildet, das bereits mit einer Akzeptors. Die Abmessungen und die Dotierung sindThe distance from the interface is so that Figure 4 (a) shows that the process is inoperative Layer of high resistance not precisely adjoined by a silicon serving as a substrate can be. Slice 40 takes on which the various An improvement in the properties of the transi-circuit elements of the integrated circuit initiated 10 according to FIG. 1 is to be arranged by means of the epitaxial 65. For example, the Scheib method succeded. So the well-known chen has a diameter of 20 mm, is about Transistor 20 of Fig. 2. Transistor 20 becomes 0.15mm thick and contains some amount of one formed from a disc that already has an acceptor. The dimensions and the doping are
aber unwesentlich, und ein Material mit Eigenleitung genügt für bestimmte Transistoren. In bekannter Weise wird das Scheibchen 40 gereinigt und zugerichtet, um Oberflächenverunreinigungen zu entfernen und die gewünschten Abmessungen zu erzielen. Beispielsweise kann das Scheibchen 40 mit einer Schleifscheibe geläppt und anschließend bei Zimmertemperatur in einem Bad geätzt und poliert werden, das ein Gemisch von Salpetersäure und Flußsäure enthält.but insignificant, and a material with intrinsic conduction is sufficient for certain transistors. In well-known Thus, the wafer 40 is cleaned and trimmed to remove surface contaminants and to achieve the desired dimensions. For example, the washer 40 can a grinding wheel and then etched and polished in a bath at room temperature containing a mixture of nitric acid and hydrofluoric acid.
Das ganze Scheibchen 40 wird nun mit einem Film 41 aus Siliciumdioxyd überzogen, so daß sich die Anordnung nach Fig. 4(b) ergibt. Drei bekannte Verfahren zur Herstellung des Siliciumdioxydüberzuges sind: (1) Einwirkung von Sauerstoff auf das Scheibchen bei einer Temperatur von etwa 1250° C; (2) Einwirkung von Wasserdampf auf das Scheibchen bei einer Temperatur von etwa HOO0C; und (3) Einwirkung der Dämpfe von Äthylsilikat (C2H5O)4Si und Sauerstoff auf das Scheibchen bei einer Temperatur zwischen 700 und 900° C. Nach dem letzteren Verfahren wird ein Überzug von etwa 1 Mikron Dicke gebildet, während bei den beiden ersteren langsameren Verfahren man sich im allgemeinen mit einem Überzug von 0,2 bis 0,3 Mikron begnügt. Dann werden Fenster 42 im Überzug 41 an einer Oberfläche des Scheibchens 40 [F i g. 4 (c)] mittels eines Photoabdeckverfahrens geätzt. Die Mittelpunkte der Fenster 42 haben z. B. einen Abstand von 0,5 mm, um so die richtige Verteilung der auszubildenden Halbleiterelemente zu erzielen. Die Durchmesser der Fenster sind so gewählt, daß sich eine geeignete Fläche für die Kollektorzone ergibt. Selbstverständlich können weit mehr als die drei Fenster 42 in F i g. 4 (c) gleichzeitig hergestellt werden.The entire wafer 40 is now coated with a film 41 of silicon dioxide, so that the arrangement according to FIG. 4 (b) results. Three known methods of making the silica coating are: (1) exposing the wafer to oxygen at a temperature of about 1250 ° C; (2) action of water vapor on the disc at a temperature of about HOO 0 C; and (3) exposing the disc to the vapors of ethyl silicate (C 2 H 5 O) 4 Si and oxygen at a temperature between 700 and 900 ° C. In the latter process, a coating about 1 micron thick is formed, while the either of the former, slower methods, are generally satisfied with a coating of 0.2 to 0.3 microns. Windows 42 are then made in coating 41 on a surface of wafer 40 [FIG. 4 (c)] is etched using a photo masking process. The centers of the windows 42 have e.g. B. a distance of 0.5 mm, so as to achieve the correct distribution of the semiconductor elements to be formed. The diameters of the windows are chosen so that there is a suitable area for the collector zone. Of course, far more than the three windows 42 in FIG. 4 (c) can be produced at the same time.
Für das Ätzen mit photographischer Abdeckung besteht eine Anzahl bekannter Verfahren, die alle auf den gleichen Grundgedanken beruhen. Beispielsweise wird das zu ätzende Material (hier die mit Siliciumdioxyd überzogene Scheibe) zuerst mit einem lichtempfindlichen Material überzogen. Der Überzug wird getrocknet und kann gebrannt werden, um eine bestimmte Härte zu erzielen. Dann wird der Überzug durch eine Schablone belichtet, die im vorliegenden Falle das Bild der Fenster 42 auf der Oberseite des Filmes 41 entwirft. Das Bild wird dann entwickelt und der nicht erwünschte Teil des Überzuges, hier die Stellen der Fenster, chemisch entfernt. Schließlich wird das ganze Scheibchen in einer Lösung (z. B. Ammoniumwasserstoffchlorid) NH4HF2) geätzt, welche das Siliciumdioxyd an den nicht abgedeckten Stellen entfernt, das Material unter der gehärteten Abdeckung aber nicht angreift.There are a number of known methods of etching with photographic cover, all of which are based on the same principles. For example, the material to be etched (here the wafer coated with silicon dioxide) is first coated with a light-sensitive material. The coating is dried and can be baked to achieve a certain hardness. The coating is then exposed through a stencil which, in the present case, creates the image of the windows 42 on the upper side of the film 41. The image is then developed and the undesired part of the coating, in this case the window areas, is chemically removed. Finally, the entire disc is etched in a solution (e.g. ammonium hydrogen chloride) NH 4 HF 2 ), which removes the silicon dioxide from the uncovered areas, but does not attack the material under the hardened cover.
Nun wird das Scheibchen 40 kurz in eine Phosphor oder einen anderen Donator enthaltende Atmosphäre gebracht. Die Verunreinigung diffundiert durch die frei liegenden Fenster 42 in das Scheibchen 40 und bildet dort gemäß F i g. 4 (d) selektiv Schichten 43 der gewünschten Dicke vom Typ N + innerhalb des Substrats. Beispielsweise wird hierzu das Scheibchen der entsprechenden Atmosphäre in einer Diffusionskammer bei einer Temperatur von etwa 1000° C etwa 1 Stunde lang ausgesetzt.The disc 40 is then briefly placed in an atmosphere containing phosphorus or another donor. The contamination diffuses through the exposed window 42 into the disk 40 and forms there according to FIG. 4 (d) selectively layers 43 of the desired thickness of the N + type within the substrate. For this purpose, for example, the disc is exposed to the corresponding atmosphere in a diffusion chamber at a temperature of about 1000 ° C. for about 1 hour.
Um verstreute Fremdstoffatome zu entfernen, die in den Überzug 41 eingebettet sein können, wird das Scheibchen durch Baden in Flußsäure von diesem Überzug befreit und dann abermals gemäß F i g. 4 (e) durch Bildung einer Siliciumdioxydschicht 46 abgedeckt. An den gleichen Stellen wie vorher werden wieder Fenster eingeätzt. Es hat sich als günstig erwiesen, bei der Bildung dieser zweiten Siliciumdioxydabdeckung eine kleine Menge einer organischen Borverbindung der oxydierenden Atmosphäre beizufügen, so daß der Siliciumdioxydüberzug 46 etwas Boroxyd enthält. Das Boroxyd im Überzug 46 gleicht etwaige Streuverunreinigungen des Donators aus, die während des vorhergehenden Diffusionsvorganges das Scheibchen 40 erreicht haben könnten.In order to remove scattered foreign matter atoms that may be embedded in the coating 41, the Discs freed from this coating by bathing in hydrofluoric acid and then again according to FIG. 4 (e) covered by the formation of a silicon dioxide layer 46. Be in the same places as before etched in the window again. It has been found beneficial in the formation of this second silica cap add a small amount of an organic boron compound to the oxidizing atmosphere so that the silica coating 46 contains some boron oxide. The boron oxide in the coating 46 evens out any stray impurities in the donor which could have reached the disc 40 during the previous diffusion process.
Wie Fig. 4(e) zeigt, sind die Fenster47, die in den Überzug 46 eingeätzt sind, kleiner als die darunterliegenden Diffusionsschichten. So ergibt sich nach Fertigstellung eine frei liegende Fläche der Diffusionsschicht, an der Anschlüsse angebracht werden können. Diese stellen in der fertigen integrierten Schaltung (Fig. 5 und 6) den Kollektoranschluß 59 für jeden Transistor dar. Diese Anordnung des Kollektoranschlusses ergibt einen KoIIektorstrompfad, der nur über eine sehr kurze Strecke hohen Widerstandes unmittelbar in der Nähe der Kollektor-Basis-Grenzschicht führt und so einen ä außerordentlich kleinen Widerstand aufweist. ™As Fig. 4 (e) shows, the windows 47 etched into the coating 46 are smaller than the underlying diffusion layers. After completion, this results in an exposed area of the diffusion layer to which connections can be attached. In the finished integrated circuit (FIGS. 5 and 6) these represent the collector connection 59 for each transistor. This arrangement of the collector connection results in a KoIIektorstrompfad, which leads only over a very short distance of high resistance directly in the vicinity of the collector-base interface and so has an - extremely low resistance. ™
Es wurde gefunden, daß ein Siliciumdioxydfilm zur Begrenzung des Epitaxial-Wachstums von Halbleitermaterial verwendet werden kann. Das Scheibchen wird also nun in eine Epitaxial-Kammer gebracht, und auf den frei liegenden Stellen wird ein Donator enthaltendes Silicium abgelagert, das gemäß Fig. 4(f) einkristallische Fortsetzungen 48 des Scheibchens 40 an den frei liegenden Stellen 47 bildet. Die Ablagerung kann in bekannter Weise vor sich gehen. Beispielsweise wird Silicium durch Reduktion einer Verbindung wie Siliciumtetrachlorid SiCl4 oder Trichlorsilan SiHCl3 durch Wasserstoff erzeugt. Obwohl Silicium bei Temperaturen zwischen etwa 1000 und 1400° C sich an dem Kristall anlagert, wurde gefunden, daß keine Ablagerung an den abgedeckten Stellen auftritt, wenn eine verhältnismäßig niedrige Scheibchentemperatur von z.B. 11500C oder weniger und eine Wachstumsgeschwindigkeit von etwa 20 Mikron je Stunde eingehalten werden. Bei Temperaturen, die 1150° C erheblich überschreiten, kann sich polykristallines Siliciummaterial auf der Silicium- f dioxydmaske bilden. Obwohl dieses polykristalline Material bei der nachfolgenden Reinigung entfernt werden kann, führt es gegebenenfalls zu unerwünschten mechanischen Beanspruchungen des einkristallischen Materials. Deswegen soll die Temperatur so niedrig wie möglich gehalten werden.It has been found that a silicon dioxide film can be used to limit the epitaxial growth of semiconductor material. The wafer is thus now placed in an epitaxial chamber, and a silicon containing donor is deposited on the exposed areas, which, according to FIG. The deposition can take place in a known manner. For example, silicon is produced by reducing a compound such as silicon tetrachloride SiCl 4 or trichlorosilane SiHCl 3 with hydrogen. Although silicon attaches to the crystal at temperatures between about 1000 and 1400 ° C, it was found that no deposition occurs on the areas covered locations when a relatively low slices temperature of, for example 1150 0 C or less and a growth rate of approximately 20 microns per hour be respected. At temperatures that considerably exceed 1150 ° C., polycrystalline silicon material can form on the silicon dioxide mask. Although this polycrystalline material can be removed during the subsequent cleaning, it may lead to undesirable mechanical stresses on the single-crystal material. Therefore the temperature should be kept as low as possible.
Nach der Epitaxial-Ablagerung kann das Scheibchen 40 mit einer Ätzlösung von Ammoniumchlorwasserstoff behandelt werden, wobei das Bad vorzugsweise mit Ultraschall aufgerührt wird, um die Entfernung der Siliciumdioxydschicht und etwa daran haftenden abgelagerten Materials zu fördern. Die Ultraschallbehandlung ist unnötig, wenn sich keine Siliciumablagerungen auf der Siliciumdioxydschicht gebildet haben; die Maske wird dann einfach in der üblichen Weise entfernt. Nach dem Ätzbad bleiben die mesaartigen Ablagerungen 48 in Fig. 4(g) zurück.After epitaxial deposition, wafer 40 can be treated with an etching solution of ammonium hydrogen chloride be treated, the bath is preferably stirred with ultrasound to the To promote removal of the silicon dioxide layer and any adhering deposited material. the Ultrasound treatment is unnecessary if there are no silicon deposits on the silicon dioxide layer have formed; the mask is then simply removed in the usual manner. Remain after the etching bath back the mesa-like deposits 48 in Fig. 4 (g).
Das Scheibchen 40 wird nun abermals mit einem Siliciumdioxydüberzug versehen, und es werden Fenster 49 an der Stirnseite der Vorsprünge gemäß F i g. 4 (h) eingeätzt, um die Diffusion eines Akzeptors zu ermöglichen, der die Basiszone 50 der Transistoren bilden soll. Dies geschieht beispielsweiseThe disk 40 is now again provided with a silicon dioxide coating, and there are Window 49 on the face of the projections according to FIG. 4 (h) etched to allow diffusion of an acceptor to enable which is to form the base zone 50 of the transistors. This happens for example
durch Behandlung des abgedeckten Scheibchens mit einer Boroxyd enthaltenden Atmosphäre für etwa zwanzig Minuten bei etwa 900"C und nachfolgende Diffusion in einer Wasserdampf enthaltenden Atmosphäre bei etwa HO(F C während etwa acht Stunden. Wenn Dioden statt Transistoren das gewünschte Endprodukt sind, bildet die Basiszone 50 den letzten Diffusionsbereich. Bei Transistoren wird dagegen das Material nochmals in Flußsäurelösung geätzt, mit einen: Siliciumdioxydüberzug versehen, an den entsprechenden Stellen der mit dem Akzeptor dotierten Flächen geätzt und mit einem Donator behandelt, um gemäß F i g. 4 (i) eine als Emitterzone dienende Diffusionsschicht 51 zu erzeugen.by treating the covered disc with an atmosphere containing boron oxide for about twenty minutes at about 900 "C and subsequent diffusion in an atmosphere containing water vapor at around HO (F C for around eight hours. If diodes instead of transistors are the desired Are end products, the base zone 50 forms the last diffusion region. In the case of transistors, on the other hand, this is the case Material etched again in hydrofluoric acid solution, provided with a silicon dioxide coating, on the corresponding The areas doped with the acceptor are etched and treated with a donor, according to FIG. 4 (i) to produce a diffusion layer 51 serving as an emitter zone.
Danach sind die Transistoren der integrierten Schaltung im wesentlichen fertig, abgesehen von den elektrischen Anschlüssen an die verschiedenen Halbleiterzonen. Vor der Befestigung der Anschlüsse können andere Elemente auf dem Scheibchen 40 in bekannter Weise ausgebildet werden. Danach kann die ganze Anordnung unter Anwendung einer photographischen Maske geätzt werden, um die Verbindungsleitungen für die Basis-, Emitter- und Kollektorzonen vorzubereiten. Nun kann ein Metall z. B. Aluminium, aufgedampft werden, woraufhin eine erneute selektive Ätzung zur Herstellung der Verbindungen zwischen den entsprechenden Anschlüssen der integrierten Schaltungsanordnung erfolgt. Statt dessen können auch einzelne Anschlüsse durch Herstellung ohmscher Kontakte, z. B. unter Druck und Wärme, an den Transistoren oder Dioden angebracht werden. Schließlich wird die ganze integrierte Schaltung in eine gemeinsame Kapsel eingeschlossen.Thereafter, the transistors of the integrated circuit are essentially finished, apart from the electrical connections to the various semiconductor zones. Before attaching the connections For example, other elements can be formed on the wafer 40 in a known manner. After that you can the whole assembly can be etched using a photographic mask to make the interconnection lines to prepare for the base, emitter and collector zones. Now a metal z. B. Aluminum, after which a further selective etching to produce the connections takes place between the corresponding connections of the integrated circuit arrangement. Instead of which can also be individual connections by making ohmic contacts, e.g. B. under pressure and Heat to which transistors or diodes are attached. Eventually the whole integrated circuit becomes enclosed in a common capsule.
Fig. 5 und 6 zeigen ein Beispiel einer solchen fertigen Mikroschaltung mit drei Transistoren 52, 53 und 54. wobei jedoch der Deutlichkeit halber die bleibende, sehr dünne Siliciumdioxydschicht weggelassen ist. Jeder Transistor besitzt eine Kollektorschicht 55 hoher Leitfähigkeit, die teilweise frei liegt und dort mit einem Anschluß 59 verbunden ist, ferner eine zweite Koliektorschicht 56 niedriger Leitfähigkeit, eine Basiszone 57, die in den epitaxial aufgewachsenen Vorsprung, dessen Untergrenze durch die Grenzfläche zwischen den Schichten 55 und 56 definiert ist, eindiffundiert ist, und eine in die Oberseite dieses Vorsprungs eindifTundierte Emitterzone 58. Wie bei Besprechung der F i g. 3 erläutert wurde, kann die elektrische Isolation zwischen den einzelnen Bauelementen im Betrieb dadurch verbessert werden, daß das Trägerscheibchen derart vorgespannt ist, daß sich eine Sperrschicht hohen Widerstandes gegen die Kollektorschicht 55 er<jibt.5 and 6 show an example of such a finished microcircuit with three transistors 52, 53 and 54. However, for the sake of clarity, the remaining, very thin silicon dioxide layer has been omitted. Each transistor has a collector layer 55 of high conductivity, which is partially exposed and is connected to a terminal 59 there, and also a second collector layer 56 of low conductivity, a base zone 57, which is inserted into the epitaxially grown protrusion, the lower limit of which is through the interface between the layers 55 and 56 is defined, is diffused, and an emitter region 58 diffused into the top of this protrusion. As in the discussion of FIG. 3, the electrical insulation between the individual components can be improved during operation in that the carrier disk is preloaded in such a way that a barrier layer of high resistance against the collector layer 55 arises.
Ein erfindungsgemäß hergestellter Transistor hatte die folgenden Abmessungen und Kennwerte:A transistor manufactured according to the invention had the following dimensions and characteristics:
Dicke der Schicht 55 6 MikronLayer 55 thickness 6 microns
Breite der Schicht 55 0.33 mmWidth of the layer 55 0.33 mm
Länge der Schicht 55 0,40 mmLength of layer 55 0.40 mm
Dicke der Schicht 56 zwischen denThickness of the layer 56 between the
Schichten 55 und 57 6 MikronLayers 55 and 57 6 microns
Länge und Breite der Schicht 56 .. 0.33 mmLength and width of the layer 56 .. 0.33 mm
Dicke der Schicht 57 1 MikronLayer 57 thickness 1 micron
Dicke der Schicht 58 3 MikronThickness of layer 58 is 3 microns
Durchbruchsspannung an derBreakdown voltage at the
Kollektor-Basis-Grenzschicht ... 80 VoltCollector-base interface ... 80 volts
Sättigungswiderstand etwa 5 OhmSaturation resistance about 5 ohms
Fig. 7 zeigt eine integrierte Schaltung mit einer Anzahl fertiger Transistoren gemäß der Erfindung. Wie man sieht, hat jeder der dargestellten Transistoren eigene Anschlüsse an Emitter. Basis und Kollektor. Der Kollektoranschluß befindet sich an der Schicht niedrigen Widerstandes, so daß ein geringer Sättigungswiderstand erzielt wird.Fig. 7 shows an integrated circuit with a Number of finished transistors according to the invention. As you can see, each has the transistors shown own connections to emitter. Base and collector. The collector connection is on the Layer of low resistance, so that a low saturation resistance is achieved.
Claims (1)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US30851963A | 1963-09-12 | 1963-09-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1489081B1 true DE1489081B1 (en) | 1970-10-22 |
Family
ID=23194294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19641489081D Pending DE1489081B1 (en) | 1963-09-12 | 1964-08-31 | Process for the manufacture of semiconductor components |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS499267B1 (en) |
| DE (1) | DE1489081B1 (en) |
| FR (1) | FR1413980A (en) |
| GB (1) | GB1029767A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3659160A (en) * | 1970-02-13 | 1972-04-25 | Texas Instruments Inc | Integrated circuit process utilizing orientation dependent silicon etch |
| US3768150A (en) * | 1970-02-13 | 1973-10-30 | B Sloan | Integrated circuit process utilizing orientation dependent silicon etch |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1141386B (en) * | 1961-04-26 | 1962-12-20 | Siemens Ag | Method for manufacturing a semiconductor device |
| DE1178518B (en) * | 1961-10-06 | 1964-09-24 | Ibm | Process for the production of semiconductor components |
-
1964
- 1964-08-31 DE DE19641489081D patent/DE1489081B1/en active Pending
- 1964-08-31 FR FR986726A patent/FR1413980A/en not_active Expired
- 1964-09-04 GB GB36393/64A patent/GB1029767A/en not_active Expired
- 1964-09-11 JP JP39051414A patent/JPS499267B1/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1141386B (en) * | 1961-04-26 | 1962-12-20 | Siemens Ag | Method for manufacturing a semiconductor device |
| DE1178518B (en) * | 1961-10-06 | 1964-09-24 | Ibm | Process for the production of semiconductor components |
Also Published As
| Publication number | Publication date |
|---|---|
| GB1029767A (en) | 1966-05-18 |
| JPS499267B1 (en) | 1974-03-02 |
| FR1413980A (en) | 1965-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2745857C2 (en) | ||
| DE2623009C2 (en) | Method for manufacturing a semiconductor device | |
| EP0001550B1 (en) | Integrated semiconductor circuit for a small-sized structural element, and method for its production | |
| EP0001574B1 (en) | Semiconductor device for resistance structures in high-density integrated circuits and method for making it | |
| DE2203183A1 (en) | Integrated semiconductor circuit arrangement | |
| DE2031333C3 (en) | Method for manufacturing a semiconductor component | |
| DE2749607C3 (en) | Semiconductor device and method for the production thereof | |
| DE3116268C2 (en) | Method for manufacturing a semiconductor device | |
| DE2641752B2 (en) | Process for the production of a field effect transistor | |
| DE2633714C2 (en) | Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production | |
| DE2640981C2 (en) | Process for producing semiconductor devices by ion implantation | |
| DE2718449A1 (en) | METHOD OF MANUFACTURING A SEMI-CONDUCTOR ARRANGEMENT AND ARRANGEMENT PRODUCED BY THIS METHOD | |
| DE2615438A1 (en) | METHOD FOR MANUFACTURING CIRCUIT COMPONENTS OF INTEGRATED CIRCUITS IN A SILICON SUBSTRATE | |
| DE1803024A1 (en) | Integrated semiconductor device and method for its manufacture | |
| DE1764570B2 (en) | A method of manufacturing a semiconductor device having complementary NPN and PNP transistors | |
| DE1814747C2 (en) | Process for the production of field defect transistors | |
| DE2058442C3 (en) | Method for manufacturing a semiconductor device | |
| DE19608504A1 (en) | IGFET for power component of motor controlled current inverter | |
| DE2658304C2 (en) | Semiconductor device | |
| DE2320420A1 (en) | METHOD FOR PRODUCING A CONDUCTIVE CONNECTION PATTERN ON SEMI-CONDUCTOR CIRCUITS AND ARRANGEMENTS PRODUCED BY THE METHOD | |
| DE1489081B1 (en) | Process for the manufacture of semiconductor components | |
| EP0520214A1 (en) | Method of forming a doped region in a substrate and use in the fabrication of a bipolar transistor | |
| DE19626787A1 (en) | Manufacturing method of a semiconductor device | |
| DE2732582A1 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE | |
| DE1564958C3 (en) | Integrated semiconductor circuit with a high-resistance monocrystalline gallium arsenide substrate and process for its manufacture |