WO2009101877A1 - 表示装置およびその駆動方法 - Google Patents

Abstract

　本発明は、長時間通電することにより生じる特性変化を抑制して高品位の映像を表示することができる表示装置およびその駆動方法を提供することを目的とする。 　ｎ本の第１の走査信号線群Ｇ１（１）～Ｇ１（ｎ）を順次活性化している間に、ｎ本の第２の走査信号線群Ｇ２（１）～Ｇ２（ｎ）に同時に、各画素形成部に含まれる薄膜トランジスタ１２０をオフ状態にする電圧と同じ負極性で、より大きなレベルの所定電圧ＶｇＥを印加する。次に、ｎ本の第２の走査信号線群Ｇ２（１）～Ｇ２（ｎ）を順次活性化している間に、ｎ本の第１の走査信号線群Ｇ１（１）～Ｇ１（ｎ）に同時に所定電圧ＶｇＥを印加する。このことを繰り返すことによって、薄膜トランジスタ１２０の近傍に蓄積された電荷を消去し、そのオフ特性の変化を抑制する。 　本発明は、長時間使用されるマトリクス型表示装置に適している。

Description

表示装置およびその駆動方法

　本発明は、アクティブマトリクス型表示装置およびその駆動方法に関し、さらに詳しくは通電時間が長くなることにより生じる特性変化を抑えるアクティブマトリクス型表示装置およびその駆動方法に関する。

　テレビやパソコン等のディスプレイとして、高品位の映像表示が可能なアクティブマトリクス型液晶表示装置が使用されている。この液晶表示装置の各画素形成部には、薄膜トランジスタ（Thin Film Transistor：以下「ＴＦＴ」という）および画素電極が設けられている。ＴＦＴがオンしているときに、表示すべき映像に応じた電位が映像信号線からＴＦＴを通って画素電極に与えられると、次の表示すべき映像に応じた電位が与えられるまで、ＴＦＴのゲートをオフする電圧（ゲートオフ電圧）がゲートに与えられる。その結果、ＴＦＴは次の電位が与えられるまでオフ状態になり、表示すべき映像に応じた電位が画素形成部に保持される。

　しかし、液晶パネルを搭載した液晶表示装置に長時間通電すると、ＴＦＴのオフ特性が変化する。その結果、例えばノーマリブラックタイプ（電圧が印加されていないときは黒く見えるタイプ）の、Ｎチャネル型ＴＦＴが形成された液晶パネルでは、ゲート電圧をゲートオフ電圧から高くしていくと、白色で表示されていた映像は、輝度が落ち、灰色で表示されるように見える。この映像が灰色で表示されるように見えるときのゲート電圧をかすみ電圧という。かすみ電圧は、通電時間が長くなるとそれに伴って低下し、所定の値まで低下するとそれ以上低下しなくなる。この場合、かすみ電圧の低下分を考慮してゲートオフ電圧を設定しなければならないので、ゲートドライバの耐圧を高くしなければならない等の不都合が生じる。

　液晶表示装置の通電時間が長くなるとかすみ電圧が低下するのは、次の理由によるものと考えられている。すなわち通電時間が長くなると、ＴＦＴのチャネル領域の近傍に電荷が蓄積されるようになり、蓄積された電荷によってチャネル領域に反転層が形成されるようになる。その結果、本来オフ状態であるべきＴＦＴに形成された反転層を介してリーク電流が流れるようになる。このため、画素形成部に保持されている表示すべき映像に応じた電位が低下し、映像の輝度が落ちる。また通電時間が長くなると、それに伴って蓄積される電荷量が増加するので、かすみ電圧が低下し、リーク電流が流れやすくなる。

　日本の特開平９－１５２６２８号公報には、ＴＦＴのチャネル領域の上方に層間絶縁膜を介して導電膜を形成することにより、かすみ電圧の低下を抑えることが記載されている。
日本の特開平９－１５２６２８号公報

　テレビをはじめとする種々の分野で液晶表示装置が普及するのに伴って、液晶表示装置の表示品位の向上が求められている。このため、表示品位を高めるべく、長時間通電することによる特性変化に起因する上記かすみ電圧の低下を抑制することが求められている。

　そこで、本発明は、長時間通電することによる特性変化をより抑制することによって、高品位の映像を表示することができる表示装置およびその駆動方法を提供することを目的とする。

　本発明の第１の局面は、映像を階調表示するアクティブマトリクス型の表示装置であって、
　複数の走査信号線と、前記複数の走査信号線と交差する複数の映像信号線と、前記複数の走査信号線および前記複数の映像信号線の交差点にそれぞれ対応してマトリクス状に配置され、対応する走査信号線に印加される信号に応じてオン状態またはオフ状態となるスイッチング素子を含む画素形成部とを備える表示部と、
　前記複数の走査信号線を選択的に活性化する走査信号線駆動回路と、
　表示すべき映像を表す映像信号を前記映像信号線に印加する映像信号線駆動回路とを備え、
　前記走査信号線駆動回路は、前記スイッチング素子をオフ状態にするオフ電圧と同じ極性で前記オフ電圧よりもレベルの高い所定パルスを、各走査信号線に対し当該走査信号線が活性化されていない期間内に印加することを特徴とする。

　本発明の第２の局面は、本発明の第１の局面において、
　前記走査信号線は、それぞれ互いに隣接する複数の走査信号線からなる第１の走査信号線群と第２の走査信号線群とを含み、
　前記走査信号線駆動回路は、前記第１の走査信号線群を活性化する第１の走査信号線駆動回路と、前記第２の走査信号線群を活性化する第２の走査信号線駆動回路とを含み、
　前記第１および第２の走査信号線駆動回路は、前記第１および第２の走査信号線群のいずれか一方を活性化している期間に、他方の走査信号線群に前記所定パルスを同時に印加することを特徴とする。

　本発明の第３の局面は、本発明の第１の局面において、
　前記走査信号線駆動回路は、
　　連続する複数のパルスを発生する連続パルス発生回路と、
　　前記連続する複数のパルスのうち先行する１群のパルスに基づいて前記所定パルスを発生する所定パルス発生回路と、
　　後続のパルスに基づいて前記走査信号線を活性化する活性化パルスを発生する活性化パルス発生回路とを備えることを特徴とする。

　本発明の第４の局面は、本発明の第３の局面において、
　前記所定パルス発生回路は、連続する複数の前記所定パルスを発生することを特徴とする。

　本発明の第５の局面は、本発明の第３の局面において、
　前記所定パルス発生回路は、パルス幅が１水平期間以上の前記所定パルスを発生することを特徴とする。

　本発明の第６の局面は、本発明の第２または第３の局面において、
　第１の電圧を出力する第１の電源と、第２の電圧を出力する第２の電源と、第３の電圧を出力する第３の電源とをさらに備え、
　前記走査信号線駆動回路は、前記第１の電圧によって前記スイッチング素子をオン状態とし、前記第２の電圧によって前記スイッチング素子をオフ状態とし、前記第３の電圧によって前記画素形成部に蓄積された電荷を消去するように、前記第１、第２および第３の電圧を選択的に前記走査信号線に印加することを特徴とする。

　本発明の第７の局面は、本発明の第６の局面において、
　前記第２の電源と前記第３の電源とを切り換える第１および第２の切換手段とをさらに備え、
　前記第１の切換手段は、前記第１の走査信号線群が活性化されている期間に、前記第２の電源から前記第３の電源に切り換えて前記第２の走査信号線駆動回路に出力し、
　前記第２の切換手段は、前記第２の走査信号線群が活性化されている期間に、前記第２の電源から前記第３の電源に切り換えて前記第１の走査信号線駆動回路に出力することを特徴とする。

　本発明の第８の局面は、本発明の第６の局面において、
　前記第１の電源と前記第３の電源とを切り換える第３および第４の切換手段をさらに備え、
　前記第３の切換手段は、前記第１の電源と前記第３の電源とを切り換えて前記走査信号線駆動回路に順に出力し、
　前記第４の切換手段は、前記第３の切換手段とは逆の位相で、前記第１の電源と前記第３の電源とを切り換えて前記走査信号線駆動回路に順に出力し、
　前記走査信号線駆動回路は、各走査信号線に対して順に、前記第１および第３の電圧のうちいずれか一方の電圧を前記走査信号線のうち奇数番目の走査信号線に印加し、他方の電圧を前記走査信号線のうち偶数番目の走査信号線に印加することを特徴とする。

　本発明の第９の局面は、本発明の第６の局面において、
　前記第１の電源と前記第３の電源とを切り換える第５、第６および第７の切換手段をさらに備え、
　前記第５の切換手段は、前記第１の電源と前記第３の電源とを切り換えて前記走査信号線駆動回路に順に出力し、
　前記第６の切換手段は、前記第５の切換手段とは異なる位相で、前記第１の電源と前記第３の電源とを切り換えて前記走査信号線駆動回路に順に出力し、
　前記第７の切換手段は、前記第５および第６の切換手段とは異なる位相で、前記第１の電源と前記第３の電源とを切り換えて順に出力し、
　前記走査信号線駆動回路は、前記第５の切換手段、前記第６の切換手段、前記第７の切換手段を循環的に順に選択し、各走査信号線に対して順に位相をずらしながら、前記第３の電圧を印加した後に前記第１の電圧を印加することを特徴とする。

　本発明の第１０の局面は、複数の走査信号線と、前記複数の走査信号線と交差する複数の映像信号線と、前記複数の走査信号線および前記複数の映像信号線の交差点にそれぞれ対応してマトリクス状に配置され、対応する走査信号線に印加される信号に応じてオン状態またはオフ状態となるスイッチング素子を含む複数の画素形成部とを備え、映像を階調表示するアクティブマトリクス型の表示装置の表示方法であって、
　表示すべき映像を表す映像信号を前記映像信号線に印加するステップと、
　前記複数の走査信号線を選択的に活性化するステップと、
　各走査信号線に対し当該走査信号線が活性化されていない期間に、前記スイッチング素子をオフ状態にするオフ電圧と同じ極性で前記オフ電圧よりもレベルの高い所定パルスを印加するステップとを備えることを特徴とする。

　本発明の第１および第１０の局面によれば、走査信号線駆動回路は、各走査信号線に対して、当該走査信号線が活性化されていない期間に、スイッチング素子のオフ電圧と同じ極性で、オフ電圧よりもレベルの高い所定パルスを印加する。このことにより、表示装置に長時間通電したためにスイッチング素子の近傍に蓄積された電荷をより多く消去することができる。このため、表示装置は、スイッチング素子の特性変化を抑えて高品位の映像を表示することができる。

　本発明の第２の局面によれば、第１の走査信号線群が活性化されているときは第２の走査信号線群に、第２の走査信号線群が活性化されているときは第１の走査信号線群に、所定パルスを印加する。この場合、第１の走査信号線群を活性化する第１の走査信号線駆動回路、および第２の走査信号線群を活性化する第２の走査信号線駆動回路をそれぞれ別のＩＣチップによって構成することができるので、既存の走査信号線駆動回路を流用することができる。このため、液晶表示装置の製造コストを抑えることができる。

　本発明の第３の局面によれば、走査信号線に、所定パルスを印加し、次に走査信号線を活性化する活性化パルスを印加する。この場合、走査信号線にそれぞれ活性化パルスを印加する直前に所定パルスを印加するので、表示装置は、スイッチング素子の近傍に蓄積された電荷を消去した状態で、表示すべき映像に応じた電圧を画素形成部に保持することができる。このため、スイッチング素子の特性変化を抑えて、より高品位の映像を表示することができる。

　本発明の第４の局面によれば、活性化パルスを印加する前に、所定パルスを複数回印加する。このため、所定パルスの印加時間が長くなり、スイッチング素子の近傍に蓄積された電荷をより多く消去することができる。その結果、さらに高品位の映像を表示することができる。

　本発明の第５の局面によれば、パルス幅が１水平期間以上の所定パルスを印加するので、スイッチング素子の近傍に蓄積された電荷をより多く消去することができる。

　本発明の第６の局面によれば、第１の電圧が印加されたときスイッチング素子をオンし、第２の電圧が印加されたときスイッチング素子をオフし、第３の電圧が印加されたときスイッチング素子の近傍に蓄積された電荷を消去することができる。

　本発明の第７の局面によれば、第１の走査信号線群が活性化されている期間に、第１の切換手段によって第２の電源から第３の電源に切り換えられて、第２の走査信号線群に第３の電圧が出力される。また、第２の走査信号線群が活性化されている期間に、第２の切換手段によって第２の電源から第３の電源に切り換えられて、第１の走査信号線群に第３の電圧が印加される。この結果、活性化されていない走査信号線群に接続されたスイッチング素子の近傍に蓄積された電荷を消去することができる。また、所定パルスを印加する回数を多くしたり、所定パルスを印加する時間を長くしたりすることによって、より多くの蓄積された電荷を消去することができる。

　本発明の第８の局面によれば、走査信号線駆動回路は、奇数番目の走査信号線に活性化パルスが印加されているときに、偶数番目の走査信号線に所定パルスを印加する。次に、この偶数番目の走査信号線に活性化パルスが印加されるときに、奇数番目の走査信号線に所定パルスを印加する。このようにして、走査信号線駆動回路は、活性化されていない走査信号線に、所定パルスを印加して走査信号線に接続されたスイッチング素子の近傍に蓄積された電荷を消去する。次に、活性化パルスを印加することにより走査信号線を活性化する。このように、走査信号線を活性化する直前に所定パルスを印加して、蓄積された電荷が消去されるので、液晶表示装置は高品位の映像を表示することができる。

　本発明の第９の局面によれば、走査信号線駆動回路は、それぞれ互いに異なる位相で切り換えられる第５、第６および第７の切換手段を循環的に順に選択し、各走査信号線に対してタイミングをずらしながら順に、所定パルスを印加し、次に活性化パルスを印加する。この場合、所定パルスを印加する回数を増やしたり、パルス幅の大きなパルスを印加したりすることができるので、走査信号線に接続されたスイッチング素子の近傍に蓄積された電荷をより多く消去することができる。このため、液晶表示装置は、より高品位の映像を表示することができる。

本発明の第１の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。 図１に示す液晶表示装置に含まれる第１ゲートドライバおよび第２ゲートドライバの構成を示す回路図である。 図１に示す液晶表示装置の１フレーム期間における動作を示す信号波形図である。 図１に示す液晶表示装置に含まれる所定電圧生成回路の構成を示すブロック図である。 図１に示す液晶表示装置の第１の変形例の１フレーム期間における動作を示す信号波形図である。 図１に示す液晶表示装置の第２の変形例の１フレーム期間における動作を示す信号波形図である。 本発明の第２の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。 図７に示す液晶表示装置に含まれるゲートドライバの構成を示す回路図である。 図７に示す液晶表示装置の１フレーム期間における動作を示す信号波形図である。 図７に示す液晶表示装置に含まれる所定電圧生成回路の構成を示すブロック図である。 本発明の第３の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。 図１１に示す液晶表示装置に含まれるゲートドライバの構成を示す回路図である。 図１１に示す液晶表示装置の１フレーム期間における動作を示す信号波形図である。 図１１に示す液晶表示装置に含まれる所定電圧生成回路の構成を示すブロック図である。 図１１に示す液晶表示装置の変形例の１フレーム期間における動作を示す信号波形図である。

符号の説明

　１１０…画素形成部
　１２０…ＴＦＴ
　２１０、２５０、２８０…所定電圧生成回路
　２２０、２６０、２９０…制御信号生成回路
　２３０ａ、２３０ｂ、２３０ｃ…電源
　４００、４５０、５００、６００…ゲートドライバ
　４１０、４６０、５１０、６１０…シフトレジスタ
　４２０、４７０、５２０、６２０…切換回路
　６３０…論理積演算回路

＜１．　第１の実施形態＞
＜１．１　全体構成および動作＞
　図１は、本発明の第１の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。この液晶表示装置は、液晶パネル１００と、表示制御回路２００と、ソースドライバ（映像信号線駆動回路）３００と、第１のゲートドライバ（走査信号線駆動回路）４００と、第２のゲートドライバ４５０とを備える。

　液晶パネル１００には、複数本（ｍ本）の映像信号線Ｓ１～Ｓｍと、複数本（２ｎ本）の走査信号線Ｇ１（１）～Ｇ１（ｎ）、Ｇ２（１）～Ｇ２（ｎ）が含まれる。２ｎ本の走査信号線のうち、走査信号線Ｇ１（１）～Ｇ１（ｎ）は第１のゲートドライバ４００によって駆動され、走査信号線Ｇ２（１）～Ｇ２（ｎ）は第２のゲートドライバ４５０によって駆動される。

　液晶パネル１００にはさらに、ｍ本の映像信号線Ｓ１～Ｓｍと２ｎ本の走査信号線Ｇ１（１）～Ｇ１（ｎ）、Ｇ２（１）～Ｇ２（ｎ）との交差点にそれぞれ設けられた複数個（ｍ×２ｎ個）の画素形成部１１０が含まれる。各画素形成部１１０は、対応する交差点を通過する走査信号線にゲート端子が接続されるとともに、当該交差点を通過する映像信号線にソース端子が接続されたＮチャネル型のＴＦＴ１２０と、そのＴＦＴ１２０のドレイン端子に接続された画素電極Ｅｐと、上記複数個の画素形成部１１０に共通的に設けられた共通電極Ｅｃと、画素電極Ｅｐと共通電極Ｅｃとの間に挟持された液晶層とからなる。画素容量Ｃｐは、画素電極Ｅｐと共通電極Ｅｃと液晶層とによって構成される。

　表示制御回路２００は、外部から送られてくるデータ信号ＤＡＴ、垂直同期信号Ｖｓｙｎｃおよび水平同期信号Ｈｓｙｎｃを受け取り、ソースドライバ３００に対して、デジタル映像信号ＤＶと、液晶パネル１００に映像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、ラッチストローブ信号ＬＳを出力する。また、表示制御回路２００は、第１のゲートドライバ４００に対して、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとを出力するとともに、第２のゲートドライバ４５０に対してゲートクロック信号ＧＣＫを出力する。

　表示制御回路２００は所定電圧生成回路２１０を含む。所定電圧生成回路２１０は、第１のゲートドライバ４００に対して走査信号ＶＨ１、ＶＬ１１を出力し、第２のゲートドライバ４５０に対して走査信号ＶＨ１、ＶＬ１２を出力する。ここで、走査信号ＶＨ１は、ＴＦＴ１２０のゲートをオンするゲートオン電圧ＶｇＨからなる。また、走査信号ＶＬ１１、ＶＬ１２は、いずれもＴＦＴ１２０のゲートをオフするゲートオフ電圧ＶｇＬと、ゲートオフ電圧ＶｇＬと同じ極性でゲートオフ電圧ＶｇＬよりも高い電圧である所定電圧ＶｇＥとが所定のタイミングで切り換えられた信号で、走査信号ＶＬ１１と走査信号ＶＬ１２とはその切換えのタイミングが異なる。以下の説明では、ゲートオン電圧ＶｇＨを＋１５Ｖ、ゲートオフ電圧ＶｇＬを－１２Ｖ、所定電圧ＶｇＥを－１７Ｖとする。

　ソースドライバ３００は、表示制御回路２００から出力されたデジタル映像信号ＤＶ、ソーススタートパルス信号ＳＳＰ、ソースクロック信号ＳＣＫ、およびラッチストローブ信号ＬＳを受け取り、駆動用映像信号を各映像信号線Ｓ（１）～Ｓ（ｍ）に印加する。

　第１のゲートドライバ４００は、第１のシフトレジスタ４１０と第１の切換回路４２０とから構成される。第１のシフトレジスタ４１０は、表示制御回路２００から出力されたゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、第１の切換回路４２０にパルス信号Ｑ１（１）～Ｑ１（ｎ）を順次出力する。第１の切換回路４２０は、第１のシフトレジスタ４１０から与えられたパルス信号Ｑ１（１）～Ｑ１（ｎ）に基づいて、各走査信号線Ｇ１（１）～Ｇ１（ｎ）に、所定電圧生成回路２１０から出力された走査信号ＶＨ１とＶＬ１１のうちいずれか一方を選択して出力する。

　第２のゲートドライバ４５０は、第２のシフトレジスタ４６０と第２の切換回路４７０とから構成される。第２のシフトレジスタ４６０は、表示制御回路２００から出力されたゲートクロック信号ＧＣＫと、第１のゲートドライバ４００のｎ番目のパルス信号Ｑ１（ｎ）とに基づき、第１のシフトレジスタ４１０がパルス信号Ｑ１（ｎ）を第１の切換回路４２０に出力した後、続いて第２の切換回路４７０にパルス信号Ｑ２（１）～Ｑ２（ｎ）を順次出力する。第２の切換回路４７０は、第２のシフトレジスタ４６０から与えられたパルス信号Ｑ２（１）～Ｑ２（ｎ）に基づいて、各走査信号線Ｇ２（１）～Ｇ２（ｎ）ごとに、所定電圧生成回路２１０から出力された走査信号ＶＨ１とＶＬ１２のうちいずれか一方を選択して出力する。

　表示すべき映像に応じた電位がソースドライバ３００から映像信号線Ｓ（１）～Ｓ（ｍ）に与えられ、第１および第２のゲートドライバ４００、４５０によって走査信号線Ｇ１（１）～Ｇ１（ｎ）、Ｇ２（１）～Ｇ２（ｎ）が順次活性化される。この結果、表示すべき映像に応じた電位が、活性化された走査信号線に接続されたＴＦＴ１２０の画素電極Ｅｐに与えられ、共通電極Ｅｃとの間の液晶層に印加される。この電圧によって液晶層に対する光の透過量が制御され、液晶パネル１００に映像が表示される。

＜１．２　第１および第２のゲートドライバの構成とその動作＞
　図２は、第１の実施形態の液晶表示装置に含まれる第１のゲートドライバ４００および第２のゲートドライバ４５０の構成を示す回路図である。第１のゲートドライバ４００は、ｎ個のフリップフロップＦ１（１）～Ｆ１（ｎ）がカスケード接続された第１のシフトレジスタ４１０と、ｎ個の選択スイッチＳＷ１（１）～ＳＷ１（ｎ）がｎ個のフリップフロップＦ１（１）～Ｆ１（ｎ）の出力によってそれぞれオン／オフされるように設けられた第１の切換回路４２０とから構成される。

　第１のシフトレジスタ４１０は、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとが与えられると、ゲートクロック信号ＧＣＫのパルスの１周期と同じ期間だけハイレベルのパルス信号を第１のシフトレジスタ４１０の１段目のフリップフロップＦ１（１）からｎ段目のフリップフロップＦ１（ｎ）まで１水平期間（以下、「１Ｈ期間」という）ずつずらしながら順にシフトさせる。それに応じて、第１のシフトレジスタ４１０の１段目からｎ段目までの各段のフリップフロップＦ１（１）～Ｆ１（ｎ）は、ゲートクロック信号ＧＣＫのパルスの１周期と同じ期間だけハイレベルのパルス信号Ｑ１（１）～Ｑ１（ｎ）を順次出力する。

　選択スイッチＳＷ１（ｉ）（ｉは１以上ｎ以下の整数）は、対応するｉ段目のフリップフロップＦ１（ｉ）からハイレベルのパルス信号Ｑ１（ｉ）が与えられているときには、走査信号ＶＨ１を選択して走査信号線Ｇ１（ｉ）に出力し、ローレベルのパルス信号Ｑ１（ｉ）が与えられているときには走査信号ＶＬ１１を選択して走査信号線Ｇ１（ｉ）に出力する。

　同様に、第２のゲートドライバ４５０は、ｎ個のフリップフロップＦ２（１）～Ｆ２（ｎ）がカスケード接続された第２のシフトレジスタ４６０と、ｎ個の選択スイッチＳＷ２（１）～ＳＷ２（ｎ）がｎ個のフリップフロップのそれぞれに並列に設けられた第２の切換回路４７０とから構成される。第２のシフトレジスタ４６０に第１のシフトレジスタ４１０のｎ段目のフリップフロップＦ１（ｎ）の出力Ｑ１（ｎ）とゲートクロック信号ＧＣＫとが与えられると、第２のシフトレジスタ４６０は、ゲートクロック信号ＧＣＫのパルスの１周期と同じ期間だけハイレベルのパルス信号を第２のシフトレジスタ４６０の１段目のフリップフロップＦ２（１）からｎ段目のフリップフロップＦ２（ｎ）まで１Ｈ期間ずつずらしながら順にシフトさせる。それに応じて、第２のシフトレジスタ４６０の１段目からｎ段目までの各段のフリップフロップＦ２（１）～Ｆ２（ｎ）は、ゲートクロック信号ＧＣＫのパルスの１周期と同じ期間だけハイレベルのパルス信号Ｑ２（１）～Ｑ２（ｎ）を順次出力する。選択スイッチＳＷ２（１）～ＳＷ２（ｎ）は、対応するｉ段目のフリップフロップＦ２（ｉ）からハイレベルのパルス信号Ｑ２（ｉ）が与えられているときには、走査信号ＶＨ１を選択して走査信号線Ｇ２（ｉ）に出力し、ローレベルのパルス信号Ｑ２（ｉ）が与えられているときには走査信号ＶＬ１２を選択して走査信号線Ｇ２（ｉ）に出力する。

　図３は、第１の実施形態の液晶表示装置の１フレーム期間における動作を示す信号波形図である。第１のシフトレジスタ４１０にゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫが、第２のシフトレジスタ４６０にゲートクロック信号ＧＣＫがそれぞれ与えられる。なお、走査信号ＶＨ１は常にゲートオン電圧ＶｇＨであり、走査信号ＶＬ１１、ＶＬ１２は、後述するように、それぞれ第１、第２の制御信号ＣＯＮＴ１１、ＣＯＮＴ１２によって、所定の期間だけゲートオフ電圧ＶｇＬから所定電圧ＶｇＥに切り換わる。

　ゲートクロック信号ＧＣＫの立ち上がり時に、第１のシフトレジスタ４１０の１段目のフリップフロップＦ１（１）から出力されるパルス信号Ｑ１（１）が立ち上がる。パルス信号Ｑ１（１）の立ち上がり時に、選択スイッチＳＷ１（１）が切り換わって走査信号ＶＨ１が選択され、走査信号線Ｇ１（１）にゲートオン電圧ＶｇＨが出力される。次のゲートクロック信号ＧＣＫの立ち上がり時に、パルス信号Ｑ１（１）が立ち下がる。このときに、選択スイッチＳＷ１（１）が切り換わって走査信号ＶＬ１１が選択され、走査信号線Ｇ１（１）にゲートオフ電圧ＶｇＬが出力される。

　パルス信号Ｑ１（１）が立ち下がるとき、２段目のフリップフロップＦ１（２）から出力されるパルス信号Ｑ１（２）が立ち上がる。このとき、選択スイッチＳＷ１（２）が切り換わって走査信号ＶＨ１が選択され、走査信号線Ｇ１（２）にゲートオン電圧ＶｇＨが出力される。次に、パルス信号Ｑ１（２）が立ち下がるときに、選択スイッチＳＷ１（２）が切り換わって走査信号ＶＬ１１が選択され、走査信号線Ｇ１（２）にゲートオフ電圧ＶｇＬが出力される。以下同様にして、ゲートクロック信号ＧＣＫの立ち上がり時に、３段目～ｎ段目のフリップフロップＦ１（ｉ）が、それぞれパルス信号Ｑ１（ｉ）を１つずつ順に出力すると、パルス信号Ｑ１（ｉ）が出力されたフリップフロップＦ１（ｉ）に対応する選択スイッチＳＷ１（ｉ）は順に走査信号ＶＨ１を選択し、走査信号線Ｇ１（ｉ）にゲートオン電圧ＶｇＨを出力する。

　一方、走査信号線Ｇ１（１）にゲートオン電圧ＶｇＨが出力されているときに、所定電圧生成回路２１０から出力される走査信号ＶＬ１２を制御する第２の制御信号ＣＯＮＴ１２をハイレベルにする。この結果、選択スイッチＳＷ２（１）～ＳＷ２（ｎ）の入力が－１２Ｖの電源の出力端子から－１７Ｖの電源の出力端子に同時に切り換わるので、走査信号ＶＬ１２として、ゲートオフ電圧ＶｇＬに代わって、所定電圧ＶｇＥが走査信号線Ｇ２（１）～Ｇ２（ｎ）に同時に出力される。

　また、第２のシフトレジスタ４６０の１段目のフリップフロップＦ２（１）から出力されるパルス信号Ｑ２（１）の立ち上がり時に、選択スイッチＳＷ２（１）が切り換わって走査信号ＶＨ１が選択され、走査信号線Ｇ２（１）にゲートオン電圧ＶｇＨが出力される。次に、パルス信号Ｑ２（１）が立ち下がるときに、選択スイッチＳＷ２（１）が切り換わって走査信号ＶＬ１２が選択され、走査信号線Ｇ２（１）にゲートオフ電圧ＶｇＬが出力される。以下同様にして、２段目～ｎ段目のフリップフロップＦ２（ｉ）が、それぞれパルス信号Ｑ２（ｉ）を１つずつ順に出力すると、パルス信号Ｑ２（ｉ）が出力されたフリップフロップＦ２（ｉ）に対応する選択スイッチＳＷ２（ｉ）は、順に走査信号ＶＨ１を選択し、走査信号線Ｇ２（ｉ）にゲートオン電圧ＶｇＨを出力する。

　走査信号線Ｇ２（１）にゲートオン電圧ＶｇＨが出力されている期間に、所定電圧生成回路２１０から出力される走査信号ＶＬ１１を制御する第１の制御信号ＣＯＮＴ１１をハイレベルにする。この結果、選択スイッチＳＷ１（１）～ＳＷ１（ｎ）の入力が－１２Ｖの電源の出力端子から－１７Ｖの電源の出力端子に同時に切り換わるので、走査信号ＶＬ１１として、ゲートオフ電圧ＶｇＬに代わって、所定電圧ＶｇＥが走査信号線Ｇ１（１）～Ｇ１（ｎ）に同時に出力される。

＜１．３　所定電圧生成回路＞
　図４は、第１の実施形態の液晶表示装置に含まれる所定電圧生成回路２１０の構成を示すブロック図である。所定電圧生成回路２１０は、図４に示すように、第１の制御信号ＣＯＮＴ１１と第２の制御信号ＣＯＮＴ１２とを生成する制御信号生成回路２２０、＋１５Ｖの電圧を出力する電源２３０ａ、－１７Ｖの電圧を出力する電源２３０ｂ、－１２Ｖの電圧を出力する電源２３０ｃ、電源２３０ｂの出力電圧と電源２３０ｃの出力電圧のいずれか一方を選択して第１のゲートドライバ４００に出力するスイッチＳＷ１１、および電源２３０ｂの出力電圧と電源２３０ｃの出力電圧のいずれか一方を選択して第２のゲートドライバ４５０に出力するスイッチＳＷ１２から構成される。

　制御信号生成回路２２０は、表示制御回路２００内で生成されるゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫに基づいて、第１の制御信号ＣＯＮＴ１１および第２の制御信号ＣＯＮＴ１２を生成する。生成された第１の制御信号ＣＯＮＴ１１はスイッチＳＷ１１を制御し、第２の制御信号ＣＯＮＴ１２はスイッチＳＷ１２を制御する。また、電源２３０ａから出力される＋１５Ｖの電圧はゲートオン電圧ＶｇＨとして、電源２３０ｂから出力される－１７Ｖの電圧は所定電圧ＶｇＥとして、電源２３０ｃから出力される－１２Ｖの電圧はゲートオフ電圧ＶｇＬとして、第１および第２のゲートドライバ４００、４５０に出力される。

　第１の制御信号ＣＯＮＴ１１がハイレベルになったとき、スイッチＳＷ１１の入力は電源２３０ｃの出力端子から電源２３０ｂの出力端子に切り換わる。このため、走査信号ＶＬ１１は、電源２３０ｃから出力される－１２Ｖの電圧から、電源２３０ｂから出力される－１７Ｖの電圧に、すなわちゲートオフ電圧ＶｇＬから所定電圧ＶｇＥに切り換わる。

　また、第１の制御信号ＣＯＮＴ１１がローレベルになったとき、スイッチＳＷ１１の入力は電源２３０ｂの出力端子から電源２３０ｃの出力端子に切り換わる。このため、走査信号ＶＬ１１は、電源２３０ｂから出力される－１７Ｖの電圧から、電源２３０ｃから出力される－１２Ｖの電圧に、すなわち所定電圧ＶｇＥからゲートオフ電圧ＶｇＬに切り換わる。

　同様に、第２の制御信号ＣＯＮＴ１２がハイレベルになったとき、スイッチＳＷ１２の入力は電源２３０ｃの出力端子から電源２３０ｂの出力端子に切り換わる。このため、走査信号ＶＬ１２は、電源２３０ｃから出力される－１２Ｖの電圧から、電源２３０ｂから出力される－１７Ｖの電圧に、すなわちゲートオフ電圧ＶｇＬから所定電圧ＶｇＥに切り換わる。

　また、第２の制御信号ＣＯＮＴ１２がローレベルになったとき、スイッチＳＷ１２の入力は電源２３０ｂの出力端子から電源２３０ｃの出力端子に切り換わる。このため、走査信号ＶＬ１２は、電源２３０ｂから出力される－１７Ｖの電圧から、電源２３０ｃから出力される－１２Ｖの電圧に、すなわち所定電圧ＶｇＥからゲートオフ電圧ＶｇＬに切り換わる。

＜１．４　効果＞
　所定電圧ＶｇＥを印加することによって、ＴＦＴ１２０のチャネル領域の近傍に蓄積された電荷を消去することができるので、液晶表示装置を長時間通電することにより生じる特性変化を抑えることができる。このため、かすみ電圧の低下を抑制して、高品位の映像を表示することができる。

　また、所定電圧ＶｇＥを発生させるのに必要な第１のゲートドライバ４００と第２のゲートドライバ４５０としてそれぞれ別のＩＣ（Integrated Circuit）チップを用いることができるので、既存のゲートドライバを流用することができる。このため、液晶表示装置の製造コストを抑えることができる。

＜１．５　変形例＞
　図５は、第１の実施形態の液晶表示装置の第１の変形例の１フレーム期間における動作を示す信号波形図である。図５に示すように、制御信号生成回路２２０の設定を変えることによって、第１および第２の制御信号ＣＯＮＴ１１、ＣＯＮＴ１２がハイレベルになる期間を図３の場合よりも長くしてもよい。この場合、第１および第２の制御信号ＣＯＮＴ１１、ＣＯＮＴ１２がハイレベルになる期間を長くすることによって走査信号ＶＬ１１、ＶＬ１２にそれぞれ含まれる所定電圧ＶｇＥが印加される期間を長くすることができる。所定電圧ＶｇＥを印加する期間が長ければ長いほど、ＴＦＴ１２０のチャネル領域の近傍に蓄積された電荷をより多く消去することができるので、液晶表示装置を長時間通電することにより生じる特性変化をより抑えることができる。このため、かすみ電圧の低下を抑制して、より高品位の映像を表示することができる。

　図６は、第１の実施形態の液晶表示装置の第２の変形例の１フレーム期間における動作を示す信号波形図である。図６に示すように、制御信号生成回路２２０の設定を変えることによって、第１および第２の制御信号ＣＯＮＴ１１、ＣＯＮＴ１２がハイレベルになる回数をそれぞれ２回にしてもよい。この場合、走査信号線Ｇ１（１）～Ｇ１（３）にゲートオン電圧ＶｇＨが順次出力されている期間に、第２の制御信号ＣＯＮＴ１２によって、所定電圧ＶｇＥが走査信号線Ｇ２（１）～Ｇ２（ｎ）に２回ずつ同時に出力される。また、走査信号線Ｇ２（１）～Ｇ２（３）にゲートオン電圧ＶｇＨが順次出力されている期間に、第１の制御信号ＣＯＮＴ１１によって、所定電圧ＶｇＥが走査信号線Ｇ１（１）～Ｇ１（ｎ）に２回ずつ同時に出力される。この場合も、所定電圧ＶｇＥを印加する期間が長くなるので、ＴＦＴ１２０のチャネル領域の近傍に蓄積された電荷をより多く消去することができる。このため、液晶表示装置を長時間通電することにより生じる特性変化をより抑えることができる。このため、かすみ電圧の低下を抑制して、より高品位の映像を表示することができる。なお、所定電圧ＶｇＥを印加する回数は２回に制限されず、多ければ多いほど特性変化をより一層抑えることができる。

＜２．　第２の実施形態＞
＜２．１　全体の構成および動作＞
　図７は、本発明の第２の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。この液晶表示装置のうち、第１の実施形態に係る液晶表示装置と同じ構成要素については同じ参照符号を付してその説明を省略する。

　第１の実施形態の場合と異なり、液晶表示装置の液晶パネル１００に含まれる２ｎ本の走査信号線Ｇ（１）～Ｇ（２ｎ）は、ゲートドライバ５００によって駆動される。ゲートドライバ５００はシフトレジスタ５１０と切換回路５２０とから構成される。シフトレジスタ５１０は、表示制御回路２００から出力されたゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、切換回路５２０にパルス信号Ｑ（１）～Ｑ（２ｎ）を順次出力する。切換回路５２０は、シフトレジスタ５１０から出力されたパルス信号Ｑ（１）～Ｑ（２ｎ）に基づいて、奇数番目の走査信号線Ｇ（１）～Ｇ（２ｎ－１）ごとに、所定電圧生成回路２５０から出力された走査信号ＶＬ２、ＶＨ２１のいずれか一方を選択して出力し、偶数番目の走査信号線Ｇ（２）～Ｇ（２ｎ）ごとに、走査信号ＶＬ２、ＶＨ２２のいずれか一方を選択して出力する。

＜２．２　ゲートドライバの構成および動作＞
　図８は、第２の実施形態の液晶表示装置に含まれるゲートドライバ５００の構成を示す回路図である。図８に示すように、ゲートドライバ５００は、２ｎ個のフリップフロップＦ（１）～Ｆ（２ｎ）がカスケード接続されたシフトレジスタ５１０と、２ｎ個の選択スイッチＳＷ（１）～ＳＷ（２ｎ）が２ｎ個のフリップフロップＦ（１）～Ｆ（２ｎ）の出力によってそれぞれオン／オフされるように設けられた切換回路５２０とから構成される。

　シフトレジスタ５１０にゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫが与えられると、シフトレジスタ５１０は、ゲートクロック信号ＧＣＫのパルスの１周期と同じ期間だけハイレベルのパルス信号を１段目のフリップフロップＦ（１）から２ｎ段目のフリップフロップＦ（２ｎ）まで１Ｈ期間ずつずらしながら順にシフトさせる。それに応じて、シフトレジスタ５１０の１段目から２ｎ段目までの各段のフリップフロップＦ（１）～Ｆ（２ｎ）は、ゲートクロック信号ＧＣＫのパルスの１周期と同じ期間だけハイレベルのパルス信号Ｑ（１）～Ｑ（２ｎ）を１Ｈ期間ずつずらしながら順次出力する。

　奇数番目のフリップフロップＦ（２ｉ－１）（ｉは１以上ｎ以下の整数）に対応して設けられた選択スイッチＳＷ（２ｉ－１）は、フリップフロップＦ（２ｉ－１）からハイレベルのパルス信号Ｑ（２ｉ－１）が与えられているときには、走査信号ＶＨ２１を選択して走査信号線Ｇ（２ｉ－１）に出力し、ローレベルのパルス信号Ｑ（２ｉ－１）が与えられているときには、走査信号ＶＬ２を選択して走査信号線Ｇ（２ｉ－１）に出力する。

　偶数番目のフリップフロップＦ（２ｉ）に対応して設けられた選択スイッチＳＷ（２ｉ）は、フリップフロップＦ（２ｉ）からハイレベルのパルス信号Ｑ（２ｉ）が与えられたときには、走査信号ＶＨ２２を選択して走査信号線Ｇ（２ｉ）に出力し、ローレベルのパルス信号Ｑ（２ｉ）が与えられているときには、走査信号ＶＬ２を選択して走査信号線Ｇ（２ｉ）に出力する。なお、ゲートドライバ５００は１つのＩＣチップで構成されている必要はなく、複数個のＩＣチップで構成されていてもよい。

　図９は、第２の実施形態の液晶表示装置の１フレーム期間における動作を示す信号波形図である。走査信号ＶＨ２１は、第３の制御信号ＣＯＮＴ２１によって制御されることにより、連続した２個のパルスから構成されるゲートスタートパルス信号ＧＳＰの１つ目のパルスの立ち上がり時に立ち下がって所定電圧ＶｇＥになり、２つ目のパルスの立ち上がり時に立ち上がってゲートオン電圧ＶｇＨになる。以下、走査信号ＶＨ２１は、所定電圧ＶｇＥとゲートオン電圧ＶｇＨとを交互に繰り返す。一方、走査信号ＶＨ２２は、第４の制御信号ＣＯＮＴ２２によって制御されることにより、走査信号ＶＨ２１とは逆の位相で、ゲートオン電圧ＶｇＨと所定電圧ＶｇＥとを交互に繰り返す。

　シフトレジスタ５１０の１段目のフリップフロップＦ（１）に、ゲートスタートパルス信号ＧＳＰの１つ目のパルスとゲートクロック信号ＧＣＫが与えられると、ゲートクロック信号ＧＣＫの立ち上がり時に、シフトレジスタ５１０の１段目のフリップフロップＦ（１）から出力される１つ目のパルス信号Ｑ（１ａ）が立ち上がり、選択スイッチＳＷ（１）が切り換わって走査信号ＶＨ２１が選択される。このとき、走査信号ＶＨ２１は、所定電圧ＶｇＥになっているので、走査信号線Ｇ（１）に所定電圧ＶｇＥが出力される。次に、パルス信号Ｑ（１ａ）が立ち下がるときに、選択スイッチＳＷ（１）が切り換わって走査信号ＶＬ２が選択され、走査信号線Ｇ（１）にゲートオフ電圧ＶｇＬが出力される。

　次に、１段目のフリップフロップＦ（１）から出力される２つ目のパルス信号Ｑ（１ｂ）が立ち上がる時に、選択スイッチＳＷ（１）が切り換わって再び走査信号ＶＨ２１が選択される。このとき、走査信号ＶＨ２１は、所定電圧ＶｇＥからゲートオン電圧ＶｇＨに切り換わっているので、走査信号線Ｇ（１）にゲートオン電圧ＶｇＨが出力される。そして、パルス信号Ｑ（１ｂ）が立ち下がるときに、選択スイッチＳＷ（１）が切り換わって再び走査信号ＶＬ２が選択され、走査信号線Ｇ（１）にゲートオフ電圧ＶｇＬが出力される。

　１段目のフリップフロップＦ（１）から出力される２つ目のパルス信号Ｑ（１ｂ）が立ち上がると同時に、２段目のフリップフロップＦ（２）から１つ目のパルス信号Ｑ（２ａ）が立ち上がる。１つ目のパルス信号Ｑ（２ａ）が立ち上がるときに、選択スイッチＳＷ（２）が切り換わって走査信号ＶＨ２２が選択される。このとき、走査信号ＶＨ２２は所定電圧ＶｇＥになっているので、走査信号線Ｇ（２）に所定電圧ＶｇＥが出力される。次に、パルス信号Ｑ（２ａ）が立ち下がるときに、選択スイッチＳＷ（２）が切り換わって走査信号ＶＬ２が選択され、走査信号線Ｇ（２）にゲートオフ電圧ＶｇＬが出力される。

　次に、２段目のフリップフロップＦ（２）から出力される２つ目のパルス信号Ｑ（２ｂ）が立ち上がるときに、選択スイッチＳＷ（２）が切り換わって再び走査信号ＶＨ２２が選択される。このとき、走査信号ＶＨ２２は、所定電圧ＶｇＥからゲートオン電圧ＶｇＨに切り換わっているので、走査信号線Ｇ（２）にゲートオン電圧ＶｇＨが出力される。そして、パルス信号Ｑ（２ｂ）が立ち下がるときに、選択スイッチＳＷ（２）が切り換わって再び走査信号ＶＬ２が選択され、走査信号線Ｇ（２）にゲートオフ電圧ＶｇＬが出力される。

　以下、奇数段目のフリップフロップＦ（２ｉ－１）から２つのパルス信号Ｑ（（２ｉ－１）ａ）、Ｑ（（２ｉ－１）ｂ）が順に出力されたときは、１段目のフリップフロップＦ（１）から２つのパルス信号Ｑ（１ａ）、Ｑ（１ｂ）が順に出力された場合と同様にして、切換回路５２０によって、走査信号線Ｇ（２ｉ－１）に所定電圧ＶｇＥが出力され、次にゲートオン電圧ＶｇＨが出力される。

　また、偶数段目のフリップフロップＦ（２ｉ）から２つのパルス信号Ｑ（２ｉａ）、Ｑ（２ｉｂ）が順に出力されたときは、２段目のフリップフロップＦ（２）から２つのパルス信号Ｑ（２ａ）、Ｑ（２ｂ）が順に出力された場合と同様にして、走査信号線Ｇ（２ｉ）に所定電圧ＶｇＥが出力され、次にゲートオン電圧ＶｇＨが出力される。

　このようにして、ゲートクロック信号ＧＣＫのｉ番目のパルスがハイレベルの期間に、走査信号線Ｇ（ｉ）に所定電圧ＶｇＥを印加し、次のハイレベルの期間にゲートオン電圧ＶｇＨを印加する。この結果、ＴＦＴ１２０のチャネル領域の近傍に蓄積された電荷が消去され、続いてＴＦＴ１２０をオン状態にし、表示すべき映像に応じた電位が画素容量Ｃｐに与えられる。そして、ゲートオフ電圧ＶｇＬを印加することによってＴＦＴ１２０をオフ状態にし、与えられた電位を画素容量Ｃｐに保持する。

＜２．３　所定電圧生成回路＞
　図１０は、第２の実施形態の液晶表示装置に含まれる所定電圧生成回路２５０の構成を示すブロック図である。所定電圧生成回路２５０は、図１０に示すように、第３の制御信号ＣＯＮＴ２１と第４の制御信号ＣＯＮＴ２２を生成する制御信号生成回路２６０、＋１５Ｖの電圧を出力する電源２３０ａ、－１７Ｖの電圧を出力する電源２３０ｂ、－１２Ｖの電圧を出力する電源２３０ｃ、電源２３０ａの出力電圧と電源２３０ｂの出力電圧のいずれか一方を選択して走査信号ＶＨ２１として出力するスイッチＳＷ２１、および電源２３０ａの出力電圧と電源２３０ｂの出力電圧のいずれか一方を選択して走査信号ＶＨ２２として出力するスイッチＳＷ２２から構成されている。

　制御信号生成回路２６０は、表示制御回路２４０内で生成されるゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫに基づいて、第３の制御信号ＣＯＮＴ２１および第４の制御信号ＣＯＮＴ２２を生成する。生成された第３の制御信号ＣＯＮＴ２１は、スイッチＳＷ２１を制御し、第４の制御信号ＣＯＮＴ２２は、スイッチＳＷ２１とは異なるタイミングでスイッチＳＷ２２を制御する。また、電源２３０ａから出力される＋１５Ｖの電圧はゲートオン電圧ＶｇＨとして、電源２３０ｂから出力される－１７Ｖの電圧は所定電圧ＶｇＥとして、電源２３０ｃから出力される－１２Ｖの電圧はゲートオフ電圧ＶｇＬとして、ゲートドライバ５００、４５０に出力される。

　第３の制御信号ＣＯＮＴ２１がローレベルになったとき、スイッチＳＷ２１の入力は電源２３０ａの出力端子から電源２３０ｂの出力端子に切り換わる。このため、走査信号ＶＨ２１は、電源２３０ａから出力される＋１５Ｖの電圧から、電源２３０ｂから出力される－１７Ｖの電圧に、すなわちゲートオン電圧ＶｇＨから所定電圧ＶｇＥに切り換わる。

　また、第３の制御信号ＣＯＮＴ２１がハイレベルになったとき、スイッチＳＷ２１の入力は電源２３０ｂの出力端子から電源２３０ａの出力端子に切り換わる。このため、走査信号ＶＨ２１は、電源２３０ｂから出力される－１７Ｖの電圧から、電源２３０ａから出力される＋１５Ｖの電圧に、すなわち所定電圧ＶｇＥからゲートオン電圧ＶｇＨに切り換わる。

　同様に、第４の制御信号ＣＯＮＴ２２がローレベルになったとき、スイッチＳＷ２２の入力は電源２３０ａの出力端子から電源２３０ｂの出力端子に切り換わる。このため、走査信号ＶＨ２２は、電源２３０ａから出力される＋１５Ｖの電圧から、電源２３０ｂから出力される－１７Ｖの電圧に、すなわちゲートオン電圧ＶｇＨから所定電圧ＶｇＥに切り換わる。

　また、第４の制御信号ＣＯＮＴ２２がハイレベルになったとき、スイッチＳＷ２２の入力は電源２３０ｂの出力端子から電源２３０ａの出力端子に切り換わる。このため、走査信号ＶＨ２１は、電源２３０ｂから出力される－１７Ｖの電圧から、電源２３０ａから出力される＋１５Ｖの電圧に、すなわち所定電圧ＶｇＥからゲートオン電圧ＶｇＨに切り換わる。

＜２．４　効果＞
　第１の実施形態の場合と同様に、所定電圧ＶｇＥによって、ＴＦＴ１２０のチャネル領域の近傍に蓄積された電荷を消去することができるので、液晶表示装置を長時間通電することにより生じる特性変化を抑えることができる。また、走査信号線Ｇ（１）～Ｇ（２ｎ）にそれぞれゲートオン電圧ＶｇＨを印加する直前に所定電圧ＶｇＥを印加するので、ＴＦＴ１２０のチャネル領域の近傍に蓄積された電荷を消去した状態で、表示すべき映像に応じた電圧を画素容量Ｃｐに保持させることができる。このため、液晶表示装置は、かすみ電圧の低下を抑制して、第１の実施形態の場合よりも高品位の映像を表示することができる。

＜３．　第３の実施形態＞
＜３．１　全体の構成および動作＞
　図１１は、本発明の第３の実施形態に係るアクティブマトリクス型液晶表示装置の全体構成を示すブロック図である。この液晶表示装置のうち、第２の実施形態に係る液晶表示装置と同じ構成要素については同じ参照符号を付してその説明を省略する。

　第２の実施形態の場合と異なり、液晶表示装置は、液晶パネル１００に含まれる複数本（３ｎ本）の走査信号線Ｇ（１）～Ｇ（３ｎ）を備えるゲートドライバ６００によって駆動される。ゲートドライバ６００はシフトレジスタ６１０と、論理積演算回路６３０と、切換回路６２０とから構成される。シフトレジスタ６１０は、表示制御回路２７０から出力されたゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとに基づいて、論理積演算回路６３０にパルス信号Ｑ（１）～Ｑ（３ｎ）を順次出力する。論理積演算回路６３０は、パルス信号Ｑ（１）～Ｑ（３ｎ）と表示制御回路２７０から与えられるアウトプットイネーブル信号（以下、「ＯＥ信号」という）ＯＥ１～ＯＥ３との論理積を求めてパルス信号Ｐ（１）～Ｐ（ｎ）を生成し、生成したパルス信号Ｐ（１）～Ｐ（ｎ）を切換回路６２０に順次出力する。

　切換回路６２０は、論理積演算回路６３０から与えられたパルス信号Ｐ（１）～Ｐ（３ｎ）に基づいて、表示制御回路２７０内に設けられた所定電圧生成回路２８０から出力された走査信号ＶＨ３１、ＶＨ３２、ＶＨ３３のいずれかと、走査信号ＶＬ３のうち一方を選択して走査信号線Ｇ（１）～Ｇ（３ｎ）に順次出力する。

＜３．２　ゲートドライバの構成および動作＞
　図１２は、第３の実施形態の液晶表示装置に含まれるゲートドライバ６００の構成を示す回路図である。図１２に示すように、ゲートドライバ６００は、３ｎ個のフリップフロップＦ（１）～Ｆ（３ｎ）がカスケード接続されたシフトレジスタ６１０と、３ｎ個のフリップフロップＦ（１）～Ｆ（３ｎ）の出力とＯＥ信号ＯＥ１～ＯＥ３とが入力される３ｎ個の２入力アンド回路ＡＮ（１）～ＡＮ（３ｎ）からなる論理積演算回路６３０と、３ｎ個のアンド回路ＡＮ（１）～ＡＮ（３ｎ）の出力によってそれぞれオン／オフされるように設けられた３ｎ個の選択スイッチＳＷ（１）～ＳＷ（３ｎ）からなる切換回路６２０とから構成される。

　シフトレジスタ６１０の１段目のフリップフロップＦ（１）にゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫが与えられると、フリップフロップＦ（１）は、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫとによって決まる幅のパルス信号Ｑ（１）を生成し、アンド回路ＡＮ（１）と２段目のフリップフロップＦ（２）とに出力する。２段目のフリップフロップＦ（２）は、ゲートクロック信号ＧＣＫに基づいて、パルス信号Ｑ（１）と同じパルス幅で１Ｈ期間だけずらしたパルス信号Ｑ（２）をアンド回路ＡＮ（２）と３段目のフリップフロップＦ（３）とに出力する。以下同様にして、同じパルス幅で１Ｈ水平期間ずつずらしたパルス信号Ｑ（ｉ）を順に出力する。そして、３ｎ段目のフリップフロップＦ（３ｎ）はパルス信号Ｑ（３ｎ）をアンド回路（３ｎ）に出力する。

　各フリップフロップＦ（１）～Ｆ（３ｎ）から出力されたパルス信号Ｑ（１）～Ｑ（３ｎ）は、それぞれ３ｎ個の２入力アンド回路ＡＮ（１）～ＡＮ（３ｎ）の一方の入力端子にそれぞれ与えられる。また、アンド回路ＡＮ（１）～ＡＮ（３ｎ）の他方の入力端子には表示制御回路２７０からＯＥ信号ＯＥ１～ＯＥ３のいずれかが与えられる。具体的には、（３ｉ－２）番目（ｉは１以上ｎ以下の整数）のアンド回路ＡＮ（３ｉ－２）にはＯＥ信号ＯＥ１が、（３ｉ－１）番目のアンド回路ＡＮ（３ｉ－１）にはＯＥ信号ＯＥ２が、３ｉ番目のアンド回路ＡＮ（３ｉ）にはＯＥ信号ＯＥ３がそれぞれ与えられる。

　アンド回路ＡＮ（３ｉ－２）は、パルス信号Ｑ（３ｉ－２）とＯＥ信号ＯＥ１との論理積を求め、パルス信号Ｐ（３ｉ－２）として選択スイッチＳＷ（３ｉ－２）に出力する。アンド回路ＡＮ（３ｉ－１）は、パルス信号Ｑ（３ｉ－１）とＯＥ信号ＯＥ２との論理積を求め、パルス信号Ｐ（３ｉ－１）として選択スイッチＳＷ（３ｉ－１）に出力する。アンド回路ＡＮ（３ｉ）は、パルス信号Ｐ（３ｉ）としてパルス信号Ｑ（３ｉ）とＯＥ信号ＯＥ３との論理積を求めて、選択スイッチＳＷ（３ｉ）に出力する。

　３ｎ個の選択スイッチＳＷ（１）～ＳＷ（３ｎ）のうち、選択スイッチＳＷ（３ｉ－２）の一方の入力端子に走査信号ＶＨ３１が、他方の入力端子に走査信号ＶＬ３がそれぞれ与えられる。選択スイッチＳＷ（３ｉ－２）は、アンド回路ＡＮ（３ｉ－２）から与えられたパルス信号Ｐ（３ｉ－２）に基づいて走査信号ＶＨ３１とＶＬ３のうちいずれかを選択し、選択した走査信号を走査信号線Ｇ（３ｉ－２）に出力する。

　選択スイッチＳＷ（３ｉ－１）の一方の入力端子に走査信号ＶＨ３２が与えられ、他方の入力端子に走査信号ＶＬ３が与えられる。選択スイッチＳＷ（３ｉ－１）は、アンド回路ＡＮ（３ｉ－１）から与えられたパルス信号Ｐ（３ｉ－１）に基づいて走査信号ＶＨ３２とＶＬ３のうちいずれかを選択し、選択した走査信号を走査信号線Ｇ（３ｉ－１）に出力する。

　選択スイッチＳＷ（３ｉ）の一方の入力端子に走査信号ＶＨ３３が与えられ、他方の入力端子に走査信号ＶＬ３が与えられる。選択スイッチＳＷ（３ｉ）は、アンド回路ＡＮ（３ｉ）から与えられたパルス信号Ｐ（３ｉ）に基づいて、走査信号ＶＨ３３とＶＬ３のうちいずれかを選択し、選択した走査信号を走査信号線Ｇ（３ｉ）に出力する。

　図１３は、第３の実施形態の液晶表示装置の１フレーム期間における動作を示す信号波形図である。シフトレジスタ６１０に、ゲートスタートパルス信号ＧＳＰとゲートクロック信号ＧＣＫが与えられる。ゲートクロック信号ＧＣＫの１つ目のパルスが立ち上がるときに、１段目のフリップフロップＦ（１）から出力されるパルス信号Ｑ（１）が立ち上がり、ゲートクロック信号ＧＣＫの４つ目のパルスが立ち上がるときにパルス信号Ｑ（１）が立ち下がる。

　ゲートクロック信号ＧＣＫの２つ目のパルスが立ち上がるときに、２段目のフリップフロップＦ（２）から出力されるパルス信号Ｑ（２）が立ち上がり、ゲートクロック信号ＧＣＫの５つ目のパルスが立ち上がるときにパルス信号Ｑ（２）が立ち下がる。また、ゲートクロック信号ＧＣＫの３つ目のパルスが立ち上がるときに、３段目のフリップフロップＦ（３）から出力されるパルス信号Ｑ（３）が立ち上がり、ゲートクロック信号ＧＣＫの６つ目のパルスが立ち上がるときにパルス信号Ｑ（３）が立ち下がる。以下同様にして、順次パルス信号Ｑ（ｉ）が生成され、最後にパルス信号Ｑ（３ｎ）が生成される。

　アンド回路ＡＮ（１）の一方の入力端子にフリップフロップＦ（１）から出力されたパルス信号Ｑ（１）が与えられ、他方の入力端子にＯＥ信号ＯＥ１が与えられる。ＯＥ信号ＯＥ１は、１Ｈ期間内にローレベル、ハイレベル、ローレベルと変化する信号である。アンド回路ＡＮ（１）は、パルス信号Ｑ（１）とＯＥ信号ＯＥ１との論理積を求め、パルス信号Ｐ（１）として出力する。したがって、パルス信号Ｐ（１）は、パルス信号Ｑ（１）およびＯＥ信号ＯＥ１がともにハイレベルの期間だけハイレベルとなり、その他の期間はローレベルの信号になる。

　ＯＥ信号ＯＥ２、ＯＥ信号ＯＥ３はＯＥ信号ＯＥ１と同じタイミングでローレベルとハイレベルとを繰り返す信号である。このため、アンド回路ＡＮ（２）から出力されるパルス信号Ｐ（２）は、パルス信号Ｑ（２）およびＯＥ信号ＯＥ２がともにハイレベルの期間だけハイレベルとなり、その他の期間はローレベルの信号になる。また、アンド回路ＡＮ（３）から出力されるパルス信号Ｐ（３）は、パルス信号Ｑ（３）およびＯＥ信号ＯＥ３がともにハイレベルの期間だけハイレベルとなり、その他の期間はローレベルの信号になる。以下同様にして、アンド回路ＡＮ（ｉ）から出力されたハイレベルまたはローレベルのパルス信号Ｐ（ｉ）が選択スイッチＳＷ（ｉ）に与えられる。

　なお、上記説明では、アンド回路ＡＮ（３ｉ－２）、ＡＮ（３ｉ－１）、ＡＮ（３ｉ）の入力端子に、ＯＥ信号ＯＥ１、ＯＥ２、ＯＥ３がそれぞれ入力されるとしたが、上述のようにＯＥ信号ＯＥ１～ＯＥ３はすべて同じ信号である。このため、ＯＥ信号ＯＥ１～ＯＥ３を１つにまとめ、ＯＥ信号ＯＥとしてもよい。この場合、表示制御回路２７０の１つの出力端子から論理積演算回路６３０にＯＥ信号ＯＥが出力される。論理積演算回路６３０に入力されたＯＥ信号ＯＥは、１本の信号線を介してアンド回路ＡＮ（１）～ＡＮ（３ｎ）の各入力端子にそれぞれ与えられる。

　走査信号ＶＨ３１、ＶＨ３２、ＶＨ３３はいずれも、後述するように所定電圧生成回路２８０によって生成され、ゲートオン電圧ＶｇＨと所定電圧ＶｇＥとが所定のタイミングで交互に切り換わる信号であり、その切り換わるタイミングは走査信号ＶＨ３１、ＶＨ３２、ＶＨ３３ごとに異なる。より詳しく説明すると、走査信号ＶＨ３１は、パルス信号Ｐ（３ｉ－２）のうち１つ目および２つ目のパルスがハイレベルのときには所定電圧ＶｇＥとなり、３つ目のパルスがハイレベルのときにゲートオン電圧ＶｇＨとなる。走査信号ＶＨ３２は、パルス信号Ｐ（３ｉ－１）のうち１つ目および２つ目のパルスがハイレベルのときに所定電圧ＶｇＥとなり、３つ目のパルスがハイレベルのときにはゲートオン電圧ＶｇＨとなる。走査信号ＶＨ３３は、パルス信号Ｐ（３ｉ）のうち１つ目および２つ目のパルスがハイレベルのときには所定電圧ＶｇＥとなり、３つ目のパルスがハイレベルのときにゲートオン電圧ＶｇＨとなる。また、走査信号ＶＬ３は常にゲートオフ電圧ＶｇＬである。

　選択スイッチＳＷ（１）の一方の入力端子に走査信号ＶＨ３１が入力され、他方の入力端子には走査信号ＶＬ３が入力され、アンド回路ＡＮ（１）から選択スイッチＳＷ（１）にパルス信号Ｐ（１）が与えられると、選択スイッチＳＷ（１）は、パルス信号Ｐ（１）がハイレベルのとき走査信号線Ｇ（１）に走査信号ＶＨ３１を出力し、ローレベルのとき走査信号ＶＬ３を出力する。つまり、１番目および２番目の１Ｈ期間のうちパルス信号Ｐ（１）がハイレベルである期間には、走査信号ＶＨ３１は所定電圧ＶｇＥになっているので、走査信号線Ｇ（１）に所定電圧ＶｇＥが出力される。また、３番目の１Ｈ期間のうちパルス信号Ｐ（１）がハイレベルである期間には、走査信号ＶＨ３１はゲートオン電圧ＶｇＨになっているので、走査信号線Ｇ（１）にゲートオン電圧ＶｇＨが出力される。所定電圧ＶｇＥおよびゲートオン電圧ＶｇＨのいずれも出力されていない期間には、走査信号線Ｇ（１）にゲートオフ電圧ＶｇＬが出力される。

　選択スイッチＳＷ（２）の一方の入力端子に走査信号ＶＨ３２が入力され、他方の入力端子には走査信号ＶＬ３が入力され、アンド回路ＡＮ（２）から選択スイッチＳＷ（２）にパルス信号Ｐ（２）が与えられると、選択スイッチＳＷ（２）は、パルス信号Ｐ（２）がハイレベルのとき走査信号線Ｇ（２）に走査信号ＶＨ３２を出力し、ローレベルのとき走査信号ＶＬ３を出力する。つまり、２番目および３番目の１Ｈ期間のうちパルス信号Ｐ（２）がハイレベルである期間には、走査信号ＶＨ３２は所定電圧ＶｇＥになっているので、走査信号線Ｇ（２）に所定電圧ＶｇＥが出力される。また、４番目の１Ｈ期間のうちパルス信号Ｐ（２）がハイレベルである期間には、走査信号ＶＨ３２はゲートオン電圧ＶｇＨになっているので、走査信号線Ｇ（２）にゲートオン電圧ＶｇＨが出力される。所定電圧ＶｇＥおよびゲートオン電圧のいずれも出力されていない期間には、走査信号線Ｇ（２）にゲートオフ電圧ＶｇＬが出力される。

　選択スイッチＳＷ（３）の一方の入力端子に走査信号ＶＨ３３が入力され、他方の入力端子には走査信号ＶＬ３が入力され、アンド回路ＡＮ（３）から選択スイッチＳＷ（３）にパルス信号Ｐ（３）が与えられると、選択スイッチＳＷ（３）は、パルス信号Ｐ（３）がハイレベルのとき走査信号線Ｇ（３）に走査信号ＶＨ３３を出力し、ローレベルのとき走査信号ＶＬ３を出力する。つまり、３番目および４番目の１Ｈ期間のうちパルス信号Ｐ（３）がハイレベルである期間には、走査信号ＶＨ３３は所定電圧ＶｇＥになっているので、走査信号線Ｇ（３）に所定電圧ＶｇＥが出力される。また、５番目の１Ｈ期間のうちパルス信号Ｐ（３）がハイレベルである期間には、走査信号ＶＨ３３はゲートオン電圧ＶｇＨになっているので、走査信号線Ｇ（３）にゲートオン電圧ＶｇＨが出力される。所定電圧ＶｇＥおよびゲートオン電圧ＶｇＨのいずれも出力されていない期間には、走査信号線Ｇ（３）にゲートオフ電圧ＶｇＬが出力される。

　このようにして、選択スイッチＳＷ（ｉ）は、走査信号線Ｇ（ｉ）に対して、ｉ番目の１Ｈ期間から１Ｈ期間ごとに所定電圧ＶｇＥ、所定電圧ＶｇＥ、ゲートオン電圧ＶｇＨを所定期間ずつ順次出力する。

　以上説明したように、ゲートクロック信号ＧＣＫの１周期の所定期間に１回ずつ２周期に渡って、各走査信号線Ｇ（１）～Ｇ（３ｎ）に所定電圧ＶｇＥを印加する。続いて、次の１周期の所定期間にゲートオン電圧ＶｇＨを印加することによってＴＦＴ１２０をオン状態にして、画素容量Ｃｐに表示すべき映像に応じた電位を与える。次に、ゲートオフ電圧ＶｇＬを印加することによってＴＦＴ１２０をオフ状態にし、与えられた電位を画素容量Ｃｐに保持させる。

＜３．３　所定電圧生成回路＞
　図１４は、第３の実施形態の液晶表示装置に含まれる所定電圧生成回路２８０の構成を示すブロック図である。所定電圧生成回路２８０は、図１４に示すように、第５の制御信号ＣＯＮＴ３１、第６の制御信号ＣＯＮＴ３２および第７の制御信号ＣＯＮＴ３３を生成する制御信号生成回路２９０、＋１５Ｖの電圧を出力する電源２３０ａ、－１７Ｖの電圧を出力する電源２３０ｂ、－１２Ｖの電圧を出力する電源２３０ｃ、電源２３０ａと電源２３０ｃの出力電圧のいずれか一方を選択し、走査信号ＶＨ３１、ＶＨ３２、ＶＨ３３としてそれぞれ出力するスイッチＳＷ３１、ＳＷ３２、ＳＷ３３を備えている。

　制御信号生成回路２９０は、表示制御回路２７０内で生成されるゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫに基づいて、第５の制御信号ＣＯＮＴ３１、第６の制御信号ＣＯＮＴ３２および第７の制御信号ＣＯＮＴ３３を生成する。生成された第５の制御信号ＣＯＮＴ３１はスイッチＳＷ３１を制御し、第６の制御信号ＣＯＮＴ３２は、スイッチＳＷ３１とは異なるタイミングでスイッチＳＷ３２を制御し、第７の制御信号ＣＯＮＴ３３は、スイッチＳＷ３１およびスイッチＳＷ３２とは異なるタイミングでスイッチＳＷ３３を制御する。また、電源２３０ａから出力される＋１５Ｖの電圧はゲートオン電圧ＶｇＨとして、電源２３０ｂから出力される－１７Ｖの電圧は所定電圧ＶｇＥとして、電源２３０ｃから出力される－１２Ｖの電圧はゲートオフ電圧ＶｇＬとして、ゲートドライバ６００に出力される。

　第５の制御信号ＣＯＮＴ３１がローレベルになったとき、スイッチＳＷ３１の入力は電源２３０ａの出力端子から電源２３０ｂの出力端子に切り換わる。このため、走査信号ＶＨ３１は、電源２３０ａから出力される＋１５Ｖの電圧信号から、電源２３０ｂから出力される－１７Ｖの電圧信号に、すなわちゲートオン電圧ＶｇＨから所定電圧ＶｇＥに切り換わる。

　また、第５の制御信号ＣＯＮＴ３１がハイレベルになったとき、スイッチＳＷ３１の入力は電源２３０ｂの出力端子から電源２３０ａの出力端子に切り換わる。このため、走査信号ＶＨ３１は、電源２３０ｂから出力される－１７Ｖの電圧信号から、電源２３０ａから出力される＋１５Ｖの電圧信号に、すなわち所定電圧ＶｇＥからゲートオン電圧ＶｇＨに切り換わる。

　同様に、第６の制御信号ＣＯＮＴ３２がローレベルになったとき、スイッチＳＷ３２の入力は電源２３０ａの出力端子から電源２３０ｂの出力端子に切り換わる。このため、走査信号ＶＨ３２は、電源２３０ａから出力される＋１５Ｖの電圧信号から、電源２３０ｂから出力される－１７Ｖの電圧信号に、すなわちゲートオン電圧ＶｇＨから所定電圧ＶｇＥに切り換わる。

　また、第６の制御信号ＣＯＮＴ３２がハイレベルになったとき、スイッチＳＷ３２の入力は電源２３０ｂの出力端子から電源２３０ａの出力端子に切り換わる。このため、走査信号ＶＨ３２は、電源２３０ｂから出力される－１７Ｖの電圧信号から、電源２３０ａから出力される＋１５Ｖの電圧信号に、すなわち所定電圧ＶｇＥからゲートオン電圧ＶｇＨに切り換わる。

　第７の制御信号ＣＯＮＴ３３がローレベルになったとき、スイッチＳＷ３３の入力は電源２３０ａの出力端子から電源２３０ｂの出力端子に切り換わる。このため、走査信号ＶＨ３３は、電源２３０ａから出力される＋１５Ｖの電圧から、電源２３０ｂから出力される－１７Ｖの電圧に、すなわちゲートオン電圧ＶｇＨから所定電圧ＶｇＥに切り換わる。

　また、第７の制御信号ＣＯＮＴ３３がハイレベルになったとき、スイッチＳＷ３３の入力は電源２３０ｂの出力端子から電源２３０ａの出力端子に切り換わる。このため、走査信号ＶＨ３３は、電源２３０ｂから出力される－１７Ｖから、電源２３０ａから出力される＋１５Ｖに、すなわち所定電圧ＶｇＥからゲートオン電圧ＶｇＨに切り換わる。

＜３．４　効果＞
　第３の実施形態に係る液晶表示装置では、所定電圧ＶｇＥが２回ずつ各走査信号線Ｇ（１）～Ｇ（３ｎ）に印加されるので、所定電圧ＶｇＥを印加する期間が第２の実施形態の場合よりも長くなる。このため、ＴＦＴ１２０のチャネル領域の近傍に蓄積された電荷をより多く消去することができる。したがって、液晶表示装置は、長時間通電することにより生じる特性変化をさらに抑制して、第２の実施形態の場合よりも高品位の映像を表示することができる。

　なお、所定電圧ＶｇＥを各走査信号線Ｇ（１）～Ｇ（３ｎ）に印加する回数を３回以上にしてもよい。この場合、ＴＦＴ１２０のチャネル領域の近傍に蓄積された電荷をより多く消去することができるので、さらに高品位の映像を表示することができる。

＜３．５　変形例＞
　図１５は、第３の実施形態の液晶表示装置の変形例の１フレーム期間における動作を示す信号波形図である。図１５に示すように、図１３の信号波形図と異なるのは、ＯＥ信号ＯＥ１～ＯＥ３の波形である。すなわち、図１３のＯＥ信号ＯＥ１～ＯＥ３は、上述のように、同じタイミングでハイレベルとローレベルとを繰り返す信号である。これに対して、図１５のＯＥ信号ＯＥ１～ＯＥ３はいずれも、連続する３つの１Ｈ期間を１つの単位として、３つの１Ｈ期間のうちの最初の１Ｈ期間の途中から次の１Ｈ期間の途中まで連続してハイレベルになっており、３つ目の１Ｈ期間では、図１３のＯＥ信号ＯＥ１～ＯＥ３と同様に、その期間の途中でハイレベルになり、その前後ではローレベルになっている。また、図１５のＯＥ信号ＯＥ１～ＯＥ３は、１Ｈ期間ずつ順次ずらして出力される。

　アンド回路ＡＮ（１）の一方の入力端子にフリップフロップＦ（１）から出力されたパルス信号Ｑ（１）が与えられ、他方の入力端子にＯＥ信号ＯＥ１が与えられる。アンド回路ＡＮ（１）は、パルス信号Ｑ（１）とＯＥ信号ＯＥ１との論理積を求め、パルス信号Ｐ（１）として出力する。したがって、パルス信号Ｐ（１）は、パルス信号Ｑ（１）およびＯＥ信号ＯＥ１がともにハイレベルの期間だけハイレベルとなり、その他の期間はローレベルの信号になる。すなわち、パルス信号Ｐ（１）は、１番目の１Ｈ期間の途中から２番目の１Ｈ期間の途中までハイレベルになるとともに、３番目の１Ｈ期間の途中にもハイレベルになる。

　以下同様にして、アンド回路ＡＮ（２）から出力されるパルス信号Ｐ（２）は、２番目の１Ｈ期間の途中から３番目の１Ｈ期間の途中までハイレベルになるとともに、４番目の１Ｈ期間の途中でもハイレベルになる。また、アンド回路ＡＮ（３）から出力されるパルス信号Ｐ（３）は、３番目の１Ｈ期間の途中から４番目の１Ｈ期間の途中の期間までハイレベルになるとともに、５番目の１Ｈ期間の途中でもハイレベルになる。

　一方、走査信号ＶＨ３１～ＶＨ３３は、それぞれ図１３の走査信号ＶＨ３１～ＶＨ３３と同じタイミングでゲートオン電圧ＶｇＨと所定電圧ＶｇＥとを所定のタイミングで繰り返し、走査信号ＶＬ３は常にゲートオフ電圧ＶｇＬになっている。

　このため、選択スイッチＳＷ（１）は、パルス信号Ｐ（１）がハイレベルである１番目の１Ｈ期間の途中から２番目の１Ｈ期間の途中まで走査信号ＶＨ３１を選択する。この期間、走査信号ＶＨ３１は所定電圧ＶｇＥになっているので、走査信号線Ｇ（１）に所定電圧ＶｇＥが出力される。また、３番目の１Ｈ期間内でパルス信号Ｐ（１）がハイレベルである期間には、走査信号ＶＨ３１はゲートオン電圧ＶｇＨになっているので、走査信号線Ｇ（１）にゲートオン電圧ＶｇＨが出力される。なお、所定電圧ＶｇＥおよびゲートオン電圧ＶｇＨが出力されている期間以外の期間には、走査信号線Ｇ（１）にゲートオフ電圧ＶｇＬが出力される。

　同様に、選択スイッチＳＷ（２）は、パルス信号Ｐ（２）がハイレベルである２番目の１Ｈ期間の途中から３番目の１Ｈ期間の途中まで走査信号ＶＨ３２を選択する。この期間、走査信号ＶＨ３２は所定電圧ＶｇＥになっているので、走査信号線Ｇ（２）に所定電圧ＶｇＥが出力される。また、４番目の１Ｈ期間内でパルス信号Ｐ（２）がハイレベルである期間には、走査信号ＶＨ３２はゲートオン電圧ＶｇＨになっているので、走査信号線Ｇ（２）にゲートオン電圧ＶｇＨが出力される。なお、所定電圧ＶｇＥおよびゲートオン電圧ＶｇＨが出力されている期間以外の期間には、走査信号線Ｇ（２）にゲートオフ電圧ＶｇＬが出力される。

　また、選択スイッチＳＷ（３）は、パルス信号Ｐ（３）がハイレベルである３番目の１Ｈ期間の途中から４番目の１Ｈ期間の途中まで走査信号ＶＨ３３を選択する。この期間、走査信号ＶＨ３３は所定電圧ＶｇＥになっているので、走査信号線Ｇ（３）に所定電圧ＶｇＥが出力される。また、５番目の１Ｈ期間内でパルス信号Ｐ（３）がハイレベルである期間には、走査信号ＶＨ３３はゲートオン電圧ＶｇＨになっているので、走査信号線４（３）にゲートオン電圧ＶｇＨが出力される。なお、所定電圧ＶｇＥおよびゲートオン電圧ＶｇＨが出力されている期間以外の期間には、走査信号線Ｇ（３）にゲートオフ電圧ＶｇＬが出力される。

　この変形例でも、所定電圧ＶｇＥを印加する期間が第３の実施形態の場合よりも、長くなるので、ＴＦＴ１２０のチャネル領域の近傍に蓄積された電荷をより多く消去することができる。このため、液晶表示装置は、長時間通電することにより生じる特性変化を第３の実施形態の場合よりも抑制して、さらに高品位の映像を表示することができる。

＜４．その他＞
　上述の説明では、第１～第３の実施形態およびその変形例に含まれるＴＦＴ１２０は、Ｎチャネル型ＴＦＴであるとして説明したが、Ｐチャネル型ＴＦＴであってもよい。ただしＰチャネル型ＴＦＴを用いる場合、ゲートオン電圧ＶｇＨ、ゲートオフ電圧ＶｇＬ、所定電圧ＶｇＥの極性を、Ｎチャネル型ＴＦＴの場合とは逆の極性にする必要がある。

　本発明は、アクティブマトリクス型の液晶表示装置等のようなマトリクス型表示装置に適用され、特に長時間使用されるマトリクス型表示装置に適している。

Claims (10)

1. 　映像を階調表示するアクティブマトリクス型の表示装置であって、
   　複数の走査信号線と、前記複数の走査信号線と交差する複数の映像信号線と、前記複数の走査信号線および前記複数の映像信号線の交差点にそれぞれ対応してマトリクス状に配置され、対応する走査信号線に印加される信号に応じてオン状態またはオフ状態となるスイッチング素子を含む画素形成部とを備える表示部と、
   　前記複数の走査信号線を選択的に活性化する走査信号線駆動回路と、
   　表示すべき映像を表す映像信号を前記映像信号線に印加する映像信号線駆動回路とを備え、
   　前記走査信号線駆動回路は、前記スイッチング素子をオフ状態にするオフ電圧と同じ極性で前記オフ電圧よりもレベルの高い所定パルスを、各走査信号線に対し当該走査信号線が活性化されていない期間内に印加することを特徴とする、表示装置。
2. 　前記走査信号線は、それぞれ互いに隣接する複数の走査信号線からなる第１の走査信号線群と第２の走査信号線群とを含み、
   　前記走査信号線駆動回路は、前記第１の走査信号線群を活性化する第１の走査信号線駆動回路と、前記第２の走査信号線群を活性化する第２の走査信号線駆動回路とを含み、
   　前記第１および第２の走査信号線駆動回路は、前記第１および第２の走査信号線群のいずれか一方を活性化している期間に、他方の走査信号線群に前記所定パルスを同時に印加することを特徴とする、請求項１に記載の表示装置。
3. 　前記走査信号線駆動回路は、
   　　連続する複数のパルスを発生する連続パルス発生回路と、
   　　前記連続する複数のパルスのうち先行する１群のパルスに基づいて前記所定パルスを発生する所定パルス発生回路と、
   　　後続のパルスに基づいて前記走査信号線を活性化する活性化パルスを発生する活性化パルス発生回路とを備えることを特徴とする、請求項１に記載の表示装置。
4. 　前記所定パルス発生回路は、連続する複数の前記所定パルスを発生することを特徴とする、請求項３に記載の表示装置。
5. 　前記所定パルス発生回路は、パルス幅が１水平期間以上の前記所定パルスを発生することを特徴とする、請求項３に記載の表示装置。
6. 　第１の電圧を出力する第１の電源と、第２の電圧を出力する第２の電源と、第３の電圧を出力する第３の電源とをさらに備え、
   　前記走査信号線駆動回路は、前記第１の電圧によって前記スイッチング素子をオン状態とし、前記第２の電圧によって前記スイッチング素子をオフ状態とし、前記第３の電圧によって前記画素形成部に蓄積された電荷を消去するように、前記第１、第２および第３の電圧を選択的に前記走査信号線に印加することを特徴とする、請求項２または３に記載の表示装置。
7. 　前記第２の電源と前記第３の電源とを切り換える第１および第２の切換手段とをさらに備え、
   　前記第１の切換手段は、前記第１の走査信号線群が活性化されている期間に、前記第２の電源から前記第３の電源に切り換えて前記第２の走査信号線駆動回路に出力し、
   　前記第２の切換手段は、前記第２の走査信号線群が活性化されている期間に、前記第２の電源から前記第３の電源に切り換えて前記第１の走査信号線駆動回路に出力することを特徴とする、請求項６に記載の表示装置。
8. 　前記第１の電源と前記第３の電源とを切り換える第３および第４の切換手段をさらに備え、
   　前記第３の切換手段は、前記第１の電源と前記第３の電源とを切り換えて前記走査信号線駆動回路に順に出力し、
   　前記第４の切換手段は、前記第３の切換手段とは逆の位相で、前記第１の電源と前記第３の電源とを切り換えて前記走査信号線駆動回路に順に出力し、
   　前記走査信号線駆動回路は、各走査信号線に対して順に、前記第１および第３の電圧のうちいずれか一方の電圧を前記走査信号線のうち奇数番目の走査信号線に印加し、他方の電圧を前記走査信号線のうち偶数番目の走査信号線に印加することを特徴とする、請求項６に記載の表示装置。
9. 　前記第１の電源と前記第３の電源とを切り換える第５、第６および第７の切換手段をさらに備え、
   　前記第５の切換手段は、前記第１の電源と前記第３の電源とを切り換えて前記走査信号線駆動回路に順に出力し、
   　前記第６の切換手段は、前記第５の切換手段とは異なる位相で、前記第１の電源と前記第３の電源とを切り換えて前記走査信号線駆動回路に順に出力し、
   　前記第７の切換手段は、前記第５および第６の切換手段とは異なる位相で、前記第１の電源と前記第３の電源とを切り換えて順に出力し、
   　前記走査信号線駆動回路は、前記第５の切換手段、前記第６の切換手段、前記第７の切換手段を循環的に順に選択し、各走査信号線に対して順に位相をずらしながら、前記第３の電圧を印加した後に前記第１の電圧を印加することを特徴とする、請求項６に記載の表示装置。
10. 　複数の走査信号線と、前記複数の走査信号線と交差する複数の映像信号線と、前記複数の走査信号線および前記複数の映像信号線の交差点にそれぞれ対応してマトリクス状に配置され、対応する走査信号線に印加される信号に応じてオン状態またはオフ状態となるスイッチング素子を含む複数の画素形成部とを備え、映像を階調表示するアクティブマトリクス型の表示装置の表示方法であって、
    　表示すべき映像を表す映像信号を前記映像信号線に印加するステップと、
    　前記複数の走査信号線を選択的に活性化するステップと、
    　各走査信号線に対し当該走査信号線が活性化されていない期間に、前記スイッチング素子をオフ状態にするオフ電圧と同じ極性で前記オフ電圧よりもレベルの高い所定パルスを印加するステップとを備えることを特徴とする、表示装置の駆動方法。

Images