+

WO2002049089A1 - Methode de gravure d'un film isolant poreux, procede de double damasquinage, dispositif a semi-conducteur - Google Patents

Methode de gravure d'un film isolant poreux, procede de double damasquinage, dispositif a semi-conducteur Download PDF

Info

Publication number
WO2002049089A1
WO2002049089A1 PCT/JP2001/010933 JP0110933W WO0249089A1 WO 2002049089 A1 WO2002049089 A1 WO 2002049089A1 JP 0110933 W JP0110933 W JP 0110933W WO 0249089 A1 WO0249089 A1 WO 0249089A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating film
porous insulating
etching
gas
film
Prior art date
Application number
PCT/JP2001/010933
Other languages
English (en)
French (fr)
Inventor
Li-Hung Chen
Koichiro Inazawa
Tomoki Suemasa
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to JP2002550303A priority Critical patent/JPWO2002049089A1/ja
Priority to AU2002222632A priority patent/AU2002222632A1/en
Publication of WO2002049089A1 publication Critical patent/WO2002049089A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Definitions

  • the present invention relates to a method for etching a porous insulating film, and a dual damascene process.
  • interconnect propagation delay is becoming an important factor in determining the operating speed. For this reason, a low-dielectric-constant film is used as an interlayer insulating film to suppress propagation delay.
  • the interlayer insulating film As a method of lowering the relative dielectric constant of the interlayer insulating film, there is a method of making the interlayer insulating film porous.
  • a porous insulating film When a porous insulating film is employed in a semiconductor manufacturing process, it is necessary to etch the porous insulating film in order to form a via hole or the like.
  • C 4 F 8 / A r is used to efficiently perform etching of the porous insulating film while ensuring a certain selectivity between the porous insulating film and the photoresist.
  • System gas, CF 4 / Ar system gas, etc. were used.
  • O 2 , CO or N 2 is mixed with these gases.
  • the etching is performed porous insulating film at a low pressure and the conditions of high output, spike there is a problem that occurs in the porous insulating film.
  • the occurrence of this spike became a more serious problem in the dual damascene process.
  • the spike is the unevenness on the bottom surface of the etched porous insulating film.
  • FIG. 8 is a cross-sectional view showing a conventional dual damascene process using a porous insulating film.
  • a porous insulating film 42 and a silicon nitride film 43 are formed on the lower region 41, and the opening corresponding to the via hole B2 is formed by using a photolithography technique and an etching technique.
  • a portion H 3 is formed on the silicon nitride film 43.
  • the lower region 41 is a silicon substrate or a lower wiring layer such as Cu or A1.
  • a porous insulating film 44 is formed on the silicon nitride film 43, and a photoresist film 45 is formed on the entire surface. Then, an opening H4 corresponding to the wiring groove T2 is formed in the photoresist film 45 by using photolithography technology.
  • etching E3 such as RIE is performed to form a wiring groove T2 in the porous insulating film 44.
  • etching E 3 such as RIE
  • C 4 F 8 based gas is used as an etch Ngugasu in etching E 3.
  • the pressure is set to a low pressure of less than 5 ° mTorr and the RF power density is set to 0.5 W in order to increase the etching rate and maintain in-plane uniformity during etching.
  • etching E3 of the porous insulating film 44 When the etching E3 of the porous insulating film 44 is performed under these conditions, a spike SP occurs in the porous insulating film 44. For this reason, etching E 3 If the etching is stopped during the etching of the insulating film 44, the spike SP remains on the step D2 of the wiring groove T2.
  • the etching E 3 is further continued using the silicon nitride film 43 as a mask, and a via hole B 2 is formed in the porous insulating film 42.
  • the porous insulating film 4 is formed on the step D 2 of the silicon nitride film 4 3, the porous insulating film 4
  • spikes generated in the porous insulating film 42 when forming the via hole B2 can be removed by over-etching the porous insulating film 42.
  • the photoresist 45 is removed, and a conductive material such as Cu or A1 is deposited on the entire surface. Then, the vias 46 and the wirings 47 are formed simultaneously by flattening the surface of the conductive material by CMP (chemical mechanical polishing) or the like.
  • CMP chemical mechanical polishing
  • an object of the present invention is to provide a method for etching a porous insulating film, which can suppress generation of spikes during etching.
  • Another object of the present invention is to provide a dual damascene pump capable of lowering the dielectric constant of an interlayer insulating film while suppressing the occurrence of spikes during etching. Process and a semiconductor device.
  • the method for etching a porous insulating film of the present invention is characterized in that a processing gas during plasma etching is a mixed gas containing a fluorocarbon-based gas and an inert gas, and the pressure is 15 OmTorr or more. It is characterized by being at most 300 mTorr.
  • the CD shift amount is represented by the change in the finished width with respect to the pattern width before etching, and the microloading is (narrow trench etching rate) / (wide trench etching rate) x 100%. expressed.
  • etching method of porous insulation film of the present invention in the above-mentioned method, RF power density, characterized in that 0.2 5 / / 0! 11 2 or more 0.5 is 0 WZ c ni 2 below .
  • the film quality is softer than that of a non-porous insulating film, so that even when the RF power density is reduced, the progress of etching is not extremely hindered. For this reason, spikes in the porous insulating film can be suppressed while preventing the etching characteristics of the porous insulating film from being significantly impaired.
  • the fluorocarbon-based gas is CF 4
  • the inert gas is Ar
  • the etching method of porous insulation film of the present invention in the above-mentioned method, wherein the flow rate ratio relative to the Furuoroka one carbon-containing gas further comprises a 0. 2 5 following 0 2 gas.
  • the semiconductor device of the present invention is a semiconductor device in which a wiring groove and a via hole are formed by a dual damascene process, wherein the porous insulating film in which the wiring groove is formed and the porous insulating film in which the via hole is formed.
  • the porous insulating film is formed without any intervening stopper layer, and is substantially free of spikes during etching of the porous insulating film.
  • the semiconductor device of the present invention even when a stopper layer having a high relative dielectric constant is not formed between the porous insulating films, it is possible to suppress the occurrence of spikes in the wiring grooves of the porous insulating film. Thus, it is possible to suppress the propagation delay of the wiring, and to improve the reliability of the wiring embedded in the wiring groove.
  • the dual damascene process of the present invention includes a step of forming a first photoresist film on which a pattern corresponding to a via hole is formed on a porous insulating film;
  • Etching the porous insulating film using the first photoresist film as a mask Etching the porous insulating film using the first photoresist film as a mask. Forming a via hole in the porous insulating film by performing
  • 0 RF power density is 0. 2 5 W / cm 2 or more. 5 0 W / cm 2 or less, the pressure at 1 5 0 mTorr or 3 0 0 mTorr following conditions, the said second photoresist film as a mask Forming a wiring groove in the porous insulating film by partially etching the porous insulating film;
  • the dual damascene process of the present invention it is possible to form a via hole and a wiring groove in a porous insulating film without using a stopper film such as a silicon nitride film, and it is also possible to form a porous insulating film at the time of etching. Spikes can be suppressed, and the dual damascene process can be simplified.
  • the dual damascene process of the present invention is characterized in that a mixed gas containing a fluorocarbon-based gas and an inert gas is used as a processing gas in the step of forming a wiring groove in the porous insulating film, It is characterized in that the fluorocarbon gas is CF 4 and the inert gas is Ar.
  • FIG. 1 is a cross-sectional view showing a schematic configuration of an etching apparatus according to one embodiment of the present invention.
  • FIG. 2 is a sectional view showing a result of etching according to one embodiment of the present invention in comparison with a conventional example.
  • FIG. 3 is a diagram showing the pressure dependence of the etching characteristic according to one embodiment of the present invention.
  • FIG. 4 is a diagram showing the RF power density dependency of the etching characteristics according to one embodiment of the present invention.
  • FIG. 5 is a diagram showing the dependence of the etching characteristics on the 02 flow rate according to one embodiment of the present invention.
  • FIG. 6 is a diagram showing the bottom temperature dependence of the etching characteristic according to one embodiment of the present invention.
  • FIG. 7 is a sectional view showing a dual damascene process according to one embodiment of the present invention.
  • FIG. 8 is a cross-sectional view showing a conventional dual damascene process. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 is a cross-sectional view showing a schematic configuration of an etching apparatus according to one embodiment of the present invention.
  • a mixed gas of CF 4 and A 4 is used as an etching gas.
  • an upper electrode 2 and a susceptor 3 are provided in a processing chamber 1.
  • This susceptor 3 also serves as the lower electrode.
  • the upper electrode 2 is provided with a gas outlet 2 a for introducing an etching gas into the processing chamber 1.
  • the susceptor 3 is supported on a susceptor support 4, and the susceptor support 4 is held in the processing chamber 1 via an insulating plate 5.
  • a high-frequency power supply 11 is connected to the susceptor 3 to convert the etching gas introduced into the processing chamber 1 into plasma.
  • the susceptor support 4 is provided with a refrigerant chamber 10, and a refrigerant such as liquid nitrogen circulates in the refrigerant chamber 10 via the refrigerant supply pipe 10a and the refrigerant discharge pipe 10b. Then, the wafer W can be cooled by transferring the cold generated therefrom to the wafer W via the susceptor support 4 and the susceptor 3.
  • a refrigerant such as liquid nitrogen circulates in the refrigerant chamber 10 via the refrigerant supply pipe 10a and the refrigerant discharge pipe 10b. Then, the wafer W can be cooled by transferring the cold generated therefrom to the wafer W via the susceptor support 4 and the susceptor 3.
  • An electrostatic chuck 6 is provided on the susceptor 3, and the electrostatic chuck 6 has a configuration in which a conductive layer 7 is sandwiched between polyimide films 8a and 8b.
  • a DC high-voltage power supply 12 is connected to the conductive layer 7, and a DC high voltage is applied to the conductive layer 7 to apply a cron force to the wafer W to fix the wafer W on the susceptor 3. can do.
  • a gas passage 9 for introducing He gas is provided in the susceptor 3 and the electrostatic chuck 6, and He gas is ejected to the back surface of the wafer W through the gas passage 9, thereby forming a susceptor.
  • the wafer W placed on the evening 3 can be cooled.
  • the gas passage 9 is connected to a He gas supply source 16 via a flow control valve 16a and an opening / closing valve 16b, and controls the pressure of the He gas on the back surface of the wafer W. be able to.
  • the processing chamber 1 is provided with a gas supply pipe 1a and an exhaust pipe 1b.
  • Gas supply pipe 1 a via the flow regulating valve 1 4 a, 1 5 a and the opening and closing valve 1 4 b, 1 5 b, is connected to the CF 4 gas supply source 1 4 and A r gas source 1 5 I have.
  • the exhaust pipe 1b is connected to a vacuum pump. This By evacuating the inside of the processing chamber 1 with a vacuum pump, the pressure in the processing chamber 1 can be adjusted.
  • a horizontal magnetic field forming magnet 13 is provided around the processing chamber 1, and by applying a magnetic field to the processing chamber 1, the density of plasma can be increased and etching can be performed efficiently.
  • the wafer W on which the porous insulating film is formed is placed on the susceptor 3 and fixed by the electrostatic chuck 6.
  • the processing chamber 1 is evacuated, the pressure in the processing chamber 1 is adjusted, and the opening and closing valves 14 b and 15 b are opened to introduce CF 4 gas and Ar gas into the processing chamber 1.
  • the flow ratio between CF 4 gas and Ar gas can be adjusted by the flow control valves 14 a and 15 a.
  • the RF power from the high-frequency power supply 11 is applied to the susceptor 3, and the etching gas is turned into plasma to etch the porous insulating film.
  • the wafer W can be cooled by opening the opening / closing valve 16 b to introduce He gas into the gas passage 9 and ejecting the He gas from the gas passage 9. Further, the cooling temperature of the wafer W can be controlled by adjusting the pressure of the He gas using the flow control valve 16a.
  • etching the porous insulating film Conditions for etching the porous insulating film are as follows: RF power density is 0.25 to 0.50 W / cm2, and pressure in the processing chamber 1 is 150 to 300 mTorr.
  • RF power density 0.25 to 0.50 W / cm2
  • pressure in the processing chamber 1 is 150 to 300 mTorr.
  • the porous insulating film for example, port one Las HSQ (hydrogen silsesquioxane) yarns, port one lath MSQ ⁇ methyl silsesauioxane) yarns, Porous organic material or a porous S i 0 2,, density 1. 3 gZcm 3 below Means
  • etching was performed using the sample of FIG. 2A and the etching apparatus of FIG. 2A, a silicon nitride film 21, a porous MSQ film 22, and an antireflection film 23 are sequentially laminated, and a photo resist film having lines and spaces is formed on the antireflection film 23.
  • the thickness of the silicon nitride film 21 was 300 nm
  • the thickness of the porous MS Q film 22 was 600 nm
  • the thickness of the antireflection film 23 was 75 nm
  • the thickness of the photoresist film 24 was 540 nm.
  • 2 (b) to 2 (d) are cross-sectional views showing etching results according to one embodiment of the present invention in comparison with a conventional example.
  • a mixed gas of C 4 F 8 , N 2 , CO and Ar was used at a flow rate ratio of 10/50/200/200 sccm.
  • the RF power is 1500 W
  • the pressure is 35 mTorr
  • the He pressure on the back of the wafer W is 7 Torr at the center
  • 40 Torr at the edge the top & wall temperature is 60 ° C
  • the bottom temperature is 40 ° C.
  • etched for 20 seconds The distance between the electrodes was 37 mm and the diameter of the force source was 260 mm.
  • the porous MSQ film 22 is etched by 395.8 nm in the depth direction, and the line & space is 0.2.
  • the porous MS Q film 22 was etched by 458.3 nm in the depth direction.
  • the etching rate at this time is 1 187.
  • spikes are generated on the etched surface in any of the lines and spaces.
  • the etching conditions in the conventional example 2 using mixed-gas of CF 4 and A r and 0 2 at a flow ratio of 8 0/1 6 0/2 0 SC cm.
  • the RF power is 500 W
  • the pressure is 40 mTorr
  • the He pressure on the back side of the wafer W is 7 Torr at sunset
  • the edge is 40 Torr
  • the top and wall temperature is 60 ° C
  • the bottom is The temperature was set at 40 ° C. and etching was performed for 20 seconds.
  • the porous MSQ film 22 is etched by 270.8 nm in the depth direction in the case where the line & space is 0.25 m / 0.25 m
  • the porous MSQ film 22 was etched by 302 nm in the depth direction.
  • the etching rate at this time is 8 12.4 nm / sec for a pattern with a line & space of 0.25 ⁇ m / 0.25 ⁇ m, and a rate of 0.25 p./1.2 for a line & space.
  • spikes occur on the etched surface in any line and space.
  • etching conditions in this example a mixed gas of CF 4 and Ar was used at a flow rate ratio of 80/160 sccm.
  • the RF power is 500 W
  • the pressure is 150 mTorr
  • the He pressure on the backside of the wafer W is 7 Torr at the center
  • 40 Torr at the age is 7 Torr at the center
  • the top and wall temperature is 60 ° C
  • the bottom temperature is The temperature was set at 40 ° C. and the etching was performed for 35 seconds.
  • the porous MSQ film 22 is etched by 270.8 nm in the depth direction, and the line & space In the pattern with a space of 0.25 rn / 1.0 ⁇ m, the porous MSQ film 22 was etched by 281.3 nm in the length direction. The etching rate at this time is 0.25 ⁇ for line & space. m / 0.25 m pattern: 46.2 nm / sec; line & space: 0.25 m / l. nm / sec. In addition, as shown in Fig. 2 (d), spikes on the etched surface were suppressed in all lines and spaces.
  • FIG. 3 is a diagram showing the pressure dependence of the etching characteristic according to one embodiment of the present invention.
  • the pressure was changed to 50, 150, and 30 OmTorr, and the other conditions were the same as those in FIG. 2 (c).
  • the pressure is preferably 50 mTorr or more, and more preferably higher.
  • the etching shape becomes a bowing shape, which is not preferable.
  • the pressure is preferably in the range of 150 to 300 mTorr. It should be noted that the spikes decrease as the pressure increases because the mean free path of the ion decreases as the pressure increases and the energy acquired by the ions decreases. it is conceivable that.
  • FIG. 4 is a diagram showing RF power density dependence of etching characteristics according to one embodiment of the present invention.
  • the RF power density was changed to 0.15, 0.50, 0.75 W / cm 2, and the other conditions were the same as those in FIG. 2 (c).
  • the diameter of the cathode is 260 mm.
  • Fig. 4 (a) As the power density decreases, spikes decrease, but have little effect on the amount of CD shift. Therefore, it is possible to reduce the spikes on the etched surface by reducing the RF power density.
  • FIG. 4 (b) when the RF power density decreases, the line & space becomes 0.25 jum / The etching rate is reduced in both the patterns of 0.25 / m and 0.25 jum / 0.75 / m.
  • the RF power density is 0.50 W / cm2 or less, but in consideration of a decrease in the etching rate, the RF power density is 0.25 to 0.55 W / cm2. It is preferably in the range of 0.5 W / cm 2 .
  • the reason why the spikes decrease when the RF power density decreases is thought to be that when the RF power density decreases, the energy acquired by the ions decreases and the sputter power of the ions decreases.
  • Figure 5 is a diagram showing the 0 2 flow rate dependency of the etching characteristics according to an embodiment of the present invention.
  • 0 2 flow to 0, 1 0, 2 0, 4 0 sccm and varied were the same as the conditions of FIG. 2 and other relevant conditions (c).
  • FIG. 5 (b) 0 2 of contaminating ne In comparison with the case where 0 2 is mixed in, the line & space of 0.25 m / 0.25 ⁇ 111 ⁇ and 0.25 ⁇ m / 0.75 m Although the etching rate is reduced, the micro-pitting is improved.
  • 0 2 flow rate is 0, by the 02 flow rate to zero, can be improved CD shift amount and the micro-loading.
  • 0 2 necessarily ⁇ short without to 0 flow rate, 0 2 be somewhat mixed, it is possible to suppress the spike no practical problem.
  • 0 2 gas flow rate ratio of may be set for the total gas flow rate, in this case, arbitrary preferred that the flow ratio of 0 2 gas 0.08 or less.
  • FIG. 6 is a diagram showing bottom temperature dependence of etching characteristics according to one embodiment of the present invention.
  • the bottom temperature of the wafer W was changed to 0, 40, and 80 ° C., and the other conditions were the same as those in FIG. 2 (c).
  • Fig. 6 (a) when the bottom temperature increases, the CD shift amount increases, but the spike is hardly affected.
  • the bottom temperature may be set anywhere, but from the viewpoint of suppressing the amount of CD shift, a lower bottom temperature is preferable.
  • the bottom temperature is preferably 40 ° C or less.
  • C 2 F 6 based gas, C 3 F 6 based gas, C 4 F 6 based gas, C 4 F 8 based gas, C 5 F 8 based gas may be used CHF 3 series gas or CH 2 F 2 based gas.
  • C 0 or N 2 may be mixed with these gases.
  • other good c example be an inert gas such as H e, C 4 F 8 gas, A r and N 2 5: 1000: mixing a flow rate ratio of 0.99, RF power density from 0.25 to 0.50 0! 11 2, by a 1 50 ⁇ 30 OmTorr the pressures, it was possible to suppress the spike of the porous insulating film.
  • FIG. 7 is a sectional view showing a dual damascene process according to one embodiment of the present invention.
  • a porous insulating film 32 and a photoresist film 33 are formed on a lower region 31 and the opening H1 corresponding to the via hole B1 is formed by photolithography.
  • the resist film 33 is formed.
  • the lower region 31 is a silicon substrate or a lower wiring layer such as Cu or A1.
  • etching E1 such as RIE is performed to form a via hole B1 opening to the surface of the lower region 31 with a porous insulating film. Formed on film 32.
  • etching E1 such as RIE is performed to form a via hole B1 opening to the surface of the lower region 31 with a porous insulating film. Formed on film 32.
  • FIG. 7C the photoresist film 33 is removed, A photoresist film 34 is applied over the entire surface. Then, an opening H2 corresponding to the wiring groove T1 is formed in the photoresist film 34 by using photolithography technology.
  • etching E 2 such as RIE is performed halfway through the porous insulating film 32 to form the porous insulating film 3. 2, a wiring groove T1 is formed.
  • the photoresist 34 is removed, and a conductive material such as Cu or A1 is deposited on the entire surface. Then, the surface of the conductive material is flattened by CMP (chemical mechanical polishing) or the like, thereby simultaneously forming vias and wiring.
  • CMP chemical mechanical polishing
  • the stopper film such as the silicon nitride film
  • the spikes during the etching of the porous insulating film 32 are suppressed and the via hole B 1 is connected to the wiring.
  • the groove T 1 can be formed in the porous insulating film 32.
  • the relative dielectric constant of the porous insulating film 32 can be reduced, and the propagation delay of the wiring can be suppressed.
  • a stopper film such as a silicon nitride film does not exist between the porous insulating films 32, when the porous insulating film 32 is etched, a choice between the stopper film and the porous insulating film 32 is made.
  • the insulating film 32 can be etched, and the etching rate at the time of etching the porous insulating film 32 can be improved. As described above, according to the present invention, it is possible to suppress the occurrence of spikes in the porous insulating film.
  • the method for etching a porous insulating film, the dual damascene process, and the semiconductor device according to the present invention can be used in a semiconductor manufacturing industry that manufactures semiconductor devices. Therefore, industrial availability

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

多孔質絶縁膜のエッチング方法、 デュアルダマシンプロセスおよび半
技術分野
本発明は、 多孔質絶縁膜のエッチング方法、 デュアルダマシンプロセ 明
スおよび半導体装置に関する。
田 背景技術
近年の半導体集積回路の高密度化に伴い、 配線の伝搬遅延が動作速度 を決める重要な要因となりつつある。 このため、 層間絶縁膜に低誘電率 膜を採用して、 伝搬遅延を抑えることが行われている。
層間絶縁膜の比誘電率を下げる方法として、 層間絶縁膜を多孔質化す る方法がある。 多孔質絶縁膜を半導体製造プロセスに採用.しこ場合、 ビ ァホールなどを形成するために、 この多孔質絶縁膜をエッチ.ングする必 要がある。
この多孔質絶縁膜のエッチング方法では、 多孔質絶縁膜とフォ トレジ ス トとの選択比をある程度確保しつつ、 多孔質絶縁膜のエッチングを効 率よく行うために、 C 4 F 8 /A r系ガス、 C F 4 /A r系ガスなどが 用いられていた。 また、 エッチングレートを改善したり、 高アスペク ト 比のエッチングに対応するために、 これらのガスに 02 、 C O或いは N 2 を混合することも行われていた。
また、 これらのエッチングガスをプラズマ化してェッチングを行う 祭 に、 イオンの平均自由工程を長く して、 イオンがコンタク トホール内に 進入し易くするとともに、 エッチング時の面内均一性を保っために、 低 圧かつ高出力でェツチングが行われていた。
しかしながら、 エッチングガスに 0 2 ガスを混合し、 低圧かつ高出力 の条件で多孔質絶縁膜のエッチングを行うと、 多孔質絶縁膜にスパイク が発生するという問題があった。 特に、 このスパイクの発生は、 デュア ルダマシンプロセスにおいて、 より深刻な問題となっていた。 なお、 ス パイクとは、 エッチングされた多孔質絶縁膜底面の凹凸である。
図 8は、 従来の多孔質絶縁膜を用いたデュアルダマシンプロセスを示 す断面図である。 図 8 ( a ) において、 多孔質絶縁膜 4 2および窒化珪 素膜 4 3を下層領域 4 1上に形成し、 フォトリソグラフィ一技術および エッチング技術を用いることにより、 ビアホール B 2に対応した開孔部 H 3を窒化珪素膜 4 3に形成する。 なお、 下層領域 4 1は、 シリコン基 板または C uや A 1などの下層配線層である。
次に、 多孔質絶縁膜 4 4を窒化珪素膜 4 3上に形成し、 フォトレジス ト膜 4 5を全面に形成する。 そして、 フォ トリソグラフィー技術を用い ることにより、 配線溝 T 2に対応した開孔部 H 4をフォ トレジス ト膜 4 5に形成する。
次に、 図 8 ( b ) に示すように、 このフォ トレジス ト膜 4 5をマスク として、 R I Eなどのエッチング E 3を行うことにより、 配線溝 T 2を 多孔質絶縁膜 4 4に形成する。 ここで、 エッチング E 3におけるエッチ ングガスとして、 多孔質絶縁膜 4 4と窒化珪素膜 4 3 との選択比を確保 するために、 C 4 F 8 系のガスが用いられる。 また、 エッチングレート を高くするとともに、 エッチング時の面内均一性を保っため、 圧力が 5 ◦ mTorr未満の低圧に設定されるとともに、 R Fパワー密度が 0 . 5 W
/ c m2 を越える高出力に設定される。
この条件で多孔質絶縁膜 4 4のエッチング E 3を行うと、 多孔質絶縁 膜 4 4にスパイク S Pが発生する。 このため、 エッチング E 3を多孔質 絶縁膜 4 4のエッチングの途中で中止すると、 配線溝 T 2の段差 D 2上 にスパイク S Pが残存する。
次に、 図 8 ( c ) に示すように、 窒化珪素膜 4 3をマスクとして、 エッチング E 3をさらに続行し、 多孔質絶縁膜 4 2にビアホール B 2を 形成する。 ここで、 窒化珪素膜 4 3の段差 D 2上では、 多孔質絶縁膜 4
4のオーバ一エッチングが行われ、 段差 D 2上のスパイク S Pが除去さ れる。 また、 ビアホール B 2を形成する際に多孔質絶縁膜 4 2に発生す るスパイクも、 多孔質絶縁膜 4 2をオーバーエッチングすることにより 除去することができる。
次に、 図 8 ( d ) に示すように、 フォトレジス ト 4 5を除去し、 C u や A 1などの導電性材料を全面に堆積する。 そして、 C M P (化学的機 械的研磨） などにより、 この導電性材料の表面を平坦化することにより、 ビア 4 6 と配線 4 7とを同時に形成する。
このように、 従来のデュアルダマシンプロセスでは、 多孔質絶縁膜 4 2、 4 4の間にス トヅパとなる窒化珪素膜 4 3が設けられているため、 多孔質絶縁膜 4 4のオーバエッチングを行うことにより、 このスパイク
S Pを除去することができる。
しかしながら、 デュアルダマシンプロセスにおいて、 多孔質絶縁膜 4
2、 4 4の間に窒化珪素膜 4 3を設けると、 全体的な比誘電率が増え、 配線 4 7の伝搬遅延が増加するという問題があった。 発明の開示
そこで、 本発明の目的は、 エッチング時のスパイクの発生を抑制する ことができる多孔質絶縁膜のエッチング方法を提供することである。 また、 本発明の他の目的は、 エッチング時のスパイクの発生を抑制し つつ、 層間絶縁膜の比誘電率を下げることができるデュアルダマシンプ ロセスおよび半導体装置を提供することである。
上述した課題を解決するために、 本発明の多孔質絶縁膜のエッチング 方法は、 プラズマエッチング時の処理ガスがフルォロカ一ボン系ガスと 不活性ガスとを含む混合ガス、 圧力が 1 5 O mTorr以上 3 0 0 mTorr以 下であることを特徴とする。
圧力をある程度大きくすることにより、 高エネルギーのイオンが多孔 質絶縁膜のエッチング面に直接衝突することを抑制することが可能とな り、 高エネルギーのイオンによる物理的な侵蝕を抑制することが可能と なる。 また、 圧力を上記範囲とすることにより、 圧力を上げた場合の C Dシフ ト量およびマイクロ口一ディングに与える悪影響を抑制しつつ、 多孔質絶縁膜のスパイクを実用レベルの範囲内に抑えることが可能とな る。 なお、 C Dシフ ト量は、 エッチング前のパターン幅に対する出来上 がり幅の変化量で表され、 マイクロローデイングは、 （狭いトレンチの エッチングレート） / (広いトレンチのエッチングレート） x l 0 0 %で 表される。
また、 本発明の多孔質絶縁膜のエッチング方法は、 上記方法において、 R Fパワー密度が、 0 . 2 5 // 0 !112 以上0 . 5 0 WZ c ni2 以下で あることを特徴とする。
多孔質絶縁膜の場合は無孔質絶縁膜に比べて膜質が柔らかいため、 R Fパワー密度を小さく した場合においても、 エッチングの進行が極端に 妨げられることがない。 このため、 多孔質絶縁膜のエッチング特性が大 きく損なわれることを防止しつつ、 多孔質絶縁膜のスパイクの発生を抑 制することができる。
また、 本発明の多孔質絶縁膜のエッチング方法は、 上記方法において、 前記フルォロカーボン系ガスが C F 4 、 前記不活性ガスが A rであるこ とを特徴とする。 F / C比の大きいガスを使用することにより、 エッチング速度の低下 の原因となる炭素系ポリマーの堆積を抑制しつつ、 多孔質絶縁膜のエツ チングを行うことができ、 R Fパワー密度を小さく した場合においても、 エッチングレートを確保することが可能となる。
また、 本発明の多孔質絶縁膜のエッチング方法は、 上記方法において、 前記フルォロカ一ボン系ガスに対する流量比が 0 . 2 5以下の 02 ガス をさらに含むことを特徴とする。
〇2 ガスの流量比を小さくすることにより、 多孔質絶縁膜に炭素が含 まれる場合においても、 この炭素が 02 ガスと反応することを抑制して、 炭素が多孔質絶縁膜から引き抜かれることを抑制することが可能となる ことから、 多孔質絶縁膜のエッチング時のスパイクを抑制することがで ぎる。
また、 本発明の半導体装置は、 デュアルダマシンプロセスにより配線 溝とビアホールが形成された半導体装置において、 前記配線溝が形成さ れた多孔質絶縁膜と前記ビアホールが形成された多孔質絶縁膜とがス トッパ層を介することなく形成され、 前記多孔質絶縁膜のエッチング時 のスパイクが実質的に存在しないことを特徴とする。
本発明の半導体装置によれば、 比誘電率の高いストッパ層を多孔質絶 縁膜の間に形成しない場合においても、 多孔質絶縁膜の配線溝の部分に スパイクが発生することを抑制することができ、 配線の伝搬遅延を抑制 することが可能となるとともに、 配線溝に埋め込まれた配線の信頼性を 向上させることができる。
また、 本発明のデュアルダマシンプロセスは、 ビアホールに対応する パターンが形成された第 1のフォ トレジス ト膜を多孔質絶縁膜上に形成 する工程と、
前記第 1のフォ トレジス ト膜をマスクとして前記多孔質絶縁膜のエツ チングを行うことにより、 前記多孔質絶縁膜にビアホールを形成するェ 程と、
前記第 1のフォ トレジス ト膜を除去する工程と、
配線溝に対応するパターンが形成された第 2のフォトレジスト膜を前 記多孔質絶縁膜上に形成する工程と、
R Fパワー密度が 0 . 2 5 W/ c m2 以上 0 . 5 0 W/ c m2 以下、 圧力が 1 5 0 mTorr以上 3 0 0 mTorr以下の条件で、 前記第 2のフォト レジスト膜をマスクとして前記多孔質絶縁膜のェツチングを途中まで行 うことにより、 前記多孔質絶縁膜に配線溝を形成する工程と、
前記第 2のフォ トレジス ト膜を除去する工程と、
前記ビアホールと前記配線溝に導電材料を埋め込む工程とを備えるこ とを特徴とする。
本発明のデュアルダマシンプロセスによれば、 窒化珪素膜などのス トッパ膜を用いることなく、 ビアホールと配線溝を多孔質絶縁膜に形成 することが可能となるとともに、 多孔質絶縁膜のエッチング時のスパイ クを抑制することが可能となり、 デュアルダマシンプロセスを簡易化す ることが可能となる。
また、 本発明のデュアルダマシンプロセスは、 上記多孔質絶縁膜に配 線溝を形成する工程の処理ガスとして、 フルォロカ一ボン系ガスと不活 性ガスとを含む混合ガスを用いることを特徴とし、 フルォロカーボン系 ガスが C F 4 、 不活性ガスが A rであることを特徴とする。
本発明のデュアルダマシンプロセスによれば、 窒化珪素膜などのス トッパ膜がないので、 ス トッパ膜と多孔質絶縁膜との選択比を考慮する 必要がなくなることから、 C 4 F 8 系ガスに代えてより F / C比の大き い C F 4 系ガスを用いて多孔質絶縁膜をエッチングすることが可能とな り、 多孔質絶縁膜をエッチングする際のエッチングレートを向上させる ことが可能となる。 図面の簡単な説明
図 1は、 本発明の一実施形態に係わるエッチング装置の概略構成を示 す断面図である。
図 2は、 本発明の一実施例に係わるエツチング結果を従来例と比較し て示す断面図である。
図 3は、 本発明の一実施例に係わるエツチング特性の圧力依存性を示 す図である。
図 4は、 本発明の一実施例に係わるエッチング特性の R Fパヮ一密度 依存性を示す図である。
図 5は、 本発明の一実施例に係わるエッチング特性の 0 2流量依存性 を示す図である。
図 6は、 本発明の一実施例に係わるエツチング特性のボトム温度依存 性を示す図である。
図 7は、 本発明の一実施例に係わるデュアルダマシンプロセスを示す 断面図である。
図 8は、 従来のデュアルダマシンプロセスを示す断面図である。 発明を実施するための最良の形態
以下、 本発明の実施形態に係わるエッチング方法について図面を参照 しながら説明する。
図 1は、 本発明の一実施形態に係わるエッチング装置の概略構成を示 す断面図である。 なお、 この実施形態ではェヅチングガスとして C F 4 と A Γとの混合ガスを用いた場合について説明する。
図 1において、 処理室 1内には、 上部電極 2およびサセプ夕 3が設け られ、 このサセプ夕 3は下部電極を兼ねている。 この上部電極 2には、 エッチングガスを処理室 1内に導入するガス噴出孔 2 aが設けられてい る。 また、 サセプ夕 3は、 サセプ夕支持台 4上に支持され、 サセプ夕支 持台 4は絶縁板 5を介して処理室 1内に保持されている。 サセプ夕 3に は高周波電源 1 1が接続され、 処理室 1内に導入されたエッチングガス をプラズマ化する。
サセプ夕支持台 4には冷媒室 1 0が設けられ、 液体窒素などの冷媒が 冷媒供給管 1 0 aおよび冷媒排出管 1 0 bを介して冷媒室 1 0内を循環 する。 そして、 ここから生じる冷熱をサセプ夕支持台 4およびサセプ夕 3を介してウェハ Wに伝熱させることにより、 ウェハ Wを冷却すること ができる。
サセプ夕 3上には静電チャック 6が設けられ、 静電チャック 6は、 導 電層 7がポリイミ ドフィルム 8 a、 8 bにより挟まれた構成を有する。 ここで、 導電層 7には直流高圧電源 1 2が接続され、 導電層 7に直流高 電圧を与えることにより、 ウェハ Wにク一ロン力を作用させて、 サセプ 夕 3上にウェハ Wを固定することができる。
また、 サセプ夕 3および静電チャック 6には、 H eガスを導入するガ ス通路 9が設けられ、 このガス通路 9を介して H eガスをウェハ Wの裏 面に噴出させることにより、 サセプ夕 3上に載置されたウェハ Wを冷却 することができる。 ここで、 ガス通路 9は、 流量調整バルブ 1 6 aおよ び開閉バルブ 1 6 bを介して H eガス供給源 1 6に接続され、 ウェハ W の裏面での H eガスの圧力を制御することができる。
処理室 1には、 ガス供給管 1 aおよび排気管 1 bが設けられている。 ガス供給管 1 aは、 流量調整バルブ 1 4 a、 1 5 aおよび開閉バルブ 1 4 b、 1 5 bを介して、 C F 4 ガス供給源 1 4および A rガス供給源 1 5に接続されている。 排気管 1 bは真空ポンプに接続されている。 この 真空ポンプで処理室 1内を排気することにより、 処理室 1の圧力を調節 することができる。 処理室 1の周囲には水平磁場形成磁石 13が設けら れ、 処理室 1内に磁場をかけることにより、 プラズマを高密度化して、 エツチングを効率よく行うことができる。
多孔質絶縁膜のエッチングを行う場合、 多孔質絶 膜が形成されたゥ ェハ Wをサセプ夕 3上に載置し、 静電チヤック 6により固定する。
次に、 処理室 1を排気し、 処理室 1内の圧力を調節するとともに、 開 閉バルブ 14 b、 1 5 bを開いて C F4 ガスおよび A rガスを処理室 1 内に導入する。 流量調整バルブ 14 a、 15 aにより CF4 ガスと Ar ガスとの流量比を調節することができる。
次に、 高周波電源 1 1からの R Fパワーをサセプ夕 3に印加し、 ェッ チングガスをプラズマ化して、 多孔質絶縁膜のエッチングを行う。 この 際、 開閉バルブ 1 6 bを開いて H eガスをガス通路 9に導入し、 この H eガスをガス通路 9から噴出させることにより、 ウェハ Wを冷却するこ とができる。 また、 流量調整バルブ 1 6 aを用いて H eガスの圧力を調 節することにより、 ウェハ Wの冷却温度を制御することができる。
多孔質絶縁膜のェッチングを行う際の条件としては、 R Fパヮ一密度 を 0. 25〜0. 50W/cm2、 処理室 1内の圧力を 150〜300 mTorrとする。 これにより、 スパイクの発生を抑制しつつ、 多孔質絶縁 膜を任意の深さにエッチングすることができる。
なお、 多孔質絶縁膜は、 例えば、 ポ一ラス H S Q (hydrogen silsesquioxane ) 糸、 ポ一ラス M S Q ^methyl silsesauioxane ) 糸、 ポー ラス有機材料、 またはポーラス S i 02 で、 密度 1. 3 gZcm3 以下 のものをいう。
また、 上述した実施形態では、 マグネ トロン R I E装置を用いてエツ チングを行う方法について説明したが、 E CR (電子サイクロ トロン共 鳴） プラズマエッチング装置、 HEP (ヘリコン波励起プラズマ） エツ チング装置、 I CP (誘導結合プラズマ） エッチング装置、 T CP (転 送結合プラズマ） エッチング装置などに適用するようにしてもよい。 以下、 本発明の実施例について実験データを参照しつつ説明する。 な お、 以下の実施例では、 図 2 (a) のサンプルを用い、 図 1のエツチン グ装置を用いてエッチングを行った。 図 2 (a) において、 窒化珪素膜 2 1、 ポ一ラス MS Q膜 22、 反射防止膜 23が順次積層され、 反射防 止膜 23上には、 ライン&スペースの形成されたフォ トレジス ト膜 24 が積層されている。 窒化珪素膜 2 1の膜厚は 300 nm、 ポ一ラス MS Q膜 22の膜厚は 600 nm、 反射防止膜 23の膜厚は 75 nm、 フォ トレジス ト膜 24の膜厚は 540 nmとした。
図 2 (b) 〜 （d) は、 本発明の一実施例に係わるェヅチング結果を 従来例と比較して示す断面図である。 ここで、 従来例 1のエッチング条 件として、 C4 F8 と N2 と COと Arとの混合ガスを流量比 10/5 0/ 200/200 s c c mで用いた。 また、 RFパヮ一を 1500 W、 圧力を 3 5 mTorr、 ウェハ W裏面における H e圧力をセン夕一で 7 Torr、 エッジで 40 Torr、 トップ &ウォール温度を 60 °C、 ボトム温度を 40 °C に設定し、 20秒間エッチングした。 なお、 電極間間隔は 37mm、 力 ソ一ドの直径は 260 mmである。
この場合、 ライン &スペースが 0. 25〃m/0. 25 mのパ夕一 ンでは、 ポーラス M S Q膜 2 2が深さ方向に 39 5. 8 nmだけエッチ ングされ、 ライン &スペースが 0. 25 urn/ 1. 25 zmのパターン では、 ポ一ラス MS Q膜 22が深さ方向に 458 · 3 nmだけエツチン グされた。 この時のエッチングレートは、 ライン &スペースが 0. 25 urn 0. 25〃mのパターンでは 1 187. AnmZ秒、 ライン &ス ペースが 0. 2 5〃mZl . 2 5 /mのパターンでは、 1 3 7 5 nm/ 秒であった。 また、 図 2 ( b ) に示すように、 いずれのライン &スぺ一 スにおいても、 エッチング面にスパイクが発生している。
また、 従来例 2のエッチング条件として、 C F4 と A rと 02 との混 合ガスを流量比 8 0/1 6 0/ 2 0 S C cmで用いた。 また、 R Fパ ヮ一を 5 0 0 W、 圧力を 4 0 mTorr、 ウェハ W裏面における H e圧力をセ ン夕一で 7Torr、 エッジで 4 0Torr、 トップ &ウォール温度を 6 0 °C、 ボ トム温度を 4 0°Cに設定し、 2 0秒間エッチングした。
この場合、 ライン &スペースが 0. 2 5〃m/0. 2 5〃mのパ夕一 ンでは、 ポ一ラス M S Q膜 2 2が深さ方向に 2 7 0. 8 nmだけェヅチ ングされ、 ライン &スペースが 0. 2 5 urn/ 1. 2 5 /mのパターン では、 ポーラス MS Q膜 2 2が深さ方向に 3 0 2 nmだけエッチングさ れた。 この時のエッチングレートは、 ライン &スペースが 0. 2 5〃m / 0. 2 5〃mのパターンでは 8 1 2. 4 n m/秒、 ライン &スペース が〇 . 2 5 p. / 1. 2 5〃mのパターンでは、 9 0 6 nm/秒であつ た。 また、 図 2 ( c ) に示すように、 いずれのライン &スペースにおい ても、 エッチング面にスパイクが発生している。
一方、 今回の実施例のエッチング条件としては、 C F4 と A rとの混 合ガスを流量比 8 0/1 6 0 s c cmで用いた。 また、 R Fパワーを 5 0 0 W、 圧力を 1 5 0 mTorr、 ウェハ W裏面における H e圧力をセン夕一 で 7Torr、 ェヅジで 4 0Torr、 トヅプ&ウォール温度を 6 0 °C、 ボトム温 度を 4 0 °Cに設定し、 3 5秒間エッチングした。
この場合、 ライン &スペースが 0. 2 5〃m/0. 2 5〃mのパター ンでは、 ポ一ラス M S Q膜 2 2が深さ方向に 2 7 0. 8 nmだけエッチ ングされ、 ライン &スペースが 0. 2 5 rn/ 1. 0〃mのパターンで は、 ポーラス M S Q膜 2 2が溁さ方向に 2 8 1. 3 nmだけエッチング された。 この時のエッチングレートは、 ライン &スペースが 0. 2 5〃 m/0. 2 5 mのパターンでは 4 6 4. 2 nm/秒、 ライン &スぺ一 スが 0. 2 5〃m/ l . 0〃mのパ夕一ンでは、 4 8 2. l nm/秒で あった。 また、 図 2 ( d ) に示すように、 いずれのライン &スペースに おいても、 エッチング面のスパイクが抑制されている。
このように、 ポ一ラス MS Q膜 2 2をエッチングする際に、 エツチン グガスから 02 ガスを除去するとともに、 圧力を上げることにより、 ェヅチングレートが実用レベル以下に低下することを防止しつつ、 エツ チング面のスパイクを抑制することができた。 なお、 スパイクの大きさ を定量的に表すと、 （上部高さ—底部高さ） / (エッチング深さ） によ り求めることができる。
図 3は、 本発明の一実施例に係わるエツチング特性の圧力依存性を示 す図である。 この実施例では、 圧力を 5 0、 1 5 0、 3 0 OmTorrと変 化させ、 その他の条件を図 2 ( c ) の条件と同一とした。
図 3 ( a) において、 圧力が上がると、 CDシフ ト量が大きくなるも のの、 スパイクは減少する。 一方、 図 3 (b ) において、 圧力が上がる と、 マイクロローデイングは悪化する。 しかし、 圧力が上がっても、 ポ一ラス MS Qの場合は、 ライン &スペースが 0. 2 5〃m/0. 2 5 〃mおよび 0. 2 5 j / 0. 7 5〃 mのいずれのパターンにおいても、 エッチングレートはほとんど変化しない。
このため、 圧力を上げることにより、 エッチングレートの低下を抑制 しつつ、 エッチング面のスパイクを減らすことができる。 ここで、 スパ イクの抑制という観点からは、 圧力は 5 0 mTorr以上であることが好ま しく、 さらに高い方が好ましい。
また、 圧力が 5 0 0 mTorr以上ではエツチング形状がボーイング形状 になってしまうので好ましくない。
さらに、 CDシフ ト量およびマイクロ口一ディ ングへの悪影響を考慮 すると、 圧力は 1 5 0〜 3 0 0 mTorrの範囲であることが好ましい。 なお、 圧力が上がると、 スパイクが減るのは、 圧力が上がると、 ィォ ンの平均自由工程が短くなり、 イオンが獲得するエネルギーが小さくな ることから、 イオンのスパッ夕力が低下するためと考えられる。
図 4は、 本発明の一実施例に係わるエッチング特性の R Fパワー密度 依存性を示す図である。 この実施例では、 R Fパワー密度を 0. 1 5、 0 . 5 0、 0 . 7 5 W/c m2 と変化させ、 その他の条件を図 2 ( c ) の条件と同一とした。 なお、 カソ一ドの直径は 2 6 0 mmである。
図 4 ( a) において、 パワー密度が下がると、 スパイクは減少す るが、 C Dシフ ト量にはほとんど影響しない。 このため、 ： R Fパワー密 度を下げることにより、 エッチング面のスパイクを減らすことができる ( 一方、 図 4 (b ) において、 R Fパワー密度が下がると、 ライン &ス ペースが 0. 2 5 jum/ 0. 2 5 /mおよび 0. 2 5 jum/0. 7 5 / mのいずれのパターンにおいても、 エッチングレートが低下する。
ここで、 スパイクの抑制という観点からは、 R Fパワー密度は 0. 5 0 W/c m2 以下であることが好ましいが、 エッチングレ一トの低下を 考慮すると、 R Fパワー密度は 0. 2 5〜0 . 5 0W/c m2 の範囲で あることが好ましい。
なお、 R Fパワー密度が下がると、 スパイクが減るのは、 R Fパワー 密度が下がると、 イオンが獲得するエネルギーが小さくなり、 イオンの スパッ夕力が低下するためと考えられる。
図 5は、 本発明の一実施例に係わるエッチング特性の 02 流量依存性 を示す図である。 この実施例では、 02 流量を 0、 1 0、 2 0、 4 0 s c c mと変化させ、 その他の条件を図 2 ( c ) の条件と同一とした。 図 5 ( a) において、 02 流量が下がると、 CDシフ ト量およびスパ イクのいずれも減少する。 一方、 図 5 ( b ) において、 02 の混入がな いと、 02 の混入がある場合に比べて、 ライン &スペースが 0. 25 m/0. 25〃111ぉょび0. 25〃m/0. 75 mのいずれのパ夕一 ンにおいても、 エッチングレートが低下するものの、 マイクロ口一ディ ングは改善される。
このため、 02 流量を下げることにより、 エッチングレートをある程 度確保しつつ、 エッチング面のスパイクを減らすことができる。 ここで、 スパイクの抑制という観点からは、 02 流量は 0であることが好ましく、 02流量を 0にすることにより、 CDシフ ト量およびマイクロローディ ングも改善することができる。 ただし、 02 流量を必ずしも 0にする必 要はなく、 02 がある程度混入されていても、 実用上問題のないレベル にスパイクを抑制することができる。 ここで、 02 を混入する場合は、 C F4 ガスに対する 02 ガスの流量比は 0. 25以下とすることが好ま しい。 また、 02 ガスの流量比をトータルのガス流量に対して設定して もよく、 この場合、 02 ガスの流量比を 0. 08以下とすることが好ま しい。
なお、 02 流量が增加すると、 スパイクが増加するのは、 ポ一ラス M SQが、 '― 0— S i— 0— ' の主鎖に対して側鎖に有機基 （主に '一 CH3 ' ) が結合しているためと考えられる。 すなわち、 エッチングガ ス中に 02 ガスが存在すると、 有機基に含まれる炭素が 02 ガスと反応 して結合エネルギーの高い 'C— 0， が生成され、 炭素がポーラス MS Qから引き抜かれるためと考えられる。
図 6は、 本発明の一実施例に係わるエッチング特性のボトム温度依存 性を示す図である。 この実施例では、 ウェハ Wのボトム温度を 0、 40、 80°Cと変化させ、 その他の条件を図 2 (c) の条件と同一とした。 図 6 (a) において、 ボトム温度が上がると、 CDシフ ト量が大きく なるものの、 スパイクにはほとんど影響しない。 一方、 図 6 (b) にお いて、 ボトム温度は、 マイクロローデイ ングおよびはエッチングレート にはほとんど影響しない。
このため、 スパイクの抑制という観点からは、 ボトム温度はどこに設 定してもよいが、 CDシフ ト量の抑制という観点からは、 ボトム温度は 低い方が好ましい。 この場合、 ボトム温度は 40°C以下であることが好 ましい。
なお、 上述した実施例では、 C F4 系ガスを用いる場合について説明 したが、 フルォロカーボン系ガスなら何でもよく、 例えば、 C2 F6 系 ガス， C3 F6 系ガス、 C4 F6 系ガス、 C4 F8 系ガス， C5 F8 系 ガス、 CHF3 系ガス、 または CH2 F2 系ガスを用いるようにしても よい。 また、 これらのガスに C 0或いは N2 を混合させるようにしても よい。 また、 Arに代えて、 H eなどの他の不活性ガスを用いてもよい c 例えば、 C 4 F 8 ガスと A rと N2 とを 5 ： 1000 ： 150の流量比 で混合し、 R Fパワー密度を 0. 25〜0. 50 0 !112 、 圧カを 1 50〜30 OmTorrとすることにより、 多孔質絶縁膜のスパイクを抑制 することができた。
図 7は、 本発明の一実施例に係わるデュアルダマシンプロセスを示す 断面図である。 図 7 (a) において、 多孔質絶縁膜 32およびフォトレ ジス ト膜 33を下層領域 31上に形成し、 フォ ト リソグラフィ一技術を 用いることにより、 ビアホール B 1に対応した開孔部 H 1をフォ トレジ ス ト膜 33に形成する。 なお、 下層領域 31は、 シリコン基板または C uや A 1などの下層配線層である。
次に、 図 7 (b ) に示すように、 このフォ トレジス ト膜 33をマスク として、 R I Eなどのェヅチング E 1を行うことにより、 下部領域 3 1 の表面まで開口するビアホール B 1を多孔質絶縁膜 32に形成する。 次に、 図 7 (c) に示すように、 フォ トレジス ト膜 33を除去し、 フォ トレジス ト膜 3 4を全面に塗布する。 そして、 フォ ト リソグラ フィ一技術を用いることにより、 配線溝 T 1に対応した開孔部 H 2を フォトレジス ト膜 3 4に形成する。
次に、 図 7 ( d ) に示すように、 このフォ トレジス ト膜 3 4をマスク として、 R I Eなどのェヅチング E 2を多孔質絶縁膜 3 2の途中まで行 うことにより、 多孔質絶縁膜 3 2に配線溝 T 1を形成する。
ここで、 エッチング E 2におけるエッチング条件として、 C F 4 ガス および A rガスとの混合ガスを用い、 R Fパワー密度を 0 . 2 5〜 0 . 5 0 W/ c m2 、 圧力を 1 5 0〜 3 0 0 mTorrに設定する。 これにより、 多孔質絶縁膜 3 2の途中でエッチング E 2を終了した場合においても、 段差 D 1にスパイクが発生することを防止することができる。
次に、 フォ トレジスト 3 4を除去し、 C uや A 1などの導電性材料を 全面に堆積する。 そして、 C M P (化学的機械的研磨） などにより、 こ の導電性材料の表面を平坦化することにより、 ビアと配線とを同時に形 成する。 ここで、 段差 D 1上にはスパイクがないので、 段差 D 1上に形 成される配線の密着性を高めたり、 スパイクから発生するパーティクル などを抑制したりすることができる。
このように、 上述したデュアルダマシンプロセスによれば、 窒化珪素 膜などのス トッパ膜を除去した場合においても、 多孔質絶縁膜 3 2の ェ ヅチング時のスパイクを抑制しつつ、 ビアホール B 1 と配線溝 T 1を 多孔質絶縁膜 3 2に形成することが可能となる。 このため、 多孔質絶縁 膜 3 2の比誘電率を低下させて、 配線の伝搬遅延を抑制することができ る。 また、 窒化珪素膜などのス トッパ膜が多孔質絶縁膜 3 2の間に存 在しないので、 多孔質絶縁膜 3 2をエッチングする際にス トヅパ膜と多 孔質絶縁膜 3 2との選択比を考慮する必要がなくなる。 このため、 C 4 F 8 系ガスに代えてより F / C比の大きい C F 4 系ガスを用いて多孔質 絶縁膜 3 2をエッチングすることが可能となり、 多孔質絶縁膜 3 2を エッチングする際のェヅチングレートを向上させることが可能となる。 以上説明したように、 本発明によれば、 多孔質絶縁膜のスパイクの発 生を抑制することが可能となる。 産業上の利用可能性
本発明に係る多孔質絶縁膜のエツチング方法、 デュアルダマシンプロ セスおよび半導体装置は、 半導体装置の製造を行う半導体製造産業等に おいて使用することが可能である。 したがって、 産業上の利用可能性を
•ff 3—る。

Claims

請 求 の 範 囲
1 . プラズマエッチング時の処理ガスがフルォロカ一ボン系ガスと不活 性ガスとを含む混合ガス、
圧力が 1 5 O mTorr以上 3 0 0 mTorr以下であることを特徴とする多 孔質絶縁膜のエツチング方法。
2 . 請求項 1記載の多孔質絶縁膜のエッチング方法において、
R Fパヮ一密度が、 0 . 2 5 W/ c m2 以上 0 . 5 0 W/ c m2 以下 であることを特徴とする。
3 . 請求項 1又は 2記載の多孔質絶縁膜のエッチング方法において、 前記フルォロカ一ボン系ガスが C F 4 、 前記不活性ガスが A rである ことを特徴とする。
4 . 請求項 1 , 2又は 3記載の多孔質絶縁膜のエッチング方法において、 前記フルォロカ一ボン系ガスに対する流量比が 0 . 2 5以下の 02 ガス をさらに含むことを特徴とする。
5 . デュアルダマシンプロセスにより配線溝とビアホールが形成された 半導体装置において、
前記配線溝が形成された多孔質絶縁膜と前記ビアホールが形成された 多孔質絶縁膜とがス トツパ層を介することなく形成され、 前記多孔質絶 縁膜のエッチング時のスパイクが実質的に存在しないことを特徴とする 半導体装置。
6 . ビアホールに対応するパターンが形成された第 1のフォトレジス ト 膜を多孔質絶縁膜上に形成する工程と、
前記第 1のフォ トレジス ト膜をマスクとして前記多孔質絶縁膜のエツ チングを行うことにより、 前記多孔質絶縁膜にビアホ一ルを形成するェ 程と、 前記第 1のフォ トレジス ト膜を除去する工程と、
配線溝に対応するパターンが形成された第 2のフォ トレジス ト膜を前 記多孔質絶縁膜上に形成する工程と、
R Fパワー密度が 0 . 2 5 W/ c m2 以上 0 . 5 0 W/ c m2 以下、 圧力が 1 5 O mTorr以上 3 0 0 mTorr以下の条件で、 前記第 2のフォト レジス ト膜をマスクとして前記多孔質絶縁膜のエッチングを途中まで行 うことにより、 前記多孔質絶縁膜に配線溝を形成する工程と、
前記第 2のフォ トレジス ト膜を除去する工程と、
前記ビアホールと前記配線溝に導電材料を埋め込む工程とを備えるこ とを特徴とするデュアルダマシンプロセス。
7 . 請求項 6記載のデュアルダマシンプロセスにおいて、
前記多孔質絶縁膜に配線溝を形成する工程の処理ガスとして、 フルォ ロカ一ボン系ガスと不活性ガスとを含む混合ガスを用いることを特徴と する。
8 . 請求項 7記載のデュアルダマシンプロセスにおいて、
前記フルォロカ一ボン系ガスが C F 4 、 前記不活性ガスが A rである ことを特徴とする。
PCT/JP2001/010933 2000-12-14 2001-12-13 Methode de gravure d'un film isolant poreux, procede de double damasquinage, dispositif a semi-conducteur WO2002049089A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002550303A JPWO2002049089A1 (ja) 2000-12-14 2001-12-13 多孔質絶縁膜のエッチング方法、デュアルダマシンプロセスおよび半導体装置
AU2002222632A AU2002222632A1 (en) 2000-12-14 2001-12-13 Method of etching porous insulating film, dual damascene process, and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000380813 2000-12-14
JP2000-380813 2000-12-14

Publications (1)

Publication Number Publication Date
WO2002049089A1 true WO2002049089A1 (fr) 2002-06-20

Family

ID=18848930

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2001/010933 WO2002049089A1 (fr) 2000-12-14 2001-12-13 Methode de gravure d'un film isolant poreux, procede de double damasquinage, dispositif a semi-conducteur

Country Status (4)

Country Link
JP (1) JPWO2002049089A1 (ja)
AU (1) AU2002222632A1 (ja)
TW (1) TWI223341B (ja)
WO (1) WO2002049089A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2401483A (en) * 2003-05-03 2004-11-10 Trikon Technologies Ltd A method of etching porous dielectric
JP2005129920A (ja) * 2003-10-03 2005-05-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2006032568A (ja) * 2004-07-14 2006-02-02 Nec Electronics Corp ドライエッチング方法および半導体装置の製造方法
JP2006156518A (ja) * 2004-11-26 2006-06-15 Renesas Technology Corp 半導体装置の製造方法
JP2007511096A (ja) * 2003-11-12 2007-04-26 ラム　リサーチ　コーポレーション トレンチエッチングのためのラインエッジ粗さ低減
WO2007091726A1 (ja) * 2006-02-10 2007-08-16 Kyushu Dentsu Co., Ltd. シリコンウェハの表面層の除去方法
KR20160124678A (ko) * 2015-04-20 2016-10-28 도쿄엘렉트론가부시키가이샤 다공질막을 에칭하는 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163470A (ja) * 1992-11-24 1994-06-10 Sumitomo Metal Ind Ltd エッチング方法
JP2000269325A (ja) * 1999-03-12 2000-09-29 Seiko Epson Corp 半導体装置およびその製造方法
JP2000294633A (ja) * 1999-04-07 2000-10-20 Sony Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163470A (ja) * 1992-11-24 1994-06-10 Sumitomo Metal Ind Ltd エッチング方法
JP2000269325A (ja) * 1999-03-12 2000-09-29 Seiko Epson Corp 半導体装置およびその製造方法
JP2000294633A (ja) * 1999-04-07 2000-10-20 Sony Corp 半導体装置およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
TAKASHI TOKUYAMA: "Handotai dry etching gijutsu", SANGYO TOSHO, 6 October 1992 (1992-10-06), pages 232, XP002909382 *

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2401483B (en) * 2003-05-03 2006-04-19 Trikon Technologies Ltd A method of etching porous dielectric
GB2401483A (en) * 2003-05-03 2004-11-10 Trikon Technologies Ltd A method of etching porous dielectric
JP2005129920A (ja) * 2003-10-03 2005-05-19 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4865564B2 (ja) * 2003-11-12 2012-02-01 ラム リサーチ コーポレーション 誘電体レイヤにフィーチャをエッチングするための方法及び装置
JP2007511096A (ja) * 2003-11-12 2007-04-26 ラム　リサーチ　コーポレーション トレンチエッチングのためのラインエッジ粗さ低減
JP4523351B2 (ja) * 2004-07-14 2010-08-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006032568A (ja) * 2004-07-14 2006-02-02 Nec Electronics Corp ドライエッチング方法および半導体装置の製造方法
JP4643975B2 (ja) * 2004-11-26 2011-03-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006156518A (ja) * 2004-11-26 2006-06-15 Renesas Technology Corp 半導体装置の製造方法
JP2007243159A (ja) * 2006-02-10 2007-09-20 Kyushu Dentsu Kk シリコンウェハの表面層の除去方法
WO2007091726A1 (ja) * 2006-02-10 2007-08-16 Kyushu Dentsu Co., Ltd. シリコンウェハの表面層の除去方法
KR20160124678A (ko) * 2015-04-20 2016-10-28 도쿄엘렉트론가부시키가이샤 다공질막을 에칭하는 방법
JP2016207768A (ja) * 2015-04-20 2016-12-08 東京エレクトロン株式会社 多孔質膜をエッチングする方法
US10236162B2 (en) 2015-04-20 2019-03-19 Tokyo Electron Limited Method of etching porous film
KR102424480B1 (ko) * 2015-04-20 2022-07-22 도쿄엘렉트론가부시키가이샤 다공질막을 에칭하는 방법

Also Published As

Publication number Publication date
AU2002222632A1 (en) 2002-06-24
JPWO2002049089A1 (ja) 2004-04-15
TWI223341B (en) 2004-11-01

Similar Documents

Publication Publication Date Title
EP0436387B1 (en) Single chamber via etch through a dual-layer dielectric
US6284149B1 (en) High-density plasma etching of carbon-based low-k materials in a integrated circuit
US7169695B2 (en) Method for forming a dual damascene structure
US6380096B2 (en) In-situ integrated oxide etch process particularly useful for copper dual damascene
US6670278B2 (en) Method of plasma etching of silicon carbide
US7125806B2 (en) Etching method
JP2002520853A (ja) 二重象眼のために特に有用な、誘電体多層構造のプラズマエッチプロセス
US6184119B1 (en) Methods for reducing semiconductor contact resistance
US20040106293A1 (en) Method for etching organic insulating film and dual damasene process
US8138096B2 (en) Plasma etching method
JPH10256232A (ja) 半導体装置の製造方法
IL190716A (en) Method for plasma etching
JPH06177091A (ja) 半導体装置の製造方法
KR20030093204A (ko) 유기질 유전체 에칭 중 탄화수소 첨가를 통한마이크로마스킹 제거
JP4008352B2 (ja) 絶縁膜のエッチング方法
WO2002049089A1 (fr) Methode de gravure d'un film isolant poreux, procede de double damasquinage, dispositif a semi-conducteur
JP2020518725A (ja) 超伝導体相互接続のための堆積方法
US6828250B1 (en) Process for etching vias in organosilicate glass materials without causing RIE lag
JP3717073B2 (ja) 半導体装置の製造方法
JPH0661195A (ja) 半導体装置の製造方法
JPH11354517A (ja) 半導体装置およびその製造方法
KR19990047250A (ko) 반도체장치의 절연막 식각방법
JP2000164581A (ja) 食刻遅延現象を改善する半導体装置の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PH PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

WWE Wipo information: entry into national phase

Ref document number: 2002550303

Country of ref document: JP

122 Ep: pct application non-entry in european phase
点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载