TWI337811B - Method and apparatus for decoding multiword information - Google Patents

Description

1337811 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種多重字元資訊之解碼方法與裝置其 應用於一光碟機裝置。 x ' 【先前技術】 如圖1所示，一錯誤修正碼（ECC)叢集1〇包括us個 長距離碼（LDC )資料行、一 S YNC (同步）資料行I〗及 三個叢發指標子碼（BIS)資料行12，其中由該sync資 料行u及三個BIS資料行12將該LDC資料行分離成*個 LDC區塊13。該原始LDC資料是不連續的且被交錯至不 同UX：區塊Π内。某些ECC編碼或解碼技術描述於美國 專利 US 6,378，1〇0、US 6,367,049、us 66〇4217 及 us 2003/02087!巾，其巾US 6,378，刚揭* 了—種多重字元資 訊編碼方法’ US 6’367，G49揭示—種利用交錯技術之編碼 方法，US 6,604,217揭示了一種將同步（SYNC)碼、⑽ 碼或其動態或靜態組合作為抹除（erasure)之解碼方法， 且 US 2003/0208714 ( US 6,6〇4,217 之㈣案）卜步 _ 了 -種將SYNC碼作為抹除指標之方法。另外，—u 等人揭示了-種使用LDC及⑽碼之錯誤修正方法，其出 版於 Jpn.J.Appl.Phys 第 39 卷（2〇〇〇)，第 912_919 頁。 然而’上文所提及之專利及文章僅提出一種用於解碼 ECC資料之方法的概念’亦即’其未明確地揭示實際的實

施方法D 【發明内容】 M34312 92874 004712704.! 1337811 本發明之目的係提供_種可有效解碼多重字元資訊（如 ECC資料）的方法及實施裝置。現今，本發明之方法及裝 置可應用於所謂的藍光碟片（Blu_ray disk)解碼。 與LDC碼相比，BIS碼具有較高的保護性，使得在bis 碼中更容易偵測到錯誤。若在一列ECC叢集中之兩相近 BIS碼内偵測出錯誤，則表示錯誤可發生於該列及該兩個 BIS碼之間的LDC資料中。因此，該LDC資料之一抹除位 元可標記為一抹除指標，進而增加LDC解碼或修正效率。 此外，亦可採用包括於ECC叢集中之s YNC碼及將其與 BIS碼組合以產生LDC抹除位元.若憤測到一同步抹除指 標及其相近BIS抹除指標，則安置於其間之資料可能 具有一個或多個錯誤。 该BIS抹除指標或LDC抹除位元可儲存於一記憶體中， 例如一動態隨機存取記憶體（DRAM )。然而，該LDC資料 交錯在該ECC叢集内，亦即該原始LDC資料是不連續的且 安置於多個LDC區塊内，所以必須個別地自DRAM擷取每 一 LDC資料之位置。因此，若所有抹除指標皆儲存於該 DRAM内，則該DRAM之頻寬必須增加，而將降低解碼效 率〇 為增加ECC解碼效率’本發明揭示一種多重字元資訊之 解碼方法，其包含（a)至（e)之步驟。在步驟（a)中’提供一包 含同保s隻性碼子元（BIS )及低保護性碼字元（乙〇 c )之多 重字元資訊叢集（ECC>在步驟（b)中，將高保護性及低保 護性碼字元儲存於一第一記憶體（如DRAM)中。在步驟 M34312 92874 004712704-1 -6- 1337811 ⑷中，將高保護性碼字元解碼以產线示是否出現解碼錯 誤之高保護性字元抹除指標。在步驟⑷中，將高保護性字 元抹除指標儲存至-第二記憶體（如SRAM)。在步驟⑷ 中，解碼該低保護性碼字元。同時，藉由找出接近該多重 字元資訊㈣中之低保護性碼字元的高保護性碼字元及查 尋接近該低保護性碼字元之高保護性碼字元的高保護性字 元抹除指標來標記一低保護性碼字元之一抹除位元。 上述方法可藉由-包含—第—記憶體、—解碼器、一映 射電路、-第二記憶體及一抹除產生器之裝置加以實施。 =第一記憶體用於儲存”重字元資訊叢集之高保護性碼 字疋及低料性碼字元。㈣碼ϋ Μ合至該第-記憶體用 以解碼高保護性碼字元以便產生高保護性字元抹除指標。 該映射電路耗合至該解碼器且用於指出對應於_列多重字 元資訊叢集中之高㈣性字元抹除指標的高保護性碼字元 的位置，以便為高保護性字元抹除指標提供位置資訊 (localities八该第二記憶體耦合至該映射電路以儲存具有 位置資訊之高保護性字元抹除指標。該抹除產生器搞合至 該第二記憶體以藉由查尋該第〔記憶體中 < 高保護性字元 抹除彳B标來產生一低保護性碼字元的抹除位元，其中對應 於间保濩性字7〇抹除指標之高保護性碼字元為接近於一列 夕重字元資訊叢集中的低保護性碼字元。 【實施方式】

圖2(a)係本發明之多重字元資訊之解碼裝置2〇示意圖。 δ玄裝置20包括一第一記憶體（如dRAm 21 )、一 lDc/BIS M34312 92874 004712704-1 1337811 解碼器22、一第二記憶體（如SRAM 23 )、一解調變器24、 一同步錯誤電路25、一解交錯電路26、一映射電路27、一 BIS至LDC抹除產生器28 » 如圖3所示’一 ECC叢集30包括一 SYNC碼行31、三 個BIS資料行32及四個LDC區塊33 1其中每一區塊33 具有38個LDC資料行。此外該ECC叢集30包括496個列。 BIS資料行32 (自左及右）分別由bisi、BIS2及BIS3表 示。 再參考圖2(a)，該ECC叢集30内之LDC及BIS資料由 解調變器24解調變至8位元，且接著將LDC及B1S資料 儲存在一建置於該解交錯電路26内之一内部記憶體（如 SRAM )中以進行解交錯。該LDC及BIS資料分別解交錯 成304個具有248個位元組長度的LDC碼及24個具有62 個位元組之長度的BIS碼，且將該ECC叢集30之SYNC 碼傳送至該同步錯誤電路25，用以進行SYNC錯誤偵測以 產生SYNC抹除指標。當偵測到包括於該多重字元資訊叢 集之同步碼之錯誤時’同步抹除指標接著產生且儲存於該 第一記憶體中。當低保護性碼字元（codewords)被解碼， 如同BIS抹除指標’同步抹除指標充當高保護性字元抹除 指標（word erasure indicators )用於產生抹除位元。

若偵測到SYNC錯誤，SYNC抹除指標將為“ Γ ，否則 為》對於SYNC錯誤之判定，若在SYNC位置上接收 之解調變前資料不同於SYNC模式，例如藍光之SYNC〇模 式=〇1 010 000 000 010 000 000 (U0，或在兩個相近 SYNC M343« 92874 004712704*1 1337811 行3 1之間的資料數量不正確，或發現任何不連續之sync 碼’或讀出通道（read channel )顯示相近於S Ync碼之資 料不可靠，其均可被認為是一 Sync錯誤。之後，該SYNC 抹除指標及經解交錯之LDC及BIS資料被儲存於該DRAM 21中。或者，如囷2(b)所示，亦可將一解交錯電路26，置於 ORAM 21與SRAM 23/解碼器22之間，如此該LDC及BIS 資料係先儲存於DRAM 21中，解碼時才解交錯。另一替代 方法為在DRAM 21儲存一部分解交錯之ldC及BIS資料， 且LDC及BIS資料之其餘部分在自1!)11八]^讀取的同時被解 交錯，如圊2(c)所示，採用一個部分解交錯電路26"及另一 個部分解交錯電路26'·'。 將儲存於DRAM 21中之BIS資料傳送至LDC/BIS解碼 器22以進行解碼’藉此產生BIS抹除指標。舉例而言，若 在解碼期間偵測到錯誤，則BIS抹除指標為“丨”，否則為 0 。然後BIS抹除指標經過映射電路27來擺在適當位 置指出ECC叢集30中與BIS抹除指標對應之BIS資料 以建立該ECC叢集30中之BIS抹除指標與LDC資料之間 的位置關係。 該映射電路27之可能映射函數顯示如^ : (N,C) —^ (u><31 + r, e) 其中（N，〇為BIS區塊中之位置；；^表示在一 碼 (〇〜61 )中之位置；c表示BIS碼序號（〇〜23); _且其中（u，r，e)為BIS叢集中之位置；4示該單元序號 u=m〇d({diV(N，2) + 8-div(C，3)}，8) + 8xm〇d(N，2); r 表示該 m343»2 92874 0〇47127〇4-ι -9- 1337811 列序號，r=div(N，2); e 表示欄序號 e=m〇d({C + div(N，2)}，3)。 之後’儲存BIS抹除指標於該SRAM 23中。此外，可傳 送SYNC抹除指標且將其儲存於該SRAM 23中。因此，每 一列ECC叢集30中有四個可能的抹除指標，所以採用四 個位元來储存該可能之該Sync抹除指標及三個BIS抹除 指標》因此一位元組可儲存一 ECc叢集中之兩列抹除指 標’且每一 ECC叢集需要248個位元組（496 X 4/8=248 )。 在開始解碼一 ECC叢集時，必須初始化SRAM 23以覆 寫其中之先前資料’亦即讀取儲存於Dram 2 1中之SYNC 抹除指標覆寫SRAM 23中該等欄位之SYNC抹除指標，且 將BIS抹除指標全部重設為初始值·零。圖4顯示一初始化 之SRAM 23中之位元組’其中dRAm 21中之位址0及位 址4之SYNC抹除指標分別為sync抹除指標S0及S1。 so為該第一列之同步抹除指標，而s丨為該第二列之同步 抹除指標’且BIS抹除指標被重設為“〇” 。 圖5(a)顯示儲存於srAM 23中之抹除指標的實例，其中 第一列之SYNC及BIS2欄位及第一列之BIsi及BIS3攔位

顯不錯誤。該等情形意指錯誤可發生在接近或介於該ECC 叢集之相同列内顯示錯誤的SYNC或BIS資料之LDC資料 内。

如圖4所示，圖2(&)中SRAM23i i位元組包含第一及 第一列之SYNC及bis抹除指標。或者，該SRAM 23之i 位元組亦可包含行方向之抹除指#，即該抹除指標可沿行 而非列儲存。如圖5⑻所示，將列“n”之SYNC、BiSM M34312 92874 004712704*1 ，10- 1337811 除指標、BIS2抹除指標及BIS3抹除指標分別儲存於一 SRAM之位元組k、位元組k+Ι、位元組k+2及位元組k+3 之位元“0”内’而將列“n+1”之SYNC、BIS1抹除指標、 BIS2抹除指標及BIS3抹除指標分別儲存於一 SRAM之位 元組k、位元組k+卜位元組k+2及位元組k+3之位元‘‘ 1，， 内。該等抹除指標亦可由對SRAM 23之寫及/或讀效率有 益之任一其他映射格式儲存。舉例而言，藉由用於Ldc之 解碼順序或藉由BIS或S YN C錯誤之位置或藉由格式.可 储存該等抹除指標’其中α為質多項式（primiUve polynomial)之根，且loci為序號i，在LDC碼字元中之第 i字元的抹除位元不為零》 當解碼一 LDC資料時’ BIS至LDC抹除產生器28自 SRAM 23擷取ECC叢集中之LDC資料附近的BIS資料之 BIS抹除指標或擷取ECC叢集中之LOC資料附近的SYNC 碼之SYNC抹除指標。因此’基於該sync或BIS抹除指 標可產生一 LDC抹除位元，亦即藉由將該[DC資料位置 映射回該ECC叢集，及查尋儲存於該SRAM 23中之s YNC 及BIS抹除指標可產生該LDC抹除位元。 在LDC解碼期間，可應用一遞增LDC抹除存取方法。 對兩個相近的LDC碼字元而言，歸因於交錯特性大多數抹 除位元係指向相同的SYNC及BIS抹除指標，僅部分抹除 位元需查尋儲存於SRAM 23中之不同的SYNC及BIS抹除 指標。如圖5(c)圓圈部份所示，因為交錯的順序，除了交 錯使得兩碼字元ί及卜2被一 SYNC/BIS分離時外，大多數 M34312 92874 〇〇47127〇4-1 -11 · 1337811 碼子元1及i + 2之抹除讀取相同的SYNC/BIS »因此，當讀 取碼子元1 + 2之抹除時，僅需要更新跨過synC/BIS的抹 除之部分》 如表1所顯示，有四種可能之策略可標記一 ldc抹除位 元。應注意“ X”表示不需注意，其可為“丨”或“ 〇，，。 策略0 :若在LDC資料兩側的BIS資料的BIS抹除指標 為1 ’則產生一 LDC抹除位元以表示該LDC資料區域 可有一或多個錯誤》 策略1 :若自左側之第二BIS資料及右面鄰近LDC資料 之BIS資料的BIS抹除指標為“ 1” ，或左邊鄰近LDC資 料的BIS資料及自右側之第二BIS資料之BIS抹除指標為 1 ，則產生一 LDC抹除。（左側表示使用LDC資料前， 而右側表示使用LDC資料後，由LDC資料前、後之兩 BIS/SYNC來產生不同策略） 策略2:若鄰近LDC資料的前兩個BIS資料或後兩個BIS 資料的BIS抹除指標為“ Γ ，則產生一 LDC抹除。 策略3 :若在鄰近LDC資料之任一側的BIS碼之BIS抹 除指標為“ 1 ” ，則產生一 LDC抹除。 實務上，一 SYNC抹除指標可搭配BIS抹除指標，且功 能與BIS抹除指標相同，用於產生一 LDC抹除位元。使用 前述策略藉由查尋SRAM 23中所儲存之SYNC及BIS抹除 指標來產生該LDC抹除位元。或者，在BIS解碼後，該抹 除指標可先完成策略選擇及計算，再儲存於 SRAM 23 中。 然後藉由自SRAM 23查尋策略選擇結果以產生該LDC抹 •12· 除位元 表

BIS X X 或 1 X 或 1 X 或 X LDC 資！ LDC資料 LDC資料 LDC資料 LDC資料 LDC資料 LDC資料 LDC資料 上述策略可自動切換。舉例而言首先採用寬鬆策略_ 接著採用嚴格策略h若策略3所產生之抹除位元的數目超 過L界數目（例如32 )’則表示存在許多的LDC錯誤，使 得其後之解碼作用無法執行。該抹除位元之設置可被自動 切換成另-策略直到該抹除位元之數目小於一臨界數目。 右在該ECC叢中發生任一解碼錯言吳，需重新從碟片讀取資 料時’只有當彼等資料無法通過錯誤偵測碼（EDc )檢査 的部份，需要重新覆寫DRAM 2丨内經解調變後之資料。其 中圖5(c)之LDC資料在解交錯後按次序排列，且在此以第 —及第二區段舉例說明。如圖5(d)所示，若該第一區段通 過EDC檢查，但該第二區段未通過，則當重新從碟片讀取 資料至DRAM時，僅須覆寫該第二區段。解碼時，LDC碼 字元0-8因為通過EDC檢查而不需解碼。對於解碼碼字元 9而言，因為該上部屬於區段“ 〇” ，且該下部屬於區段 “Γ ，屬於區段“〇’，之部分的抹除位元在被讀取時必須 M34312 92874 〇〇47127〇4-1 •13- 1337811 。又為〇 ，並且保護區段“〇”之部分於解碼時不被改 變。因此’對於重新從碟片讀取ECC叢集解碼產生該LDC 抹除位元時會使用之前錯誤偵測碼的結果。 之後，將該LDC抹除位元傳輸至LDC/BIS解碼器22以 修正相關LDC資料，且將修正之LDC資料發相dram 21。 圖6(a)顯示用於建立上述表丨之抹除位元的詳細結構。 SRAM 23之内容之一可能格式顯示為表82，其含有248個 位元組，且每一位元組儲存屬於Ecc叢集中之兩列之 SYNC及BIS資料《以一個抹除接著一個抹除的方式將表 82之内容轉發至下一抹除標記暫存器87,且進一步轉發至 一當前抹除標記暫存器86及一先前標記暫存器88。將該下 一抹除標記暫存器87、該當前抹除標記暫存器86及該先前 標記暫存器88之輸出傳送至一組合邏輯8 1以設置上面三 種戒略之抹除位元。一第一多工器84( mu X )連接至該組 合邏輯81之三個輸出端SX、SLR及SLLRR，且根據建立 抹除位元策略之一控制訊號“ strategy_sel_reg”來選擇其 中一輸出端。一第二多工器85連接至該第一多工器84及 一控制單元83以選擇該LDC區域之抹除。 顯示於圖6(b)、6(c)及6(d)之BIS資料中包含位址攔位 (Address Field ; AF )資訊及使用者控制（User Control ; UC)資料，其中AF包含位址及其配核碼（parity c〇des)。 因為位址是連續的，根據已知位址可向前或向後推導所有 位址。因此，BIS之AF資料位置可與一預期AF資料之位 M34312 92874 004712704-1 1337811 置相比較。若該AF位置不同於預期之AF位置，則其被認 為是一抹除指標。另外，AF f /料有編碼保護，因此af的 解碼結果可做為抹除指標。若該uc資料未被指定應用時， 則uc資料的位元組可設置為00he將BIS的uc資料部份 與0相比較，若不同，則該位置可被認為是抹除指標。因 為AF及UC是已知的，所以BIS區塊之配核碼可由計算得 出。可比較經計算後之配核碼與BIS接收配核碼的資料以 產生抹除指標。另外，藉由比較在BIS Ecc解碼器之前之 AF或UC預期資料，亦可做為BIS解碼時的抹除指標以增 強該BIS解碼錯誤修正，而BIS解碼能力提昇可進而提供 更多之LDC抹除指標以改良le)C資料錯誤修正。 參考圖7，由BIS碼所保護用於判定在一碟片中之位置 的位址攔位（AF )資訊及使用者控制資訊（uc )以產生 LDC抹除指標《與圖2(a)之裝置20相較，一裝置50包含 進一步增加之AF解碼器52及AF/UC映射電路51。該使 用者控制資料（UC )資訊未被應用指定時通常等於零。因 此’若相近叢集之間的位址序號不正確，或使用者控制資 料不等於零，或該錯誤在AF解碼期間被偵測出，則可將它 們認為是AF/UC解碼錯誤。所產生之AF/UC抹除指標被儲 存於SRAM 23中或DRAM 21中以產生LDC抹除位元。該 等產生之AF/UC抹除指標亦可與BIS/SYNC抹除指標整合 以進行LDC解碼。 或者’亦可採用不具SRAM之裝置。參考圖8, 一種用 於解碼多重字元資訊之裝置60包括一 DRAM6 1、一解調變 M34312 92874 004712704*1 -15· 1337811 器64、一同步錯誤電路65、一解交錯電路“及一 ldc/bis 解碼器62。該解調變器64、該同步錯誤電路^及該解交 錯電路66之操作與圖2(a)所示者相同，但用於ldc解碼 的BIS抹除指標是被儲存於DRAM 61而非sram 23中。 因為LDC資料在-ECC叢集中交錯’亦即LDC資料不連 續且安置於多個LDC區塊中，所以必須個別地自DRAM 61 中擷取每- LDC資料之位置。因此，若所有抹除指標儲存 進DRAM 61，則該DRAM之頻寬必須增加，如此一來其解 碼效率與圖2(a)中之裝置20相比會減少。但其優點為可劣 略SRAM、相關映射電路及抹除產生器，如此便可簡化電 路。 為減少對解碼效率之影響，可以遞增方式存取抹除指標 區域（如圖5(c)所示）以減少對DRAM頻寬的影響。或應 用另一不具精確BIS位置映射的抹除指標存取方法來減少 DRAM存取》換言之’該等被讀出之抹除指標可用於多個 碼字元（codeword)而只有部份位於不同區域之抹除指標精 確性受到影響，如圖5(c)，若此二個LDC碼字元皆用相同 的抹除指標，則跨過不同區域的抹除指標（如圖上圓圈部 分）精確性會受到影響。因為存在一經簡化之BIS位置映 射操作，所以抹除指標對映LDC資料之位置部份不精確。 該經簡化之BIS位置映射操作亦可用於圖2(a)中SRam 的存取。此外，在BIS解碼後，該抹除指標可完成策略選 擇及計算，且其後被儲存於DRAM中。 對於LDC解碼而言，由諸如BIS、SYNC、AF、之不 M343ia -16- 1337811 同方法所產生之抹除指標可適當搭配作為LDC之抹除。對 於BIS解碼而言’由AF、UC或SYNC所產生之抹除指標 白可為BIS之抹除資訊；亦即使用位址棚位資訊，藉由位 址欄位資訊之位址比較或解碼錯誤等資訊以判定BI s的抹 除指標。相似地’亦可藉由使用者控制資料資訊判定BIS 之抹除指標。此外，來自讀取通道之SYNC及資料品質資 訊可為BIS解碼之抹除指標的提示。 本發明之技術内容及技術特點已揭示如上，然而熟悉本 項技術之人士仍可能基於本發明之教示及揭示而作種種不 背離本發明精神之替換及修飾。因此，本發明之保護範圍 應不限於實施例所揭示者，而應包括各種不背離本發明之 替換及修飾，並為以下之申請專利範圍所涵蓋。 【圖式簡單說明】 圖1顯示一習知ECC叢集； 圖2(a)至2(c)例示本發明之ECC叢集之解碼裝置； 圖3顯示一 ECC叢集以說明本發明之解碼方法； 圖4顯示根據本發明之一實施例之儲存於一初始化 SRAM中的SYNC抹除指標及BIS抹除指標； 圖5(a)及5(b)顯示根據本發明之另一實施例之儲存於一 SRAM中的SYNC抹除指標及bis抹除指標； 圖5(c)顯示LDC與SYNC/BIS碼之對應關係； 圖5(d)顯示解交錯後該第一及第二區段之ldc資料； 圖6(a)顯示根據本發明之一實施例之用於建立抹除位元 之詳細電路結構； M34312 92^74 004712704*^ •17· 1337811 圖6(b)至6(d)顯示包含位址欄位資訊及使用者控制資料 之BIS資料；及 圖7及8顯示根據本發明之用於解碼ECC叢集之其它裝 置。 【主要元件符號說明】 M34312 92874 004712704 10 錯誤修正碼（ECC) 叢集 11 同步（SYNC)資料行 12 叢發指標子碼（BIS)資料行 13 LDC區塊 20 裝置 21 DRAM 22 LDC/BIS解碼器 23 SRAM 24 解調變器 25 同步錯誤電路 26 解交錯電路 26' 解交錯電路 26" 部分解交錯電路 26" ' 部分解交錯電路 27 映射電路 28 BIS至LDC抹除產生器 30 ECC叢集 31 SYNC 行 32 BIS資料行 33 LDC區塊 50 裝置 51 AF/UC映射電路 52 AF解碼器 60 裝置 61 DRAM 62 LDC/BIS解碼器 64 解調變器 65 同步錯誤電路 66 解交錯電路 81 組合邏輯 82 表 83 控制單元 84 第一多工器 85 第二多工器 -18 - 1337811 86 當前抹除標記暫存器 87 下一抹除標記暫存器 88 先前標記暫存器

-19

Claims (1)

1. 、申請專利範圍： 第094128894號專利申請案 中文申請專利範圍替換本(99年丨2月） L 一種多重字元資訊之解碑方法，包含以下步驟： —提供—包括高保護性碼字元及低保護性碼字元之多重 子元資訊叢集； 將該低保護性碼字元儲存於—第—記憶體； 古將該高：護性碼字元解碼以產生是否出現解媽錯誤之 间保S蒦性字元抹除指標； 將該高保護性字元㈣指標儲存於—第二記憶體； W映射電路以建立該高保護性字元抹除指標與該 低保護性碼字元之間的位置關係； 藉由自該第三記憶㈣# t㈣Μ -記憶體讀取之該低保護性碼字元；及 一土於，近該多重字元資訊叢集中之任—低保護性碼字 兀的該W保5f性碼字元抹除指標來標記-詩該低保護 性碼字元解碼之抹除位元， 其^該抹除位元屬於該多重字元資訊叢集之低保護 性碼子7C，且該抹除位元由一預定策略來判定。 2. ，據明求項1之多重字元資訊之解喝方法，其t該多重 子二資。凡叢集為-錯誤修正碼（ECC )叢集，且該高及低 保護性碼字元分別為叢發指標子碼（BIS)及長距離碼 (LDC)。 3, 根據4求項1之多重字元資訊之解竭方法，進-步包含 以下步驟： 镇測包括於該多重字元資訊叢集中之同步碼的錯誤以 1337811 r 產生同步抹除指標；及 將該同步抹除指標儲存於該第-記憶體. 其中在解碼該低保護性碼字;， 為該高保護性字時該同步抹除指標作 隻性予讀除指標用以產 4. 根據請求項2之多重字元資 抹除位：。 碼包括位址櫊位資訊，且_由1方法’其中該⑽ 誤或位址比較缺陷以判定:= 址攔位資訊之解碼錯 5. 根據請求項2之多重^：；保 =生予元抹除指標。 « ^ ^ . 貝5解碼方法，其中該BIS 碼包括使用者控制資料， 节m ^ 藉由該使用者控制資料判定 該问保護性字元抹除指標。 6. 根據請求項丨之多重字元資訊之解碼方法，其中若至少 近該低保4性碼字凡的該高保護性字元抹除指標 之顯不—錯誤，則標記該抹除位元。 7·根據°"求項1之多重字元資訊之解碼方法，其中在將該 高及低保護性碼字元儲存於該第—記憶體前，將該高及 低保濩性碼字元解交錯。 8·根據請求項1之多重字元資訊之解碼方法，其中該預定 策略係可自動地自一策略切換至另一策略的彈性策略。 9·根據請求項8之多重字元資訊之解碼方法，其中該預定 策略係可自動地依序切換至更嚴格策略的彈性策略。 10.根據請求項丨之多重字元f訊之解碼方法，其中該預定 策略包含以下至少一種策略： 第策略’其中，若鄰近該低保護性碼字元的每一側 的一該高保護性碼字元存在該高保護性字元抹除指 1337811 私，則標記該抹除位元； 第-東略H若鄰近該低保護性碼字元的每一側 的二該高保護性碼字元ψ 除指標，則標記該抹除位元； 及·中之存在該咼保護性字元抹 第一=略，其中，若鄰近該低保護性碼字元的一側的 :該：保護性碼字元中存在二該高保護性字元抹除指 標，則標記該抹除位元；以及 標，則標記該抹除位元 -第四策略’其中，若鄰近該低保護性碼字元的一側的 :該高保護性碼字元中存在該高保龍字元抹除指 U.根據如請求項1之多重字元資訊之解碼方法，其中在將 元資訊叢集解碼前，將該第二記憶體初始化。 .根據Μ求項3之多重字元資訊之解碼方法，其中在將一 新=元資訊叢集解碼前’使用同步抹除指標將該第 一 己憶體初始化。 13. 一種多重字元資訊之解碼方法’包含以下步驟： 體將該多重字元資訊之低保護性碼字元儲存於一記憶 將該多重字元資訊之高保護性碼字元解碼以產生顯示 是否出現解碼錯誤之高保護性字元抹除指標； 將該高保護性字元抹除指標儲存於該記憶體； 藉由—映射電路以建立該高保護性 低保護性竭字元之間的位置關係；&矛、指標與該 藉由一自該記憶體讀取之抹除指標解碼該低保護性碼 1337811 . I 字元；及 基於接近該多重字元資訊叢集中之任一低保護性碼字 元的高保護性碼字元抹除指標來標記—用於解碼該低保 護性碼字元的抹除位元， ’、中，該抹除位元屬於該多重字元資訊叢集之低保護 黾子元，且該抹除位元由一預定策略來判定。 14·^據4求項13之多重字元f訊之解碼方法，該多重 子二資訊叢集為-錯誤修正碼（ECC)叢集，且該高及低 保護性碼字元分別為叢發指標子碼（bis)及長距離碼 (LDC)。 15·根據晴求項13之多重字元資訊之解碼方法，進一步包含 以下果趣_ 顶列巴括於該多重 產生同步抹除指標；及 將該同步抹除指標儲存於該記憶體； ^在_該低保護性碼字元時’該同步抹除指標作 為該尚保護性字元抹除指標用以產生該抹除位元。 16.根據4求項13之多重字元f訊之解碼方法，其中在 南及低保難碼字讀存於該記憶 ^ 護性碼字元解交錯。 將〜及低保 17'一，多重字元資訊之解碼方法，包含以下步驟： 提供—包括同步碼及低保護性碼字 叢集； J夕董予疋資訊 以產生同步抹除指標； 偵測該同步碼之任一錯誤標記， -4 - 將該同步抹除指標儲存於一記憶體； 、由映射電路以建立該同步祙除指標與該低保護性 碼字元之間的位置關係； 藉由該同步抹除指標解碼該低保護性字元；以及 一基於接近該多重字S資訊叢集中之任―低保護性码字 元的該同步抹除指標標記—用於該低保護性碼字元解碼 之抹除位元， 其中，該抹除位元屬於該多重字元資訊叢集之低保護 性.碼字元，且該抹除位元由一預定策略來判定。 一種多重字元資訊之解碼方法，包含以下步驟： 提供一包括位址爛位資訊、使用者控制資料及低保護 性碼字元的多重字元資訊叢集； 偵測該位址欄位資訊或使用者控制資料的任一錯誤桿 5己，以產生位址攔位資訊/使用者控制資料抹除指標； 將該位址攔位資訊/使用者控制資料抹除指標儲存於一 記憶體； ' 藉由一映射電路以建立該位址欄位資訊/使用者控制資 料抹除指標與該低保護性碼字元之間的位置關係； 利用至少一個該位址欄資訊/使用者控制資料抹除指標 之解碼該低保護性碼字元；以及 基於接近該多重字元資訊叢集中之任一低保護性碼字 元的該位址欄位資訊/使用者控制資料抹除指標標記一用 於該低保護性碼字元解碼之抹除位元， 其中，該抹除位元屬於該多重字元資訊叢集之低保護 性碼字元，且該抹除位元由一預定策略來判定。 •一種多重字元資訊之解碼方法，包含以下步驟： 提供-包括位址欄位資訊、使用者控制資料及高保護 性碼字元的多重字元資訊叢集； 偵測該位址攔位資訊或使用者控制資料的任一錯誤標 。己，以便於產生位址攔位資訊/使用者控制資料抹除指標； 將該位址欄資訊/使用者控制資料抹除指標儲存於一記 憶體； 藉由一映射電路以建立該位址攔位資訊/使用者控制資 料抹除指標與該高保護性碼字元之間的位置關係； 利用至少一個該位址攔資訊/使用者控制資料抹除指標 之解碼該高保護性碼字元；以及 基於接近該多重字元資訊叢集中之任一高保護性碼字 元的該位址欄位資訊/使用者控制資料抹除指標標記一用 於該高保護性碼字元解碼之抹除位元， 其中，該抹除位元屬於該多重字元資訊叢集之低保護 性碼字元，且該抹除位元由一預定策略來判定。 —種多重字元資訊之解碼裝置，包含： —第一記憶體’用於儲存一多重字元資訊叢集之高保 護性碼字元，該多重字元資訊叢集進一步包含低保護性 碼字元； 解碼器’用於將該尚保護性碼字元及正確資料解碼 至·第一記憶體’以產生高保護性字元抹除指標； 一第二記憶體，其耦合至該解碼器，用於儲存該高保 字元抹除指標’其中該第二記憶體與該第~記憶體 映射電路，搞合至該解碼器及該第二記憶體，用於 建立該高保護性字it抹除指標舆該低保護性碼 叫 的位置關係；及 間 ▲抹除產生器’其耦合至該第二記憶體，用於為 保。蔓陡碼字π產生抹除位S，其中若接近該多重字元資 1集中任—低保護性碼字^的該第二記憶體之高保護 性子讀除指標顯示錯誤，則該抹除產生器標記—抹心 位元， 示 其中，該抹除位元屬於該多重字元資訊叢集之低保護 性碼字元，且該抹除位元由一預定策略來判定。 1根據請求項2G之多重字Μ訊之解碼裝置，其中該解碼 器進一㈣㈣抹除位元以解低㈣性碼字元。 22‘根據請求項2G之多重字元f訊之解碼裝置，進—步包含 :解交錯電路，其連接至該第—記憶體，用於解交錯該 尚及低保護性碼字元。 23.根據請求項2〇之多重字元資訊之解碼裝置，進一步包含 -同步錯誤電路’其連接至該第一記憶體，用於伯測該 多重字元資訊叢集中同步碼之錯誤，其中該同步錯誤電 路產生同步抹除指標，在料純保護料字元時，該 同步抹除指標產生抹除位元。 24.根據請求項20之多重字元資訊之解碼裝置，進一步包含： 一位址铜位及使用者控财料映射電路，用於產生由 1337811 25 26. 27. 28. 29. 30. 解馬錯誤或—位址欄位資訊之-位址錯誤或由使用者 控制資料錯誤的位賴輯除指標。 根據明求項24之多重字元資訊之解碼裝置，進一步包含： 位址欄位解碼器，其連接至該位址攔位及使用者栌 制資料映射電路’用於解碼該位址欄位資訊。 ： ，如π求項20之多重字元資訊之解碼裝置，其中該多 重子，資訊叢集為-錯誤修正碼（ECC)叢集，且該高及 低保護性碼字元分別為叢發指標子碼（BIS)及長距離碼 (LDC)〇 。據。月求項20之多重字元資訊之解碼裝置，其中該第一 己隐體為—動態隨機存取記憶體（DRAM )。 “據明求項20之多重字元資訊之解碼裝置，其中該第二 。體為靜態隨機存取記憶體（SRAM )。 :據：求項2〇之多重字元資訊之解碼裝置，纟中在—新 :重：元資訊叢集被解碼前，該第二記憶體被初始化。 -種多重字元資訊之解碼裝置，包含： 錢體，用於料—多重字元f訊叢集之高保護性 該夕重字兀資訊叢集進一步包含低保護性碼字 ^喝器’用於解碼該高保護性碼字元以產生具有位 s间保5蔓性子元抹除指標至該記憶體；及 —、射電路，麵合至該解碼器，用於建立該高保護性 子：：指樑與該低保護性碼字元之間的位置關係； 中右接近該低保護性碼字元之—高保護性碼字元的 -8 - 1337811 * % 南保護性字开姑μ _ 承指標顯示錯誤，則標記一低保護性碼 | . 子 —抹除位元，該抹除位元屬於該多重字元資訊叢 集之低保4性碼字元，且該抹除位元由—預定策略來判 定。 31. 根據明求項3〇之多重字元資訊之解碼裝置，纟中該多重 子兀貝Sfl叢集為—錯誤修正碼（ECC )叢集，且該高及低 保沒11碼予元分別為叢發指標子碼（BIS )及長距離碼 (LDC)。 32. 根據請求項30之多重字元資訊之解碼裝置，其中該第一記 憶體為一動態隨機存取記憶體（DRAM )。