TWI376771B - High temperature methods for enhancing retention characteristics of memory devices - Google Patents

Description

九、發明說明： 【發明所屬之技術領域】 本發明關於電性可程式化可抹除記憶體，更特別地是針對 改善記憶裝置中循環和非循環記憶胞的保存特性。 【先前技術】 以電荷儲存肖構為主之電性可程式化可抹除非揮發記憶體 技術’現在被廣泛的應用在電性可程式化可抹除唯讀記憶體 (EEPROM)和快閃記憶體中。快閃記憶體係由可獨立程式化 和讀取記憶胞之陣列所設計而成。以快閃記憶體之感放大器 用來決定資料值或儲存在非揮發性記憶體之數值。在丄典型的 感測方式中’藉著電流感測放大器來感測相較於參考電流之通 過該記憶胞之電流。 在EEPROM和快閃記憶體中使用一些記憶胞結構。當積體 電路尺寸不斷地縮小，鑑於製程上的擴縮性和簡易性，使得以 電荷捕捉介電層為主的記憶胞結構更加受到重視。舉例來說， 電荷捕捉介制為㈣記憶胞結構，包含錢上所孰知化 物唯讀記嫌、石夕氧化氮化氧化石夕（s〇N〇s)和熱電洞注射 氮電子儲存（PHINES)記憶體。*這些記憶舰構藉著捕捉 電4至電捕捉介電層來儲存資料。當負電荷被捕捉時，記憶 胞的臨界電壓會升高。而藉由移除電荷捕捉層之負電荷來^ 記憶胞的臨界電壓。 _ 氛化物唯讀記憶裝置使用相對較厚的底層氧化物（例如： 厚度大於3奈米，而-般約在5_9奈米）來防止電荷流失。不 使用直接穿隧方式，而採用熱電洞注射所引起的帶對帶

Chinese spcc.-lVLXIC_ P94022 ITW^Rnnl.doc 5 1376771 〃(band_toband)穿隧來抹除記憶胞。然而，熱電洞注射造成 乳化層的傷害，導致在高臨界記憶胞之電荷流失和在低臨界記 憶，之電荷堆積。此外，隨著程式化和抹除循環次數增加，因 電荷捕捉、，·。構中難以抹除之電荷累積，而造成抹除時間會逐漸 地增加。而發生這樣電荷累積的情況，主要是因為電洞注射點 和電子注射點彼此的不一致，以及在抹除脈衝後仍有一些電子 殘留所造成、。另外，在氮化物唯讀記憶裝置之抹除部分由於 ^製程上異（例如：通道長度差異）使得每—個記憶胞之 除速度有所不同。在抹除速度上的差異會造成在抹除狀態上 有極大的臨界電壓分佈’使得某些記憶胞細抹除，而有些記 憶胞卻過度抹除。因此，發現在多次程式化和抹除後存在^目 標臨界電顯關，以及耐久度降低的問題。隨著技術持續地 縮小化，此現象會變得更為嚴重。 典型的快閃記憶胞結構將穿隨氧化層置於傳導多晶石夕閑極 與-石夕晶半導體基板之間。而「基板」一詞彙係指由底部通道 區域所分開的源極區域和沒極區域。藉著沒極感測或源極感測 快閃記憶體可執行讀取操作。對於源極感測，—個或更多源極 線連接至圮憶胞之源極區域，以讀取記憶陣列中特定記憶胞之 電流。 傳統的渗動閘極裝置儲存一位元電荷於一導電浮動閉極 内。在氮化物唯讀記憶裝置t，每一個氮化物唯讀記憶胞可以 在氧化·氮化-氧化（ΟΝΟ)介電層儲存兩個位元之電荷。在典 型的氮化物唯叙憶胞結射，使贱錄層作為頂層氧化層 ^底層氧化層間的捕捉材料。而該〇Ν◦層結構有效地取代在 洋動閘極裝置中的閑極介電質。在具有氮化物層之〇Ν〇介電 質的電荷會被氮化物唯讀記憶胞左側或右侧所捕捉。 6 Chinese spec. -MX IC_ 1*940221 TW_finn l.doc 術^^Γ列中程式_匕物唯讀記憶胞的常用技 ……、，射方法。而在抹除操作過程中常用於 於為帶對帶穿遂熱電洞注射，而其抹除能力高度取i 可^目％。與祕物唯讀記憶胞#抹除的相對—側的電位很 化：^有—個對抹除能力有影響的橫向f場效應。當評估氮 i =記憶_之耐久性和縣性，發現在抹除能力上的缺 福會造成因4重複週臟和高溫之邊界敎。氮化物唯 二，胞之另—側保持浮動（或接地）以及連接至柯定電麗 =或4伏特）’其會造成陣列記憶胞之抹除臨界電壓的 〃、。這樣則會造成抹除操作後臨界電壓分佈變得更寬。 造串的嫌和抹除週期 党更接近巾間通道11域。蚊後使崎是帶對帶 2…電峨術的抹除操作，會難以將電洞朝向通道區域中間 移，’而使得這些位在通道區域的剩餘電子難以抹除。這種難 ^ 2的現象-般發生在乡位元記憶射像是具有局部熱電 =、、、電洞注射之程式化和抹除機制的氮化物唯讀記憶體。 製造雜巾需要侧有缺陷記·的記憶裝置加以筛選 =，通常是對-記憶裝置的全部記憶胞執行循環操作來進行 而如此篩選步驟的不良效果在於循環操作後保留特性的 。因此’需要提供可以在執行記憶循 維持保留特性品質之方法。 叉15月匕 【發明内容】 —本發明所揭露之方法係經由執行一保留改善程序來改善一 iif裝置之保⑽性。而該保留改善程序包含，—烘烤流程， :。亥。己丨思梟置文置於一咼溫環境下；一確認流程’決定記憶裝 7 Oiincsc spcc.-MXIC_ P9^022ITW_nna|.doc 置記憶胞的邏輯狀態；以及一重新程式化流程，經由在一 〇_ 狀態程式化記憶胞至一高臨界電壓狀態’而再次地程式化該記 憶裝置。在烘烤步驟中，安置該記憶裝置於一高溫環境下，經 由釋放淺層捕捉電荷來造成一電荷流失’使得保存可靠度獲得 改善。 在一第一實施例中，保留改善程序係實施於該記憶襄置之 非循環記憶胞。在此實施例中’經由寫入資料到該記憶裝置， 該記憶裝置所有的記憶胞由0-狀態程式化至高臨界電^壓狀 態。下一步，則是留置該記憶裝置於該保留改善程序，直到該 記憶裝置通過該確認流程。而有一選擇步驟，則是在離開該保 留改善程序之前，插入一指定次數來重試該重新程式化流程。 因為特殊減裝置可能有-定程度_，而無法通過該保留改 善程序。 /在-第二實施例中，㈣改善程序係實施於該記憶裝置之 ^環記憶胞。在此實施财’觀憶裝置處練式化和抹除循 環（亦指稱為「循環記憶胞」）來_選在該記憶裝置中的缺陷 ，憶胞。並不包括雜次之記憶裝置所_出缺陷記憶胞的數 ^然後，將未發現缺陷之記憶製置程式化該記憶胞，由〇_ 改;該記憶裝置完成前述之保留 置㈣—輯衫複触記，馳之—記憶裝 溫戶之方法，包含：烘烤該複數個記憶胞，在一 皰ϋ3㈣造錢層她t荷觀複數個記憶 再次重 態。 是m ί%在_巾所寫入資料 新裎式化該複

Chinese .spcc.-MXiC_l>W022ITW_n»al.(l〇< 8 1376771 胞之善記财〇雜姊循環記憶 義。舉凡本_之實賴、特徵、觀圍3 說明申請專侧及所嗎銳分了透過下列 【實施方式】 關於本發曰月說明書所提供之實施例及方法對照參考第i圖 至第7B圖。可理解的是在本發明所揭露特定的實施例外本 ，明亦可·他特徵、元件、方法或#_來實施，並不會限 疋本發明之麵。在不同實施财之相同或類似元件則使用相 同或類似的參考標號來表示。

參考第1圖係說明一範例的電荷捕捉記憶胞1〇〇之簡單結 構圖。電荷捕捉記憶胞1〇〇具有n+摻雜區16〇、17〇，以及在 n+摻雜區160、170之間的p摻雜區152之基板150。一底層 介電結構140 (底層氧化物）覆蓋在該基板15〇之上；一電荷 捕捉結構130 (例如：氮化石夕層）覆蓋在該底層介電結構14〇 之上；一頂層介電結構120 (頂層氧化物）覆蓋在該電荷捕捉 結構130之上；一 N+多晶矽閘極110覆蓋在該頂層介電結構 120之上。頂層氧化物120、電荷捕捉層π〇和底層氧化物14〇 之結合通常指稱為一電荷捕捉結構132或一氧化氮化氧化 (ΟΝΟ)結構。一閘極偏壓180 (Vg)施加於該n+多晶石夕閘 極110，以及一本體偏壓190 (Vsub)施加於該P井基板150。

Chinese spec.-MX!C_ P9*1022 lT\V_finnl.ci〇c -源極偏愿162 (Vs)施加於該n+植人區_，以及一沒極偏 壓172 (Vd)施加於該n+摻雜區17〇。 在該電荷捕捉記憶胞1〇〇之該電荷捕捉結構132誠如先前 所描述。而亦可實施於其他電荷捕捉結構之結合，像是金屬氧 化氮化氧化半導體（MN0S)或矽氮化氧化半導體（sn〇s) ^氧化氮化氧化氮魏化⑽QN())堆疊或其他電荷捕捉結 構之類型，而不偏離本發明之精神。 〇典型的頂層介電質包含厚度約在5至1〇奈米之二氧化石夕和 虱軋化碎’或其他她的高介電係數材料，例如1化叙。而 典型的底層，介電質包含厚度約在3至1G奈米之二氧化石夕和氮 ，化矽，或其他相似的高介電係數材料，例如氧化鋁、氧化铪、 2筛及其他金屬氧化物。電荷敝結構其騎捕捉材料為非 連#囊狀物（pockets)或顆粒，或是如圖式所繪示之連續層。 #舉例來说，該記憶胞像是一氮化物唯讀記憶胞或一介電電 :捕^記憶胞具有厚度範圍在3至1G奈米之—底層氧化物， ^度laH在3至9奈米之-電荷捕捉層，厚度範圍在5至1〇 二，之二頂層氧化物。而一般來說，對於類_s〇n〇s記憶胞具 太，度範圍在1至3奈米之一底層氧化物，厚度範圍在3至9 奈米之—捕捉層’厚度範圍在3至1G奈米之-頂層氧化 物。 ^同一般所使用的，所謂程式化係指提升記憶細胞的臨界 而進行抹除係指降低記憶細胞的臨界電壓。然而，在本 ^明/函蓋程式化為提升記憶細胞的臨界電壓和抹除為降低記 =、.’产的臨界電壓之產品和$法，以及程式化為降低記憶細胞 、1界電壓和抹除為提升記憶細胞的臨界電屢之產品和方法 兩者。 10 ClHncscspcc.-MXIC P9*J022nWJ1nal.doc 系",L程圖2〇〇說明本發明保留改善程序（⑽）之 (cnim德 =實施例為針對在記憶裝置廳之單次程式化 巾έ_ / 衣5己憶胞釋放具有淺層捕捉電荷。在步驟210 νΐΪίΐ方法’所有⑴狀態資料（高臨界電壓值）會被寫 程^憶胞中。而所有！·狀態資料（低臨界電舰）則不會被 ，留，善程序220包含步驟222的烘_序步驟224的 = = 序。在步_，該記 2何=失。南溫環境造成在記憶裝置刚的淺層捕捉電荷被釋 捉電留特性的可靠度。而在高溫的環境之下淺層捕 ίϊι 也因賊層捕捉電荷被保留下來。而深層捕 —n有m：的保留特性。「南溫」—詞彙係、指—溫度高於 i溫三在一實施例中’記憶裝置卿係在15(TC被供烤。而在 另一實施例中，記憶裝置100係在250。〇被烘烤。 —在步驟224中，記憶裝置1〇〇經歷一確認程序來破定是否 母，己憶胞是在-1§輯〇_狀態（一高狀態）或是在一邏輯 狀態（-低狀態）。實施一讀取操作來決定是否每一記憶胞 疋在- 〇-狀態或是在- i狀態。對於讀取操作中的電壓設定 一般係被選擇在-程式化狀態（程式化臨界電壓）盥一抹除狀 態（抹除臨界電壓）之間。舉例來說，一程式化狀態可被設定 伏特，一抹除狀態可被設定在2伏特，而一讀取狀態可被 。又定在3伏特。然後’實施一比較操作來確認該讀取資料對應 預寫入資料以決定是否該讀取資料通過該確認程序。該比較 步驟係-讀取步驟來輕所有預·以㈣仍在高臨界電壓狀 態’而沒有電荷之流失。

Chinese spcc.-MXrC_ Ρ〇Ί022 ITW_ ftnol.doc 11 1376771 右该非循環記憶胞未通過該確認步驟，會繼續進行步驟 226 °在步轉226，該記憶裝置係對未通過高臨界電壓狀態記 憶胞重新料化，使其再:欠_高臨界頓狀態。再次地將資 料寫入至该記憶裝置1〇〇之記憶胞令。而透過步驟222烘烤程 序、步驟224確認程序、以及步驟226重新程式化程序之迴路 來持續保留改善程序220，-直到該記憶裝置應通過在步驟 224之確認程序。當該記憶裝置1〇〇通過該在步驟224之確認 程序後，程序200結束而至步驟23〇。 心

。第3^圖係一流程圖3〇〇繪示本發明非循環記憶胞保留改善 程序的第二實施例中，額外增加一選擇性地重試機制。該選^ 性的步驟310 ’係被加在該重新程式化步驟226之後以重試 ϋ 触式化該記憶裝置。*果麟財化讀沒有超過 二人（等於或小於N次時），該程序3〇〇則重新回到高溫烘 v驟j22❶然而，如果重新程式化次數超過N次，則該程 進至步=32G而結束。可採行不偏離本發明精神之其他

•^、或修絲實施程序，舉例來說，像是賴重試步驟 放在該重新程式化步驟226之前。 >第4圖係一流程圖4〇〇說明本發明保留改善程序之第二奋 3 ’而此實施例為針對在記憶裝置丨⑻之循環記憶胞“ -有淺層敝電荷的記憶胞。在步驟中，為 ，將該記憶裝置100進行程式化及抹除循環以= 心裝置100中哪些記憶胞係缺陷記憶胞。在步驟42〇中， 驟彻中細出之缺陷記憶胞，使得該記憶裝置所提供 為=胞為可以操作的，例如：在記憶裝置卿之剩餘記情胞 刀之百可使用。在步驟430巾’經由程式化方法將腳 -狀態資料寫入記憶裝置觸之記憶胞中。保留改善^

ChineSeSpCC'MXIC-^.Tw^.d〇c 12 1376771

包含以下步驟：步驟222的烘烤程序，步驟224的確認程序， 步驟226的重新程式化程序。 在步驟442中，該記憶裝置1〇〇係在一高溫環境下被烘烤 而造成記憶裝置100的電荷流失。高溫環境造成在記憶裝置 1〇〇的淺層捕捉電荷被釋放。「高溫」一詞彙係指一溫度高於 室溫。在一實施例中，記憶裝置1〇〇係在15〇。〇被烘烤。而在 另一實施例中，記憶裝置1〇〇係在25〇t^烘烤。

在步驟444中，記憶裝置1〇〇經歷一確認程序來確定是否 ，一個記憶胞是在一 0-狀態，或是在一 μ狀態。實施一讀取 操作來蚊是躲-記憶胞是在-〇·狀態献在—丨狀態。 對於讀取操作中的電壓設定-般係被選擇在—程式化狀^程 ，化臨界電壓）與一抹除狀態（抹除臨界電壓）之間。舉例來 忒’、一程式化狀態可被設定在4伏特，一抹除狀態可被設定在 2伏特’而一讀取狀態可被設定在3伏特。然後，實施一比較 操作來確4該純㈣對應預_寫人龍以決定是㈣讀取資

=通H確5雜序。該比較步驟係—讀取步驟來確認所· 寫入資料仍與電荷流失相同。 若該循環記憶胞未通過該確認步驟，會繼續進行步郵446 446 ’該記憶裝置励係再次被重新程式化至高臨界 f狀怨。而透過步驟4似共烤程序、步驟物確認程序、以> =驟446重新程式化程序之迴路來持續保留改善程序柳，- 置Γ ^在步驟444之顧程序。當該_ 而ί 4之確認程序後，流程彻前進至和 類似在第-實施例中的選擇性 驟’於重新程式化步賴之後(或之前7重

Chinese Spec,MXIC_ ^|〇22ΙΤ\ν_Πη；,Ι.(!〇ε 13 1376771 程式化該記憶裝置100。如果試圖重新程式化的次數沒有超過 N _人（專於或低於N认）’程序400回到在步驟442該高士it 烤。然而，如果試圖重新程式化的次數超過N次^序4〇〇 離開該迴圈。 第5A圖係緣示在150°C ’中、高臨界電壓狀態下，沒有保 留改善程序時之保留資料圖500。該圖5〇〇描繪三組記置 1〇〇在15(rc下烘烤之實例資料線510、512、514。資料;線51〇 代表程式傾界電壓在約9伏_—連㈣資料^在該資料 線510之烘烤電荷流失係為一時間函數而逐步上升。在 ，中.、高臨界電壓狀態下，沒有保留改善程序時，記憶 裝置100之細電荷流失資料係整理於第5B圖的表中。心 流二 10分鐘係約-105毫伏特’在15〇t烘烤約2== 伏特，在赋供烤約4〇分鐘係約七2 =特’在__約32〇分鐘係物毫伏$^: 保留改善程序之電中所顯示的沒有 電荷流失量。Τ，〜馨认於採賴留改善程序之 實例電荷流失資料結果’記憶農置loo之 分鐘係約-50毫伏特，/ /屯何〜失在150〇C烘烤約5 在靴鱗1G分鐘係⑽毫伏特， 刀知係約'70城特，在150。(：烘烤約40

X. S

Chinese -w-mxic,pM022itw ^n«l,<l〇c 14 分鐘係約-76毫伏特，在150°c烘烤約8〇分鐘係約_78毫伏特， 在150C;»：共烤約160分鐘係約_84毫伏特，在15〇。(：烘烤約320 分鐘係約-84毫伏特，在150°c烘烤約64〇分鐘係約_92毫伏 特。而在522行中所顯示的沒有保留改善程序之電荷流失量， 明顯地大於採用保留改善程序之電荷流失量。 第6圖係繪示在25〇。〇，中、高臨界電壓狀態下，採用保留 改善程序（例如烘烤及重新程式化）時改進烘烤電荷流失之資 料圖600。該圖6〇〇描繪三組記憶裝置1〇〇在25〇<5(： ^分鐘之範例資料線610、612、614。資料線副代表程^ 臨，電壓在約9伏特時-連串的資料值。在該資料線61〇供烤 電何流失係為-時間函數而逐步上升。一旦該電荷流失變得太 大而無法通過一確認測試時，則該記憶胞100韻程式化611 回到約9伏特。資料、線612代表程式化臨界電壓在約6伏特時 :連串的雜值。在該資料線612供烤電荷流失係為一時間函 =步上升。資料線614代表程式化臨界賴在約3伏特 數值。在該資料線614峨荷流失係為-時間函 第7A圖係繪示在15(rc，中、高臨界電壓狀離下 留改善程鱗之保㈣棚。該圖7 例資料線一‘資= ^表私式他界電壓在約9伏_—連串的轉值 線710烘烤電荷流失係為—時間函數而逐步上升。在 中三高臨界電餘態下，沒雜留改善料時，記⑽ 之範例電荷流失資料係整理至第7B圖。 心又 如在720行帽顯示，程式臨界電愿（約 流失在15(TC烘烤約5分鐘係約_16 2。）之電何 〇毛伏特，在15〇〇c烘烤約

Chinese spcc.-MyVfC p〇<m221Tw^n.lUoc 15 1376771 • Hr8毫伏特，在赋供烤约35分鐘係約]9毫伏 ，WC供烤約75分鐘係約_28毫伏特在赋扭烤約 伏特刀，在靴供烤約315分鐘係約·77毫 t L 烤約635分鐘係約_94毫伏特。而在720 ^ 獅㈣改善铸之電荷流失量，_地小於在-般傳統流程中若沒有保留改善程序職生的電荷流失量、。

資料、線712代表程式化臨界電壓在約6 ，。將在15(TC ’中、高臨界電壓狀態下，記:裝置= ，例，荷流失資料結果整理在第7B圖。如在722行中所顯 I於在150C在各種不同的蜞烤時間約5分鐘、15分鐘、35 壓(約6伏特)之電荷流失皆約〇二=二 ，示’當跟一般傳統流程中若沒有保留改善程序，所產 戶量比較起來’採用本發明保留改善程序時，如圖中 又有電何流失或僅有少量電荷流失而可以，忽略。在

於一料之電荷級4，明顯地小 、般傳如Α中右〉又有保留改善程序所產生的電荷流失量。 已描述特定示範實施例做為參考之用。舉例來 =記‘隨往何形式或 =員像疋亂化物電何捕捉記憶體，包含N_通道和 和=型農置和浮動問極記憶體。及包含不脫離本發明精i 之各種修飾、調適和改變。因此，本說明書和圖 則之說明非做為限制之用’本發明係定義於

Chmese Spcc.-MXlc_ m〇22 lTW^finr,l.ri〇c 16 【圖式簡單說明】 圖式說 本發明係由特定之實施例所描述，其並搭配以 明，其中： 第1圖係繪示依據本發明一標準的電荷捕捉記憶體之簡 結構圖® 第2圖係繪示依據本發明針對單次程式化（〇τρ)記憶胞 保留改善程序的第一實施例之流程圖。 第3圖係繪示依據本發明記憶胞保留改善程序的第一實施 例選擇性步驟之流程圖。 第4圖係繪示依據本發明針對循環記憶胞保留改善程序的 第二實施例之流程圖。 σ 第5Α圖係繪示先前技術中在i5〇°c的環境下，在中及高臨 界電壓狀態，沒有採用保留改善程序時之保留資料圖。同 第5B圖係繪示先前技術中在15〇它的環境下，在中及高臨 界電壓狀態記憶裝置之烘烤電荷流失之範例資料表。。 苐6圖係繪示依據本發明採用保留改善程序在的穿 境下’在中及高臨界電壓狀態，改進供烤電荷流失之資料圖， 第7A圖係繪示依據本發明採用保留改_序在的環 境下，在中及高臨界電壓狀態，改進烘烤電荷流失之資料圖。 第7B圖係繪示依據本發明在150〇C的環境下，在中及高臨 界電壓狀態，記憶裝置之烘烤電荷流失之範例資料表。门°

CUiuese spec.-MXIC.. Ρ9-1022Π W 1376771 【主要元件符號說明】 100:電荷捕捉記憶細胞 110: II十多晶衫7間極 120:頂層介電結構（頂層氧化物） 130:電荷捕捉結構 140:底層介電結構（底層氧化物）

150:基板 152: p摻雜區 160、170: n+摻雜區 162 :源極偏壓 172 :汲極偏壓 180:閘極電壓 190:本體電壓

18 Chinese spec.-MXIC

Claims (1)

1. . 令華民國發明專利申請第096116343號 無刻線之申凊專利範圍替換本 十、申請專利範圍： "民國丨。。年5月"日送呈 種對包含複數個記憶胞之一記憶裝置的改善保留特性 方法，包含： 烘烤該複數個記憶胞，在一溫度階級及一充足時間以造 成淺層捕捉電荷被該複數個記憶胞所釋放； 確έ忍該複數個記憶胞’以決定在記憶胞中所寫入資斜 否仍為相同；及 ”、疋 若該複數個記憶胞未通過該確認步驟，再次重新程式化 該複數個在〇-狀態之記憶胞至高臨界電壓狀態，且更包含在該 重新程式化步驟之前，決定該記憶胞被重新程式化次數是否超 過一事先設定的Ν次。 ° 2.如申請專利範圍第1項所述之方法，在該烘烤步驟之前， 更包含藉由在記憶胞中寫入資料，程式化該複數個記憶胞自一 低臨界電壓狀態至一高臨界電壓狀態。 3.如申請專利範圍第1項所述之方法，其中該烘烤步驟包含 烘烤§亥§己憶胞在一約150 C或更高之溫度範圍。 4.如申請專利範圍第1項所述之方法，其中該烘烤步驟包含 烘烤該記憶胞在一約250°C或更高之溫度範圍。 5_如申請專利範圍第1項所述之方法，在該重新程式化步驟 之後，更包含回到該烘烤步驟。 6·如申請專利範圍第1項所述之方法，其中該複數個記憶胞 包含先前未經過程式化和抹除循環之非循環記憶胞。 1376771 7· 一種對包含複數個記憶胞之一記憶裝置的改善保留特性之 方法’包含： 程式化和抹除該複數個記憶胞； 排除在該複數個記憶胞卡無法通過程式化和抹除步驟 之一個或多個記憶胞； 烘烤該複數個記憶胞，在一溫度階級及一充足時間以造 成淺層捕捉電荷被該複數個記憶胞所釋放； 確認該複數個記憶胞，決定在記憶胞中所寫入資料是否 仍為相同；及 若該複數個記憶胞未通過該確認步驟，再次重新程弋化 該複數個在〇-狀態記憶胞至高臨界電壓狀態，且更包含==亥重 新程式化步驟之前，決定該記憶胞被重新程式化次數是否= 一事先設定的Ν次。 β 8·如申請專利範圍第7項所述之方法，在該烘烤步驟之前， 更包含藉由在記憶胞中寫入資料，由一低臨界電壓狀態至一高 臨界電壓狀態來程式化該複數個記憶胞。 问 9.如申請專利範圍第7項所述之方法，其中該供烤步驟包含 烘烤該記憶胞在一約150°C或更高之溫度範圍。 】〇·如申請專利範圍第7項所述之方法，其中該烘烤步驟包含 烘烤該記憶胞在—約250°c或更高之溫度範圍。 n請專概圍第7項所述之枝，在該麵程式化步驟 您俊，更包含回到該烘烤步驟。 20