TWI363271B

TWI363271B - Data mask as write-training feedback flag

Info

Publication number: TWI363271B
Application number: TW094113527A
Authority: TW
Inventors: Ashfaq R Shaikh; Barry A Wagner
Original assignee: Nvidia Corp
Priority date: 2004-04-27
Filing date: 2005-04-27
Publication date: 2012-05-01
Also published as: WO2005106887A1; US20050240744A1; TW200604801A; US7370170B2

Description

1363271 玖、發明說明：【發明所屬之技術領域】本發明關於高速資料介面，尤指關於當反偏斜通訊時，使用一修正的資料遮罩（DM, Data Mask)針腳做為一錯誤旗標。【先前技術】

圖形處理為現今高效能電腦系統之重要特徵。_也圖形處理系統藉由使用已經引用或另外配合繪圖處理單元 (GPU，graphical processing unit)使用之特殊高效能運算電路來在顯示裝置上繪製高解析度、即時性的圖形影像。除了 GPU及運算電路之外，圖形處理系統亦需要記憶體元件’其通常為高速靜態隨機存取記憶體AM, Static random access memory)或是動態隨機存取記憶體（dram, Dynamic random access memory)。目前 SRAM 及 DRAM 元

件已經用在GPU有許多年，目前對於高解析度、高效能、即時性繪圖處理之需求會需要非常快速的記憶體元件。為此目的’已經開發出更快速的記憶體元件，例如雙重資料速率隨機存取記憶體。一雙重資料速率記憶體元件會在一時脈信號的上昇及下降邊緣處將資料時脈化（cl〇ck)進入或離開記憶體元件。由於雙重資料速率記憶體元件非常有用，對於即時性描繪高解析度數位影像之全然速率會使得與記憶體通訊之基本工作造成困難。此係因為高速資料存取係會在不同的 3 個別資料線上發生。舉例而t iA = Λ 另〗資料線可以具有不同的長度、分散的阻抗及末端有不门 Μ , 知那些差異可以造成一資料位组之個別位元會在 ^ y 不同的時間抵達一接收器。再者，個別的接收器及驅動器會且賞/、有不同的轉換速率。舉例而吕，一 GPU傳送具有一第一 I式（如1 1 U 0000)之一資料位7L組到一記憶體元件，當 ^ ^ _ e, . Μ貝枓位元組被時脈化，其會被識別為1011 〇〇〇1，因為 ^ ^ ^ 马該時脈信號會在該資料位元組預備要被時脈化之前抵達。呀吁問蟪即稱之為偏斜。在一些高速介面電路中，例如_ 姑丄資枓速率記憶體使用由一主控時脈取得的一閃 J刀乂疏來執行’以時脈化實際的時脈資料而進出一記憶體元件。 r 错由選擇性地相對於該資料位元組來延遲該閃切信號，該閃切信號的邊緣可以被移位’使得它們在該資料位元組預備好之後才發生。請參考2004年1月27曰申請的美國臨時申請案編號 6〇/539,787(代理人文件編號p〇〇1187)(併呈於此以供參照），其描述了如何自動地位移閃切時序，使得該閃切邊緣可在避免偏斜的時機下發生。由於在2004年1月27日之美國臨時申請案編號 6 0/539,787(代理人文件編號卩〇01187)的内容有效用，但實

施這些内容會遭遇到實際上的限制。舉例而言當在寫入反偏斜訓練期間來相對於資料封包調整閃切時序時，將需要某種方法來通知該GPU關於閃切時序的結果。要如此做的一種直接的方法將為加入一新的「結果」針腳到記憶體元件中’另一個加入到GPU中。不幸地是，特別是srAM 4 及DRAM記憶體元件，其輸及記憶體元件來實施反偏入一新的I/O針腳會抵觸 /輪出（I/O)針腳组態皆非常標毕化。备加入内部電路到Gpu 斜訓練為相當直接的工作時，加到已接受的標準因此，能夠提出一種方可以在寫入操作期間通知一的結果將會非常有用。同時件能夠使得一記憶體元件使寫入操作期間發出信號給一封包的閃切時序。與元件而使得一記憶體元件繪圖4理系統關於反偏斜訓練也會有用的是有一種方法及元用现有的記憶體輸出針腳來在繪圖處理系統關於相對於資料【發明内容】本發明之原理可以提供方法與元件來使得記憶體元件可以通知繪圖處理系統關於在寫入反偏斜訓練期間所得到的結果°本發明的具體實施例可以實施寫入反偏斜訓練電路在記憶體元件内及/或在該繪圖處理系統之内。該寫入反偏斜訓練電路係使用既有的記憶體元件輸出針腳結構來提供寫入反偏斜訓練結果通知。本發明的具體實施例修正了該記憶體元件I/O資料遮罩針腳成為一雙向針腳’並加入一操作模式到該記憶鱧元件中，並選擇性地轉換該DM針腳成為一輸出埠。電路提供了進入資料與閃切中資料之間的一個比較。當該進入資料與該閃切中資料符合時，藉由設定DM針腳為高（HIGH) 時即可得到該結果。當該進入資料與該閃切中資料並不符 1363271 合時’藉由設定dm針腳為低（LOW)時即可得到該結果。較佳地是，該進入資料係由一虛擬隨機位元組來源（PRBS, pseudo random byte source)來得到，並使用該閃切令資料與另一個虛擬隨機位元组來源（PRBS，pseudo random byte source)來進行比較β 【實施方式】

本發明的具體實施例係使用既有的記憶體元件輸出針腳來使得記憶體元件可以通知繪圖處理系統關於寫入反偏斜測試的結果。其加入一寫入訓練模式到一記憶體元件的操作模式中。當確立該寫入訓練模式時，該記憶體資料遮罩（DM)針腳即轉換到一輸出埠。進入寫入資料即閃切到該記憶體元件’而所得到的資料樣型即與一所要的資料樣型做比較。如果該進入寫入資料與該閃切中資料符合時，該結果藉由設定DM針腳為高（HIGH)來從繪圖處理系統傳送該結果。如果該進入寫入資料與該閃切中資料並不符合時，該結果藉由設定DM針腳為低（LOW)來傳送至該繪圖處理系統》較佳地是，該進入資料與所要的樣型可由虛擬隨機位元組來源（P RB S)來得到。第1圖所示為根據本發明之原理的一電腦系統2 〇〇之方塊圖。該電腦系統200具有一繪圖處理系統211，其中包括一系統平台處理器（SPP) 210及一繪圖處理器218。該電腦系統200亦包括一媒體通訊處理器（MCp) 220、記憶體元件212及214、一中央處理單元（cpu) 216、一訊框緩 6 1363271 衝記憶體240、一監視器222、一相機234、滑鼠、鍵盤、及印表機I/O元件236、硬碟機230、一數據機242、一乙太網路卡246、及一音訊系統248。

該電腦系統200架構為一分散式處理系統，其可使得 CPU 216有空間來以最適當的方式執行工作，並允許該繪圖處理系統211亦可用最適當的方式來執行工作。特別是，該繪圖處理系統211所執行的繪圖處理工作在先前技術中為由一中央處理器所執行的工作。當該繪圖處理器 2 1 8所示為在該SPP 210之外時，實際上其較佳地是將該繪圖處理器218與該SPP 210整合在一起。另外增進分散式處理；該 MCP 220 包括一音訊處理單元（APU，Audio processing unit)，其可執行許多的音訊運算，其先前皆由一中央處理器完成。該MCP 220亦提供介面到USB、數據機及乙太網路裝置，另一個先前由一中央處理器所執行的工作。

該繪圖處理系統2 1 1在匯流排2 1 3與2 1 5上與記憶體元件212與214通訊，且在一 AGP匯流排217上與該繪圖處理器218通訊。該繪圖處理器218亦透過一匯流排223 與該訊框緩衝器240通訊。其必須瞭解到該電腦系統200 僅為範例，其有多種修正的可能性。舉例而言，該監視器 222可由SPP 210或由一獨立的顯示卡來驅動，其中可以加入超過一個的監視器222，及多個外部裝置（例如一掃描器）。事實上，可能存在數百種、甚至數千種選擇性。但是，該電腦系統200係根據本發明的原理，並實施了在 2004 7 1363271 年1月27日申請的美國臨時申請案編號6 0/539，787(代理人文件編號P001187)之内容，其併呈於此以供參照。另 , 外’該電腦系統2〇〇包括雙向資料遮罩（DM)線299，其延伸於該記憶體元件212及214’與該繪圖處理系統211之 • 間，並延伸於該訊框缓衝器240與該繪圖處理系統211之間（特別是該繪圖處理器2 1 8)。其必須注意到，當第1圖顯不出雙向資料遮罩（DM)線299係延伸於特定記憶體元件 _ (該訊框緩衝器為一記憶體）與該繪圖處理系統2丨丨之間時’概言之’本發明的原理亦可應用到電腦系統的其它部份。該記憶體元件212為一雙重資料速率SRAM，而記憶體元件214為一雙重資料速率DRAM。該訊框緩衝器240 通常將為一 SRAM或一 DRAM，但亦可考慮其它種類的隨機存取記憶體。當那些記憶體元件212,214及24〇在後續進行更多細節的描述時，其必須注意到，先前技術之SRAM 及DRAM元件已經標準化了輸出針腳，其中包括讀取/寫 φ 入閃切線（DQS)及資料遮罩（DM)線。為了簡化起見，該讀取/寫入閃切線（DQS)及其所傳遞的信號即稱之為閃切線及 . 閃切信號。該等閃切線控制了資料傳送到該記憶體元件與 '* 自其傳送出去。在先前技術中，該等DM線為控制了寫入 • 操作的單向線。也就是說，在先前技術的記憶體元件中，如果一 DM線設定為高時，所附著的記憶體元件將不會寫入進入資料，即使相關的閃切線改變了狀態。如果該dm 8 1363271

線為低時，所附著的記憶體元件在當相關的閃切時，即寫入進入資料。第2圖為一簡化的方塊圖，其顯示了為在該繪系統211當中的一單一資料驅動器310, 一匯流排介 215; 223)、一位在一記憶體元件212, 214或該訊框 240内的一單一接收器3 30、及來自複數個資料驅動的資料輸出3 1 2之間的範例性時序關係，及相關的號314。如第2圖中所建議，該等資料輸出312與切信號3 1 4之間的時序關係可以改變。舉例而言，料信號3 1 2可以在相對於一主控時脈之固定的時間資料驅動器中時脈化出來。然後，該等時脈化接收之輸出的閃切信號314可以相對於該主控時脈為延個想法係要以些微地延遲來在該等資料驅動器3 1 0 化出一特定資料樣型，然後自該等接收器3 3 0閃切的資料樣型。不幸地是，仍無法立即知道要相對於時脈延遲該等閃切信號314多久，而使其可由接收得到一正確的輸出，在先前技術中也沒有任何自動法可以正確地決定正確的延遲。舉例而言，如果在第2圖中，有一已知的資料資料驅動器3 1 0中時脈化出來，且如果該閃切信號輸入到相對應的接收器3 3 0已經在所需要的最少時定之前來改變狀態，該等接收器330將會輸出不正料，因為來自一資料驅動器310之一或多個位元在脈化進入一接收器330之前即成為偏斜，也就是說線改變圖處理面（213; 緩衝器器310 閃切信該等閃該等資來從該器 330 遲。這上時脈出相同該主控器330 化的方樣型從 3 14在間内穩確的資其被時，時間 9 性地位移。此狀況 PB ^ ^ ^ 如第2圖之左側所示。但是，如果閃切信號被適當地如果該 —-Γ 憨遲，進入接收器330之輪入將可疋，並可得到正確竹了穩』锿型。此狀況即如第2圖之右側所因此’其需要來最佳』所不。是能自動化。化該等閃切信號314之延遲，較佳地為了自動化地最 ^ ^ . 佳化該延遲，於2004年1月27 a * 請的美國臨時申請 7曰申 ______ 兩號 60/539,787 (代理人文株姐此 P001 1 87)中揭示了一 ^ 又件蝙號統211來適當的延遲7練程序，其可訓練該繪圖處理系釋-種使用了特定：：等閃切信號314。…有助於解 ώ ^ 竦資料樣型410而在一寫入訓練接期間自動化地調整兮1 %輙作 ^ ^ Ββ '"閃切信號延遲之方法。在第3圖中該等閃切信號314係囫中，、分散的間距自一最小延遲來移你一最大延遲。舉例而+ 木移位到 m s ’一閃切信號314序列（未特定干认第4圖中，但它們具右如竹疋不於具有剛好在結果420之前發生的狀態絲換），其係由分散間距所& „ ^ ^ ^ 先〜轉 e所h開’並相對於主控時脈為相位遲；大致由60度到120你上γ ^ 20度。在每個閃切信號314之前傳送 -特定資料樣型41G，丨大約是i GHz的速率。該等接收器33 0之輪出在每個閃切信號314之後即略微監視（以允許該接收器330輸出可以穩定化）。那些輸出係由一特定的狀態機器來相較於該特定資料樣型41〇(其在後續會詳細討論）。即可得到每次比較的結果42〇。如果該等接收器330 之輸出符合於該特定測試樣型41〇，該結果420即為一通過（P，pass)。否則’該結果42〇為一失敗（F，fail)。其必須注意到’分散的間距化實際上並不需要，因為可以採用一 10 1363271 可變間距，但一分散間距可為方便。如第3圖所示該通過結果P將會在失敗結果之間群聚在_起。如在2004年复月^日申請的美國臨時申 6 0/539,787(代理人文件編號？001187)中所揭示，前試過程係自動地執行，並調整該閃切信號314延遲或約在該通過群聚的中途發生。雖然前述狀況有好實際上該繪圖處理系統211控制了前述的程序，其生一問題。該繪圖處理系統211傳送該等閃切信號傳送該特定資料樣型410、決定了該主控時脈與該信號之間適當的延遲、並調整該延遲。因此，該緣系統211需要知道何時該比較結果42〇為通過或失是’那些結果係位在該等記憶體元件212,214或訊器240當中。也就是說，該等接收器33〇及該比較器在實際上係位在該等記憶體元件212, 214與該訊器240當中。該等比較結果必須可以讓該繪圖處理系用到》如前所述，先前技術的雙重資料速率Sram及元件具有標準化的輸出針腳》那些標準化的輸出針包括一空閒的I/O針腳。再者，大部份的標準針卿須不受干擾的固定功能。產業界通常非常不願意來種新的輸出針腳來併入所需要的發出信號機制到該理系統211中。但是，記憶體212(SRAM)、t 214(DRAM)、及該訊框緩衝器240為特定的記憶體，通常請編號述的測來位在處，但即會產 3 14、等閃切圖處理敗。但框緩衝狀態機框緩衝統2 11 DRAM 腳並不具·有必接收一繪圖處 &憶體元件， 11 1363271 其能夠發出有關於所需要的比較結果的信號’而不需要改變既有的輸出針腳結構’並適當地保留既有的針脚功能。

第4圖所示為該繪圖處理系統211與一記憶體元件 502之間的介面之一部份。該記憶趙元件5〇2通常代表一記憶體元件，例如SRAM記憶體元件2 1 2、DRAM記憶體元件214或該訊框緩衝器240。第4圖亦例示了在該繪圖處理系統211内與該記憶體元件502内之多個功能方塊。於寫入反偏斜訓練期間，也就是當來自一主控時脈器504 的主控時脈與該等閃切信號314之間的時間延遲是由寫入操作所決定時，在該繪圖處理系統211内的一控制器506 即發出信號給一資料遮罩（DM)缓衝器503，其將會執行寫入訓練。在回應時，該DM缓衝器503改變其DM I/O針腳，其連接到一 DM線299，並做為一輸入。在先前技術中，該DM線2 99永遠為先前技術之繪圖處理系統的一輸出，及到先前技術之SRAM與DRAM元件的一輸入。因此， DM線299之支援針腳即已經在定位。該控制器506亦發出信號予一模式控制器5 08來轉換到一寫入訓練模式。然後該模式控制器508即在一匯流排509上傳送一模式控制命令到該記憶體元件502中的一模式選擇暫存器51〇。目前的SRAM與DRAM元件已經包括一模式選擇暫存器51〇與針聊來支援該匯流排509。但是，該記憶雜元件5〇2 實施的模式在此處稱之為寫入訓練。在模式改變到寫入訓練時，該模式選擇暫存器5 致能一狀態機器514的輸出，並改變_ DM緩衝器516來確 12 1363271 立該DM線299為該記憶體元件5〇2之一輸出。此 DM線299即被驅動到低。因此，該DM線299在術中為一單向線，而在電腦系統2〇〇中為一雙向線模式改變之後，當由來自該主控時脈器5〇4之主控行時脈化時，該控制器506使得一資料驅動器儲存開始在一匯流排540上送出該特定資料樣型41〇。該控制器506使得一延遲網路53〇開始送出一閃 314之序列，其在相對於該等主控時脈為可變的時延遲。該等閃切信號係應用到在一匯流排541上的元件5 0 2。在該匯流排541上的資料即應用到一接收 548，其中包含一接收器33〇的儲存。該閃切信號自器儲存548計時其輸出，並應用到一狀態機器514 狀態機器514辨識了該特定資料樣型41〇，其即使得緩衝器516在該DM線299上輪出一"高"信號。當機器5 16無法辨識出該特定資料樣型41〇時，其使将緩衝器516在該DM線299上輪出一"低"信號。在線299上的信號由該DM緩衝器503所接收，並應控制器506。在該DM上的信號即成為—寫入訓練其會發出说通知該寫入Ίΐι丨練的择《果。基於前述狀況，該控制器可以使用在該DM線寫入訓練旗標之狀態來調整由該延遲網路53〇所確延遲，藉以使得該等閃切信㉟314來位在該通過結央，如上所述。該特定資料樣型41〇較佳地是由一時，該先前技。於該時脈進 528來此外，切信號間處被記憶體器儲存該接收。當該該DM 該狀態該DM 該DM 用到該旗標* 299上立的該果的中虚擬隨 13 1363271

機位元序列產生器（PRBS)得到，而該比較較佳地 PRBS檢查器來執行。隨機產生器會產生隨機的位會有效地測試一資料位元組的所有線，因為它們在作期間可能會發生。藉由使用在該檢查器中的一符產生器，可以進行比較。第5圖例示一範例性PRBS產生器600，而第示了一範例性PRBS檢查器700。該等隨機產生器的種子值來初始化。因此每個下一個「隨機j狀態皆現在請參考第5圖，該PRBS產生器600為一饋隨機雜訊產生器，其中包含序列連接的D正反器 221多工器604。最後一個D正反器602之輸出形線610來產生該隨機產生器6 00之一樣型輸出。該上61 0即送回到一互斥OR閘606。該PRBS產生器當該線612保持為高時，即由一記憶體608載入該考線612代表一載入種子命令。於該種子值載入到該工器604之後，在線上614之時脈信號即使得針腳的該輸出以一虛擬隨機的方式來改變。現在請參考第6圖，其中顯示了該PRBS檢查ΐ 該檢查器包括一符合虛擬隨機雜訊產生器，其中包正反器602及該221多工器604。該虛擬隨機雜訊裝載了使用該記憶體60 8之相同的種子值，及一載線614。該線性雜訊產生器之輸出即應用到一互斥 606之輸入，其會送入到另一個互斥OR閘606。第斥OR閘即連接到該第一個D正反器602之輸出。是由一元，其正常操合隨機 6圖例由相同相同.。線性回 602及成了一信號線 600在 I子值。 221多 610上 I 700 ° 含該D 產生器入種子 OR閘二個互一輸入 14 1363271

樣型應用到線704，於線612上供應了時脈，並由該接收器儲存548應用該資料。在PRBS 600與該檢查g 中的PRBS產生器必須相同，因為載入了相同的種子在一通過失敗線706上的輸出在當該PRBS檢查器看該PRBS產生器600之相同樣型輸出時即變為高。為發生，即必須已經修正了偏斜。以上對於本發明之範例性具體實施例的說明皆是例示及描述的目的而呈現，並非侷限於此或作為限制明的精確形式，上述内容之教示可能有許多修正及變該等具體實施例之選擇及描述係為善加解釋本發明之及其實際應用，並藉此使熟知該項技藝者可用各種修適用於所欲之實際用途，來善加利用本發明於多種具施例中。【圖式簡單說明】本發明可達成之特徵、好處及目的之應用方法皆本文清楚了解，而在本文簡述之本發明的更特定之說皆可參照在所附圖式中所例示之具體實施例而知悉。第 1圖所示為根據本發明原理之一電腦系統的 no · 囫，第2圖所示為資料與閃切信號之間關係的簡化圖；第3圖可助於解釋閃切到資料時序結果要如何用動地調整一閃切信號之延遲來反偏斜一通訊鏈結；資料 700 值。到由使其為了本發化。原理正來體實可自明，方塊方塊於自 15 1363271 第4圖所示為根據本發明原理之一通訊鏈結的部份；第5圖所示為可適用於本發明之具體實施例的一虛擬隨機位元组產生器；及第6圖所示為可適用於本發明之具體實施例的一虛擬隨機位元组檢查器。【主要元件符號說明】

200 電腦系統 236 m 入輸出元件 2 11 繪圖處理系統 240 訊框缓衝記憶體 210 系統平台處理器 240 訊框緩衝器 212 1己憶體元件 242 數據機 213 匯流排 246 乙太網路卡 214 記憶體元件 248 音訊系統 215 匯流排 299 資料遮罩線 216 中央處理單元 310 單 — 資料驅動器 217 AGP 匯流排 3 12 資料輸出 218 繪圖處理器 3 14 閃切信號 220 媒體通訊處理器 330 單 — 接收器 221 D 正反器 410 資料樣式 222 監視器 420 ^ 結果 223 匯流排 502 記憶體元件 230 硬碟機 503 資料遮罩緩衝器 234 相機 504 主控時脈器 16 1363271

506 控制器 602 D 正反器 508 模式控制器 604 多工器 509 匯流排 606 OR閘 5 10 模式選擇暫存器 608 記憶體 5 14 狀態機器 610 線腳位 516 DM ! 銜: 器 612 線 528 驅動器儲存 614 線 530 延遲網路 700 虛擬隨機位元來源 540 匯流排檢查器 541 匯流排 700 虛擬隨機位元來源 541 接收器儲存檢查器 548 資料接收器儲存 704 線 600 虛擬隨機位元來源 706 通過失敗線產生器

17

Claims

100年11月24日修正替換本拾、申請專利--— '* ——-------- 1 '種具有雙向資料遮罩針腳的隨機存取記憶體元件，其包括： -模式選擇暫存器，其控制該雙向資料遮罩針腳的方向；一資料遮罩緩衝器，其接收該雙向資料遮罩針腳上的複數輸入訊或和施加複數訊號到該雙向資料遮罩針腳；一狀態機器，其施加一狀態機器輸出到該資料遮罩緩衝器’其中晶該雙向資料遮罩針腳爲一輸出時，該狀態機器的輸出控制該雙向資料遮罩針腳的狀態；以及一資料接收器’其使該狀態機器將該些輸入訊號與一預先決定樣型比對’其中該雙向資料遮罩針腳上的該些輸入訊號的狀態與該狀態機器是否發現該預先決定樣型和來自該模式選擇暫存器的一控制訊號相關。 2. —電腦系統，包括： —處理系統，其用於在一資料遮罩線上接收一信號；及一隨機存取記憶體元件，其具有連接到該資料遮罩線之一雙向資料遮罩針腳，該隨機存取記憶體元件包括用以在該資料遮罩線上選擇性地送入該信號之一資料遮罩緩衝器，其中該隨機存取記億體元件包括一模式選擇暫存器，其控制該雙向資料遮罩針腳的方向；以及一資料接收器，其使一狀態機器將該信號與一預先決 1363271 - • ' 100年11月24曰修正替換本定樣型比對，其中該雙向資料遮罩針腳上的該信號的狀態與該狀態機器是否發現該預先決定樣型和來自該模式選擇暫存器的一控制訊號相關。 3. 如申請專利範圍第2項所述之系統，其中該狀態機器可在該雙向資料遮罩針腳爲一輸出時控制該信號之狀態。 4. 如申請專利範圍第3項所述之系統，其中該處理系統包括一模式控制，其用以在一模式線上產生一模式控制信號，其中該模式控制信號控制該模式選擇暫存器。 5. 如申請專利範圍第4項所述之系統，其中該處理系統包括一資料產生器，其用於在一匯流排上產生一序列反偏斜信號。 6. 如申請專利範圍第5項所述之系統，其中該處理系統包括一電路，其產生有時序的閃切信號，以及其中在該反偏斜信號被該等閃切信號延遲一段時間之後，該資料檢査器會比較該反偏斜信號。 7. —種寫入訓練的方法，該方法包含下列步驟：傳送複數預定的資料樣型到一記億體元件，其中每個預定的資料樣型在發生一主控時脈時傳送；傳送複數閃切信號，其中該等閃切信號係相對於該主控時脈來延遲，以及其中至少二閃切信號之延遲不同；接收該複數資料樣型，其中每一資料樣型係由一不同的閃切信號予以時脈化；比較所接收到的複數資料樣型與該複數預定的資料樣 100年11月24日修正替換本型’其中每一接收到的資料樣型係相較於一相關的預定資料樣型來決定一比較結果；及基於該比較結果來設定一資料遮罩針腳的狀態。 8. 如申請專利範圍第7項所述之方法，其中傳送複數預定資料樣型的步驟包括產生一虛擬隨機位元樣型的步驟。 9. 如申請專利範圍第8項所述之方法，其中上述產生一虛擬隨機位元樣型的步驟包括施加一預定的種子値到一虛擬隨機產生器。 10. 如申請專利範圍第9項所述之方法，其中上述比較已接收的複數資料樣型與該複數預定的資料樣型之步驟包括產生一第二虛擬隨機位元樣型的步驟。 11. 如申請專利範圍第10項所述之方法，其中上述產生該第二虛擬隨機位元樣型的步驟包括施加該預定的種子値到一第二虛擬隨機產生器。 12. —種寫入訓練的方法，該方法包括以下步驟：設定一記憶體元件的一記憶體模式爲一寫入訓練模式： t 當進入該寫入訓練模式時，轉換該記憶體元件資料遮罩針腳的狀態到一輸出；傳送複數預定的資料樣型到該記億體元件，其中每一預定的資料樣型係在發生一主控時脈時進行傳送；傳送複數閃切信號到該記億體元件，其中該等閃切信號係相對於一主控時脈來延遲，且其中至少二閃切信號之 1363271 - w .> • ' 100年11月24曰修正替換本延遲不同；接收該複數位元樣型，其中每一位元樣型由一不同的閃切信號來時脈化；比較該已接收的複數位元樣型與該複數預定的位元樣型，其中每一已接收的位元樣型係相較於一相關的預定位元樣型來決定一比較結果；及基於該等比較結果來設定一資料遮罩針腳的狀態。 13. 如申請專利範圍第12項所述之方法，其中上述傳送複數預定位元樣型的步驟包括產生一虛擬隨機位元樣型的步驟。 14. 如申請專利範圍第13項所述之方法，其中上述產生一虛擬隨機位元樣型的步驟包括施加一預定的種子値到一虛擬隨機產生器。 1 5 .如申請專利範圍第1 4項所述之方法，其中上述比較已接收的複數個位元樣型與該複數個預定的位元樣型之步驟包括產生一第二虛擬隨機位元樣型的步驟。 16·如申請專利範圍第15項所述之方法，其中上述產生該第二虛擬隨機位元樣型的步驟包括施加該預定的種子値到一第二虛擬隨機產生器之步驟。