+

TW594872B - Self-aligned silicided process and structure - Google Patents

Self-aligned silicided process and structure Download PDF

Info

Publication number
TW594872B
TW594872B TW092116010A TW92116010A TW594872B TW 594872 B TW594872 B TW 594872B TW 092116010 A TW092116010 A TW 092116010A TW 92116010 A TW92116010 A TW 92116010A TW 594872 B TW594872 B TW 594872B
Authority
TW
Taiwan
Prior art keywords
layer
patent application
silicon
self
scope
Prior art date
Application number
TW092116010A
Other languages
English (en)
Other versions
TW200428511A (en
Inventor
Chien-Chao Huang
Yee-Chia Yeo
Chao-Hsiung Wang
Chun-Chieh Lin
Chen-Ming Hu
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Priority to TW092116010A priority Critical patent/TW594872B/zh
Priority to US10/710,012 priority patent/US7202122B2/en
Application granted granted Critical
Publication of TW594872B publication Critical patent/TW594872B/zh
Publication of TW200428511A publication Critical patent/TW200428511A/zh
Priority to US11/714,416 priority patent/US9673280B2/en
Priority to US15/613,778 priority patent/US10446646B2/en
Priority to US15/913,414 priority patent/US10818754B2/en
Priority to US16/601,281 priority patent/US11380762B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/01—Manufacture or treatment
    • H10D62/021—Forming source or drain recesses by etching e.g. recessing by etching and then refilling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0174—Manufacturing their gate conductors the gate conductors being silicided
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

594872 ^92116010 五、發明說明（1) ^明所屬之技術領域 太双nn 一
^明所屬之技術領域 發明是有關於一種半導體 種矽鍺層基材上具二低法及結•’特別是有關 及製程方法。 低電阻值之自行對準矽化物結構 先前技術 在超大型積體電路趨勢中， 小，積集度不斷地提昇。蕤體元件的尺寸不斷地縮 I以完成半導體積體電路‘有=丄電子兀件的尺寸之後， 者電子元件尺寸的縮小化？ 的整合能力。然而，隨 許多挑戰。 在積體電路的製造過程中出現 ^，是當元件外觀不斷縮 f更較以往重[因為電丄電性連接結構電阻之需 ” C延遲而變慢 =將導致元件的操作速度 f石夕化製程（self-ali心迷，·題’傳統上係使用自行對 =上產生石夕化金屬來降低接二1丄1Clded process)，以於基 特定 4 丨午瓜得觸電阻。 . S ’當基材為拉伸的矽材皙r ς十·,. 袖ϋ:夕鍺層（strain siGe)，此拉伸石夕丄)或是拉 伸π狀結構可以進一步良早、材貝中的拉 加兀件的驅動電流，以提高電晶體的執行效能旱精由增 矽或矽鍺材質經常是矽化製程中 此拉伸 i Α - ，&傳統電晶體上進行梦化物製Π基材。第 在第1Α圖中，提供一基材1〇〇，基材1〇〇主要方去。 ί。:上錯开層：4組成，並且使用標準的半導體製程二：2 1〇〇上形成源極/汲極區域106及閘極區域1〇8。、基材 -一^-^ _ 恢者在第1 Β 594872 修正 曰 案號 92116010 五、發明說明（2) 圖中’於源極/汲極區域1 0 6及閘極區域1 〇 8的表面上沈積 一姑（Co)金屬層1 1 〇，並且對基材1 〇 〇進行快速熱回火製程 (Rapid Thermal Annealing，RTA)，以於源極 /汲極區域 1 0 6及問極區域1 〇8中形成鈷矽化物（c〇Si 2)丨丨2。最後在第 1 C圖中’餘刻移除未反應的鈷金屬層丨丨〇，以於源極/汲極 區域1 0 6及間極區域！ 0 8形成自行對準的鈷矽化物丨丨2，以 作為電晶體的導電連接結構。 上述之矽化物製程步驟中，鈷金屬層i丨〇會消耗一部份的 矽鍺層104,使得矽鍺層1〇4中的鍺離子分離出來，並且使 鍺離=累積在鈷矽化物i丨2的晶界附近。亦即矽鍺層i 〇 4將 成為富含鍺離子的介面層，此介面層相當於一阻障層，會 屬？110與矽鍺層104反應生成鈷矽化物'然而鈷 ^ 要疋用來降低源極/汲極區域1 0 6的電阻值。所以 的成長受到抑制，則源極/沒… 1換言 <，矽鍺層104會使鈷矽化物電阻值增 加，導致電日日體的整體效能降低。因 掉利用石夕化物來降低導電連7錯層1〇4抵a 拉别日，者μ入 遷接結構之電阻值的效果。 、疋田、金屬層1 1 0消耗掉全部的矽鍺；i 〇 4，則大日 的鍺離子累積在姑…的晶粒晶界，夕使^ 大為減少，不但無法藉由鈷矽化里 相反地，矽鍺層嚴會士楹古 會低電阻的效果。 本古玢隊你、曾 重地k阿源極/沒極區域的電阻值，盔 法有效降低導電連接結構的電阻值。W逼阻值無 電連接結：：：；對：：，物：構及製程方法來降低導 半導體業界亟】：：二U件的操作效率，已經成為
第8頁 594872 _案號92116010_年月日__ 五、發明說明（3) 發明内容 本發明之一目的為提供一種自行對準矽化物結構及製程方 法，對源極/汲極區域的矽鍺層進行毯覆式蝕刻或是選擇 式去除，藉由減少矽鍺層的厚度，以降低源極/汲極區域 的片電阻值。 本發明另一目的為提供一種自行對準矽化物結構及製程方 法，藉由對源極/汲極區域的矽鍺層進行氧化步驟，並且 進行選擇性蝕刻，以移除氧化後的矽鍺層，以降低源極/ 汲極區域的片電阻值。 本發明又一目的為提供一種自行對準矽化物結構及製程方 法，藉由對源極/汲極區域的矽鍺層進行離子佈植步驟， 減少矽鍺層的電阻值。 根據上述之目的，本發明提出一種自行對準矽化物結構及 製程方法。先提供一矽基材，在矽基材上形成鍺材質層， 並且反應生成第一矽鍺層（Si xGei_x)。然後在矽基材及第一 矽鍺層上形成源極/汲極區域及閘極區域，並且在閘極區 域的兩側形成氮化矽（S i N )材質之間隙壁以及襯氧化層。 本發明之第一實施例中，在進行矽化物製程之前，先對源 極/汲極區域上的第一矽鍺層進行毯覆式蝕刻，藉由去除 一部份的第一矽鍺層或是全部的第一矽鍺層，使第二矽鍺 層較第一矽鍺層薄，以減少析出鍺離子影響源極/汲極區 域上鈷矽化物反應，以形成足夠多的鈷矽化物來降低源極 /汲極區域的片電阻值。 本發明之第二實施例中，在進行矽化物製程之前，先對源
594872 五、發明說明HT' ~^ =及極區域上的第—補層進行氧化製程 :石夕鍺氧化，，以避免源極/沒極區域析出鍺：：化全 化Ξ /及極區域上姑石夕化物的成長，以利用足夠ίI影響 =來降低源極/沒極區域的片電阻值。而且對於=鈷矽 有很高的選擇比，而不會蝕刻間隙壁 閘—矽 曰7表面。 疋閘極區域 發"明夕楚- 驟之間^ ^ 1實施例，在沉積金屬層以及第一次埶势# 及金屬層：：：植製程’來改善源極/汲極區域上石夕鍺V"
^〇δί；Λ'；1〇 J 量，藉由調’或疋植入矽摻質提高鈷矽化物的含 應，並且的摻質可以避免鍺離子與麵石夕化二 岣句、細化，古植製程將矽鍺層的鈷矽化物之晶粒進一反 本發明之楚，有效降低源極/汲極區域的片電阻值—步 α 弟四奢A / Ϊ 此。 植製程，或是卢二例，在第一次熱製程步驟之後進行一& 植製程’ i改ί 次熱製程與第二熱製程之間進行此ΐ 結構。換▲ D源極/没極區域上鈷矽鍺層（CoS i Ge 佈 質増加錯Si層=實類似於第三實施例，使用氮： ，質提高姑“ (C〇Si2)的熱穩定性，或是植入 ，電性或是含量化物的含量，藉由調整矽鍺層中鈷矽化^ 〜之’本發明利田 有矽鍺層的笑 自行對準矽化物結構及製程方法，
第10頁 區域上的“上=石夕化物製程’藉由減少源極/沒極具 值，提高電曰^ Μ度，以降低源極/汲極區域的片雷 ^_的驅動電流。而且利用佈植製程調Μ呢 鼬111..主綠極 ^1_92Π601〇 修正 月 曰 五、發明說明（5) //及極區域上石夕鍺 鍺層之間的性質有Λ屬層的電性，以改善金屬層與石夕 ’效降低源極/汲極區域的電阻值。 實施方式 針對傳統石夕化物、纟士盖 具有低電卩且佶之白 >、> 製程方法的缺點’本發明提供—種 /汲極區试Α 仃對準矽化物結構及製程方法，對源極 擇式行毯覆式（Blanket Etching)或是選 極區域的片；“。並：f層的厚度，α降低源極/汲 域的矽鍺層進行離子佑曰始本^明更可藉由對源極/沒極區 少石夕鍺層的電阻值 步驟，㈣㈣層的結構，以減 Γ ί=第2-6圖’其繪示根據本發明第一較佳實施例之 干/化物的裏辁方法。在第2圖中，提供一矽基材 200’在矽基材20 0上形成錯好暂 ^ 鍺声d· r 〉9n9 /珉鍺材質層，並且反應生成第一矽 為i绫丄广:】二發明較佳實施針，石夕基材例如可 為絕緣層上石夕層（Sllic〇n 〇n Insulat〇r, s ::層觸厚度介於20…。〇〇埃，並於第一石夕鍺二2。2 2成一石夕層204’此石夕層2〇4係作為覆蓋層。然 中，於石夕基材2 0 0及第一石夕錯層2〇2上形成源極乃及極區域 2 0 6及閘極區域2 08,並且在閘極區域2〇8的兩化 矽（SiN)材質之間隙壁20 7以及襯氧化層2〇9。 /成乳 接著在第4A圖中，蝕刻去除源極/汲極區域2〇6上的第一矽 鍺層2 0 2’以於源極/沒極區域上形成第二石夕鍺層21〇，而
594872 -ΛΜ 92116010 修正 曰 年 月 五、發明說明（6) 閘極區域2 0 8下方的仍為第一矽鍺層2 0 2，其中第二矽鍺層 2 1 0的厚度小於第一矽鍺層2 〇 2的厚度，藉由減少源極/汲 極區域上第二矽鍺層2丨〇的厚度，以降低源極/汲極區域 2 0 6的片電阻值。本發明較佳實施例中，第二矽鍺層 厚度介於2 0埃至1 6 〇 〇埃。 具體而言’本發明之蝕刻源極/汲極區域2 〇 6上的第一石夕鍺 層2 0 2之步驟中，去除一部份的第一矽鍺層2 〇 2，如第4細 所示，以移除部份的第一矽鍺層2〇2,藉由減少第一矽鍺 層2 0 2的厚度來降低源極/汲極區域2 〇 6的接觸電阻。亦可 去除全部的第一矽鍺層2 〇 2，如第4Β圖所示，以完全移除 源極/汲極區域2 0 6上的第一矽鍺層2〇2。本發明之較佳實 施例中對於第一矽鍺層2〇2具有很高的選擇比，而不會蝕 2間隙壁2 0 7或是閘極區域2 〇 8的表面。換言之，本發明第 二實施例利用蝕刻劑對源極/汲極區域2〇6的第一矽鍺層 2進行毯覆式蝕刻來去除矽鍺層。 =在第5圖中，於矽基材2〇〇上形成金屬層212，以覆蓋 ΐH 域206及閘極區域m的表面。隨後進行第一 …、製程’使一部分的金屬展？ 1 ? 忐劝π入Η β Μ , 复屬層2 1 2與苐二石夕鍺層2 1 0反應形 4〇埃至120垃曰全屬ί佳實施例中，金屬層21 2的厚度介於 以鈷i上:又 2的材質例如可為鈷、鈦或是鎳， 金屬Μ 2又19 \取在弟6圖中，移除矽基材2 0 0上未反應的 進行第二次熱製程，以形成金屬石夕化物 ;口亥源極/>及極區域上，作々於 姓曰；te ^ ± ^ 使夕化金屬層2 1 4轉換為低阻值的 ::相，並且使石夕化金屬層214更加緻密化。 發明之第-實施例中，在進行矽化物製程之前，先對源
594872 修正 _案號92116010 — 年 月 五、發明說明（7) 極/汲極區域2 0 6上的第一矽鍺層2 〇 2進行蝕刻，藉由去除 一部份的第一矽鍺層2 0 2或是全部的第一矽鍺層2〇2，例/如 可以控制蝕刻的時間來調整第二矽鍺層2丨〇的厚度，使第 二矽鍺層210較第一矽鍺層2〇 2薄，以減少析出鍺離子影響 源極/汲極區域2 0 8上鈷矽化物2 1 4反應，以形成足夠多的曰 鈷矽化物2 1 4來降低源極/汲極區域2 〇 8的片電阻值。 繼續參閱第7-9圖，其繪示根據本發明之第二較佳實施例 之自行對準矽化物的製程方法。在上述之第3圖中，於第 一矽鍺層2 0 2上形成源極/汲極區域2 〇 6及閘極區域2 〇 8的步 驟之後，進行熱氧化製程，如第7圖所示，使源極^及極區 域2 0 6中第一矽鍺層2 0 2完全產生氧化，以於源極/汲極區 域2 0 6上形成矽鍺氧化層2 1 6。 接著在第8圖中，移除源極/汲極區域2 〇 6上氧化之後的矽 鍺氧化層2 1 6，且在源極/沒極區域2 〇 6上曝露出石夕基材 2 0 0，此步驟類似於上述之第“圖，藉由完全移除&極/汲 極區域2 0 6上的第一矽鍺層2 0 2，以降低源極/汲極區域μ6 的片電阻值，隨後在矽基材2 00上形成金屬層212，以覆蓋 源極/汲極區域2 0 6及閘極區域2 0 8的表面。 1 然後在第9圖中，進行第一次熱製程，使一部分的金屬層 212與源極/汲極區域2 0 6的矽基材2 0 0反應形成；ε夕化金屬曰芦 2 1 4，以及一部份的金屬層2 1 2與閘極區域2 0 8亦形成石夕化^ 金屬層2 1 4。較佳實施例中，金屬層2 1 2的厚度介於4 〇 1 2 0埃。最後移除石夕基材2 0 0上未反應的金屬層212，並、 進行第二次熱製程，以形成金屬矽化物於該源極乃及極品 域上，使矽化金屬層2 1 4轉換為低阻值的結晶相，祐二區 t且使
594872 五、發明說明（8) 曰 修正 石夕2金屬2 2 1 4更加緻密化。 f發、明^之第二實施例中，在進行矽化物製程之前，先對源 區域2〇6上的第一矽鍺層2 0 2進行氧化製程，藉由 乳王"卩j石夕鍺氧化層2 1 6，以避免源極/汲極區域2 0 6析 出錯離子影響源極/汲極區域2 0 6上鈷矽化物2 1 4的成長， 以利用足夠多的結矽化物2 1 4來降低源極/汲極區域2 0 6的 片電^值。本發明之較佳實施例中對於第一矽鍺層2 0 2具 有很局的選擇比，而不會蝕刻間隙壁2 0 7或是閘極區域208 的表面。換g之，本發明第二實施例利用蝕刻劑對矽鍺氧 ^匕層2 1 6進行選擇性餘刻（s e 1 e c t丨v e E t c h丨n g )來去除矽鍺 氧化層2 1 6 ’並且以矽基材2 〇 〇為蝕刻停止層。 接著參閱第1 〇 —丨2圖，其繪示根據本發明之第三較佳實施 例之自行對準矽化物的製程方法。在上述之第3圖，於第 一石夕錯層2 0 2上形成源極/汲極區域2 〇 6及閘極區域2 〇 8的步 驟之後。接著參閱第丨〇圖，在矽基材2 〇 〇上形成金屬層 2 1 2 ’以覆蓋源極/汲極區域2 〇 6及閘極區域2 〇 8的表面，然 後將摻質佈植2 1 8於金屬層2 1 2以及第一矽鍺層2 0 2中。本 發明之較佳實施例中，金屬層2 1 2的材質例如可為鈷、鈦 或是鎳。而且摻質例如可為矽、氮、砷或是磷，其中以砷 或是碟為較佳，且佈植的能量介於2〇keV至1 〇〇keV之間， 而佈植劑量介於1 e 1 4至1 e 1 6 / cm乏間。 然後在第1 1圖中，進行第一次熱製程，使一部分的金屬層 2 1 2與第一矽鍺層2 〇 2反應形成矽化金屬層2丨4。最後在第 1 2圖中’移除未反應的金屬層2丨2。進行第二次熱製程， 以形成金屬矽化物於該源極/汲極區域上，將矽化金屬層
第14頁 594872 __92116010_年月曰 —攸 f —~_______ 五、發明說明（9) 2 1 4轉換為低阻值的結晶相，使矽化金屬層2 1 4更為緻密 化。 … 根據實驗結果顯示，當本發明使用摻質佈植2丨8製程，接 著進行8 5 0°C之熱製程步驟，則源極/汲極區域2 〇 6的片電 阻值R s約為7歐姆。相對地，傳統上在進行熱製程步驟之 刖未作任何的佈植製程，則R s約為1 〇歐姆。因此本發明之 弟二實施例可以使源極/沒極區域2 0 6的片電阻值rs降低約 3 0 % ’以提高電晶體的驅動電流。 因此本發明之第三實施例，在沉積金屬層2丨2以及第一次 熱製程步驟之間進行一佈植製程，來改善源極/汲極區域 2 〇6上矽鍺層及金屬層21 2的結構。具體而言，使用氮摻質 ，加铦矽化物2 1 4 ( CoS i D的熱穩定性，或是植入石夕摻質提 向鈷矽化物2 1 4的含量，藉由調整矽鍺層中鈷矽化物2丨4的 電性或是含量。換言之，佈植製程所加入的摻質可以避免 錯離子與結矽化物2 1 4反應，並且利用佈植製程將矽鍺層 的鈷矽化物2 1 4之晶粒進一步均勻、細化，有效降低源極/ 〆及極區域2 0 6的片電阻值。 ^閱第1 3 - 1 5圖，其繪示根據本發明之第四較佳實施例之 自行對準矽化物的製程方法。在上述之第3圖，於第一矽 $層2 0 2上形成源極/汲極區域2〇6及閘極區域2〇8的步驟之 ^一 ’接著參閱第13圖，於矽基材2〇〇上形成金屬層212及進 =一熱製程。隨後在第1 4圖巾，佈植2 1 8換質於石夕化金 如；ϋ中’本發明之較佳實施例巾，金屬層212的材質例 碟。其中以坤為：且摻質例如可為"、神或是 甲Α疋砰為較佳，且佈植的能量介於2〇keV至
594872 案號 92116010 年 月 曰 修正 五、發明說明（10) 1 0 0 k e V之間，而佈植劑量介於1 e 1 4至1 e 1 6 / c m之間。最後 在第15圖中，移除未反應的金屬層212。並且進行第二次 熱製程，將矽化金屬層2 1 4轉換為低阻值的結晶相。 因此本發明之第四實施例，在第一次熱製程步驟之後進行 一佈植製程，或是在第一次熱製程與第二熱製程之間進行 此佈植製程，來改善源極/汲極區域2 0 6上鈷矽鍺層（cos 土 χ Ge丨—χ)的結構。第四實施例類似於第三實施例，使用氮摻質 增加鈷矽鍺層中鈷矽化物21 4(C〇Si2)的熱穩定性，或是植 入矽摻質提高鈷矽化物2 1 4的含量，藉由調整矽鍺層中鈷 石夕化物2 1 4的電性或是含量。換言之，佈植製程所加入的 摻質可將鈷矽化物2 1 4的晶粒進一步均勻、細化，改善鍺 離子分離出來而累積在鈷矽鍺層（c〇Si xGe ΐ χ)晶粒晶界，有 ^降低源極/汲極區域2 0 6的片電阻值，增加驅動電流。 綜上所述，本發明利用自行對準矽化物的製程方法，在矽 基材上產生鍺材質層，以形成矽鍺層。由於矽鍺層中的矽 f =之晶格結構不同，產生拉伸或是壓縮應變。其中砮是 ς拉伸應變之矽鍺層，將有助於提升NMOS的電子遙移 =圭若是壓縮應變之矽鍺層，將有助於提升PM0S的電同邊 _锫®更重要的疋，本發明藉由減少源極/沒極區威上的 :錯層之厚度，以增加石夕化製程之石夕化金屬的電性及含 ί電f極區域的片電阻值，提高電晶體的驅 2;:更在石夕化製程之第-次熱製程-前或 屬岸5 Φ1 1程調整源極/汲極區域上矽鍺層及金 =二以：善金屬層與秒錯層之間的性t，有妹降 /原極Λ及極區域的電阻值。
第16頁 594872 _案號92116010_年月日__ 五、發明說明（11) 本發明已揭示較佳實施例如上，僅用於幫助瞭解本發明之 實施，非用以限定本發明之精神，而熟悉此領域技藝者於 領悟本發明之精神後，在不脫離本發明之精神範圍内，當 可作些許更動潤飾及等同之變化替換，其專利保護範圍當 視後附之申請專利範圍及其等同領域而定。
第17頁 594872 案號 92116010 年 月 修正 圖式簡單說明 圖式簡單說明 為使本發明之上述和其他目的、特徵及優點更明顯易懂， 配合後附圖式，作詳細說明如下： 第1 A- 1 C圖顯示傳統電晶體上進行矽化物製程的方法； 第2 - 6圖，其繪示根據本發明之第一較佳實施例之自行對 準矽化物的製程方法； 第7 - 9圖，其繪示根據本發明之第二較佳實施例之自行對 準矽化物的製程方法；
第1 0 - 1 2圖，其繪示根據本發明之第三較佳實施例之自行 對準矽化物的製程方法；以及 第1 3 - 1 5圖，其繪示根據本發明之第四較佳實施例之自行 對準矽化物的製程方法。 圖式標記說明
100 基 材 102 矽 層 104 矽 鍺 層 106 源 極 /汲極區域 108 閘 極 區 域 110 金 屬 層 112 鈷 矽 化 物 200 矽 基 材 202 第 一 矽 鍺層 204 矽 層
第18頁 594872 案號92116010_年月日 修正 圖式簡單說明 206 源 極 /汲極區域 207 間 隙 壁 208 閘 極 區 域 209 襯 氧 化 層 210 第 二 矽 鍺層 212 金 屬 層 214 矽 化 金 屬層 216 矽 鍺 氧 化層 218 佈 植 製 程
第19頁

Claims (1)

  1. 594872 _案號92116010_年月曰 修正_ 六、申請專利範圍 1. 一種具有低電阻值的自行對準矽化物之製程方法，至少 包含下列步驟： 提供一；5夕基材； 形成一矽鍺層於該矽基材上； 形成源極/汲極區域及閘極區域於該矽鍺層上； 去除該源極/汲極區域上的該矽鍺層；以及 形成金屬矽化物於該源極/汲極區域上。 2 .如申請專利範圍第1項所述之自行對準矽化物之製程方 法，其中該矽鍺層的厚度介於2 0埃至2 0 0 0埃。 3 .如申請專利範圍第1項所述之自行對準矽化物的製程方 法，其中該矽基材至少包含絕緣層上矽層（SO I )。 4.如申請專利範圍第1項所述之自行對準矽化物的製程方 法，於該形成金屬矽化物步驟之前，至少包含形成矽層於 該源極/>及極區域上。 5 .如申請專利範圍第1項所述之自行對準矽化物的製程方 法，其中該金屬矽化物至少包含鈷、鈦及鎳群組之一。 6 .如申請專利範圍第1項所述之自行對準矽化物的製程方 法，其中該金屬矽化物的厚度介於4 0埃至1 2 0埃。
    594872 _案號92116010_年月曰 修正_ 六、申請專利範圍 7. 如申請專利範圍第1項所述之自行對準矽化物的製程方 法，其中去除該源極/汲極區域上的該矽鍺層之步驟中， 至少包含去除一部份的該矽鍺層。 8. 如申請專利範圍第1項所述之自行對準矽化物的製程方 法，其中去除該源極/汲極區域上的該矽鍺層之步驟中， 至少包含完全移除該矽鍺層。
    9. 一種具有低電阻值的自行對準矽化物之製程方法，至少 包含下列步驟： 提供一矽基材； 形成一石夕鍺層於該石夕基材上； 形成源極/汲極區域及閘極區域於該矽鍺層上； 於該源極/汲極區域上形成矽鍺氧化層； 移除該源極/汲極區域上的該矽鍺氧化層；以及 形成金屬矽化物於該源極/汲極區域上。 1 0 .如申請專利範圍第9項所述之自行對準矽化物的製程方 法，其中該矽鍺層的厚度介於2 0埃至2 0 0 0埃。
    1 1.如申請專利範圍第9項所述之自行對準矽化物的製程方 法，其中該矽基材至少包含絕緣層上矽層（S 0 I )。 1 2 .如申請專利範圍第9項所述之自行對準矽化物的製程方
    第21頁 594872 _案號92116010_年月曰 修正_ 六、申請專利範圍 法，於該形成金屬矽化物步驟之前，至少包含形成矽層於 該源極/汲極區域上。 1 3 .如申請專利範圍第9項所述之自行對準矽化物的製程方 法，其中該金屬矽化物至少包含鈷、鈦及鎳群組之一。 1 4 .如申請專利範圍第9項所述之自行對準矽化物的製程方 法，其中該金屬矽化物的厚度介於4 0埃至1 2 0埃。
    1 5. —種具有低電阻值的自行對準矽化物之製程方法，至 少包含下列步驟： 提供一；5夕基材； 形成一石夕鍺層於該石夕基材上； 形成源極/汲極區域及閘極區域於該矽鍺層上； 形成金屬層於該矽基材上，以覆蓋該源極/汲極區域及該 閘極區域的表面；以及 佈植摻質於該金屬層及該矽鍺層中。
    1 6 .如申請專利範圍第1 5項所述之自行對準矽化物的製程 方法，其中該矽鍺層的厚度介於2 0埃至2 0 0 0埃。 1 7 .如申請專利範圍第1 5項所述之自行對準矽化物的製程 方法，其中該金屬層的材質係選自鈷、鈦及鎳群組之一。
    第22頁 594872 _案號92116010_年月曰 修正_ 六、申請專利範圍 1 8 .如申請專利範圍第1 5項所述之自行對準矽化物的製程 方法，其中該金屬層的厚度介於4 0埃至1 2 0埃。 1 9 .如申請專利範圍第1 5項所述之自行對準矽化物的製程 方法，其中該掺質係選自矽、氮、砷及填群組之一。 2 0 .如申請專利範圍第1 5項所述之自行對準矽化物的製程 方法，其中該矽基材至少包含絕緣層上矽層（SO I )。
    2 1 . —種具有低電阻值的自行對準矽化物之製程方法，至 少包含下列步驟： 提供一矽基材； 形成一矽鍺層於該矽基材上； 形成源極/汲極區域及閘極區域於該矽鍺層上； 形成金屬層於該矽基材上，以覆蓋該源極/汲極區域及該 閘極區域的表面； 進行第一次熱製程，使一部分的該金屬層與該矽鍺層反應 形成矽化金屬層；以及 佈植摻質於該矽化金屬層中。
    2 2 .如申請專利範圍第2 1項所述之自行對準矽化物的製程 方法，其中該矽鍺層的厚度介於2 0埃至2 0 0 0埃。 2 3 .如申請專利範圍第2 1項所述之自行對準矽化物的製程
    第23頁 594872 _案號 92116010_年月日__ 六、申請專利範圍 方法，其中該矽基材至少包含絕緣層上矽層（so I )。 2 4 .如申請專利範圍第2 1項所述之自行對準矽化物的製程 方法，其中該金屬層的材質係選自始、鈦及鎳群組之一。 2 5 .如申請專利範圍第2 1項所述之自行對準矽化物的製程 方法，其中該金屬層的厚度介於4 0埃至1 2 0埃。
    2 6 .如申請專利範圍第2 1項所述之自行對準矽化物的製程 方法，其中該摻質係選自矽、氮、砷及磷群組之一。 2 7. —種具有低電阻值的自行對準矽化物之導電連接結 構，該導電連接結構至少包含： 一 ί夕基材； 一矽鍺層，位於該矽基材上，且該矽鍺層上設有閘極區 域； 一源極/沒極區域，位於該閘極區域兩側的該石夕基材上， 以形成具有低電阻值的該源極/汲極區域；以及 一金屬矽化物連接於該源極/汲極區域上，該導電連接結
    構。 2 8 .如申請專利範圍第2 7項所述之導電連接結構，其中該 矽鍺層的厚度介於2 0埃至2 0 0 0埃。
    第24頁 594872 _案號92116010_年月曰 修正_ 六、申請專利範圍 2 9 .如申請專利範圍第2 7項所述之導電連接結構，其中該 矽基材至少包含絕緣層上矽層（S 0 I )。 3 〇 .如申請專利範圍第2 7項所述之導電連接結構，其中該 金屬$夕化物至少包含钻、鈦及鎳群組之一。 3 1.如申請專利範圍第2 7項所述之導電連接結構，其中該 金屬矽化物的厚度介於4 0埃至1 2 0埃。
    3 2 .如申請專利範圍第2 7項所述之導電連接結構，其中該 石夕鍺層至少包含掺質。 3 3 .如申請專利範圍第3 2項所述之導電連接結構，其中該 摻質係選自矽、氮、砷及磷群組之一。
    第25頁
TW092116010A 2003-06-12 2003-06-12 Self-aligned silicided process and structure TW594872B (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
TW092116010A TW594872B (en) 2003-06-12 2003-06-12 Self-aligned silicided process and structure
US10/710,012 US7202122B2 (en) 2003-06-12 2004-06-11 Cobalt silicidation process for substrates with a silicon—germanium layer
US11/714,416 US9673280B2 (en) 2003-06-12 2007-03-06 Cobalt silicidation process for substrates comprised with a silicon-germanium layer
US15/613,778 US10446646B2 (en) 2003-06-12 2017-06-05 Cobalt silicidation process for substrates comprised with a silicon-germanium layer
US15/913,414 US10818754B2 (en) 2003-06-12 2018-03-06 Semiconductor device with silicided source/drain region
US16/601,281 US11380762B2 (en) 2003-06-12 2019-10-14 Semiconductor device having semiconductor alloy layer adjacent a gate structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092116010A TW594872B (en) 2003-06-12 2003-06-12 Self-aligned silicided process and structure

Publications (2)

Publication Number Publication Date
TW594872B true TW594872B (en) 2004-06-21
TW200428511A TW200428511A (en) 2004-12-16

Family

ID=34076244

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092116010A TW594872B (en) 2003-06-12 2003-06-12 Self-aligned silicided process and structure

Country Status (2)

Country Link
US (1) US7202122B2 (zh)
TW (1) TW594872B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7338834B2 (en) 2006-03-17 2008-03-04 Acorn Technologies, Inc. Strained silicon with elastic edge relaxation
US20070284654A1 (en) * 2006-06-08 2007-12-13 Rubino Judith M Metal alloy layer over conductive region of transistor device of different conductive material than conductive region
US8217423B2 (en) * 2007-01-04 2012-07-10 International Business Machines Corporation Structure and method for mobility enhanced MOSFETs with unalloyed silicide
JP5100137B2 (ja) * 2007-01-26 2012-12-19 株式会社東芝 半導体装置の製造方法および半導体装置
US20090004851A1 (en) * 2007-06-29 2009-01-01 Taiwan Semiconductor Manufacturing Co., Ltd. Salicidation process using electroless plating to deposit metal and introduce dopant impurities
US8454653B2 (en) * 2008-02-20 2013-06-04 Covidien Lp Compound barb medical device and method
US7700416B1 (en) 2008-04-25 2010-04-20 Acorn Technologies, Inc. Tensile strained semiconductor on insulator using elastic edge relaxation and a sacrificial stressor layer
US7851325B1 (en) * 2008-09-12 2010-12-14 Acorn Technologies, Inc. Strained semiconductor using elastic edge relaxation, a buried stressor layer and a sacrificial stressor layer
US8361867B2 (en) 2010-03-19 2013-01-29 Acorn Technologies, Inc. Biaxial strained field effect transistor devices
US9059201B2 (en) 2010-04-28 2015-06-16 Acorn Technologies, Inc. Transistor with longitudinal strain in channel induced by buried stressor relaxed by implantation
US8361868B2 (en) 2010-04-28 2013-01-29 Acorn Technologies, Inc. Transistor with longitudinal strain in channel induced by buried stressor relaxed by implantation
US8395213B2 (en) 2010-08-27 2013-03-12 Acorn Technologies, Inc. Strained semiconductor using elastic edge relaxation of a stressor combined with buried insulating layer
US9406798B2 (en) 2010-08-27 2016-08-02 Acorn Technologies, Inc. Strained semiconductor using elastic edge relaxation of a stressor combined with buried insulating layer
US10833194B2 (en) 2010-08-27 2020-11-10 Acorn Semi, Llc SOI wafers and devices with buried stressor
US8765586B2 (en) * 2011-12-20 2014-07-01 Globalfoundries Inc. Methods of forming metal silicide regions on semiconductor devices
CN104617047B (zh) * 2013-11-05 2018-08-10 中芯国际集成电路制造(上海)有限公司 晶体管及其制作方法
US9735062B1 (en) * 2016-06-03 2017-08-15 International Business Machines Corporation Defect reduction in channel silicon germanium on patterned silicon
US10179878B2 (en) * 2016-12-15 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Wet etch chemistry for selective silicon etch

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5624869A (en) * 1994-04-13 1997-04-29 International Business Machines Corporation Method of forming a film for a multilayer Semiconductor device for improving thermal stability of cobalt silicide using platinum or nitrogen
US5516724A (en) * 1994-11-30 1996-05-14 Cornell Research Foundation, Inc. Oxidizing methods for making low resistance source/drain germanium contacts
US6171959B1 (en) * 1998-01-20 2001-01-09 Motorola, Inc. Method for making a semiconductor device
US6117723A (en) * 1999-06-10 2000-09-12 Taiwan Semiconductor Manufacturing Company Salicide integration process for embedded DRAM devices
US6214679B1 (en) * 1999-12-30 2001-04-10 Intel Corporation Cobalt salicidation method on a silicon germanium film
US6376342B1 (en) * 2000-09-27 2002-04-23 Vanguard International Semiconductor Corporation Method of forming a metal silicide layer on a source/drain region of a MOSFET device
US6475869B1 (en) * 2001-02-26 2002-11-05 Advanced Micro Devices, Inc. Method of forming a double gate transistor having an epitaxial silicon/germanium channel region
US6492216B1 (en) * 2002-02-07 2002-12-10 Taiwan Semiconductor Manufacturing Company Method of forming a transistor with a strained channel
US7473947B2 (en) * 2002-07-12 2009-01-06 Intel Corporation Process for ultra-thin body SOI devices that incorporate EPI silicon tips and article made thereby
US6657223B1 (en) * 2002-10-29 2003-12-02 Advanced Micro Devices, Inc. Strained silicon MOSFET having silicon source/drain regions and method for its fabrication
US6924182B1 (en) * 2003-08-15 2005-08-02 Advanced Micro Devices, Inc. Strained silicon MOSFET having reduced leakage and method of its formation

Also Published As

Publication number Publication date
US7202122B2 (en) 2007-04-10
TW200428511A (en) 2004-12-16
US20050133817A1 (en) 2005-06-23

Similar Documents

Publication Publication Date Title
TW594872B (en) Self-aligned silicided process and structure
US10629735B2 (en) Reacted conductive gate electrodes and methods of making the same
TWI230460B (en) Gate-induced strain for MOS performance improvement
US7741220B2 (en) Semiconductor device and manufacturing method thereof
CN102456720B (zh) 高k金属栅极半导体晶体管的结构
TWI302729B (en) Semionductor device having cell transistor with recess channel structure and method of manufacturing the same
CN101266978B (zh) Cmos结构的制造方法
US20060278938A1 (en) Low-power multiple-channel fully depleted quantum well CMOSFETs
KR20070085699A (ko) Ｃｍｏｓ 소자의 자기 정렬된 이중 전규화물화 게이트 형성방법
JP2009164200A (ja) 半導体装置及びその製造方法
CN102782819B (zh) 用于在尺寸窄的栅极叠层内形成热稳定的硅化物的结构及方法
JP2007324187A (ja) 半導体装置及びその製造方法
WO2000036634A2 (en) Amorphization of substrate to prevent silicide encroachment into channel region of field effect transistor
TWI353038B (en) Method for fabricating strained-silicon cmos trans
JPH07201777A (ja) 半導体装置の製造方法
US7879723B2 (en) Semiconductor device manufacturing method, wiring and semiconductor device
JPS60124972A (ja) 半導体装置の製造方法
JP2009094395A (ja) 半導体装置およびその製造方法
JP2004221114A (ja) 半導体装置の製造方法
TW548791B (en) Salicide process forming silicide of two different thicknesses concurrently
JP2003100770A (ja) 半導体装置及びその製造方法
JP2005303170A (ja) 半導体装置の製造方法
JPH10294458A (ja) 半導体装置の製造方法
JPH07122572A (ja) バイポーラトランジスタ及びその製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent
点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载