TW449784B - Alignment monitoring method - Google Patents

Description

449784 案號 891105.¾¾ 五、發明說明（1) 本發明係有關於一種對準監控方法，且特別是有關於 一種利用階梯式電阻進行疊層對間、或是同一平面上之金 屬内連線之誤對準容許範圍之監控。 在積體電路（ICs)的應闬上，導體、半導體及絕緣層 等材料已被廣泛使用，而薄膜沈積（1;hin film deposition)、微影製程（Ph〇tolith〇graphy)、及蝕刻程 序（etching )即為主要之半導體技術β 其中薄膜沈積，係將上述各材料分層沈積於待製晶圓 (wafer)表面，而微影製程則是複製所欲形成之元件或電 路圖案，並透過蝕刻步騾，將該些圖案轉移至待製晶圓表 面各層以形成半導體元件，如電晶體或電容等。 而由於一般微影製程必須先在待製晶圓表面塗佈一層 光阻，然後再交與曝光機台進行曝光動作，接著將當層曝 光後之圖案以顯影液顯影出來，因此對採用多層内連線。 (mu Η1-level interconnects)之立體架構下之半導體裝 置而言，便必須以疊層對準（overlay)的方式來重複進行 微影製程。 其中在疊層對準的過程中必須確保當層（current layer)和前層（previous layer)的對準值在一容許範圍 内。舉例而言，半導體裝置之每一馬 衣K母層次皆有其專屬光罩，

因此每一光罩在設計時必須右岢恩W : 町肩有*層可供對準量測之圖案與 可供後層對準量測之目標（tarwn 、s办^ Λ 班π日)，通常作為對準檢查用 ^ β 7卜框 Couter f rame)稱 之為别層，代表則層所留下之被對m 改對準用之圖案，内框則為

0503-5076TWl.ptc 第4頁 ^449784 五、發明說明（2) 當層所定義下來之圖案，二者互相疊對以進行對準檢查。 對準檢查之目的在於檢定出曝光機台對準能力之優 劣’一片晶圓圖案一般由數十個相同重複之曝光區 (field)組成，每一個曝光區均設有疊對目標（〇veriay target) ’以由監測系統（monitor)依據曝光區之X、Y方向 之量測值分析出曝光機台之對準能力。 在積體電路工廠之製造流程中，則多係在工作站預防 保養（PM Workstation preventative maintenance)期 間’來對曝光機台之對準能力進行檢查。然而，其檢查方 式大多為監測曝光機台與測試晶圓間之匹配程度，其問題 在於’作為曝光機台對準檢查闬之測試晶圓，一般係由光 罩廠商提供’不僅成本高昂’且不易維護，同時也無法隨 時進行檢查，因而，若曝光機台在進行下一次監測之前產 生誤差將無法得知’並致使製程良率下降。 並且’隨著元件尺寸的日益下降，在次微米級 (subiiCron)的積體電路製程中，曝光後之光阻圖形縮小 (shrinkage)情況更加嚴重，這造成圖形轉移不佳，因此 疊層控制對準（overlay)顯得益發重要。 、有鑑於此，本發明之目的在於提供一種對準監控的方 法，其原理及實行方式簡單，且可靠度（reliabiHty) 佳，更可作為疊層對間、金屬内連線間、介層窗對金屬内 連線間（contact t0 metai)…等的誤對準或短 斷，應用範圍廣。 狀况之判 為了達到本發明之目的，係提供一種階梯式電阻，其

449784

利用電阻使一疊層對與另一導線相接，或人 ，做連接’更進—步量測其電阻值’ w判斷其誤^ 2 疋否在其容許範圍之内。此種方法適用於一半導體 上，且在該半導體基板上係形成有一疊層對， = 驟：提供η個具有電阻值為只之階梯式電阻，並—迪乂 ，疊層對相連，且該疊層對間之位移分別為〇、工z、、2 ...η = ::阁以及測量該等階梯式電阻之阻值，α判斷疊層“ 準靶圍之容許值。 本發明之方法亦可應用於判斷金屬内連線間之最小距 離，其適用於一半導體基板上，且在該半導體基板上係形 成有複數條金屬内連線，包括下列步驟：提供η個階梯式 電阻使其兩端分別與該等金屬内連線其中之二相連，且該 等階梯式電阻具有一電阻值r，其一端與該金屬内連線之 對準點之距離分別為〇、1、2…!！個單位；以及測量該等 階梯式電阻之阻值，以判斷金屬内連線間最小距離範圍之 容許值。 為讓本發明之上述目的、特徵、和優點能更明顯易 懂’下文特舉一較佳實施例，並配合所附圖式，作詳細說 明如下： 圖式之簡單說明： 第1圖係為依據本發明之第一實施例之疊層對與階梯 式電阻連接情況示意圖； 第2圖係表示η個電阻並聯時之情況；

449784 五、發明說明 案號 8911t)5R?t ⑷ 修正 疊 第3圖係為依據本發明之實施例之所測得電阻值對 層對準位移之結果統計圖； 第4圖係為沿第1圖中之A-Λ切面之結構剖面圖； 第5圖係顯示依據本發明之第二實施例之結構剖面 圖；以及 第6圖係顯示依據本發明之第三實施例之結構剖面 圖。 符號說明 1 0、5 0、6 0矽基板 111 、 112 、 113 、 114 、 115 、 511 、 631 、 632 、 633 階梯式電阻 ‘ 1 2、5 2 1、5 2 2、6 1 元件區 14、531、532 絕緣層 介層窗 疊層 M3金屬導線 C51 ' 接觸窗 j 541、5 42金屬導線 |

I r 實施例一 1 首先，請先參看第1圖，所示係為依據本發明之第一 ！ 實施例之疊層對與階梯式電阻之連接情況示意圖；如圖所 | 示’係於一矽基板1 0上形成疊層對Mn與心+1，其中，Mn可為

0503-5076TWFl.ptc 第7頁 449784 五、發明說明（5) 各種所需金屬如鋁、鋼等。在化下方則與一般製程相同依 序為+介層窗（或接觸窗）、金屬層 '介電層、…等内連線結 構（未顯示）以與其下方之元件區（未標號）成電性連接。而 於該金屬^之一端則連接一階梯式電阻（laddef resistor) ill〜115 ’其具有之電阻值係為r。在階梯式電 阻11卜11 5的上方則為介層窗％，如第1圖所示係為其平面 圖，其上與另一金屬層做電性連接。 在此需注意的是：為了便於解釋，本實施例係以五個 階梯式電阻111〜11 5為例，且其中該階梯式電阻i〗3 一端之 金屬Mn係完全與介層窗對準，此即，該階梯式電阻丨1 3之 —端與介層窗Vn間之疊層對準（〇verlay)為〇 ;同樣的，而 今假設階梯式電阻114 一端之金屬Μω與介層窗1並未完全對 準，則將其間之差距定為& ,而階梯式電阻丨〗5 一端之金屬 Mn與介層窗\亦未完全對準，且其間之差距定為仏。 若階梯式電阻114 一端之金屬Mn與介層窗、之間的接觸 有效，則根據簡單的電阻並聯原理，可量測得其電阻值約 為R/2。在相同的狀態下，我們可以並聯更多階梯式電 阻，例如至n個電阻，其狀況係如第2圖所示，同時改變疊 層與介層窗間之距離，如依序為a、2a、3a、…乃至na， 如同前述，若量得之電阻值為R/n之時， ^ 程度尚在容許之範圍内，如此，便可進-步判斷出元/所 能承受的最大接觸偏#(shift)距離，並針對該距離而 製程條件做各項調整。 自另一方面看來，藉由此方法更可判斷介層窗之位置

449784 五"、發明說明^ 偏移的方向；例如’請參看第1圖中所示之階梯式電阻丨J 2 ，其偏移量分別是-a與—2a(亦即向左偏移），則可固 定右偏時之電阻為R ’左偏時之電阻為2R，以由量測得之 電阻值範圍而確定偏移的方向是向左或是向右，因而確定 偏移之方向。 綜合上述，將偏移量對所測得之電阻值做成—統計圖 表，如第3圖所示，因此，在實施上，便可藉由此統計圖 所s己’由實際上測得之電阻而反推出平移量’進而判斷介 層窗之對準情況。 接下來’請參看第4圖，所示係為第1圖中沿A-A切面 之結構剖面圖；其中’在該矽基板丨〇表面係形成有元件區 1 2 C未詳繪於圖中）’於其上則依序形成一經定義過圖形 的金屬層Mn，且其間係以階梯式電阻丨1 3相連。在金屬層& 上方則形成一絕緣層1 4，例如是氧化層，其中並形成一介 層窗Vn，内填入金屬如鎢，在該氧化層14表面更形成另— 金屬層Mn+1如鋁’以使元件區中之元件能對外做電性接 觸。 在此需注意的是，於本實施例中之對準係為金屬對介 層窗（Mn對Vn)，故Mn之材質可為各種金屬，如鋁、鋼等。 此外，該階梯式電阻之形式並不限於在第1圖中所卞 之直線’為了配合調整阻值之變化，階梯式電阻可依需' 做成鋸齒形、波形…等等，在本實施例圖中所示之壯‘ 為其中的一個例子，並不會對該種電阻之佈置情况造，、 〜風限

第9頁 449784 案號 89110553 五、發明說明（7) 實施例二 請參考第5圖，所示係為依據本發明之原理所做的另 -種應罔，如圖所示’在該矽基板5〇表面係形成 料繪於圖中）52卜522 ’且於其上形成有—階梯式電阻 5^1，例如是以複晶矽（p〇ly)枒質所形成的導線5n。在該 導線511之表面並形成絕緣層53i、532，例如是以雷漿加 強化學沈積法（PECVD)所形成的氧化矽層5以、532 ^且苴 間形成一内填有金屬鎢之接觸窗（c〇ntact)C5i、^，上與 金屬導線5 41、5 4 2相連，例如，是链製導線。 在此應注意的是：本實施例與第一實施例最大的石同 點在於其階梯式電阻對準係為接觸窗與複晶矽導線間之對 =，因此該電阻之上更可依元件設計之需要而形成絕緣 金屬層 ’並非如第一實施例中所示之形成於所有 元件表面之階梯式電阻的形式。 __ ，樣的’該階梯式電阻之形式並不限於在第1圖中所 不之旦線’為了配合調整阻值之變化，階梯式電阻可依需 要做成雜齒形、波形…等等，在本實施例圖中所示之狀況 僅為其中的一個例子s並不會對該種電阻之佈置情況造成 限制。 實施例三 丨 另外，此種階梯式電阻的結構亦可應用於同一平面上| 相鄰兩條金屬連線間最小距離範圍之容許值判斷上（亦即 判斷兩金屬導線是否短路）；例如t請參看第6圖，在一矽 基板60上形成一元件區61 (未繪於圖示中），且該元件區 S 1 \

449784

五、發明說明（8) 6 1中之元件係透過接觸窗（未顯示）而分別與二金屬導線M3 相連接。而後’為了判斷此二金屬導線M3之間是否有短路 的情況發生，遂以一階梯式電阻631、632 ' 633與之相 依據類似的道理’吾人可以並聯多個階梯式電阻（阻 值為R)，例如η個電阻’其狀況亦如第2圖所示，同時針對 其間之距離做統計，如依序為d、2d ' 3d、…乃至nd，如 同前述，若量得之電阻值為R/n之時，即代表該二金屬導 線之間距（spac i ng)尚在容許之範園内，益未短路 (short)，因此*便可降低該金屬導線間距離，因而能夠 逐步提面微影製程（photolithography)之解析度 (resolution)。 依據本發明’藉由結構簡單之階梯式f 但可估計疊廣對間之誤對準Uis_alignmein)F範之園\成許不 值，而進一步調整其製程之各項條件，若應用於金 偵：出該金屬導線間是否有短路的情況發生，進 ^斷^件製程之解析度’功效顯著’且其應用範圍 已以較佳實施例揭露如上，然其並非周以 L 3Γ任何熟習此項技藝者，*不脫離本發明之精 ί = 由當可作更動與潤飾’因此本發明之保護範圍 虽視後附之申請專利範圍所界定者為準。

Claims (1)

1. 丨 I 修正 案號 89110553 4497§4 六、申請專利範圍 1. 一種對準監控方法，適用於—半導體基板上，且在 該半導體基板上係形成有一疊層對’包括下列步驟： 提供η個具有電阻值為R之階梯式電阻，使其一端與該 疊層對相連’且該疊層對間之位移分別為〇、1、2 ...η個單 位；以及 測量該等階梯式電阻之阻值’以判斷疊層誤對準範圍 之容許值。 2. 如申請專利範圍第1項所述之對準監控方法，其 中，當測得之階梯式電阻之阻值係為R/n時，表個輩 疊層誤對準距離尚在其容許範圍之内。 表n個早位之 中 3. 如申請專利範圍第2項所述之對準監控方法，其 形成該階梯式電阻之方法係包括下列步驟： 、 形成一接觸墊於該疊層對之表面； 形成一絕緣層於該接觸墊之表面； 形成一第一介層窗與第二介層窗於該絕緣層 接觸墊做電性接觸；以及 形成一導電層使連接該第一與第二介層窗。 中 4. 如申請專利範圍第3項所述之對準監^控方苴 該第^與第二介層窗中所沈積之物質係鎢、 中 5. 如申請專利範圍第3項所述之對準H 該絕緣層係為一氧化層。 法其 中 6. 如申請專利範圍第3項所述之對準監控 該導電層係為一複晶矽層。 法’其 數條金屬内連線： =

   0503-5076TWF2.ptc 第12頁 7. 一種對準監控方法，適用於一半 449784 ___塞號 89110553 年 月__§-ίΕίι 六、申請專利範圍 驟： 提供η個階梯式電阻使其兩端分別與該等金屬内連線 其中之二相連，且該等階梯式電阻具有一電阻值R，且該 等金屬内連線間之距離分別為〇、1、2…η個單位；以及 測量該等階梯式電阻之陴值’以判斷金屬内連線間最 小距離範圍之容許值。 8. 如申請專利範圍第7項所述之對準監控方法，其 中，當測得之階梯式電阻之阻值係為R / η時，表該對金屬 内連線間之最小距離尚在其容許範圍之内。 9. 如申請專利範圍第8項所述之對準監控方法，其 中，形成該階梯式電阻之方法係包括下列步驟： 形成一接觸墊於該金屬内連線之表面； 形成一絕緣層於該接觸墊之表面； 形成一第一介層窗與第二介層窗於該絕緣層中以與該 接觸墊做電性接觸；以及 形成一導電層使連接該第一與第二介層窗。 1 〇 ·如申請專利範圍第9項所述之對準監控方法，其 中，該等金屬内連線係位於同一平面上。 11. 如申請專利範圍第9項所述之對準監控方法，其 中，該絕緣層係為一氧化層。 12. 如申請專利範圍第9項所述對準監控之方法，其 中’該導電層係為一複晶破層。