TW200835318A - Image sensor module and the method of the same - Google Patents

Description

200835318 九、發明說明： 【發明所屬之技術領域】 本發明係有關一影像感測器之結構，特別是關於一具 有晶粒容納凹槽之影像感測器模組。 【先前技術】 數位攝影機係朝向家庭設備發展。&於半I體技術的 快速發展，影像感測器被廣泛應用於數位相機或數位攝影 _機中。消費者之需求逐漸朝著輕量、多功能及高解析度邁 進。為了符合消費者之需求，製造相機與攝影機之技術層 -面一直在進步。CCD或CM0S晶片係相機或攝影機用以捕 捉影像之熱Η裝置，其係藉由導電黏著劑（⑽ adhesive)而完成晶粒黏貼（die bonded)。一般而言，一 CCD 或CMOS之電極塾（electr〇de㈣係藉由金屬而完成打線 接合（wire-bonded)。打線接合限制了感測器模組的尺寸。 上述I置係由傳統樹脂封裝方法（resin则加d) ⑩所形成。 常用的影像感_器裝置係於其晶圓基底表面上形成 ^光電f極體之陣列。形成上述陣狀方法係為熟悉此技 藝者所熟知。一般來說，晶圓基底係設置於—平底支撐架 構之上並電子連接至複數個電子接點（eiect^ai contacts)。上述基底係藉由電線而電性 連接—s)上。之後，此結構係封裝； 光線的表面之中，讓光線照射於光電二極體陣列之上。為 了製造出一具有較少扭曲偏差（dist〇ni〇n)以及較少色差 5 200835318 (chromatic aberration)之平坦影像，需要數個透鏡佈置成一 平坦的光學平面（optical plane)。這將需要許多昂貴的光學 元件（optical elements) 〇 另外，在半導體裝置的領域中，元件的密度係不斷的 增加且元件的尺吋則持續縮小。為了符合上述的情形，高 密度裝置的封裝技術以及連結技術的需求也持續增長。一 般來說，在覆晶連接方法（flip chip attachment method)中， 焊錫凸塊（solder bump)之陣列係形成於晶粒之表面上。焊 錫凸塊之排列可利用一焊錫混合材料（solder composite material)透過一錫球罩幕（solder mask)來形成一由焊錫凸 塊所排列成的圖案。晶片封裝之功能包含電源分配（power distribution)、訊號分配（signal distribution)、散熱（heat dissipation)、保護及支撐等。由於半導體結構趨向複雜化， 而一般傳統技術，例如導線架封裝（lead frame package)、 軟性封裝（flex package)、剛性封裝（rigid package)技術，已 鲁無法達成於晶粒上產生具有高密度元件之小型晶粒。由於 一般封裝技術必須先將晶圓上之晶粒分割為個別晶粒’再 將晶粒分別封裝，因此上述技術之製程十分費時。因為晶 粒封裝技術與積體電路之發展有密切關聯，因此當電子元 件之尺寸要求越來越高時，封裝技術之要求也越來越高。 基於上述之理由，現今之封裝技術已逐漸趨向採用球閘陣 列封裝（ball grid array，BGA)、覆晶球閘陣列封裝（flip chip ball grid array，FC-BGA)、晶片尺寸封裝（chip size package，CSP)、晶圓級封裝（Wafer Level Package，WLP) 200835318 之技術。應可理解「晶圓級封裝」指晶圓上所有封裝及交 互連接結構，如同其他製程步驟，係於切割（singulation) 為個別晶粒之前進行。一般而言，在完成所有配裝製程 (assembling processes)或封裝製程（packaging processes)之 後，由具有複數半導體晶粒之晶圓將個別半導體封裝分 離。上述晶圓級封裝具有極小之尺寸及良好之電性。 晶圓級封裝技術係為進階之封裝技術，其中晶粒係於 晶圓上製造及測試’並且晶圓係利用組裝於表面黏者線 (surface-mount line)而進行分割（dicing)成為個別晶粒 (singulated)。由於晶圓級封裝技術係利用整個晶圓為主 體，而非利用單一晶片（chip)或晶粒（die)，因此進行分割製 程之前’須先完成封裝與測試。再者，晶圓級封裝係為進 階技術，因此可忽略導線連接、晶粒配置及底部填充。利 用晶圓級封裝技術，可降低成本及製造時間，並且晶圓級 封裝之最終結構可與晶粒相當，因此上述技術可符合將電 鲁子元件微型化（miniaturization)之需求。 因此’本發明提供一種可以縮減封裝尺寸以及降低成 本之影像感測器模組。 【發明内容】 本發明之一目的係在於提供一影像感測器模組，其於 球閘陣列（BGA)/基板柵格陣列（Land Grid Array, LGA)型 式日守可不需「接腳（connector)」而連接至母板。 本發明之一目的係在於提供一具有印刷電路板（PCB) 之影像感測器模組，其擁有可供超薄模組應用以及小尺寸 7 200835318 (small form factor)之凹槽，並提供簡易製程予互補式金氧 半影像感測器（CMOS image sensor, CIS)模組。 本發明之另一目的係在於提供一可去焊重工 (re-workable by de_soldering)之影像感測器模組。 本發明提供一影像感測器模组結構，包含：—上表面 具有晶粒容納凹槽之基底及位於基底中之導電佈線；一具 有微透鏡（micro lens)並配置於晶粒容納凹槽之晶粒；一介 電層形成於晶粒及基底之上。；一導電重佈層 _ (re_distribution conductive layer，RDL)形成於介電層上，其 中重佈層係耦合至晶粒與導電佈線，其中介電層具有一露 出微透鏡之開口； 一透鏡架（lens holder)係裝配於基底之 上，而一透鏡係裝配於此透鏡架之上部，一濾光片裝配於 透鏡及微透鏡之間。另外，本發明之結構包含一位於基底 上部之透鏡架内部之被動元件（passive device)。 須注意的是，一開口係形成於介電層之中並有一為了 馨互補式金氧半影像感測器（CMOS Image Sensor，CIS)而用 以露出晶粒之微透鏡區域之頂部保護層。如有需要保護微 透鏡之區域，可選擇一外層被覆紅外線濾光片（IRfilter)之 透明上蓋並覆蓋於其上。 影像感測晶片之微透鏡區域覆蓋著一層保護層（薄 膜）；上述保護層（薄膜）具有防水以及防油的特性故可避免 被透鏡區域上之粒子污染（particle contamination);保護層 的理想厚度約為〇·1μιη至0.3μιη，而理想的反射率 (reflection index)則為接近空氣的反射率1。上述製程可藉 8 200835318 由旋塗式玻璃（spin on glass, SOG)技術執行並可於石夕晶圓 (silicon wafer)或面板晶圓（panel wafer)的型式中進行（較理 想的狀況係於矽晶圓型式中進行以避免於過程中發生粒子 污染）。保護層之材質可為二氧化矽（Si02)、氧化鋁（ai2o3) 或氟化聚合物（fluoro-polymer)等。 上述介電層包含一彈性介電層（elastic dielectric layer)、一以石夕酮介電（8以〇〇1^(1丨616(：1：1^(：)為主的材質、苯 環丁烯（benzo_cyclo_butene，BCB)或聚亞醯胺（polyimide， PI)。以矽酮介電為主的材質包含了矽氧烷聚合物（SINR)、 秒酮氧化物、砍酮氮化物或其合成物。或者，上述介電層 包含一感光層（photosensitive layer)。重佈層向下經由通孔 結構連接至端點接觸墊。 基底之材質包含有機環氧化物型（epoxy type) FR4、 FR5、BT、印刷電路板（PCB)、合金或金屬。上述合金包含 Alloy42 (42%鎳-58%鐵）或柯華合金（Kovar)(29°/〇鎳-17%鈷 ⑩_54%鐵）。或者，基底也可以是玻璃、陶瓷或矽酮。 【實施方式】 本發明將配合其較佳實施例與後附之圖式詳述於下。 應可理解，本發明中之較佳實施例係僅用以說明，而非用 以限定本發明。此外，除文中之較佳實施例外，本發明亦 可廣泛應用於其他實施例，並且本發明並不限定於任何實 施例，而應視後附之申請專利範圍而定。 本發明揭露一種影像感測器模組之結構，其利用一具 有預形成凹槽之基底。一感光材質係覆蓋於晶粒及預形成 9 200835318 的基底之上。較佳的情況下，感光材質係由彈性材質所形 成。上述影像感測器模組包含具有可容納影像感測器晶片 之凹槽的印刷電路板（PCB)母版並利用增層來裝配。具有 超薄結構之模組係薄於400μπ1。影像感測晶片可藉由晶圓 級封裝（wafer level package，WLp)處理以在微透鏡上形成 保護層，並利用增層於具有被動元件上之模組形成重佈 層。微透鏡上的保護層可防止晶片遭受粒子感染，其具有 防水/防油的特性而且此保護層之厚度係低於〇·5μιη。具有 、、工外線卡（IR cart)之透鏡架可固定於印刷電路板（PCB)母 板（微透鏡區域上方）上。透過本發明將可達成高良率 與高品質的製程。 圖一描述了根據本發明之一實施例之影像感測器模組 ，剖面圖。如圖-所示’此結構包含了基$ 2，其具有一 可置入一晶粒6之晶粒容納凹槽4形成於其中。複數導恭 佈線―ductive traces)8係設計於基底2之中以利電性= •，。端點接觸墊1G係位於基底2之下表面並連接至佈線 8° 一透鏡架12係形成於基底之上用以架起並保護透鏡。 配於透鏡架12之上部。—據光片16係位於基 之透鏡采12中透鏡14以及微透鏡18之 16與透鏡14結合時，此渡光片可省略。微透鏡了 一保護層20形成於其上。 匕3 了 晶粒6係配置於基底2之晶粒容納凹槽*中並藉由— 4占者（晶粒附屬於复上、姑所 — 知，接總轨^ /、上）材貝22固疋。如热知該項技術者所 (連接墊)28係形成於晶粒6之上。一感光層或 200835318 介電層24係形成於晶粒6上方並填入晶粒6以及晶粒容納 凹才曰4側壁間之空隙。於微影製程叩_ y⑽us)或 曝光製私（exposure development procedure)中，複數開口將 形成於介電層24之内。複數開口係分別對準（aligned)接觸 或輸入/輸出墊（I/〇pad)28。重佈層30,亦稱為金屬佈線， 係藉由移除部份形成於介電層上之金屬層而形成於介電層 24之上，其中重佈層3〇係藉由輸入/輸出墊28以與晶粒6 _保持電性連接（electrically c〇nnecte旬。部份重佈層之材質 :將重新填入介電層24之開口，因此藉由連接墊28上的金 屬而形成接觸。一保護層26係覆蓋於重佈層30之上。上 述結構構成基板栅格陣列（LGA)型之影像感測器模組。 須注意的是，一開口 32係形成於介電層26以及為了 互補式金氧半影像感測器（CIS)而用以露出晶粒6之微透 鏡18之w電層24之中。一保護層20可形成於位於微透鏡 區域的微透鏡18之上。如熟知該項技術者所知，開口 32 ⑩般係藉由微影製程（Photolithography process)所形成。在 實化例中，開口 32之下部係於通孔（via〇pening)的形成 過程中而吃開（opened)。開口 32之上部則係於配置保護層 之後而形成。或者，整個開口 32係於微影製程構成保護層 26之後形成。影像感測晶片之微透鏡區域覆蓋著一層保護 層（薄膜）20;上述保護層（薄膜）具有防水以及防油的特性故 可避免微透鏡區域上之粒子污染（particle c〇ntaminaUc>n)。 保濩層的理想厚度約為〇1μιη至〇 3μιη，而理想的反射率 (reflection index)則為接近空氣的反射率i。上述製程可藉 200835318 由旋塗式玻璃（spin on glass，SOG)技術权行並可於矽晶圓 (silicon wafer)或面板晶圓（panei wafer)的型式中進行（較理 想的狀況係於矽晶圓型式中進行以避免於過程中發生粒子 >可染）。保護層之材質可為二氧化矽（si〇2)、氧化鋁（Al2〇3) 或氟化聚合物（fluor〇-polymer)等。最後，一覆蓋著紅外線 濾光片（IR filter)之透明上蓋16係形成於微透鏡18之上用 以保護微透鏡（在本發明中，此過程係可略過的）。此透明 _上盍16係由玻璃、石英等所形成。需注意的是，被動元件 -28可形成於基底之上以及透鏡架12之中。 圖二顯不出凹槽區域34之剖面圖。如圖所示，接觸金 屬塾36係形成於基底2之上。一接觸通孔（c〇ntact叫38 係對準接觸金屬墊36。晶粒6可藉由重佈層％以及墊Μ 而連接至印刷電路板(PCB)中之佈線8。介電層24之材質 24係填入晶粒6以及晶粒容納凹槽4侧壁間之空隙。 圖一,，、、員示出本發明之另一實施例，由於大部分的結構 籲與圖一相似’因此省略了詳細敘述。一第二晶粒4〇係裝配 於基底2+之下表面以及透鏡架12之外。在一例中，第二晶 粒40係藉由後晶凸塊（flip cMp b㈣^以及重佈層而裝配。 為了自動對焦，第二晶粒係數位訊號處理器响制以㈣ processor, DSP)或微控制器、（_Γ〇_Γ〇ιΐ6Γ _ MCU)。一 ^電層46係形成於基底之下表面。通孔結構42係形成於 電層46之中而端點接觸墊44係耦合至通孔結構42。第 二被動元件28a可形成於基底2之下表面並覆蓋於介電層 12 200835318 圖四詳細描述了圖三中之基底2以及形成於其上之元 件。第二晶粒40包含了用以耦合至位於基底2下表面佈線 8的鍚球（solder joint) 40a。第一以及第二被動元件可藉由 表面黏著技術（surface mounting technology，SMT)而形成。 或者，如圖五所示，另一晶粒容納凹槽4a係形成於基 底2之下表面，用以配置第二晶粒40(為自動對焦之數位 訊號處理器（DSP)或微控制器（MCU))。一第二重佈層48係 建造於第二晶粒40之上以利電性連接。為求得較佳之表面 形貌（topography)，第二被動元件28a可形成於基底2之 * 中。端點接觸墊44係耦合至佈線8。圖六顯示出圖五中之 基底2以及形成於其上之元件的細節。第二晶粒40係經由 附著材質40b而裝配於晶粒容納凹槽4a之中。一介電層 50係形成於第二晶粒40之上，而一第二重佈層52則形成 於介電層50之上。一保護層54係形成第二重佈層52之上 以發揮保護的作用。第二被動元件28a可坎入於基底2之 ⑩中。凸塊型式之端點接觸墊44則耦合至佈線8。此型式係 稱為球閘陣列（BGA)型式。 較佳的情況下，基底2之材料係為有機基底例如 FR5、BT (Bismaleimide triazine)、具有已定義凹槽（defined cavity)之印刷電路板（PCB)或具有預姓刻電路（pre etching circuit)之 Alloy42。具有高玻璃轉移溫度（glass transition temperature，Tg)之有機基底係為環氧化物型（epoxy type) FR5或BT型基底。Alloy42係由鎳（42%)以及鐵（58%)所組 成。也可使用Kovar，其成份為鎳（29%)、鈷（17%)以及鐵 13 200835318 (54%)。基於其較低之熱膨脹係數（CTE)，玻璃、陶瓷、矽 酮亦可做為基底。凹槽4以及4a之厚度可以比晶粒6以及 40稍微厚一點。而深度也可以更深一點。 基底可為圓形(round type)，例如晶圓型（界3£^以？幻， 且其直位（diameter)可為2〇〇、300 mm或更高。也可以採 用矩形（rectangular tyPe)，例如面板型（panel f〇rm)。基底 2 係與晶粒容納凹槽4以及内建電路（buiit in circuit) 8同時 形成。 • ^ ‘ 在本發明之一實施例中，理想的介電層24係由石夕酮介 '電材質所製造之一彈性材質。矽酮介電材質包含了矽氧烷 ^^合物（SINR)、石夕酮氧化物、碎酮氮化物或其合成物。在 另一實施例中，上述介電層係由一包含笨環丁烯(BCB)、 環氧化物（epoxy)、聚亞醯胺（pi)或樹脂之材質所組成。在 較佳的情況下，為了製程的簡便，上述介電層係一感光層。 在本發明之一實施例中，上述彈性介電層係為一種熱膨脹 ⑩係數（CTE)大於 100(ppm/°C)、延伸速率（elongation rate)約 40 %(較佳的為30 %至50 %)及硬度（hardness)介於塑膠 與橡膠間之材質。彈性介電層24之厚度係依照溫度循環試 驗（temperature cycling test)期間重佈層/介電層介面中所累 積之應力（stress)而決定。 在本發明之一實施例中，重佈層之材質包含鈦/銅/金 合金（Ti/Cu/Au alloy)或鈦 / 銅 / 鎳 / 金合金（Ti/Cu/Ni/Au alloy);重佈層之厚度係介於2μιη及15μιη之間。鈦/銅合 金（Ti/Cu alloy)係利用藏鑛（sputtering)技術所形成’例如晶 14 200835318 種金屬層（seed metallayers)，而銅/金（Cu/Au)或銅/鎳/金合 金（Cu/Ni/Au alloy)係由電鑛（electroplating)技術所形成， 利用電鍍製程形成重佈層可使重佈層具有足夠之厚度以容 忍溫度循環期間之熱膨脹係數不相符（mismatching)。金屬 墊可為鋁或銅或其組合。在擴散式晶圓級封裝（fan out type wafer level packaging，FO-WLP)結構之一例中，其係利用 矽氧烷聚合物（SINR)為彈性介電層而銅為重佈層金屬。根 據不包含於本說明書之應力分析，累積於重佈層/介電層介 胃面中之應力係降低了。 如圖一至圖六所示，重佈層金屬係由晶粒6扇出（擴 散），並且往下與結構下之端點接觸墊10或44連接。其係 不同於疊層於晶粒上方之先前技術，其並因此而增加封裝 厚度。然而，上述先前技術違反了減低晶粒封裝厚度的原 則。相反的，本發明之端點接觸墊係位於晶粒墊侧邊的對 面之表面上。連接佈線8係穿過基底2。因此可縮減晶粒 鲁封裝之厚度。本發明之封裝將較先前技術為薄。再者，基 底係於封裝前預先形成。凹槽4以及佈線8也係預先形成 的。因此，生產率（throughput)可較以往更為增進。本發明 揭露一種不需在重佈層上堆疊增層（built-up layers)之擴散 式晶圓級封裝（WLP)技術。 本發明提供了互補式金氧半影像感測器（CIS)晶粒凹 槽予印刷電路板（PCB)(FR5/BT)。接著，下一步係選出互 補式金氧半影像感測器（CIS)晶粒（於藍膜框（blue tape frame)中）並置入晶粒容納凹槽中。然後，將黏著材料熱固 15 200835318 (cured)以清潔晶粒表面以及金屬墊。重佈層（Rdl)係藉由 實施增層（重佈層（RDL))的過程而加以形成。接著，藉由揀 選配置工具（picking and placing tool)而選擇並配置被動元 件於印刷電路板（PCB)上。接下來，藉由紅外線迴焊（IR reflow)而焊接印刷電路板（pcb)以及被動元件，並清潔印 刷電路板（PCB)之助熔劑（flux)。下一步驟係裝配透鏡架及 將其固定於印刷電路板（PCB)上，而隨後則進行模組測試。 另一方法更進一步包含了選出覆晶晶粒（數位訊號處 理器（DSP)或微控制器（MCU))以及被動元件，並在執行紅 外線迴焊之前將上述元件裝配至基底之下表面。 在多晶片的應用（multi-chip application)上，步驟包 含：提供印刷電路板（PCB)(FR5/BT)予互補式金氧半影像 感測器（CIS)晶粒以及微控制器（MCU)/數位訊號處理器 (DSP)晶粒凹槽；挑選出微控制器（MCU)晶粒/裸晶並裝配 ，至FR5/BT之下側部；熱固後清潔表面並形成增層；選出 _互補式金氧半影像感測器（CIS)晶粒並裝配至FR5/BT之上 側。卩，熱固後、/月 >糸晶粒表面以及金屬塾；形成增層（build up layerS)(重佈層（RDL));選出並配置被動元件至印刷電路板 (PCB)上；藉由紅外線迴焊焊接印刷電路板（pCB)以及被動 元件；清潔印刷電路板（PCB)之助熔劑（flux);裝配透鏡架 及將其固定於印刷電路板（PCB)上；模組測試。 本發明之優點如下： 在球閘陣列（BGA)/基板栅格陣列（LGA)型式時，模組 以及母板之連結不需「接腳」； 16 200835318 利用增層製程將互補式金氧半影像感測器（CIS)模組 裝配至母板上； 可供超薄模組之具有凹槽的印刷電路板（pCB); 小尺寸（form factor); 提供簡易製程予互補式金氧半影像感測器（CIS)模组； 知錫連結端（solder j〇in terminal)之針腳係標準規格； 模、、且係 了去知重工（re-w〇rkabie by de_soldering)於母 板的； ' 模組/系統裝配製造過程中具有最高良率； 从透鏡之上具有保護層用以防止粒子污染； 低成本基底（PCB-FR4或FR5/BT型式）； 藉由增層製程而達成高良率。 又曰本毛月以車乂佳實施例說明如上，然其並非用以限定本 ::所主張之專利權利範圍。其專利保護範圍當視後附之 月專M 圍及其等同領域而定。凡熟悉此領域之技蓺 2在不脫離本專利精神或範圍内，所作之更動或潤飾了 :·於本發明所揭示精神下所完成之等效改變或設計，且 ^包含在下述之申請專利範圍内。 【圖式簡單說明】 圖。圖一係為根據本發明之影像感測器模組結構之剖面 圖=係為根據本發明之凹槽區域結構之剖面圖。 圖二係為根據本發明之影像感測器模組結構之剖面 17 200835318 圖四係炎 組結構之剖面 曰係為根據本發明之影像感測器模組結構 圖 圖。、為根據本發明之影像感测器模組結構之剖面 圖五係為根據本發明之影像感測器模 圖 之剖面 【主要元件符號說明】 30重佈層 32開口 34凹槽區域 3 6接觸金屬塾 3 8接觸通孔 40第二晶粒 40a錫球 4〇b附著材質 42通孔結構 44端點接觸墊 46介電層 48第二重佈層 50介電層 52弟二重佈層 5 4保護層 2基底 ’ 4晶粒容納凹槽 4a晶粒容納凹槽 6晶粒 8導電佈線 1 〇端點接觸墊 12透鏡架 14透鏡 16濾光片 18微透鏡 20保護層 22黏著材質 24介電層 26保護層 28輸入/輸出墊 28a第二被動元件 18

Claims (1)

1. 200835318 十、申請專利範圍： 1 · 一種影像感測器結構，包含： 一基底、具有可容納第一晶粒之凹槽於該基底之上表面 以及位於基底中之導電佈線； 具有彳政透鏡並配置於該第一晶粒容納凹槽中之第一 晶粒； 一第一介電層形成於該第一晶粒及該基底； 一第一導電重佈層形成於該第一介電層上，其中該第一 重佈層係輕合至該第一晶粒及該導電佈線，其中該第一 "電層具有一露出微透鏡之開口； 一透鏡架装配於基底之上，該透鏡架具有一透鏡裝配於 該透鏡架之上部。 2·如請求項1所述之結構，更包含一位於該基底上部之透 鏡架内部之第一被動元件。 3·如請求項1所述之結構，更包含一紅外線濾光片裝配於 該透鏡及該微透鏡中。 4·如請求項1所述之結構，其中該第一介電層包含一彈性 介電層。 5·如清求項1所述之結構，其中該第一介電層包含一以矽 酉同W電為主的材質、苯環丁烯(BCB)或聚亞醯胺（PI)。 19 200835318 6·如请求項1所述之結構，其中該以矽酮介電為主的材質 包含了矽氧烷聚合物（SINR)、矽_氧化物、矽酮氮化物 或其合成物。 7·如請求項1所述之結構，其中該第一介電層包含一感光 層0 8·如請求項1所述之結構，其中該第一重佈層之材質包含 I太/銅/金之合金或鈦/銅/鎳/金之合金。 9·如請求項1所述之結構，其中該基底之材質包含有機環 氧4匕物型FR5、FR4、ΒΤ、印刷電路板（PCB)、玻璃、 陶曼、秒嗣、合金或金屬。 _ 10·如請求項9所述之結構，其中該基底之材質包含 All〇y42 (42%鎳-58%鐵）或 Kovar(29%鎳-17%鈷_54% 鐵）。 11·如請求項1所述之結構，更包含一第二晶粒裝配於該基 底之下表面。 12·如請求項11所述之結構，其中該第二晶粒係裝配於形 成於该基底之該下表面之一^第二晶粒容納凹槽。 20 200835318 13 · 士口 ί奢來了石 °〆負12所述之結構，更包含一第二重佈層形成於 該第二晶粒之主動面上。 f明求項11所述之結構，更包含一保護介電層形成於 該下表面用以覆蓋該基底。 明求項11所述之結構，更包含一位於該基底之該下 表面之弟二被動元件。 士明求項11所述之結構，更包含一形成於該基底之該 下表面之端點接觸。 士明求項1所述之結構，更包含一保護層形成於該微透 鏡上用以預防粒子污染。 18·如明求項17所述之結構，該保護層之材質包含二氧化 矽、氧化鋁或氟化聚合物。 19·如#求項17所述之結構，其中該保護層具有防水以及 防油之特性。 20’：：形成半導體裝置封裝之方法，包含： 提供—基底—晶粒容納凹槽形成於該基底之上表面以 21 200835318 及一形成於其中之導電佈線； 選出並配置一晶粒至該凹槽； 清潔晶粒表面以及輸入/輸出墊； 形成一重佈層於該晶粒； 藉由揀選配置工具來選出並配置被動元件至該基底； 藉由紅外線迴焊來焊接該被動元件至該基底；及 裝配一透鏡架於該基底。 L如請求項20所述之方法，更包含選出一覆晶晶粒，並 於執行該紅外線迴焊之前裝配該覆晶晶粒至該基底之 一下表面上。 22·—種形成半導體裝置封裝之方法，包含：

   提供一基底一第一及第二晶粒容納凹槽形成於該基底 之一上表面及一下表®，以及一形成於其中之導電佈 晶粒及一第二晶粒於該第一及 分別選出及配置一第· 弟一晶粒之容納凹槽； 刀別於該第一及弟二晶粒上形成增層；及 裝配一透鏡架於該基底上。 該紅外線迴垾 23·如請求項21所述之方法，更包含於執行 之前選出並配置被動元件至該基底上。 22