+

KR102542340B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102542340B1
KR102542340B1 KR1020180022750A KR20180022750A KR102542340B1 KR 102542340 B1 KR102542340 B1 KR 102542340B1 KR 1020180022750 A KR1020180022750 A KR 1020180022750A KR 20180022750 A KR20180022750 A KR 20180022750A KR 102542340 B1 KR102542340 B1 KR 102542340B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
capacitor
pixel
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180022750A
Other languages
English (en)
Other versions
KR20190103540A (ko
Inventor
김종희
김일주
임상욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180022750A priority Critical patent/KR102542340B1/ko
Priority to US16/139,419 priority patent/US10943515B2/en
Priority to CN201910114245.XA priority patent/CN110197626B/zh
Publication of KR20190103540A publication Critical patent/KR20190103540A/ko
Priority to US17/194,872 priority patent/US11551588B2/en
Application granted granted Critical
Publication of KR102542340B1 publication Critical patent/KR102542340B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10D, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

표시 장치는 제1 발광 다이오드, 및 상기 제1 발광 다이오드의 애노드 전극에 구동 전압을 제공하는 제1 전원 전압에 연결된 제1 전극과 상기 제1 발광 다이오드의 애노드 전극에 직접 연결된 제2 전극을 포함하는 제1 커패시터를 포함하는 제1 화소, 및 제2 발광 다이오드, 및 상기 제2 발광 다이오드의 애노드 전극에 구동 전압을 제공하는 상기 제1 전원 전압에 연결된 제1 전극과 상기 제2 발광 다이오드의 애노드 전극에 직접 연결된 제2 전극을 포함하는 제2 커패시터를 포함하는 제2 화소를 포함하고, 상기 제2 커패시터의 용량은 상기 제1 커패시터의 용량보다 작다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 발광 다이오드를 포함하는 화소를 이용한 표시 장치에 관한 것이다.
표시 장치는 영상을 표시하기 위한 복수의 화소, 복수의 화소에 연결된 복수의 게이트 라인 및 복수의 데이터 라인을 포함한다. 표시 장치는 복수의 게이트 라인에 순차적으로 게이트 신호를 인가하고, 게이트 신호에 대응하여 복수의 데이터 라인에 데이터 전압을 인가한다.
복수의 화소 각각은 발광 다이오드를 포함할 수 있는데, 발광 다이오드는 자체의 커패시터를 갖는다. 발광 다이오드에 전류가 공급될 때, 발광 다이오드는 자체 커패시터가 충전되어 애노드 전압이 발광 다이오드의 문턱 전압에 도달할 때 발광을 시작한다. 발광 다이오드는 적색, 녹색 또는 청색 등의 빛을 방출할 수 있는데, 발광 다이오드가 방출하는 빛의 색상에 따라 발광 다이오드의 발광 효율이 서로 다르기 때문에 동일한 휘도에 대하여 발광 다이오드에 흘려주는 전류량이 서로 다를 수 있다. 특히, 녹색 빛을 방출하는 발광 다이오드는 적색이나 청색 빛을 방출하는 발광 다이오드에 비해 발광 효율이 우수하기 때문에 적은 전류량으로도 적색이나 청색 빛을 방출하는 발광 다이오드와 동일한 휘도를 표현할 수 있다.
저휘도를 표현하는 경우에는 발광 다이오드에 적은 양의 전류가 제공되는데, 녹색 빛을 방출하는 발광 다이오드는 발광 효율이 우수하기 때문에 적색이나 청색 빛을 방출하는 발광 다이오드에 비해 더욱 적은 양의 전류가 녹색 빛의 방출하는 발광 다이오드에 제공된다. 녹색 빛을 방출하는 발광 다이오드에 상대적으로 더욱 적은 양의 전류가 제공됨에 따라 자체 커패시터가 충전되는데 걸리는 시간이 상대적으로 더욱 길어지게 된다. 이에 따라, 녹색 빛을 방출하는 발광 다이오드의 애노드 전압이 문턱 전압에 도달하여 발광이 시작되는 발광 시점이 적색이나 청색 빛을 방출하는 발광 다이오드의 발광 시점보다 늦어질 수 있다. 서로 다른 색상의 빛을 방출하는 발광 다이오드의 발광 시점이 일치하지 않음에 따라 화이트(white) 영상이 자주색(purple)이나 마젠타(magenta) 등으로 보이는 색상 왜곡 현상이 발생할 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 서로 다른 색상의 빛을 방출하는 화소의 발광 시점을 일치시킬 수 있는 표시 장치를 제공함에 있다.
본 발명의 일 실시예에 따른 표시 장치는 제1 발광 다이오드, 및 상기 제1 발광 다이오드의 애노드 전극에 구동 전압을 제공하는 제1 전원 전압에 연결된 제1 전극과 상기 제1 발광 다이오드의 애노드 전극에 직접 연결된 제2 전극을 포함하는 제1 커패시터를 포함하는 제1 화소, 및 제2 발광 다이오드, 및 상기 제2 발광 다이오드의 애노드 전극에 구동 전압을 제공하는 상기 제1 전원 전압에 연결된 제1 전극과 상기 제2 발광 다이오드의 애노드 전극에 직접 연결된 제2 전극을 포함하는 제2 커패시터를 포함하는 제2 화소를 포함하고, 상기 제2 커패시터의 용량은 상기 제1 커패시터의 용량보다 작다.
상기 제2 발광 다이오드는 녹색의 빛을 방출하고, 상기 제1 발광 다이오드는 적색 또는 청색의 빛을 방출할 수 있다.
제3 발광 다이오드, 및 상기 제3 발광 다이오드의 애노드 전극에 구동 전압을 제공하는 상기 제1 전원 전압에 연결된 제1 전극과 상기 제3 발광 다이오드의 애노드 전극에 직접 연결된 제2 전극을 포함하는 제3 커패시터를 포함하는 제3 화소를 더 포함하고, 상기 제2 커패시터의 용량은 상기 제3 커패시터의 용량보다 작을 수 있다.
상기 제1 발광 다이오드는 적색의 빛을 방출하고, 상기 제2 발광 다이오드는 녹색의 빛을 방출하며, 상기 제3 발광 다이오드는 청색의 빛을 방출할 수 있다.
상기 제1 커패시터의 용량은 상기 제3 커패시터의 용량보다 작을 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 제1 전원 전압과 제2 전원 전압 사이에 연결된 제1 발광 다이오드, 및 상기 제1 발광 다이오드의 애노드 전극과 초기화 전압 사이에 연결된 제1 커패시터를 포함하는 제1 화소, 및 상기 제1 전원 전압과 상기 제2 전원 전압 사이에 연결된 제2 발광 다이오드, 및 상기 제2 발광 다이오드의 애노드 전극과 상기 초기화 전압 사이에 연결된 제2 커패시터를 포함하는 제2 화소를 포함하고, 상기 제2 커패시터의 용량은 상기 제1 커패시터의 용량보다 작다.
상기 제2 발광 다이오드는 녹색의 빛을 방출하고, 상기 제1 발광 다이오드는 적색 또는 청색의 빛을 방출할 수 있다.
상기 제1 전원 전압과 상기 제2 전원 전압 사이에 연결된 제3 발광 다이오드, 및 상기 제3 발광 다이오드의 애노드 전극과 상기 초기화 전압 사이에 연결된 제3 커패시터를 포함하는 제3 화소를 포함하고 더 포함하고, 상기 제2 커패시터의 용량은 상기 제3 커패시터의 용량보다 작을 수 있다.
상기 제1 발광 다이오드는 적색의 빛을 방출하고, 상기 제2 발광 다이오드는 녹색의 빛을 방출하며, 상기 제3 발광 다이오드는 청색의 빛을 방출할 수 있다.
상기 제1 커패시터의 용량은 상기 제3 커패시터의 용량보다 작을 수 있다.
본 발명의 또 다른 실시예에 따른 표시 장치는 복수의 화소를 포함하고, 상기 복수의 화소 각각은, 발광 다이오드, 및 제1 전원 전압으로부터 상기 발광 다이오드로 흐르는 전류를 제어하기 위한 화소 회로를 포함하고, 상기 복수의 화소 중에서 제1 화소는 상기 발광 다이오드의 자체 커패시터와 상기 발광 다이오드의 애노드 전극에 직접 연결된 제1 커패시터를 더 포함하고, 상기 복수의 화소 중에서 제2 화소는 상기 발광 다이오드의 애노드 전극에 직접 연결된 상기 제1 커패시터를 포함하지 않는다.
상기 제2 화소는 녹색의 빛을 방출하고, 상기 제1 화소는 적색 또는 청색의 빛을 방출할 수 있다.
상기 제1 커패시터는 상기 제1 전원 전압에 연결된 제1 전극 및 상기 발광 다이오드의 애노드 전극에 연결된 제2 전극을 포함할 수 있다.
상기 제1 커패시터는 초기화 전압에 연결된 제1 전극 및 상기 발광 다이오드의 애노드 전극에 연결된 제2 전극을 포함할 수 있다.
상기 복수의 화소 중에서 제3 화소는 상기 발광 다이오드의 자체 커패시터와 상기 발광 다이오드의 애노드 전극에 직접 연결된 제3 커패시터를 더 포함하고, 상기 제1 커패시터의 용량은 상기 제3 커패시터의 용량보다 작을 수 있다.
상기 제1 화소는 적색의 빛을 방출하고, 상기 제2 화소는 녹색의 빛을 방출하며, 상기 제3 화소는 청색의 빛을 방출할 수 있다.
화소 회로는, 상기 제1 전원 전압과 상기 발광 다이오드 사이에 연결되어 상기 제1 전원 전압으로부터 상기 발광 다이오드로 흐르는 전류를 제어하는 구동 트랜지스터, 상기 제1 전원 전압과 상기 구동 트랜지스터 사이에 연결된 제1 발광 제어 트랜지스터, 및 상기 구동 트랜지스터와 상기 발광 다이오드 사이에 연결된 제2 발광 제어 트랜지스터를 포함할 수 있다.
상기 제1 커패시터는 상기 제1 전원 전압에 연결된 제1 전극 및 상기 제2 발광 제어 트랜지스터와 상기 발광 다이오드 사이에 연결된 제2 전극을 포함할 수 있다.
상기 제1 커패시터는 초기화 전압에 연결된 제1 전극 및 상기 제2 발광 제어 트랜지스터와 상기 발광 다이오드 사이에 연결된 제2 전극을 포함할 수 있다.
상기 제1 커패시터는 상기 제1 전원 전압에 연결된 제1 전극 및 상기 구동 트랜지스터와 상기 제2 발광 제어 트랜지스터 사이에 연결된 제2 전극을 포함할 수 있다.
복수의 화소 각각에 포함되는 발광 다이오드의 발광 시점을 일치시킬 수 있다. 즉, 서로 다른 색상의 빛을 방출하는 화소의 발광 시점을 일치시킬 수 있다. 저휘도에서 화이트 영상이 자주색이나 마젠타 등으로 보이는 색상 왜곡 현상을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 제1 화소를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 제2 화소를 나타낸다.
도 4은 본 발명의 일 실시예에 따른 제3 화소를 나타낸다.
도 5는 본 발명의 다른 실시예에 따른 제2 화소를 나타낸다.
도 6은 도 2 내지 도 5에 포함되는 화소 회로의 일 예를 나타낸다.
도 7은 도 2 내지 도 5에 포함되는 화소 회로의 다른 예를 나타낸다.
도 8은 도 2 내지 도 5에 포함되는 화소 회로의 또 다른 예를 나타낸다.
도 9는 본 발명의 다른 실시예에 따른 제1 화소를 나타낸다.
도 10은 본 발명의 다른 실시예에 따른 제2 화소를 나타낸다.
도 11은 본 발명의 다른 실시예에 따른 제3 화소를 나타낸다.
도 12는 도 9 내지 도 11에 포함되는 화소 회로의 일 예를 나타낸다.
도 13은 도 9 내지 도 11에 포함되는 화소 회로의 다른 예를 나타낸다.
도 14는 도 9 내지 도 11에 포함되는 화소 회로의 또 다른 예를 나타낸다.
도 15는 본 발명의 또 다른 실시예에 따른 제1 화소를 나타낸다.
도 16은 본 발명의 또 다른 실시예에 따른 제2 화소를 나타낸다.
도 17은 본 발명의 또 다른 실시예에 따른 제3 화소를 나타낸다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 도 1을 참조하여 본 발명의 일 실시예에 따른 표시 장치에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치는 신호 제어부(100), 게이트 구동부(200), 데이터 구동부(300), 발광 제어 구동부(400), 전원 공급부(500) 및 표시부(600)를 포함한다.
신호 제어부(100)는 외부 장치로부터 입력되는 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며, 휘도는 정해진 수효의 계조 레벨(gray level)을 포함한다. 입력 제어 신호의 예로는 데이터 인에이블 신호(DE), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 메인 클록(MCLK) 등이 있다.
신호 제어부(100)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 표시부(600) 및 데이터 구동부(300)의 동작 조건에 맞게 적절히 처리하고 제1 제어신호(CONT1), 제2 제어신호(CONT2), 영상 데이터 신호(DAT) 및 제3 제어신호(CONT3)를 생성한다. 신호 제어부(100)는 제1 제어신호(CONT1)를 게이트 구동부(200)에 전달하고, 제2 제어신호(CONT2) 및 영상 데이터 신호(DAT)를 데이터 구동부(300)에 전달하며, 제3 제어신호(CONT3)를 발광 제어 구동부(400)에 전달한다.
표시부(600)는 복수의 게이트 라인(SL1-SLn), 복수의 데이터 라인(DL1-DLm), 복수의 발광 제어 라인(EL1-ELn) 및 복수의 화소(PX)를 포함한다. 복수의 화소(PX)는 복수의 게이트 라인(SL1-SLn), 복수의 데이터 라인(DL1-DLm), 복수의 발광 제어 라인(EL1-ELn)에 연결되어 대략 행렬의 형태로 배열될 수 있다. 복수의 게이트 라인(SL1-SLn)은 대략 행 방향으로 연장되어 서로가 거의 평행할 수 있다. 복수의 발광 제어 라인(EL1-ELn)은 대략 행 방향으로 연장되어 서로가 거의 평행할 수 있다. 복수의 데이터 라인(DL1-DLm)은 대략 열 방향으로 연장되어 서로가 거의 평행할 수 있다.
게이트 구동부(200)는 복수의 게이트 라인(SL1-SLn)에 연결되고, 제1 제어신호(CONT1)에 따라 게이트 온 전압과 게이트 오프 전압의 조합으로 이루어진 게이트 신호를 복수의 게이트 라인(SL1-SLn)에 인가한다. 게이트 구동부(200)는 게이트 온 전압의 게이트 신호를 복수의 게이트 라인(SL1-SLn)에 순차적으로 인가할 수 있다.
데이터 구동부(300)는 복수의 데이터 라인(DL1-DLm)에 연결되고, 제2 제어신호(CONT2)에 따라 영상 데이터 신호(DAT)를 샘플링 및 홀딩하고, 복수의 데이터 라인(DL1-DLm)에 데이터 전압을 인가한다. 데이터 구동부(300)는 게이트 온 전압의 게이트 신호에 대응하여 복수의 데이터 라인(DL1-DLm)에 소정의 전압 범위를 갖는 데이터 전압을 인가할 수 있다.
발광 제어 구동부(400)는 복수의 발광 제어 라인(EL1~ELn)에 연결되고, 제3 제어신호(CONT3)에 따라 게이트 온 전압과 게이트 오프 전압의 조합으로 이루어진 발광 제어 신호를 복수의 발광 제어 라인(EL1-ELn)에 인가할 수 있다. 실시예에 따라 복수의 화소(PX)의 구성은 다양하게 변경될 수 있고, 복수의 화소(PX)의 구성에 따라 발광 제어 구동부(400) 및 복수의 발광 제어 라인(EL1~ELn)은 생략될 수 있다.
전원 공급부(500)는 제1 전원 전압(ELVDD) 및 제2 전원 전압(ELVSS)을 복수의 화소(PX)에 공급한다. 복수의 화소(PX)의 구성에 따라, 전원 공급부(500)는 초기화 전압(Vint)을 복수의 화소(PX)에 더 공급할 수 있다. 제1 전원 전압(ELVDD)은 복수의 화소(PX) 각각에 포함된 발광 다이오드의 애노드 전극에 제공되는 하이 레벨 전압일 수 있다. 제2 전원 전압(ELVSS)은 복수의 화소(PX) 각각에 포함된 발광 다이오드의 캐소드 전극에 제공되는 로우 레벨 전압일 수 있다. 제1 전원 전압(ELVDD)과 제2 전원 전압(ELVSS)은 복수의 화소(PX)를 발광시키기 위한 구동 전압이다. 초기화 전압(Vint)은 화소(PX)를 초기화 또는 리셋시키기 위한 것으로 제2 전원 전압(ELVSS)과 다른 레벨의 전압일 수 있다.
한편, 복수의 화소(PX)는 기본색(primary color) 중 하나의 빛을 방출할 수 있다. 기본색의 예로는 적색, 녹색, 청색의 삼원색을 들 수 있다. 기본색의 다른 예로 황색(yellow), 청록색(cyan), 자홍색(magenta) 등을 들 수 있다. 이하, 복수의 화소(PX)가 적색, 녹색, 청색 중 하나의 빛을 방출하는 것으로 예를 들어 설명한다. 적색의 빛을 방출하는 화소(PX)를 제1 화소라 하고, 녹색의 빛을 방출하는 화소(PX)를 제2 화소라 하며, 청색의 빛을 방출하는 화소를 제3 화소라 한다. 즉, 복수의 화소(PX)는 제1 화소, 제2 화소 및 제3 화소를 포함할 수 있다.
이하, 도 2 내지 도 4를 참조하여 본 발명의 일 실시예에 따른 제1 화소, 제2 화소 및 제3 화소에 대하여 설명한다.
도 2는 본 발명의 일 실시예에 따른 제1 화소를 나타낸다. 도 3은 본 발명의 일 실시예에 따른 제2 화소를 나타낸다. 도 4은 본 발명의 일 실시예에 따른 제3 화소를 나타낸다.
도 2를 참조하면, 도 1의 표시 장치에 포함되는 복수의 화소(PX) 중에서 n번째 화소행과 m-2번째 화소열에 위치하는 제1 화소(PX1)를 예로 들어 설명한다.
제1 화소(PX1)는 제1 발광 다이오드(LED1), 화소 회로(10) 및 제1 커패시터(C11)를 포함한다.
화소 회로(10)에는 제1 게이트 라인(SLn), 제2 게이트 라인(SLIn), 제3 게이트 라인(SLBn), 제1 데이터 라인(DL(m-2)) 및 발광 제어 라인(ELn)이 연결될 수 있다. 화소 회로(10)는 제1 데이터 라인(DL(m-2))을 통해 인가되는 데이터 전압(Vdat)에 대응하여 제1 전원 전압(ELVDD)으로부터 제1 발광 다이오드(LED1)로 흐르는 전류를 제어할 수 있다. 제2 게이트 라인(SLIn)은 제1 게이트 라인(SLn)보다 1 화소행 이전에 위치하는 게이트 라인일 수 있다. 제3 게이트 라인(SLBn)은 제2 게이트 라인(SLIn)보다 1 화소행 이전에 위치하는 게이트 라인이거나, 또는 제2 게이트 라인(SLIn)과 동일한 화소행에 위치하는 게이트 라인이거나, 또는 제1 게이트 라인(SLn)과 동일한 화소행에 위치하는 게이트 라인일 수 있다. 화소 회로(10)의 구성에 따라 제2 게이트 라인(SLIn), 제3 게이트 라인(SLBn) 및 발광 제어 라인(ELn) 중 적어도 하나는 생략될 수 있다. 화소 회로(10)의 구성에 대한 실시예는 도 6 내지 도 8에서 후술한다.
제1 발광 다이오드(LED1)는 화소 회로(10)에 연결되어 있는 애노드 전극 및 제2 전원 전압(ELVSS)에 연결되어 있는 캐소드 전극을 포함한다. 제1 발광 다이오드(LED1)는 화소 회로(10)와 제2 전원 전압(ELVSS) 사이에 연결되어 화소 회로(10)로부터 공급되는 전류에 대응하는 휘도로 발광할 수 있다. 제1 발광 다이오드(LED1)는 유기 발광 물질과 무기 발광 물질 중 적어도 하나를 포함하는 발광층을 포함할 수 있다. 애노드 전극과 캐소드 전극으로부터 각각 정공과 전자가 발광층 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exciton)이 여기 상태로부터 기저 상태로 떨어질 때 발광이 이루어진다. 제1 발광 다이오드(LED1)는 적색의 빛을 방출할 수 있다. 제1 발광 다이오드(LED1)는 제1 자체 커패시터(C12)를 가질 수 있다. 제1 자체 커패시터(C12)는 제1 발광 다이오드(LED1)의 애노드 전극에 연결된 제1 전극 및 제1 발광 다이오드(LED1)의 캐소드 전극에 연결된 제2 전극을 포함할 수 있다.
제1 커패시터(C11)는 제1 전원 전압(ELVDD)에 연결되어 있는 제1 전극 및 제1 발광 다이오드(LED1)의 애노드 전극에 연결되어 있는 제2 전극을 포함한다. 제1 커패시터(C11)의 제1 전극은 제1 전원 전압(ELVDD)에 직접 연결되고, 제1 커패시터(C11)의 제2 전극은 제1 발광 다이오드(LED1)의 애노드 전극에 직접 연결될 수 있다.
제1 커패시터(C11)는 화소 회로(10)를 통해 제1 발광 다이오드(LED1)로 전류가 흐르기 시작할 때 제1 발광 다이오드(LED1)의 발광 시점을 조절하는 역할을 할 수 있다. 즉, 화소 회로(10)를 통해 제1 발광 다이오드(LED1)로 전류가 흐르기 시작할 때, 제1 커패시터(C11)가 충전되는 시간만큼 제1 발광 다이오드(LED1)의 애노드 전압이 문턱 전압에 도달하는 시간이 지연될 수 있고, 이에 따라 제1 발광 다이오드(LED1)의 발광 시점이 지연될 수 있다. 제1 커패시터(C11)의 용량에 따라 제1 발광 다이오드(LED1)의 발광 시점이 결정될 수 있다.
도 3을 참조하면, 도 1의 표시 장치에 포함되는 복수의 화소(PX) 중에서 n번째 화소행과 m-1번째 화소열에 위치하는 제2 화소(PX2)를 예로 들어 설명한다. 도 2와 비교하여 차이점 위주로 설명한다.
제2 화소(PX2)는 제2 발광 다이오드(LED2), 화소 회로(10) 및 제2 커패시터(C21)를 포함한다.
화소 회로(10)에는 제1 게이트 라인(SLn), 제2 게이트 라인(SLIn), 제3 게이트 라인(SLBn), 제2 데이터 라인(DL(m-1)) 및 발광 제어 라인(ELn)이 연결될 수 있다. 화소 회로(10)는 제2 데이터 라인(DL(m-1))을 통해 인가되는 데이터 전압(Vdat)에 대응하여 제1 전원 전압(ELVDD)으로부터 제2 발광 다이오드(LED2)로 흐르는 전류를 제어할 수 있다. 도 3의 화소 회로(10)의 구성은 도 2의 화소 회로(10)의 구성과 동일할 수 있고, 화소 회로(10)의 구성에 따라 제2 게이트 라인(SLIn), 제3 게이트 라인(SLBn) 및 발광 제어 라인(ELn) 중 적어도 하나는 생략될 수 있다. 다.
제2 발광 다이오드(LED2)는 화소 회로(10)에 연결되어 있는 애노드 전극 및 제2 전원 전압(ELVSS)에 연결되어 있는 캐소드 전극을 포함한다. 제2 발광 다이오드(LED2)는 화소 회로(10)와 제2 전원 전압(ELVSS) 사이에 연결되어 화소 회로(10)로부터 공급되는 전류에 대응하는 휘도로 발광할 수 있다. 제2 발광 다이오드(LED2)는 녹색의 빛을 방출할 수 있다. 제2 발광 다이오드(LED2)는 제2 자체 커패시터(C22)를 가질 수 있다. 제2 자체 커패시터(C22)는 제2 발광 다이오드(LED2)의 애노드 전극에 연결된 제1 전극 및 제2 발광 다이오드(LED2)의 캐소드 전극에 연결된 제2 전극을 포함할 수 있다.
제2 커패시터(C21)는 제1 전원 전압(ELVDD)에 연결되어 있는 제1 전극 및 제2 발광 다이오드(LED2)의 애노드 전극에 연결되어 있는 제2 전극을 포함한다. 제2 커패시터(C21)의 제1 전극은 제1 전원 전압(ELVDD)에 직접 연결되고, 제2 커패시터(C21)의 제2 전극은 제2 발광 다이오드(LED2)의 애노드 전극에 직접 연결될 수 있다.
제2 커패시터(C21)는 화소 회로(10)를 통해 제2 발광 다이오드(LED2)로 전류가 흐르기 시작할 때 제2 발광 다이오드(LED2)의 발광 시점을 조절하는 역할을 할 수 있다. 즉, 화소 회로(10)를 통해 제2 발광 다이오드(LED2)로 전류가 흐르기 시작할 때, 제2 커패시터(C21)가 충전되는 시간만큼 제2 발광 다이오드(LED2)의 애노드 전압이 문턱 전압에 도달하는 시간이 지연될 수 있고, 이에 따라 제2 발광 다이오드(LED2)의 발광 시점이 지연될 수 있다. 제2 커패시터(C21)의 용량에 따라 제2 발광 다이오드(LED2)의 발광 시점이 결정될 수 있다.
도 4를 참조하면, 도 1의 표시 장치에 포함되는 복수의 화소(PX) 중에서 n번째 화소행과 m번째 화소열에 위치하는 제3 화소(PX3)를 예로 들어 설명한다. 도 2와 비교하여 차이점 위주로 설명한다.
제3 화소(PX3)는 제3 발광 다이오드(LED3), 화소 회로(10) 및 제3 커패시터(C31)를 포함한다.
화소 회로(10)에는 제1 게이트 라인(SLn), 제2 게이트 라인(SLIn), 제3 게이트 라인(SLBn), 제3 데이터 라인(DLm) 및 발광 제어 라인(ELn)이 연결될 수 있다. 화소 회로(10)는 제3 데이터 라인(DLm)을 통해 인가되는 데이터 전압(Vdat)에 대응하여 제1 전원 전압(ELVDD)으로부터 제3 발광 다이오드(LED3)로 흐르는 전류를 제어할 수 있다. 도 4의 화소 회로(10)의 구성은 도 2의 화소 회로(10)의 구성과 동일할 수 있고, 화소 회로(10)의 구성에 따라 제2 게이트 라인(SLIn), 제3 게이트 라인(SLBn) 및 발광 제어 라인(ELn) 중 적어도 하나는 생략될 수 있다.
제3 발광 다이오드(LED3)는 화소 회로(10)에 연결되어 있는 애노드 전극 및 제2 전원 전압(ELVSS)에 연결되어 있는 캐소드 전극을 포함한다. 제3 발광 다이오드(LED3)는 화소 회로(10)와 제2 전원 전압(ELVSS) 사이에 연결되어 화소 회로(10)로부터 공급되는 전류에 대응하는 휘도로 발광할 수 있다. 제3 발광 다이오드(LED3)는 청색의 빛을 방출할 수 있다. 제3 발광 다이오드(LED3)는 제3 자체 커패시터(C32)를 가질 수 있다. 제3 자체 커패시터(C32)는 제3 발광 다이오드(LED3)의 애노드 전극에 연결된 제1 전극 및 제3 발광 다이오드(LED3)의 캐소드 전극에 연결된 제2 전극을 포함할 수 있다.
제3 커패시터(C31)는 제1 전원 전압(ELVDD)에 연결되어 있는 제1 전극 및 제3 발광 다이오드(LED3)의 애노드 전극에 연결되어 있는 제2 전극을 포함한다. 제3 커패시터(C31)의 제1 전극은 제1 전원 전압(ELVDD)에 직접 연결되고, 제3 커패시터(C31)의 제2 전극은 제3 발광 다이오드(LED3)의 애노드 전극에 직접 연결될 수 있다.
제3 커패시터(C31)는 화소 회로(10)를 통해 제3 발광 다이오드(LED3)로 전류가 흐르기 시작할 때 제3 발광 다이오드(LED3)의 발광 시점을 조절하는 역할을 할 수 있다. 즉, 화소 회로(10)를 통해 제3 발광 다이오드(LED3)로 전류가 흐르기 시작할 때, 제3 커패시터(C31)가 충전되는 시간만큼 제3 발광 다이오드(LED3)의 애노드 전압이 문턱 전압에 도달하는 시간이 지연될 수 있고, 이에 따라 제3 발광 다이오드(LED3)의 발광 시점이 지연될 수 있다. 제3 커패시터(C31)의 용량에 따라 제3 발광 다이오드(LED3)의 발광 시점이 결정될 수 있다.
도 2 내지 도 4를 참조하면, 제2 화소(PX2)의 제2 커패시터(C21)의 용량은 제1 화소(PX1)의 제1 커패시터(C11)의 용량보다 작다. 그리고 제2 화소(PX2)의 제2 커패시터(C21)의 용량은 제3 화소(PX3)의 제3 커패시터(C31)의 용량보다 작다. 제1 화소(PX1)의 제1 커패시터(C11)의 용량은 제3 화소(PX3)의 제3 커패시터(C31)의 용량보다 작을 수 있다.
발광 효율이 우수한 제2 화소(PX2)의 제2 발광 다이오드(LED2)에는 제1 발광 다이오드(LED1)나 제3 발광 다이오드(LED3)에 비해 상대적으로 적은 양의 전류가 제공된다. 이에 따라, 제2 발광 다이오드(LED2)의 제2 자체 커패시터(C22)가 충전되는데 걸리는 시간이 제1 발광 다이오드(LED1)의 제1 자체 커패시터(C12)와 제3 발광 다이오드(LED3)의 제3 자체 커패시터(C32)가 충전되는데 걸리는 시간보다 길어질 수 있다. 하지만, 제2 커패시터(C21)의 용량이 제1 커패시터(C11)의 용량과 제3 커패시터(C31)의 용량보다 작기 때문에 제2 커패시터(C21)가 충전되는데 걸리는 시간이 제1 커패시터(C11)와 제3 커패시터(C31)가 충전되는데 걸리는 시간보다 짧아질 수 있다. 제1 발광 다이오드(LED1)의 애노드 전압이 문턱 전압에 도달하는 시간은 제1 자체 커패시터(C12)와 제1 커패시터(C11)의 용량에 의해 결정된다. 그리고 제2 발광 다이오드(LED2)의 애노드 전압이 문턱 전압에 도달하는 시간은 제2 자체 커패시터(C22)와 제2 커패시터(C21)의 용량에 의해 결정된다. 또한, 제3 발광 다이오드(LED3)의 애노드 전압이 문턱 전압에 도달하는 시간은 제3 자체 커패시터(C32)와 제3 커패시터(C31)의 용량에 의해 결정된다.
따라서, 제1 커패시터(C11)와 제2 커패시터(C21)의 용량을 적절히 조절함으로써, 제2 발광 다이오드(LED2)의 애노드 전압이 문턱 전압에 도달하여 발광하는 시점과 제1 발광 다이오드(LED1)의 애노드 전압이 문턱 전압에 도달하여 발광하는 시점을 일치시킬 수 있다. 또한, 제2 커패시터(C21)와 제3 커패시터(C31)의 용량을 적절히 조절함으로써, 제2 발광 다이오드(LED2)의 애노드 전압이 문턱 전압에 도달하여 발광하는 시점과 제3 발광 다이오드(LED3)의 애노드 전압이 문턱 전압에 도달하여 발광하는 시점을 일치시킬 수 있다. 즉, 제2 화소(PX2)의 발광 시점이 제1 화소(PX1)와 제3 화소(PX3)의 발광 시점과 일치될 수 있다.
한편, 제3 화소(PX3)의 제3 발광 다이오드(LED3)의 발광 효율보다 제1 화소(PX1)의 제1 발광 다이오드(LED1)의 발광 효율이 좀더 우수할 수 있다. 이에 따라, 제3 발광 다이오드(LED3)에 비해 제1 발광 다이오드(LED1)에 상대적으로 적은 양의 전류가 제공될 수 있다. 제1 발광 다이오드(LED1)의 제1 자체 커패시터(C12)가 충전되는데 걸리는 시간이 제3 발광 다이오드(LED3)의 제3 자체 커패시터(C32)가 충전되는데 걸리는 시간보다 길어질 수 있다. 하지만, 제1 커패시터(C11)의 용량이 제3 커패시터(C31)의 용량보다 작게 적절히 조절함으로써, 제1 발광 다이오드(LED1)의 애노드 전압이 문턱 전압에 도달하여 발광하는 시점과 제3 발광 다이오드(LED3)의 애노드 전압이 문턱 전압에 도달하여 발광하는 시점을 일치시킬 수 있다. 즉, 제1 화소(PX1)의 발광 시점이 제3 화소(PX3)의 발광 시점과 일치될 수 있다.
상술한 바와 같이, 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)의 발광 시점이 일치됨에 따라 화이트 영상이 자주색이나 자홍색 등으로 보이는 색상 왜곡 현상이 방지될 수 있다.
이하, 도 5를 참조하여 다른 실시예에 따른 제2 화소(PX2')에 대하여 설명한다. 도 3의 제2 화소(PX2)와 비교하여 차이점 위주로 설명한다.
도 5는 본 발명의 다른 실시예에 따른 제2 화소를 나타낸다.
도 3과 비교하여, 도 5의 제2 화소(PX2')는 제2 커패시터(C21)를 포함하지 않는다. 즉, 표시 장치에 포함되는 복수의 화소(PX)는 도 2의 제1 커패시터(C11)를 포함하는 제1 화소(PX1), 도 5의 제2 화소(PX2') 및 도 4의 제3 커패시터(C31)를 포함하는 제3 화소(PX3)를 포함할 수 있다.
이러한 경우, 제1 발광 다이오드(LED1)의 발광 시점이 제2 발광 다이오드(LED2)의 발광 시점과 일치될 수 있도록 제1 커패시터(C11)의 용량을 결정할 수 있고, 이에 따라 제1 화소(PX1)와 제2 화소(PX2)의 발광 시점이 일치될 수 있다. 또한, 제3 발광 다이오드(LED3)의 발광 시점이 제2 발광 다이오드(LED2)의 발광 시점과 일치될 수 있도록 제3 커패시터(C31)의 용량을 결정할 수 있고, 이에 따라 제3 화소(PX3)와 제2 화소(PX2)의 발광 시점이 일치될 수 있다. 따라서, 제1 화소(PX1), 제2 화소(PX2') 및 제3 화소(PX3)의 발광 시점이 일치될 수 있고, 화이트 영상이 자주색이나 자홍색 등으로 보이는 색상 왜곡 현상이 방지될 수 있다.
이하, 도 6 내지 도 8을 참조하여 도 2 내지 도 5에 포함되는 화소 회로(10)의 실시예들에 대하여 설명한다. 제1 화소(PX1)를 예로 들어 화소 회로(10)에 대하여 설명한다. 제2 화소(PX2, PX2')와 제3 화소(PX3)에 포함되는 화소 회로(10)는 제1 화소(PX1)에 포함되는 화소 회로(10)와 동일하므로, 제2 화소(PX2, PX2')와 제3 화소(PX3)에 포함되는 화소 회로(10)에 대한 설명은 생략한다.
도 6은 도 2 내지 도 5에 포함되는 화소 회로의 일 예를 나타낸다.
도 6을 참조하면, 일 실시예에 따른 화소 회로(10-1)는 구동 트랜지스터(TR1), 스위칭 트랜지스터(TR2) 및 유지 커패시터(Cst1)를 포함한다.
스위칭 트랜지스터(TR2)는 제1 게이트 라인(SLn)에 연결되어 있는 게이트 전극, 제1 데이터 라인(DL(m-2))(제2 화소(PX2, PX2')에서는 제2 데이터 라인(DL(m-1)), 제3 화소(PX3)에서는 제3 데이터 라인(DLm))에 연결되어 있는 제1 전극 및 제1 노드(N1)에 연결되어 있는 제2 전극을 포함한다. 스위칭 트랜지스터(TR2)는 제1 게이트 라인(SLn)에 인가되는 게이트 온 전압의 제1 게이트 신호에 의해 턴 온되어 제1 데이터 라인(DL(m-2))에 인가되는 데이터 전압(Vdat)을 제1 노드(N1)에 전달할 수 있다.
구동 트랜지스터(TR1)는 제1 노드(N1)에 연결되어 있는 게이트 전극, 제1 전원 전압(ELVDD)에 연결되어 있는 제1 전극 및 제1 발광 다이오드(LED1)(제2 화소(PX2, PX2')에서는 제2 발광 다이오드(LED2), 제3 화소(PX3)에서는 제3 발광 다이오드(LED3))의 애노드 전극에 연결되어 있는 제2 전극을 포함한다. 구동 트랜지스터(TR1)은 제1 노드(N1)의 전압에 따라 제1 전원 전압(ELVDD)으로부터 제1 발광 다이오드(LED1)로 흐르는 전류를 제어할 수 있다.
유지 커패시터(Cst1)는 제1 전원 전압(ELVDD)에 연결되어 있는 제1 전극 및 제1 노드(N1)에 연결되어 있는 제2 전극을 포함한다. 유지 커패시터(Cst1)는 제1 노드(N1)에 전달된 데이터 전압(Vdat)을 제1 발광 다이오드(LED1)가 발광하는 동안 유지하는 역할을 할 수 있다.
구동 트랜지스터(TR1)와 스위칭 트랜지스터(TR2)는 p-채널 전계 효과 트랜지스터일 수 있다. p-채널 전계 효과 트랜지스터를 턴 온시키는 게이트 온 전압은 로우 레벨 전압이고, p-채널 전계 효과 트랜지스터를 턴 오프시키는 게이트 오프 전압은 하이 레벨 전압이다. 실시예에 따라, 구동 트랜지스터(TR1)와 스위칭 트랜지스터(TR2) 중 적어도 하나는 n-채널 전계 효과 트랜지스터일 수 있다. n-채널 전계 효과 트랜지스터를 턴 온시키는 게이트 온 전압은 하이 레벨 전압이고, n-채널 전계 효과 트랜지스터를 턴 오프시키는 게이트 오프 전압은 로우 레벨 전압이다.
도 6의 화소 회로(10-1)는 제2 게이트 라인(SLIn), 제3 게이트 라인(SLBn) 및 발광 제어 라인(ELn)을 필요로 하지 않으므로, 화소 회로(10-1)에 제2 게이트 라인(SLIn), 제3 게이트 라인(SLBn) 및 발광 제어 라인(ELn)은 연결되지 않는다.
도 7은 도 2 내지 도 5에 포함되는 화소 회로의 다른 예를 나타낸다.
도 7을 참조하면, 다른 실시예에 따른 화소 회로(10-2)는 구동 트랜지스터(TR1), 스위칭 트랜지스터(TR2), 리셋 트랜지스터(TR3) 및 유지 커패시터(Cst1)를 포함한다. 도 6의 화소 회로(10-1)와 비교하여 도 7의 화소 회로(10-2)는 리셋 트랜지스터(TR3)를 더 포함한다.
리셋 트랜지스터(TR3)는 제3 게이트 라인(SLBn)에 연결되어 있는 게이트 전극, 초기화 전압(Vint)에 연결되어 있는 제1 전극 및 제1 발광 다이오드(LED1)(제2 화소(PX2, PX2')에서는 제2 발광 다이오드(LED2), 제3 화소(PX3)에서는 제3 발광 다이오드(LED3))의 애노드 전극에 연결되어 있는 제2 전극을 포함한다. 리셋 트랜지스터(TR3)는 제3 게이트 라인(SLBn)에 인가되는 게이트 온 전압의 제3 게이트 신호에 의해 턴 온되어 초기화 전압(Vint)을 제1 발광 다이오드(LED1)에 전달하고, 제1 발광 다이오드(LED1)의 애노드 전압은 초기화 전압(Vint)으로 리셋될 수 있다. 리셋 트랜지스터(TR3)는 p-채널 전계 효과 트랜지스터일 수 있다. 또는, 실시예에 따라, 리셋 트랜지스터(TR3)는 n-채널 전계 효과 트랜지스터일 수 있다.
구동 트랜지스터(TR1), 스위칭 트랜지스터(TR2) 및 유지 커패시터(Cst1)의 특징은 도 6에서 상술한 바와 동일하므로, 이에 대한 설명은 생략한다.
도 7의 화소 회로(10-2)는 제2 게이트 라인(SLIn) 및 발광 제어 라인(ELn)을 필요로 하지 않으므로, 화소 회로(10-2)에 제2 게이트 라인(SLIn) 및 발광 제어 라인(ELn)은 연결되지 않는다.
도 8은 도 2 내지 도 5에 포함되는 화소 회로의 또 다른 예를 나타낸다.
도 8을 참조하면, 또 다른 실시예에 따른 화소 회로(10-3)는 구동 트랜지스터(TR11), 스위칭 트랜지스터(TR12), 보상 트랜지스터(TR13), 제1 발광 제어 트랜지스터(TR14), 제2 발광 제어 트랜지스터(TR15), 초기화 트랜지스터(TR16), 리셋 트랜지스터(TR17) 및 유지 커패시터(Cst)를 포함한다.
구동 트랜지스터(TR11)는 제1 노드(N11)에 연결되어 있는 게이트 전극, 제2 노드(N12)에 연결되어 있는 제1 전극 및 제3 노드(N13)에 연결되어 있는 제2 전극을 포함한다. 구동 트랜지스터(TR11)는 제1 전원 전압(ELVDD)과 제1 발광 다이오드(LED1)(제2 화소(PX2, PX2')에서는 제2 발광 다이오드(LED2), 제3 화소(PX3)에서는 제3 발광 다이오드(LED3)) 사이에 연결되고, 제1 노드(N11)의 전압에 대응하여 제1 전원 전압(ELVDD)으로부터 제1 발광 다이오드(LED1)로 흐르는 전류를 제어할 수 있다.
스위칭 트랜지스터(TR12)는 제1 게이트 라인(SLn)에 연결되어 있는 게이트 전극, 제1 데이터 라인(DL(m-2))(제2 화소(PX2, PX2')에서는 제2 데이터 라인(DL(m-1)), 제3 화소(PX3)에서는 제3 데이터 라인(DLm))에 연결되어 있는 제1 전극 및 제2 노드(N12)에 연결되어 있는 제2 전극을 포함한다. 스위칭 트랜지스터(TR12)는 제1 데이터 라인(DL(m-2))과 구동 트랜지스터(TR11) 사이에 연결되고, 제1 게이트 라인(SLn)에 인가되는 게이트 온 전압의 제1 게이트 신호에 따라 턴 온되어 제1 데이터 라인(DL(m-2))에 인가되는 데이터 전압(Vdat)을 제2 노드(N12)에 전달한다.
보상 트랜지스터(TR13)는 제1 게이트 라인(SLn)에 연결되어 있는 게이트 전극, 제3 노드(N13)에 연결되어 있는 제1 전극 및 제1 노드(N11)에 연결되어 있는 제2 전극을 포함한다. 보상 트랜지스터(TR13)는 구동 트랜지스터(TR11)의 제2 전극과 게이트 전극 사이에 연결되고, 제1 게이트 라인(SLn)에 인가되는 게이트 온 전압의 제1 게이트 신호에 따라 턴 온된다. 보상 트랜지스터(TR13)는 구동 트랜지스터(TR11)를 다이오드 연결시켜 구동 트랜지스터(TR11)의 문턱 전압을 보상할 수 있다. 구동 트랜지스터(TR11)의 문턱 전압이 보상된 데이터 전압이 제1 노드(N11)에 전달된다.
제1 발광 제어 트랜지스터(TR14)는 발광 제어 라인(ELn)에 연결되어 있는 게이트 전극, 제1 전원 전압(ELVDD)에 연결되어 있는 제1 전극 및 제2 노드(N12)에 연결되어 있는 제2 전극을 포함한다. 제1 발광 제어 트랜지스터(TR14)는 제1 전원 전압(ELVDD)과 구동 트랜지스터(TR11) 사이에 연결되고, 발광 제어 라인(ELn)에 인가되는 게이트 온 전압의 발광 제어 신호에 따라 턴 온되어 제1 전원 전압(ELVDD)을 구동 트랜지스터(TR11)에 전달한다.
제2 발광 제어 트랜지스터(TR15)는 발광 제어 라인(ELn)에 연결되어 있는 게이트 전극, 제3 노드(N13)에 연결되어 있는 제1 전극 및 제1 발광 다이오드(LED1)의 애노드 전극에 연결되어 있는 제2 전극을 포함한다. 제2 발광 제어 트랜지스터(TR15)는 구동 트랜지스터(TR11)와 제1 발광 다이오드(LED1) 사이에 연결되고, 발광 제어 라인(ELn)에 인가되는 게이트 온 전압의 발광 제어 신호에 따라 턴 온되어 구동 트랜지스터(TR11)를 통해 흐르는 전류를 제1 발광 다이오드(LED1)로 전달한다.
초기화 트랜지스터(TR16)는 제2 게이트 라인(SLIn)에 연결되어 있는 게이트 전극, 초기화 전압(Vint)에 연결되어 있는 제1 전극 및 제1 노드(N11)에 연결되어 있는 제2 전극을 포함한다. 초기화 트랜지스터(TR16)는 구동 트랜지스터(TR11)의 게이트 전극과 초기화 전압(Vint) 사이에 연결되고, 제2 게이트 라인(SLIn)에 인가되는 게이트 온 전압의 제2 게이트 신호에 의해 턴 온된다. 초기화 트랜지스터(TR16)는 초기화 전압(Vint)을 제1 노드(N11)에 전달하여 구동 트랜지스터(TR11)의 게이트 전압을 초기화 전압(Vint)으로 초기화할 수 있다.
리셋 트랜지스터(TR17)는 제3 게이트 라인(SLBn)에 연결되어 있는 게이트 전극, 초기화 전압(Vint)에 연결되어 있는 제1 전극 및 제1 발광 다이오드(LED1)의 애노드 전극에 연결되어 있는 제2 전극을 포함한다. 리셋 트랜지스터(TR17)는 제1 발광 다이오드(LED1)의 애노드 전극과 초기화 전압(Vint) 사이에 연결되고, 제3 게이트 라인(SLBn)에 인가되는 게이트 온 전압의 제3 게이트 신호에 의해 턴 온된다. 리셋 트랜지스터(TR17)는 초기화 전압(Vint)을 제1 발광 다이오드(LED1)의 애노드 전극에 전달하여 제1 발광 다이오드(LED1)를 초기화 전압(Vint)으로 리셋할 수 있다. 제1 발광 다이오드(LED1)가 초기화 전압(Vint)으로 리셋될 때 제1 커패시터(C11)(제2 화소(PX2)에서는 제2 커패시터(C21), 제3 화소(PX3)에서는 제3 커패시터(C31))도 초기화 전압(Vint)으로 리셋될 수 있다.
구동 트랜지스터(TR11), 스위칭 트랜지스터(TR12), 보상 트랜지스터(TR13), 제1 발광 제어 트랜지스터(TR14), 제2 발광 제어 트랜지스터(TR15), 초기화 트랜지스터(TR16) 및 리셋 트랜지스터(TR17)는 p-채널 전계 효과 트랜지스터일 수 있다. 실시예에 따라, 구동 트랜지스터(TR11), 스위칭 트랜지스터(TR12), 보상 트랜지스터(TR13), 제1 발광 제어 트랜지스터(TR14), 제2 발광 제어 트랜지스터(TR15), 초기화 트랜지스터(TR16) 및 리셋 트랜지스터(TR17) 중 적어도 하나는 n-채널 전계 효과 트랜지스터일 수 있다.
유지 커패시터(Cst)는 제1 전원 전압(ELVDD)에 연결되어 있는 제1 전극 및 제1 노드(N11)에 연결되어 있는 제2 전극을 포함한다. 제1 노드(N11)에는 구동 트랜지스터(TR11)의 문턱 전압이 보상된 데이터 전압이 전달되고, 유지 커패시터(Cst)는 제1 노드(N11)의 전압을 유지하는 역할을 할 수 있다.
제1 커패시터(C11)(제2 화소(PX2)에서는 제2 커패시터(C21), 제3 화소(PX3)에서는 제3 커패시터(C31))의 제1 전극은 제1 전원 전압(ELVDD)에 연결되고, 제2 전극은 제2 발광 제어 트랜지스터(TR15)와 제1 발광 다이오드(LED1) 사이에 연결될 수 있다.
상술한 바와 같이, 도 2 내지 도 5의 화소 회로(10)는 도 6의 화소 회로(10-1), 도 7의 화소 회로(10-2) 및 도 8의 화소 회로(10-3) 중 어느 하나를 포함할 수 있다. 다만, 도 2 내지 도 5의 화소 회로(10)는 도 6 내지 도 8의 화소 회로(10-1, 10-2, 10-3)에 한정되지 않으며, 발광 다이오드에 전류를 제공할 수 있는 임의의 화소 회로를 포함할 수 있다.
이하, 도 9 내지 도 11을 참조하여 본 발명의 다른 실시예에 따른 제1 화소, 제2 화소 및 제3 화소에 대하여 설명한다. 도 2 내지 도 4의 실시예에 따른 제1 화소, 제2 화소 및 제3 화소와 비교하여 차이점 위주로 설명한다.
도 9는 본 발명의 다른 실시예에 따른 제1 화소를 나타낸다. 도 10은 본 발명의 다른 실시예에 따른 제2 화소를 나타낸다. 도 11은 본 발명의 다른 실시예에 따른 제3 화소를 나타낸다.
도 9를 참조하면, 도 1의 표시 장치에 포함되는 복수의 화소(PX) 중에서 n번째 화소행과 m-2번째 화소열에 위치하는 제1 화소(PX11)를 예로 들어 설명한다.
다른 실시예에 따른 제1 화소(PX11)는 제1 발광 다이오드(LED1), 화소 회로(10) 및 제1 커패시터(C11')를 포함한다.
제1 커패시터(C11')는 초기화 전압(Vint)에 연결되어 있는 제1 전극 및 제1 발광 다이오드(LED1)의 애노드 전극에 연결되어 있는 제2 전극을 포함한다. 화소 회로(10)를 통해 제1 발광 다이오드(LED1)로 전류가 흐르기 시작할 때, 제1 커패시터(C11')가 충전되는 시간만큼 제1 발광 다이오드(LED1)의 애노드 전압이 문턱 전압에 도달하는 시간이 지연될 수 있고, 이에 따라 제1 발광 다이오드(LED1)의 발광 시점이 제1 커패시터(C11')의 용량에 따라 조절될 수 있다.
이러한 차이점을 제외하고, 앞서 도 2를 참조하여 설명한 실시예의 특징들은 도 9를 참조로 설명한 실시예에 모두 적용될 수 있으므로, 실시예들 간에 중복되는 설명은 생략한다.
도 10을 참조하면, 도 1의 표시 장치에 포함되는 복수의 화소(PX) 중에서 n번째 화소행과 m-1번째 화소열에 위치하는 제2 화소(PX21)를 예로 들어 설명한다.
다른 실시예에 따른 제2 화소(PX21)는 제2 발광 다이오드(LED2), 화소 회로(10) 및 제2 커패시터(C21')를 포함한다.
제2 커패시터(C21')는 초기화 전압(Vint)에 연결되어 있는 제1 전극 및 제2 발광 다이오드(LED2)의 애노드 전극에 연결되어 있는 제2 전극을 포함한다. 화소 회로(10)를 통해 제2 발광 다이오드(LED2)로 전류가 흐르기 시작할 때, 제2 커패시터(C21')가 충전되는 시간만큼 제2 발광 다이오드(LED2)의 애노드 전압이 문턱 전압에 도달하는 시간이 지연될 수 있고, 이에 따라 제2 발광 다이오드(LED2)의 발광 시점이 제2 커패시터(C21')의 용량에 따라 조절될 수 있다.
이러한 차이점을 제외하고, 앞서 도 3를 참조하여 설명한 실시예의 특징들은 도 10를 참조로 설명한 실시예에 모두 적용될 수 있으므로, 실시예들 간에 중복되는 설명은 생략한다.
도 11을 참조하면, 도 1의 표시 장치에 포함되는 복수의 화소(PX) 중에서 n번째 화소행과 m번째 화소열에 위치하는 제3 화소(PX31)를 예로 들어 설명한다.
다른 실시예에 따른 제3 화소(PX31)는 제3 발광 다이오드(LED3), 화소 회로(10) 및 제3 커패시터(C31')를 포함한다.
제3 커패시터(C31')는 초기화 전압(Vint)에 연결되어 있는 제1 전극 및 제3 발광 다이오드(LED3)의 애노드 전극에 연결되어 있는 제2 전극을 포함한다. 화소 회로(10)를 통해 제3 발광 다이오드(LED3)로 전류가 흐르기 시작할 때, 제3 커패시터(C31')가 충전되는 시간만큼 제3 발광 다이오드(LED3)의 애노드 전압이 문턱 전압에 도달하는 시간이 지연될 수 있고, 이에 따라 제3 발광 다이오드(LED3)의 발광 시점이 제3 커패시터(C31')의 용량에 따라 조절될 수 있다.
이러한 차이점을 제외하고, 앞서 도 4를 참조하여 설명한 실시예의 특징들은 도 11를 참조로 설명한 실시예에 모두 적용될 수 있으므로, 실시예들 간에 중복되는 설명은 생략한다.
도 9 내지 도 11을 참조하면, 제2 화소(PX21)의 제2 커패시터(C21')의 용량은 제1 화소(PX11)의 제1 커패시터(C11')의 용량보다 작다. 그리고 제2 화소(PX21)의 제2 커패시터(C21')의 용량은 제3 화소(PX31)의 제3 커패시터(C31')의 용량보다 작다. 제1 화소(PX11)의 제1 커패시터(C11')의 용량은 제3 화소(PX31)의 제3 커패시터(C31')의 용량보다 작을 수 있다.
도 9의 제1 화소(PX11)의 제1 커패시터(C11')는 도 2의 제1 화소(PX1)의 제1 커패시터(C11)와 동일한 역할을 하고, 도 10의 제2 화소(PX21)의 제2 커패시터(C21')는 도 3의 제2 화소(PX2)의 제2 커패시터(C21)와 동일한 역할을 하며, 도 11의 제3 화소(PX31)의 제3 커패시터(C31')는 도 4의 제3 화소(PX3)의 제3 커패시터(C31)와 동일한 역할을 할 수 있다. 이에 따라, 도 2 내지 도 4에서 상술한 바와 마찬가지로, 제1 커패시터(C11'), 제2 커패시터(C21') 및 제3 커패시터(C31')의 용량을 적절히 조절함으로써, 도 9 내지 도 11의 제1 화소(PX11), 제2 화소(PX21) 및 제3 화소(PX31)의 발광 시점이 일치될 수 있다.
한편, 실시예에 따라 복수의 화소(PX)는 도 9의 제1 화소(PX11), 도 5의 제2 화소(PX2') 및 도 11의 제3 화소(PX31)를 포함할 수 있다. 이러한 경우에도 제1 화소(PX11)의 제1 커패시터(C11')와 제3 화소(PX31)의 제3 커패시터(C31')의 용량을 적절히 조절함으로써, 제1 화소(PX11), 제2 화소(PX2') 및 제3 화소(PX31)의 발광 시점을 일치시킬 수 있다.
이하, 도 12 내지 도 14를 참조하여 도 9 내지 도 11에 포함되는 화소 회로(10)의 실시예들에 대하여 설명한다. 제1 화소(PX11)를 예로 들어 화소 회로(10)에 대하여 설명한다. 제2 화소(PX21)와 제3 화소(PX31)에 포함되는 화소 회로(10)는 제1 화소(PX11)에 포함되는 화소 회로(10)와 동일하므로, 제2 화소(PX21)와 제3 화소(PX31)에 포함되는 화소 회로(10)에 대한 설명은 생략한다.
도 12는 도 9 내지 도 11에 포함되는 화소 회로의 일 예를 나타낸다. 도 13은 도 9 내지 도 11에 포함되는 화소 회로의 다른 예를 나타낸다. 도 14는 도 9 내지 도 11에 포함되는 화소 회로의 또 다른 예를 나타낸다.
도 12의 화소 회로(10-1)는 도 6에서 상술한 화소 회로(10-1)와 동일하다. 단지, 도 12에서는 화소 회로(10-1)와 제1 발광 다이오드(LED1)(제2 화소(PX21)에서는 제2 발광 다이오드(LED2), 제3 화소(PX31)에서는 제3 발광 다이오드(LED3)) 사이에 제2 전극이 연결되는 제1 커패시터(C11')(제2 화소(PX21)에서는 제2 커패시터(C21'), 제3 화소(PX31)에서는 제3 커패시터(C31')의 제1 전극이 초기화 전압(Vint)에 연결되는 차이가 있을 뿐이다.
도 13의 화소 회로(10-2)는 도 7에서 상술한 화소 회로(10-2)와 동일하다. 단지, 도 13에서는 화소 회로(10-2)와 제1 발광 다이오드(LED1)(제2 화소(PX21)에서는 제2 발광 다이오드(LED2), 제3 화소(PX31)에서는 제3 발광 다이오드(LED3)) 사이에 제2 전극이 연결되는 제1 커패시터(C11')(제2 화소(PX21)에서는 제2 커패시터(C21'), 제3 화소(PX31)에서는 제3 커패시터(C31')의 제1 전극이 초기화 전압(Vint)에 연결되는 차이가 있을 뿐이다.
도 14의 화소 회로(10-3)는 도 8에서 상술한 화소 회로(10-3)와 동일하다. 단지, 도 14에서는 제2 발광 제어 트랜지스터(TR15)와 제1 발광 다이오드(LED1)(제2 화소(PX21)에서는 제2 발광 다이오드(LED2), 제3 화소(PX31)에서는 제3 발광 다이오드(LED3)) 사이에 제2 전극이 연결되는 제1 커패시터(C11')(제2 화소(PX21)에서는 제2 커패시터(C21'), 제3 화소(PX31)에서는 제3 커패시터(C31'))의 제1 전극이 초기화 전압(Vint)에 연결되는 차이가 있다.
도 9 내지 도 11의 화소 회로(10)는 도 12의 화소 회로(10-1), 도 13의 화소 회로(10-2) 및 도 14의 화소 회로(10-3) 중 어느 하나를 포함할 수 있다. 다만, 도 9 내지 도 11의 화소 회로(10)는 도 12 내지 도 14의 화소 회로(10-1, 10-2, 10-3)에 한정되지 않으며, 발광 다이오드에 전류를 제공할 수 있는 임의의 화소 회로를 포함할 수 있다.
이하, 도 15 내지 도 17을 참조하여 본 발명의 또 다른 실시예에 따른 제1 화소, 제2 화소 및 제3 화소에 대하여 설명한다.
도 15는 본 발명의 또 다른 실시예에 따른 제1 화소를 나타낸다. 도 16은 본 발명의 또 다른 실시예에 따른 제2 화소를 나타낸다. 도 17은 본 발명의 또 다른 실시예에 따른 제3 화소를 나타낸다.
도 15는 복수의 화소(PX) 중에서 n번째 화소행과 m-2번째 화소열에 위치하는 제1 화소(PX12)를 예시하고 있고, 도 16은 복수의 화소(PX) 중에서 n번째 화소행과 m-1번째 화소열에 위치하는 제2 화소(PX22)를 예시하고 있으며, 도 17은 복수의 화소(PX) 중에서 n번째 화소행과 m번째 화소열에 위치하는 제3 화소(PX32)를 예시하고 있다.
도 15의 제1 화소(PX12)는 제1 발광 다이오드(LED1), 화소 회로(10-3) 및 제1 커패시터(C11")를 포함한다. 도 15의 화소 회로(10-3)는 도 8에서 상술한 화소 회로(10-3)와 동일하므로, 도 15의 화소 회로(10-3)에 대한 상세한 설명은 생략한다. 제1 커패시터(C11")는 제1 전원 전압(ELVDD)에 연결되는 제1 전극 및 제3 노드(N13)에 연결되는 제2 전극을 포함한다. 즉, 제1 커패시터(C11")의 제2 전극이 구동 트랜지스터(TR11)와 제2 발광 제어 트랜지스터(TR15) 사이에 연결된다. 도 8과 비교하여, 도 15의 제1 커패시터(C11")의 제2 전극이 제3 노드(N13)에 연결되는 것이 차이점이다. 제2 발광 제어 트랜지스터(TR15)가 턴 온될 때 제3 노드(N13)가 제1 발광 다이오드(LED1)의 애노드 전극에 연결되고, 이때 제1 커패시터(C11")가 제1 발광 다이오드(LED1)의 발광 시점을 조절하는 역할을 할 수 있다.
도 16의 제2 화소(PX22)는 제2 발광 다이오드(LED2), 화소 회로(10-3) 및 제2 커패시터(C21")를 포함한다. 도 16의 화소 회로(10-3)는 도 8에서 상술한 화소 회로(10-3)와 동일하다. 제2 커패시터(C21")는 제1 전원 전압(ELVDD)에 연결되는 제1 전극 및 제3 노드(N13)에 연결되는 제2 전극을 포함한다. 즉, 제2 커패시터(C21")의 제2 전극이 구동 트랜지스터(TR11)와 제2 발광 제어 트랜지스터(TR15) 사이에 연결된다. 제2 커패시터(C21")가 제2 발광 다이오드(LED2)의 발광 시점을 조절하는 역할을 할 수 있다. 실시예에 따라, 제2 커패시터(C21")는 생략될 수 있다.
도 17의 제3 화소(PX32)는 제3 발광 다이오드(LED3), 화소 회로(10-3) 및 제3 커패시터(C31")를 포함한다. 도 17의 화소 회로(10-3)는 도 8에서 상술한 화소 회로(10-3)와 동일하다. 제3 커패시터(C31")는 제1 전원 전압(ELVDD)에 연결되는 제1 전극 및 제3 노드(N13)에 연결되는 제2 전극을 포함한다. 즉, 제3 커패시터(C31")의 제2 전극이 구동 트랜지스터(TR11)와 제2 발광 제어 트랜지스터(TR15) 사이에 연결된다. 제3 커패시터(C31")가 제3 발광 다이오드(LED3)의 발광 시점을 조절하는 역할을 할 수 있다.
제2 화소(PX22)의 제2 커패시터(C21")의 용량은 제1 화소(PX12)의 제1 커패시터(C11")의 용량보다 작다. 그리고 제2 화소(PX22)의 제2 커패시터(C21")의 용량은 제3 화소(PX32)의 제3 커패시터(C31")의 용량보다 작다. 제1 화소(PX12)의 제1 커패시터(C11")의 용량은 제3 화소(PX32)의 제3 커패시터(C31")의 용량보다 작을 수 있다. 제1 커패시터(C11"), 제2 커패시터(C21") 및 제3 커패시터(C31")의 용량을 적절히 조절함으로써, 제1 화소(PX12), 제2 화소(PX22) 및 제3 화소(PX32)의 발광 시점을 일치시킬 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10, 10-1, 10-2, 10-3: 화소 회로
100: 신호 제어부
200: 게이트 구동부
300: 데이터 구동부
400: 발광 제어 구동부
500: 전원 공급부
600: 표시부

Claims (20)

  1. 제1 발광 다이오드, 및 상기 제1 발광 다이오드의 애노드 전극에 구동 전압을 제공하는 제1 전원 전압에 연결된 제1 전극과 상기 제1 발광 다이오드의 애노드 전극에 직접 연결된 제2 전극을 포함하는 제1 커패시터를 포함하는 제1 화소; 및
    제2 발광 다이오드, 및 상기 제2 발광 다이오드의 애노드 전극에 구동 전압을 제공하는 상기 제1 전원 전압에 연결된 제1 전극과 상기 제2 발광 다이오드의 애노드 전극에 직접 연결된 제2 전극을 포함하는 제2 커패시터를 포함하는 제2 화소를 포함하고,
    상기 제2 커패시터의 용량은 상기 제1 커패시터의 용량보다 작은 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 발광 다이오드는 녹색의 빛을 방출하고, 상기 제1 발광 다이오드는 적색 또는 청색의 빛을 방출하는 표시 장치.
  3. 제1 항에 있어서,
    제3 발광 다이오드, 및 상기 제3 발광 다이오드의 애노드 전극에 구동 전압을 제공하는 상기 제1 전원 전압에 연결된 제1 전극과 상기 제3 발광 다이오드의 애노드 전극에 직접 연결된 제2 전극을 포함하는 제3 커패시터를 포함하는 제3 화소를 더 포함하고,
    상기 제2 커패시터의 용량은 상기 제3 커패시터의 용량보다 작은 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 발광 다이오드는 적색의 빛을 방출하고, 상기 제2 발광 다이오드는 녹색의 빛을 방출하며, 상기 제3 발광 다이오드는 청색의 빛을 방출하는 표시 장치.
  5. 제3 항에 있어서,
    상기 제1 커패시터의 용량은 상기 제3 커패시터의 용량보다 작은 표시 장치.
  6. 제1 전원 전압과 제2 전원 전압 사이에 연결된 제1 발광 다이오드, 및 상기 제1 발광 다이오드의 애노드 전극과 초기화 전압 사이에 연결된 제1 커패시터를 포함하는 제1 화소; 및
    상기 제1 전원 전압과 상기 제2 전원 전압 사이에 연결된 제2 발광 다이오드, 및 상기 제2 발광 다이오드의 애노드 전극과 상기 초기화 전압 사이에 연결된 제2 커패시터를 포함하는 제2 화소를 포함하고,
    상기 제2 커패시터의 용량은 상기 제1 커패시터의 용량보다 작은 표시 장치.
  7. 제6 항에 있어서,
    상기 제2 발광 다이오드는 녹색의 빛을 방출하고, 상기 제1 발광 다이오드는 적색 또는 청색의 빛을 방출하는 표시 장치.
  8. 제6 항에 있어서,
    상기 제1 전원 전압과 상기 제2 전원 전압 사이에 연결된 제3 발광 다이오드, 및 상기 제3 발광 다이오드의 애노드 전극과 상기 초기화 전압 사이에 연결된 제3 커패시터를 포함하는 제3 화소를 포함하고 더 포함하고,
    상기 제2 커패시터의 용량은 상기 제3 커패시터의 용량보다 작은 표시 장치.
  9. 제8 항에 있어서,
    상기 제1 발광 다이오드는 적색의 빛을 방출하고, 상기 제2 발광 다이오드는 녹색의 빛을 방출하며, 상기 제3 발광 다이오드는 청색의 빛을 방출하는 표시 장치.
  10. 제8 항에 있어서,
    상기 제1 커패시터의 용량은 상기 제3 커패시터의 용량보다 작은 표시 장치.
  11. 복수의 화소를 포함하고,
    상기 복수의 화소 각각은,
    발광 다이오드; 및
    제1 전원 전압으로부터 상기 발광 다이오드로 흐르는 전류를 제어하기 위한 화소 회로를 포함하고,
    상기 복수의 화소 중에서 제1 화소는 상기 발광 다이오드의 자체 커패시터와 상기 발광 다이오드의 애노드 전극에 직접 연결된 제1 커패시터를 더 포함하고,
    상기 복수의 화소 중에서 제2 화소는 상기 발광 다이오드의 애노드 전극에 직접 연결된 상기 제1 커패시터를 포함하지 않는 표시 장치.
  12. 제11 항에 있어서,
    상기 제2 화소는 녹색의 빛을 방출하고, 상기 제1 화소는 적색 또는 청색의 빛을 방출하는 표시 장치.
  13. 제11 항에 있어서,
    상기 제1 커패시터는 상기 제1 전원 전압에 연결된 제1 전극 및 상기 발광 다이오드의 애노드 전극에 연결된 제2 전극을 포함하는 표시 장치.
  14. 제11 항에 있어서,
    상기 제1 커패시터는 초기화 전압에 연결된 제1 전극 및 상기 발광 다이오드의 애노드 전극에 연결된 제2 전극을 포함하는 표시 장치.
  15. 제11 항에 있어서,
    상기 복수의 화소 중에서 제3 화소는 상기 발광 다이오드의 자체 커패시터와 상기 발광 다이오드의 애노드 전극에 직접 연결된 제3 커패시터를 더 포함하고,
    상기 제1 커패시터의 용량은 상기 제3 커패시터의 용량보다 작은 표시 장치.
  16. 제15 항에 있어서,
    상기 제1 화소는 적색의 빛을 방출하고, 상기 제2 화소는 녹색의 빛을 방출하며, 상기 제3 화소는 청색의 빛을 방출하는 표시 장치.
  17. 제11 항에 있어서,
    화소 회로는,
    상기 제1 전원 전압과 상기 발광 다이오드 사이에 연결되어 상기 제1 전원 전압으로부터 상기 발광 다이오드로 흐르는 전류를 제어하는 구동 트랜지스터;
    상기 제1 전원 전압과 상기 구동 트랜지스터 사이에 연결된 제1 발광 제어 트랜지스터; 및
    상기 구동 트랜지스터와 상기 발광 다이오드 사이에 연결된 제2 발광 제어 트랜지스터를 포함하는 표시 장치.
  18. 제17 항에 있어서,
    상기 제1 커패시터는 상기 제1 전원 전압에 연결된 제1 전극 및 상기 제2 발광 제어 트랜지스터와 상기 발광 다이오드 사이에 연결된 제2 전극을 포함하는 표시 장치.
  19. 제17 항에 있어서,
    상기 제1 커패시터는 초기화 전압에 연결된 제1 전극 및 상기 제2 발광 제어 트랜지스터와 상기 발광 다이오드 사이에 연결된 제2 전극을 포함하는 표시 장치.
  20. 제17 항에 있어서,
    상기 제1 커패시터는 상기 제1 전원 전압에 연결된 제1 전극 및 상기 구동 트랜지스터와 상기 제2 발광 제어 트랜지스터 사이에 연결된 제2 전극을 포함하는 표시 장치.
KR1020180022750A 2018-02-26 2018-02-26 표시 장치 Active KR102542340B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180022750A KR102542340B1 (ko) 2018-02-26 2018-02-26 표시 장치
US16/139,419 US10943515B2 (en) 2018-02-26 2018-09-24 Display device
CN201910114245.XA CN110197626B (zh) 2018-02-26 2019-02-13 显示装置
US17/194,872 US11551588B2 (en) 2018-02-26 2021-03-08 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180022750A KR102542340B1 (ko) 2018-02-26 2018-02-26 표시 장치

Publications (2)

Publication Number Publication Date
KR20190103540A KR20190103540A (ko) 2019-09-05
KR102542340B1 true KR102542340B1 (ko) 2023-06-12

Family

ID=67684584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180022750A Active KR102542340B1 (ko) 2018-02-26 2018-02-26 표시 장치

Country Status (3)

Country Link
US (2) US10943515B2 (ko)
KR (1) KR102542340B1 (ko)
CN (1) CN110197626B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019186763A1 (ja) * 2018-03-28 2019-10-03 シャープ株式会社 表示装置およびその駆動方法
US10909926B2 (en) * 2018-05-08 2021-02-02 Apple Inc. Pixel circuitry and operation for memory-containing electronic display
CN108399895B (zh) * 2018-05-31 2024-02-13 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
JP7154122B2 (ja) * 2018-12-20 2022-10-17 エルジー ディスプレイ カンパニー リミテッド 発光表示装置
CN111063304B (zh) * 2020-01-02 2023-02-03 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、阵列基板、显示装置
KR102741289B1 (ko) * 2020-08-20 2024-12-11 엘지디스플레이 주식회사 픽셀 회로와 이를 이용한 표시장치
KR102794234B1 (ko) 2020-08-24 2025-04-14 삼성디스플레이 주식회사 화소, 표시 장치 및 그 구동 방법
KR20230162881A (ko) 2022-05-20 2023-11-29 삼성디스플레이 주식회사 표시장치
WO2024043558A1 (ko) 2022-08-23 2024-02-29 삼성디스플레이주식회사 표시장치
EP4517825A4 (en) * 2022-11-29 2025-07-02 Boe Technology Group Co Ltd DISPLAY SCREEN AND DISPLAY APPARATUS
CN119207309A (zh) * 2024-10-08 2024-12-27 合肥维信诺科技有限公司 像素电路及显示面板、显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040095298A1 (en) 2002-08-30 2004-05-20 Seiko Epson Corporation Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
US20170169764A1 (en) 2015-11-23 2017-06-15 Sumsung Display Co., Ltd. Organic light-emitting diode display

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070084825A (ko) * 2006-02-22 2007-08-27 삼성전자주식회사 액정 표시 장치
KR100836430B1 (ko) 2007-02-05 2008-06-09 삼성에스디아이 주식회사 유기전계발광 표시장치
CN101441356A (zh) * 2007-11-23 2009-05-27 上海广电Nec液晶显示器有限公司 背光源模组及其驱动方法
KR20100009219A (ko) * 2008-07-18 2010-01-27 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN202565539U (zh) * 2012-05-09 2012-11-28 芯巧科技股份有限公司 发光二极管的升压驱动电路
KR20140112741A (ko) * 2013-03-14 2014-09-24 삼성디스플레이 주식회사 표시 패널, 이의 구동 방법 및 이를 포함하는 표시 장치
KR102028996B1 (ko) * 2013-06-28 2019-10-07 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치와 그 구동방법
CN203537638U (zh) * 2013-11-15 2014-04-09 山东科力光电技术有限公司 安全发光电路
KR20150067904A (ko) 2013-12-10 2015-06-19 삼성디스플레이 주식회사 유기 전계 발광 표시 장치의 구동 방법
KR102380303B1 (ko) 2014-12-18 2022-03-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR102362883B1 (ko) 2015-04-29 2022-02-14 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102367462B1 (ko) 2015-08-11 2022-02-25 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102389343B1 (ko) 2015-08-27 2022-04-25 삼성디스플레이 주식회사 화소, 화소를 포함하는 유기전계발광 표시장치 및 화소의 구동 방법
KR102439225B1 (ko) * 2015-08-31 2022-09-01 엘지디스플레이 주식회사 유기 발광 표시장치와 그 구동 장치 및 방법
KR102532899B1 (ko) 2015-11-04 2023-05-17 삼성디스플레이 주식회사 유기 발광 표시 패널
KR102493130B1 (ko) 2016-03-22 2023-01-31 삼성디스플레이 주식회사 화소 및 유기 발광 표시 장치
US10916218B2 (en) * 2016-06-30 2021-02-09 Lg Display Co., Ltd. Organic light emitting diode display
KR102527793B1 (ko) 2017-10-16 2023-05-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040095298A1 (en) 2002-08-30 2004-05-20 Seiko Epson Corporation Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
US20170169764A1 (en) 2015-11-23 2017-06-15 Sumsung Display Co., Ltd. Organic light-emitting diode display

Also Published As

Publication number Publication date
KR20190103540A (ko) 2019-09-05
US20190266928A1 (en) 2019-08-29
US20210192990A1 (en) 2021-06-24
CN110197626B (zh) 2023-01-10
US11551588B2 (en) 2023-01-10
CN110197626A (zh) 2019-09-03
US10943515B2 (en) 2021-03-09

Similar Documents

Publication Publication Date Title
KR102542340B1 (ko) 표시 장치
KR102423891B1 (ko) 표시 장치 및 그 리페어 방법
KR102320311B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR102285393B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR102282943B1 (ko) 표시장치 및 그 리페어 방법
KR102363339B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR102334265B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR102307500B1 (ko) 표시 장치의 화소회로 및 이를 포함하는 표시 장치
KR102500205B1 (ko) 표시 장치 및 그 구동 방법
KR102788359B1 (ko) 표시 장치 및 그 구동 방법
KR102194825B1 (ko) 유기 발광 표시 장치
KR102380303B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR102746604B1 (ko) 표시 장치 및 그 구동 방법
KR102470504B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US10777145B2 (en) Demultiplexer, display device including the same, and method of driving the display device
KR101964768B1 (ko) 화소, 이를 포함하는 표시장치 및 그 구동 방법
TW201727962A (zh) 像素、包含該像素的顯示裝置及該顯示裝置的驅動方法
US20110292019A1 (en) Image display device
WO2020008546A1 (ja) 表示装置およびその駆動方法
KR20160009783A (ko) 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180226

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20210223

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20180226

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20221128

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20230522

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20230607

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20230607

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载