KR101936773B1

KR101936773B1 - 액정 디스플레이 장치의 제조방법

Info

Publication number: KR101936773B1
Application number: KR1020120072188A
Authority: KR
Inventors: 이상진
Original assignee: 엘지디스플레이 주식회사
Priority date: 2012-07-03
Filing date: 2012-07-03
Publication date: 2019-01-09
Anticipated expiration: 2032-07-03
Also published as: KR20140004887A

Abstract

본 발명은 터치 센서가 내장된 액정 패널의 제조에 소요되는 마스크와 공정을 줄여, 제조비용을 절감하고 제조효율을 높일 수 있는 액정 디스플레이 장치의 제조방법에 관한 것이다.
본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법은 글래스 기판 상에 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터를 덮도록 층간 절연층, 제1 보호층을 형성하는 단계; 상기 층간 절연층, 제1 보호층 및 게이트 절연층의 일부 영역을 식각하여 박막 트랜지스터의 드레인을 노출시키는 제1 컨택홀을 형성하는 단계; 상기 제1 보호층 상에 공통 전극을 형성하는 단계; 상기 드레인과 전기적으로 접속되는 데이터 컨택을 형성함과 아울러, 상기 공통 전극과 전기적으로 접속되는 전도성 라인을 형성하는 단계; 및 상기 공통 전극을 덮도록 제2 보호층을 형성함과 아울러, 상기 데이터 컨택을 노출시키는 제2 컨택홀을 형성하고, 상기 제2 컨택홀 내부 및 상기 제2 보호층 상부에 픽셀 전극을 형성하는 단계를 포함한다.

Description

액정 디스플레이 장치의 제조방법{METHOD FOR MANUFACTURING LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 터치 센서가 내장된 액정 패널의 제조에 소요되는 마스크와 공정을 줄여, 제조비용을 절감하고 제조효율을 높일 수 있는 액정 디스플레이 장치의 제조방법에 관한 것이다.

종래에 입력 장치로서 적용되었던 마우스나 키보드 등을 대체하여 사용자가 손가락이나 펜을 이용하여 직접 정보를 입력할 수 있는 터치 스크린이 적용되고 있다. 이러한, 터치 스크린은 누구나 쉽게 조작할 수 있는 장점이 있어 적용이 확대되고 있다.

최근에 들어 액정 디스플레이 장치에 터치 스크린의 적용에 있어서, 슬림(slim)화를 위해 액정 패널에 터치 센서가 내장된 형태로 개발이 이루어지고 있다. 특히, 액정 패널의 하부 기판에 형성된 공통 전극을 터치 센싱 전극으로 활용하는 인-셀 터치(in-cell touch) 타입의 액정 디스플레이 장치가 개발되고 있다.

도 1은 종래 기술에 따른 터치 센서가 내장된 액정 디스플레이 장치를 나타내는 도면이다. 도 1에서는 FFS(Fringe Field Switch) 모드의 TFT 어레이 기판(하부 기판) 구조를 나타내고 있으며, TFT 어레이 기판에 형성되는 복수의 픽셀 중에서 하나의 픽셀만을 도시하고 있다.

도 1에서는 인셀 터치 타입으로 터치 센서가 TFT 어레이 기판에 내장된 것을 도시하고 있으며, 컬러필터 어레이 기판(상부 기판) 및 액정층과, 액정 패널을 구동시키기 위한 구동 회로부의 도시는 생략했다.

TFT 어레이 기판에는 복수의 픽셀이 형성되어 있으며, 상기 복수의 픽셀 각각은 서로 교차하는 데이터 라인들(미도시)과 게이트 라인들(미도시)에 의해 정의된다. 데이터 라인들과 게이트 라인들이 교차되는 영역 마다 박막 트랜지스터(thin film transistor, 이하 'TFT'라 함)가 형성되어 있다.

도 1을 참조하면, 종래 기술에 따른 액정 디스플레이 장치의 TFT 어레이 기판은 글래스 기판(10), 차광층(20, light shield), 버퍼층(22, buffer layer), TFT, 게이트 절연층(36, GI: gate insulator), 층간 절연층(40, ILD: inter layer dielectric), 제1 보호층(50, PAS1), 데이터 컨택(45, data contact), 공통 전극(60, common electrode(Vcom)), 전도성 라인(70, conductive line), 제2 보호층(80, PAS2) 및 픽셀 전극(90, pixel electrode)을 포함한다.

TFT는 탑 게이트(top gate) 방식으로 형성되어 있으며, 게이트 절연층(36)의 하부에 형성된 액티브(30), 소스(32), 드레인(34) 및 LDD(33, lightly doped drain)와, 게이트 절연층(36) 상부에 형성된 게이트(38)로 구성된다.

데이터 컨택(45)은 TFT의 드레인(34)과 픽셀 전극(90)이 전기적으로 접속시킨다. 도면에 도시되지 않았지만, 다른 데이터 컨택은 TFT의 소스(32)와 데이터 라인을 전기적으로 접속시킨다.

전도성 라인(70)은 공통 전극(60)을 터치 센싱 전극으로 기능시키기 위한 것으로, 픽셀들을 가로지르도록 공통 전극(60) 상부에 형성되어, 복수의 픽셀들에 형성된 공통 전극(60)들을 연결시킨다.

여기서, 표시 기간에는 공통 전극(60)에 공통 전압(Vcom)이 공급되어 화상을 표시하기 위한 전극으로 기능하고, 비 표시 기간에는 터치의 검출을 위한 터치 센싱 전극으로 기능한다.

도 2는 종래 기술에 따른 터치 센서가 내장된 액정 디스플레이 장치의 개략적인 제조방법 및 제조에 소요되는 마스크를 나타내는 도면이다.

도 2를 참조하면, 아몰퍼스 실리콘(a-Si: amorphous Silicon) TFT의 느린 동작 속도, 미세 선폭 설계 제한 등의 단점을 보완하기 위해, 상기 하부 기판(50)의 구성들(일 예로서, TFT)을 형성하기 위한 소재로 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)을 이용하고 있다.

저온 다결정 실리콘(LTPS)을 적용하는 경우, 터치 센서가 내장된 TFT 어레이 기판의 제조에 총 11개의 마스크(mask)가 이용되고, 이에 따른 다수의 세부공정을 수행하게 된다. 예로서, 1. 차광층(light shield), 2. 액티브(active), 3. 게이트(gate), 4. LDD(lightly doped drain), 5. 층간 절연층(ILD), 6. 데이터 컨택(data contact), 7. 제1 보호층(PAS1), 8. 공통 전극(Vcom), 9. 전도성 라인(터치 센싱 라인), 10. 제2 보호층(PAS2), 11. 픽셀 전극(PXL)을 형성하는 공정이 순차적으로 수행된다.

특히, 컨택홀, 데이터 컨택, 공통 전극, 전도성 라인, 제2 보호층 및 픽셀 전극을 형성하는 공정에 각각 별도의 마스크가 소요되고, 이에 따른 세부공정들이 수행되어야 하는 단점이 있다.

상술한 바와 같이, 저온 다결정 실리콘(LTPS)은 고해상도 구현이 용이하고, 탁월한 TFT 동작 특성 등의 장점이 있지만 제조공정에서 많은 수의 마스크가 소요되고, 이에 따른 세부공정이 수행됨으로 인해 높은 제조비용 및 제조에 소요되는 시간이 길어 제품의 경쟁력이 떨어지는 단점이 있다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 터치 센서가 내장된 액정 패널의 제조에 소요되는 마스크를 저감시키는 것을 기술적 과제로 한다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 터치 센서가 내장된 액정 패널의 제조에 소요되는 시간 및 비용을 줄이는 것을 기술적 과제로 한다.

위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법은 터치 센서가 내장된 액정 디스플레이 장치의 제조방법에 있어서, 글래스 기판 상에 박막 트랜지스터를 형성하는 단계; 상기 박막 트랜지스터를 덮도록 층간 절연층, 제1 보호층을 형성하는 단계; 상기 층간 절연층, 제1 보호층 및 게이트 절연층의 일부 영역을 식각하여 박막 트랜지스터의 드레인을 노출시키는 제1 컨택홀을 형성하는 단계; 상기 제1 보호층 상에 공통 전극을 형성하는 단계; 상기 드레인과 전기적으로 접속되는 데이터 컨택을 형성함과 아울러, 상기 공통 전극과 전기적으로 접속되는 전도성 라인을 형성하는 단계; 및 상기 공통 전극을 덮도록 제2 보호층을 형성함과 아울러, 상기 데이터 컨택을 노출시키는 제2 컨택홀을 형성하고, 상기 제2 컨택홀 내부 및 상기 제2 보호층 상부에 픽셀 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법은 데이터 컨택의 형성에 소요되는 마스크를 줄일 수 있다.

본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법은 공통 전극을 터치 센싱 전극으로 기능시키기 위해 형성되는 전도성 라인 및 데이터 컨택을 동시에 형성하여 제조에 소요되는 마스크를 저감시킬 수 있다.

본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법은 하프톤 마스크(Half tone mask)를 이용한 단일 마스크 공정 및 리프트 오프(lift off) 공정으로 보호층과 픽셀 전극을 동시에 형성하여 제조에 소요되는 마스크를 저감시킬 수 있다.

본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법은 터치 센서가 내장된 액정 패널의 제조에 소요되는 마스크를 저감하여 제조비용을 절감할 수 있다.

본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법은 터치 센서가 내장된 액정 패널의 제조에 소요되는 시간을 줄일 수 있다.

본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법은 터치 센서가 내장된 액정 패널의 제조효율을 높여 제품경쟁력을 향상시킬 수 있다.

이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.

도 1은 종래 기술에 따른 터치 센서가 내장된 액정 디스플레이 장치를 나타내는 도면.
도 2는 종래 기술에 따른 터치 센서가 내장된 액정 디스플레이 장치의 개략적인 제조방법 및 제조에 소요되는 마스크를 나타내는 도면.
도 3은 본 발명의 제조방법을 통해 제조된 터치 센서가 내장된 액정 디스플레이 장치를 나타내는 도면.
도 4는 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치의 제조에 소요되는 마스크를 나타내는 도면.
도 5 내지 도 14는 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치의 제조방법을 나타내는 도면.
도 15는 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치의 제조에 소요되는 마스크를 나타내는 도면.
도 16 내지 도 21은 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치의 제조방법을 나타내는 도면.

이하, 첨부된 도면을 참조하여 터치 센서가 내장된 액정 디스플레이 장치와, 이의 제조방법에 대하여 설명하기로 한다.

본 발명의 실시 예들을 설명함에 있어서 어떤 구조물(전극, 라인, 레이어, 컨택)이 다른 구조물 '상부에 또는 상에' 및 '하부에 또는 아래에' 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석 되어야 한다.

아울러, 상기 '상부에 또는 상에' 및 '하부에 또는 아래에'라는 표현은 도면에 기초하여 터치 센서가 내장된 액정 디스플레이 장치의 구성 및 본 발명의 제조방법들을 설명하기 위한 것이다. 따라서, 상기 '상부에 또는 상에' 및 '하부에 또는 아래에'라는 표현은 제조 공정 과정과 제조가 완료된 이후 구성에서 서로 상이할 수 있다.

액정 디스플레이 장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양하게 개발되어 있다.

그 중에서, IPS 모드와 FFS 모드는 하부 기판 상에 픽셀 전극과 공통 전극을 배치하여 픽셀 전극과 공통 전극 사이의 전계에 의해 액정층의 배열을 조절하는 방식이다.

특히, IPS 모드는 픽셀 전극과 공통 전극을 평행하게 교대로 배열함으로써 양 전극 사이에서 횡전계를 일으켜 액정층의 배열을 조절하는 방식이다. 이와 같은 IPS 모드는 픽셀 전극과 공통 전극 상측 부분에서 액정층의 배열이 조절되지 않아 그 영역에서 광의 투과도가 저하되는 단점이 있다.

이와 같은 IPS 모드의 단점을 해결하기 위해 고안된 것이 FFS 모드이다. FFS 모드는 상기 픽셀 전극과 상기 공통 전극을 절연층을 사이에 두고 이격되도록 형성시킨다.

이때, 하나의 전극은 판(plate) 형상 또는 패턴으로 구성하고 다른 하나의 전극은 핑거(finger) 형상으로 구성하여 양 전극 사이에서 발생되는 프린지 필드(Fringe Field)를 통해 액정층의 배열을 조절하는 방식이다.

본 발명의 실시 예에 따른 액정 디스플레이 장치의 제조방법은 FFS 모드의 TFT 어레이 기판(하부 기판)의 제조를 위한 것으로, 사용자의 터치를 검출하는 터치 센서를 TFT 어레이 기판(하부 기판)에 내장하면서, 제조에 소요되었던 마스크를 저감할 수 있다.

도 3은 본 발명의 제조방법을 통해 제조된 터치 센서가 내장된 액정 디스플레이 장치를 나타내는 도면이다. 도 3에서는 FFS(Fringe Field Switch) 모드의 TFT 어레이 기판(하부 기판) 구조를 나타내고 있으며, 인셀 터치 타입으로 터치 센서가 TFT 어레이 기판에 내재화 된 것을 도시하고 있다.

도 3에서는 컬러필터 어레이 기판(상부 기판), 액정층, 백라이트 유닛 및 구동 회로부의 도시는 생략되었다. 구동 회로부는 타이밍 컨트롤러(T-con), 데이터 드라이버(D-IC), 게이트 드라이버(G-IC), 센싱 드라이버, 백라이트 구동부, 구동 회로들에 구동 전원을 공급하는 전원 공급부를 포함한다. 여기서, 구동 회로부의 전체 또는 일부는 COG(Chip On Glass) 또는 COF(Chip On Flexible Printed Circuit, Chip On Film) 방식으로 액정 패널 상에 형성될 수 있다.

도면을 참조한 설명에 앞서, TFT 어레이 기판에는 복수의 픽셀이 형성되며, 상기 복수의 픽셀 각각은 서로 교차하는 데이터 라인들(미도시)과 게이트 라인들(미도시)에 의해 정의된다.

상기 데이터 라인들과 상기 게이트 라인들이 교차되는 영역 마다 TFT(Thin Film Transistor)가 형성되어 있다. 또한, 복수의 픽셀 각각은 공통 전극(common electrode: Vcom) 및 픽셀 전극(pixel electrode)을 포함한다. 도 3에서는 TFT 어레이 기판에 형성되는 복수의 픽셀 중에서 하나의 픽셀만을 도시하고 있다.

이하, 도 3을 참조하여 본 발명의 제조방법을 통해 제조된 터치 센서가 내장된 액정 디스플레이 장치의 TFT 어레이 기판의 구성에 대하여 서명한다.

TFT 어레이 기판은 글래스 기판(110), 차광층(120), 버퍼층(122, buffer layer), 게이트 절연층(136, gate insulator), 데이터 컨택(145, data contact), 층간 절연층(140, ILD: Inter Layer Dielectric), 제1 보호층(150), 공통 전극(160, Vcom electrode), 전도성 라인(170, 터치 센싱 라인), 제2 보호층(180), 픽셀 전극(190, Pixel electrode) 및 액티브(130), 소스(132), 드레인(134), LDD 및 게이트(138)로 이루어진 TFT를 포함한다.

TFT가 탑 게이트(top gate) 방식으로 형성되어 있어, 액티브(130)에 광이 조사되는 것을 방지하기 위한 차광층(120)이 TFT 영역에 형성되어 있다. 차광층(120) 위에는 버퍼층(122)이 형성되어 있다. 차광층(120)은 몰리브덴(Mo) 또는 알루미늄(Al)으로 형성될 수 있고, 500~700Å의 두께를 가질 수 있다.

버퍼층(122)은 무기물, 일 예로서 SiO₂, 또는 SiNx 물질로 형성될 수 있으며, 2,000~3,000Å의 두께를 가질 수 있다.

TFT 영역의 버퍼층(122) 상부 중에서 차광층(120)과 중첩되는 영역에 TFT의 액티브(130), 소스(132), 드레인(134) 및 LDD(133)가 형성되어 있다.

액티브(130), 소스(132), 드레인(134) 및 LDD(133)를 덮도록 게이트 절연층(136)이 형성되어 있다. 게이트 절연층(136)은 SiO₂ 물질로 형성될 수 있으며, 1,300Å의 두께를 가질 수 있다.

한편, 게이트 절연층(136)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.

게이트 절연층(136)의 상부 중에서 액티브(130)와 중첩되는 영역에는 게이트(138)가 형성되어 있다. 이때, 게이트(138)는 알루미늄(Al) 또는 몰리브덴(Mo)으로 형성될 수 있으며, 3,000Å의 두께를 가질 수 있다.

이와 같이, 게이트 절연층(136)을 사이에 두고 형성된, 액티브(130), 소스(132), 드레인(134), 게이트(138) 및 LDD(133)로 TFT가 구성된다.

게이트 절연층(136) 상부에는 게이트(138)를 덮도록 층간 절연층(140)이 형성되어 있다. 층간 절연층(140)은 SiO₂ 또는 SiNx 물질로 형성될 수 있으며, 6,000Å의 두께를 가질 수 있다. 다른 예로서, 층간 절연층(140)은 SiO₂(3,000Å/SiNx(3,000Å)가 적층된 구조로도 형성될 수도 있다.

드레인(134)의 상면이 노출되도록 게이트 절연층(136) 및 층간 절연층(140)에 제1 컨택홀이 형성되고, 제1 컨택홀 내에 데이터 컨택(145)이 형성되어 있다.

데이터 컨택(145)은 몰리브덴(Mo)/알루미늄(Al)몰리브덴(Mo)이 적층된 다층 구조로 형성될 수 있다. 데이터 컨택(145)은 드레인(134)과 후술되는 픽셀 전극(190)을 전기적으로 접속시킨다.

층간 절연층(140) 상부 및 데이터 컨택(145)을 덮도록 제1 보호층(150, PAS1)이 형성되어 있다. 제1 보호층(150)은 포토 아크릴(photo acryl)로 형성되며, 3um의 두께를 가진다.

제1 보호층(150)의 상부 중에서 픽셀 영역에는 공통 전극(160, Vcom electrode)이 형성되어 있다. 공통 전극(160)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질로, 500Å의 두께를 가지도록 형성될 수 있다.

전도성 라인(170)은 픽셀을 가로지르도록 공통 전극(160) 상부에 형성되어 인접한 픽셀들의 공통 전극(160)들을 연결시킨다. 이를 통해, 전도성 라인(170)은 터치 센싱 라인으로 형성된 것으로, 전도성 라인(170)에 의해 공통 전극(160)이 비 표시 기간에 터치 센싱 전극으로 기능한다.

전도성 라인(170)은 몰리브덴(Mo) 또는 알루미늄(Al)으로 형성될 수 있으며, 1,500~2,000Å의 두께를 가질 수 있다. 한편, 전도성 라인(170)은 몰리브덴(Mo)/알루미늄(Al)/ 몰리브덴(Mo)이 적층된 다층 구조로도 형성될 수 있다.

터치 센서가 사용자의 터치 위치를 검출하기 위해서는 X축 및 Y축의 좌표를 인식해야 함으로, X축 방향으로 연결된 공통 전극들과, Y축 방향으로 연결된 공통 전극들은 서로 컨택되지 않고 분리되어야 한다.

이를 위해, TFT 어레이 기판에는, 게이트 라인이 형성될 때 게이트 메탈로 제1 터치 라인이 형성되어 있다. 또한, TFT 어레이 기판의 데이터 라인과 중첩되도록 제2 터치 라인이 형성되어 있다.

전도성 라인(170)은 제1 터치 라인을 통해 인접한 픽셀들에 형성된 공통 전극들을 Y축 방향으로 연결시키고, 제2 터치 라인을 통해 인접한 픽셀들에 형성된 공통 전극들을 X축 방향으로 연결시킬 수 있다.

공통 전극(160) 및 전도성 라인(170)을 덮도록 제2 보호층(180)이 형성되어 있다. 이때, 제2 보호층(180)은 SiO₂, 또는 SiNx 물질로 형성될 수 있으며, 2,000~3,000Å의 두께를 가질 수 있다.

제2 보호층(180) 중에서 데이터 컨택(145)과 대응되는 부분이 식각되어 제2 컨택홀(185)이 형성된다. 제2 보호층(180)의 상부 및 제2 컨택홀(185) 내부에 투명 전도성 물질로 픽셀 전극(190)이 형성되어 있다. 픽셀 전극(190)은 핑거(finger) 형상으로 형성되어, 공통 전극(160)과 픽셀 전극(190) 사이에 프린지 필드가 형성되게 된다.

픽셀 전극(190)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질로, 500Å의 두께를 가지도록 형성되어 있다.

상술한 구성을 포함하는 터치 센서가 내장된 액정 디스플레이 장치는, 표시 기간에는 픽셀 전극에 인가된 데이터 전압과 공통 전극에 인가된 공통 전압(Vcom)에 따라 액정층을 투과하는 광의 투과율을 조절하여 영상 신호에 따른 화상을 표시한다.

한편, 비 표시 기간에는 상기 전도성 라인(170)에 의해 접속된 각 픽셀의 공통 전극(160)들을 터치 센싱 전극으로 구동시켜 사용자의 터치에 따른 정전용량(Ctc)의 변화를 감지한다. 그리고, 사용자의 터치에 따른 터치 정전용량과 기준 정전용량을 비교하여 터치 위치(TS)를 검출한다.

도 4는 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치의 제조에 소요되는 마스크를 나타내는 도면이고, 도 5 내지 도 14는 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치의 제조방법을 나타내는 도면이다.

본 발명의 제1 실시 예에 따른 액정 디스플레이 장치의 제조방법은 도 4에 도시된 바와 같이, 8마스크 공정을 수행하여 터치 센서가 내장된 TFT 어레이 기판을 제조할 수 있다.

종래 기술과 대비할 때, 컨택홀의 형성에 소요되던 마스크를 저감하고, 데이터 컨택(145)과 전도성 라인(170)을 동시에 형성하고, 제2 보호층(180)과 픽셀 전극(190)을 동시에 형성하여 3개의 마스크를 저감(11mask → 8mask)시킬 수 있다.

이하, 도 4와 함께, 도 5 내지 도 14를 참조하여 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치의 제조방법을 상세히 설명한다.

도 5를 참조하면, 글래스 기판(110) 상에 몰리브덴(Mo)과 같이 광을 차단하는 금속 물질로 라이트 쉴드 메탈 레이어(light shield metal layer)를 형성한다.

이후, 제1 마스크를 이용한 포토리소그래피(photolithography) 및 습식 에칭(etching, 식각) 공정을 통해 상기 라이트 쉴드 메탈 레이어를 패터닝하여 TFT 영역에 차광층(120, light shield)을 형성한다. 이때, 차광층(120)은 500~700Å의 두께로 형성되며, 후속 공정에서 형성되는 TFT의 액티브(130)와 얼라인 되도록 형성된다.

도 5에서는 TFT 어레이 기판의 베이스로 글래스 기판(110)이 적용된 것을 일 예로 나타내고 있으나, 플라스틱 기판이 글래스 기판(110)을 대체할 수도 있다.

도 5에 도시하지는 않았지만, 상기 글래스 기판(110)에는 복수의 게이트 라인 및 복수의 데이터 라인이 상호 교차하도록 형성되어 있다. 상기 복수의 게이트 라인 및 복수의 데이터 라인이 교차되는 영역에 TFT가 형성되게 된다.

이어서, 도 6을 참조하면, 글래스 기판(110) 상부에 무기물, 일 예로서, SiO₂ 또는 SiNx 물질로 차광층(120)을 덮도록 버퍼층(122)을 형성한다. 이때, 버퍼층(122)은 2,000~3,000Å의 두께를 가질 수 있다.

이후, 버퍼층(122) 상부 중에서 차광층(120)과 중첩되는 영역에 저온 폴리실리콘(P-Si) 또는 비정질 실리콘(a-Si)을 증착하여 반도체 레이어를 형성한다.

이후, 제2 마스크를 이용한 포토리소그래피 및 건식 에칭 공정을 통해 상기 반도체 레이어를 패터닝하여 TFT의 액티브(130)를 형성한다. 이때, 상기 액티브(130)는 500Å의 두께로 형성된다.

이후, 액티브(130)를 덮도록 버퍼층(122)의 상부 전면에 게이트 절연층(136)을 형성한다. 게이트 절연층(136)은 SiO₂ 물질로 형성되며, 1,300Å의 두께를 가질 수 있다.

이어서, 도 7을 참조하면, 게이트 절연층(136)의 상부에 금속 물질을 증착시킨 후, 제3 마스크를 이용한 포토리소그래피 및 에칭 공정을 통해 상기 금속 물질을 패터닝하여 TFT의 게이트(138)를 형성한다.

이때, 게이트(138)는 알루미늄(Al) 또는 몰리브덴(Mo)으로 3,000Å의 두께를 가지도록 형성될 수 있으며, 게이트 절연층(136)의 상부 중에서 액티브(130)와 중첩되는 영역에 형성된다.

여기서, 게이트(138)는 게이트 라인과 함께 형성되며, 게이트 라인과 동일 레이어 게이트 메탈로 상술한 제1 터치 라인이 형성된다. 후속 공정에서 인접 픽셀들에 형성되는 공통 전극들을 연결시키는 전도성 라인(170)이 형성되며, 전도성 라인(170)은 제1 터치 라인을 통해 인접한 픽셀들에 형성된 공통 전극들을 Y축 방향으로 연결시킬 수 있다.

이어서, 도 8을 참조하면, 게이트(138)를 마스크로 이용하여 액티브(130)의 외곽에 P형 또는 N형의 불순물을 저농도로 도핑하여 LDD(133)를 형성한다.

이후, 저농도 불순물이 도핑된 액티브(130)의 외곽에 P형 또는 N형의 불순물을 고농도로 도핑하여 소스(132) 및 드레인(134)을 형성한다. 이때, 제4 마스크를 이용하여 액티브(130)와 LDD(133) 영역에는 고농도 불순물이 도핑되지 않도록 하고, 액티브(130)의 외곽에만 고농도 불순물이 도핑되도록 하여 소스(132) 및 드레인(134)을 형성한다.

여기서, 게이트(138)의 형성할 때, 습식 에칭 공정 및 건식 에칭 공정을 수행하게 되는데, 습식 에칭 공정과 건식 에칭 공정 사이에 상기 액티브(130)에 P형 또는 N형의 불순물을 도핑한다.

상기 액티브(130) 상에 상기 게이트(138)이 형성되어 있음으로, 상기 액티브(130)의 전체 영역 중 상기 게이트(138)과 중첩되는 않은 영역에 불순물이 도핑되어 소스(132), 드레인(134) 및 LDD(133)가 형성된다.

이와 같이, 게이트 절연층(136)을 사이에 두고, 액티브(130), 소스(132), 드레인(134), LDD(133) 및 게이트(138)가 형성되어 TFT가 구성되게 된다.

이어서, 도 9를 참조하면, 게이트(138)를 덮도록 게이트 절연층(136) 상에 절연물질을 증착하여 층간 절연층(140, ILD: Inter Layer Dielectric)을 형성한다. 이때, 층간 절연층(140)은 SiO₂ 또는 SiNx 물질로 형성될 수 있으며, 6,000Å의 두께를 가질 수 있다. 다른 예로서, 층간 절연층(140)은 SiO₂(3,000Å/SiNx(3,000Å)의 구조로도 형성될 수도 있다.

층간 절연층(140) 상에 제1 보호층(150, PAS1)을 형성한다. 이때, 제1 보호층(150)은 포토 아크릴(photo acryl)로 형성되며, 3um의 두께를 가진다.

이어서, 도 10을 참조하면, 제5 마스크를 이용한 포토리소그래피 및 건식 에칭 공정을 통해 게이트 절연층(136), 층간 절연층(140) 및 제1 보호층(150)의 일부 영역을 식각하여 드레인(134)의 상면을 노출시키는 제1 컨택홀(155)을 형성한다.

이때, 게이트 절연층(136), 층간 절연층(140) 및 제1 보호층(150)이 연속으로 적층되어 있음으로, 제5 마스크를 이용한 건식 애칭을 연속으로 수행하여 순차적으로 제1 보호층(150), 층간 절연층(140) 및 게이트 절연층(136)을 식각 함으로써 제1 컨택홀(155)을 형성한다.

이어서, 도 11을 참조하면, 제1 보호층(150)의 상부에 투명 전도성 물질을 도포한 후, 제6 마스크를 이용한 포토리소그래피 및 에칭 공정을 수행하여 제1 보호층(150)의 상부 중에서 픽셀 영역에 공통 전극(160, Vcom electrode)을 형성한다.

여기서, 공통 전극(160)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 전도성 물질로, 500Å의 두께를 가지도록 형성될 수 있다.

이어서, 도 12를 참조하면, 공통 전극(160) 상부 및 제1 컨택홀(155) 내부에 금속 물질을 도포한 후, 제7 마스크를 이용한 포토리소그래피 및 에칭 공정을 수행하여 제1 컨택홀(155) 내부에는 데이터 컨택(145)을 형성하고, 공통 전극(160) 상부에는 전도성 라인(170)을 형성한다. 공통 전극(160)과 전도성 라인(170)은 전기적으로 접속된다.

이때, 데이터 컨택(145)은 몰리브덴(Mo) 또는 알루미늄(Al)으로 형성되거나, 몰리브덴(Mo)/알루미늄(Al)몰리브덴(Mo)이 적층된 다층 구조로 형성될 수 있다. 이러한, 데이터 컨택(145)은 드레인(134)과 전기적으로 접속되고, 후술되는 픽셀 전극(190)을 드레인(134)과 전기적으로 접속시킨다.

단일 마스크 공정으로 데이터 컨택(145)과 함께 형성된 전도성 라인(170)은 픽셀들을 가로지르도록 형성되어 인접한 픽셀들의 공통 전극(160)을 연결시킨다. 이를 통해, 공통 전극(160)이 비 표시 기간에 터치 센싱 전극으로 기능하도록 한다.

여기서, 전도성 라인(170)은 몰리브덴(Mo) 또는 알루미늄(Al)으로 형성될 수 있으며, 1,500~2,000Å의 두께를 가질 수 있다. 한편, 전도성 라인(170)은 몰리브덴(Mo)/알루미늄(Al)/몰리브덴(Mo)이 적층된 다층 구조로도 형성될 수 있다.

이어서, 도 13을 참조하면, 데이터 컨택(145), 공통 전극(160) 및 전도성 라인(170)을 덮도록 제1 보호층(150) 상에 제2 보호층(180)을 형성한다.

이후, 제1 보호층(150) 상에 포토레지스트(PR)을 도포하고, 제8 마스크(하프톤 마스크)를 이용한 포토리소그래피 및 에칭 공정을 통해 제2 보호층(180)의 일부 영역을 식각하여 제2 컨택홀(185)을 형성한다.

이어서, 제2 보호층(180) 상부 및 제2 컨택홀(185) 내부에 투명 전도성 물질을 도포한 후, 에칭 공정 및 리프트 오프(lift off) 공정을 수행하여 픽셀 전극(190)을 형성한다. 이때, 픽셀 전극(190)은 제2 보호층(180)에 핑거 타입으로 형성되고, 제2 컨택홀(185) 내부에도 형성되어 데이터 컨택(145)과 전기적으로 접속된다.

이하, 도 14를 결부하여 하프톤 마스크(200)를 이용하여 제2 보호층(180)과 픽셀 전극(190)을 동시에 형성하는 제조방법에 대하여 구체적으로 살펴보기로 한다.

도 14(a)를 참조하면, 제2 보호층(180) 상에 리프트 오프층(182)을 형성하고, 리프트 오프층 상에 포토레지스트(184, PR)를 도포한다. 이때, 포토레지스트(184)는 노광 된 영역이 남아있는 네거티브 PR(negative PR)이 적용될 수 있다.

예를 들면, 상기 제2 보호층(180) 상에 네거티브 PR을 도포하고, 패터닝 후에 포토레지스트 패턴을 남아있도록 하기 위한 부분을 노광 시킨다. 하프톤 마스크(200)는 풀톤 영역(210), 하프톤 영역(220) 및 차단 영역(230)을 포함하여 구성되며, 풀톤 영역(210)과 대응되는 포토레지스트(184)는 모두 남아 두껍게 형성된다. 그리고, 하프톤 영역(220)과 대응되는 포토레지스트(184)는 노광량에 따라서 잔존하는 양이 조절되어 두께가 얇은 두께로 형성된다. 또한, 차단 영역(230)과 대응되는 포토레지스트(184)는 노광이 되지 않아 제거된다.

이어서, 도 14(b)를 참조하면, 포토레지스트(184)를 마스크로 이용한 건식 에칭 공정을 수행하여, 포토레지스트(184)이 존재하지 않는 부분의 제2 보호층(180)을 식각하여 제2 컨택홀(185)을 형성한다.

이어서, 도 14(c)를 참조하면, 제2 보호층(180) 상의 포토레지스트(184)에 애싱공정을 수행하여, 그 두께를 감소시킨다. 이때, 전체 포토레지스트(184) 중에서 하프톤 영역에 대응되어 두께가 얇게 형성되었던 부분은 애싱을 통해 제거되고, 풀톤 영역에 대응된 부분의 포토레지스트(184)는 두께가 감소하게 된다. 이러한, 포토레지스트(184)의 애싱은 건식 또는 습식 애칭 방식을 적용할 수 있다. 애싱공정을 통해 포토레지스트(184)가 패터닝되어, 제2 보호층(180) 상부에 여러 개의 포토레지스트(186) 패턴이 잔존하게 된다.

2 컨택홀(185)의 형성으로 인해 리프트 오프층(182)가 노출된 부분이 포토레지스트(184)의 애싱공정 시 제거되어, 리프트 오프층(182)에 언더컷(183)이 형성된다. 이때, 리프트 오프층(182)의 언더컷은 0.05um~0.3um의 선폭(CD)로 형성될 수 있다.

이어서, 도 14(d)를 참조하면, 복수의 포토레지스트 패턴(186) 상부, 제2 보호층(180) 상부 및 제2 컨택홀(185) 내부에 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide) 물질로 투명 전극 레이어(192)를 형성한다.

이어서, 도 14(e)를 참조하면, 리프트 오프(Lift Off) 공정을 수행하여 복수의 포토레지스트 패턴(186)을 제거한다. 리프트 오프로 복수의 포토레지스트 패턴(186) 상부에 형성되어 있던 투명 전극 레이어(192)도 함께 제거되어 제2 컨택홀(185) 내부 및 제2 보호층(180) 상부에 핑거(finger) 형상으로 픽셀 전극(190)이 형성된다.

이어서, 도 14(f)를 참조하면, 제2 보호층(185) 상에 형성되어 있던 리프트 오프층(182)을 제거(strip)한다.

이와 같이, 제2 보호층(180)과 상기 픽셀 전극(190)을 하나의 하프톤 마스크(HTM: half tone mask)를 이용한 단일 마스크 공정을 통해 동시에 형성하여 컨택의 얼라인 마진을 높일 수 있다.

상술한 본 발명의 제1 실시 예에 따른 액정 디스플레이 장치의 제조방법은 컨택홀의 형성에 소요되던 마스크를 저감하고, 데이터 컨택(145)과 전도성 라인(170)을 동시에 형성하여 마스크를 저감하고, 제2 보호층(180)과 픽셀 전극(190)을 동시에 형성하여 마스크를 저감할 수 있다.

이를 통해, 종래에 11마스크 공정을 8마스크 공정으로 줄여 제조비용 및 제조시간을 줄일 수 있다.

도 15는 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치의 제조에 소요되는 마스크를 나타내는 도면이고, 도 16 내지 도 21은 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치의 제조방법을 나타내는 도면이다.

이하, 도 15와 함께, 도 16 내지 도 21을 참조하여 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치의 제조방법을 설명하기로 한다. 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치의 제조방법을 설명함에 있어, 동일한 구성 및 동일한 제조방법에 대한 상세한 설명은 생략할 수 있다.

도 16을 참조하면, 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치의 제조방법은 제1 보호층(150)을 형성하는 제조공정 까지는 상술한 제1 실시 예와 동일하므로, 도 5 내지 도 9를 참조한 제조공정의 설명을 참조한다.

이어서, 도 17을 참조하면, 제5 마스크를 이용한 포토리소그래피 및 건식 에칭 공정을 통해 제1 보호층(150)을 일부 영역(드레인(134)과 대응되는 부분)을 식각하여 트렌치(182, trench)를 형성한다.

이어서, 도 18을 참조하면, 제1 보호층(150)의 상부에 투명 전도성 물질을 도포한 후, 제6 마스크를 이용한 포토리소그래피 및 에칭 공정을 수행하여 제1 보호층(150)의 상부 중에서 픽셀 영역에 공통 전극(160, Vcom electrode)을 형성한다.

이어서, 도 19를 참조하면, 건식 에칭 공정을 수행하여 트렌치(182) 내부에 도포된 투명 전도성 물질을 제거한다. 그리고, 게이트 절연층(136) 및 층간 절연층(140)의 일부 영역을 식각하여 드레인(134)의 상면을 노출시키는 제1 컨택홀(155)을 형성한다.

이어서, 도 20을 참조하면, 공통 전극(160) 상부 및 제1 컨택홀(155) 내부에 금속 물질을 도포한 후, 제7 마스크를 이용한 포토리소그래피 및 에칭 공정을 수행하여 제1 컨택홀(155) 내부에는 데이터 컨택(145)을 형성하고, 공통 전극(160) 상부에는 전도성 라인(170)을 형성한다. 공통 전극(160)과 전도성 라인(170)은 전기적으로 접속된다.

여기서, 데이터 컨택(145) 및 전도성 라인(170)은 몰리브덴(Mo) 또는 알루미늄(Al)으로 형성될 수 있으며, 몰리브덴(Mo) 또는 알루미늄(Al)의 단일층으로 형성될 수 있다. 한편, 데이터 컨택(145) 및 전도성 라인(170)은 몰리브덴(Mo)/알루미늄(Al)/몰리브덴(Mo)이 적층된 다층 구조로도 형성될 수 있다.

이어서, 도 21을 참조하면, 데이터 컨택(145), 공통 전극(160) 및 전도성 라인(170)을 덮도록 제1 보호층(150) 상에 제2 보호층(180)을 형성한다.

제2 보호층(180)과 픽셀 전극(190)을 동시에 형성하는 제조방법은 도 14를 참조한 설명에 따른 상술한 제1 실시 예와 동일하므로 상세한 설명은 생략한다.

상술한 본 발명의 제2 실시 예에 따른 액정 디스플레이 장치의 제조방법은 종래에 11마스크 공정을 8마스크 공정으로 줄여 제조비용 및 제조시간을 줄일 수 있다.

상술한 본 발명의 제1 및 제2 실시 예에 따른 액정 디스플레이 장치의 제조방법은 데이터 컨택의 형성에 소요되는 마스크를 줄일 수 있다. 또한, 공통 전극을 터치 센싱 전극으로 기능시키기 위해 형성되는 전도성 라인 및 데이터 컨택을 동시에 형성하여 제조에 소요되는 마스크를 저감시킬 수 있다.

상술한 본 발명의 제1 및 제2 실시 예에 따른 액정 디스플레이 장치의 제조방법은 하프톤 마스크(Half tone mask)를 이용한 단일 마스크 공정 및 리프트 오프(lift off) 공정으로 보호층과 픽셀 전극을 동시에 형성하여 제조에 소요되는 마스크를 저감시킬 수 있다. 또한, 터치 센서가 내장된 액정 패널의 제조에 소요되는 마스크를 저감하여 제조비용을 절감할 수 있다.

상술한 본 발명의 제1 및 제2 실시 예에 따른 액정 디스플레이 장치의 제조방법은 터치 센서가 내장된 액정 패널의 제조에 소요되는 시간을 줄일 수 있다. 또한, 터치 센서가 내장된 액정 패널의 제조효율을 높여 제품경쟁력을 향상시킬 수 있다.

상술한 본 발명의 제1 및 제2 실시 예에 따른 액정 디스플레이 장치의 제조방법은 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)을 적용하여 TFT를 형성함으로써, TFT의 구동 성능을 향상시킬 수 있다.

본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

110: 글래스 기판 120: 차광층
122: 버퍼층 130: 액티브
132: 소스 134: 드레인
133: LDD 136: 게이트 절연층
138: 게이트 140: 층간 절연층
145: 데이터 컨택 150: 제1 보호층
155: 제1 컨택홀 160: 공통 전극
170: 전도성 라인 180: 제2 보호층
182: 리프트 오프층 183: 언더컷
184: 포토레지스트층 186: 포토레지스트 패턴
185: 제2 컨택홀 190: 픽셀 전극
192: 투명 전극 200: 하프톤 마스크
210: 풀톤 영역 220: 하프톤 영역
230: 차단 영역

Claims

터치 센서가 내장된 액정 디스플레이 장치의 제조방법에 있어서,
글래스 기판 상에 박막 트랜지스터를 형성하는 단계;
상기 박막 트랜지스터를 덮도록 층간 절연층, 제1 보호층을 형성하는 단계;
상기 층간 절연층, 제1 보호층 및 게이트 절연층의 일부 영역을 식각하여 박막 트랜지스터의 드레인을 노출시키는 제1 컨택홀을 형성하는 단계;
상기 제1 보호층 상에 공통 전극을 형성하는 단계;
상기 드레인과 전기적으로 접속되는 데이터 컨택을 형성함과 아울러, 상기 공통 전극과 전기적으로 접속되는 전도성 라인을 형성하는 단계; 및
상기 공통 전극을 덮도록 제2 보호층을 형성함과 아울러, 상기 데이터 컨택을 노출시키는 제2 컨택홀을 형성하고, 상기 제2 컨택홀 내부 및 상기 제2 보호층 상부에 픽셀 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
제 1 항에 있어서,
상기 층간 절연층, 제1 보호층을 순차적으로 형성한 후, 하나의 마스크를 이용한 에칭공정을 연속으로 수행하여 상기 제1 컨택홀을 형성하는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
제 2 항에 있어서,
상기 제1 컨택홀을 형성한 후, 상기 제1 보호층 상에 공통 전극을 형성하는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
제 1 항에 있어서,
상기 제1 컨택홀의 형성에 앞서 상기 제1 보호층 상에 공통 전극을 형성하고, 하나의 마스크를 이용한 에칭공정을 연속으로 수행하여 상기 제1 컨택홀을 형성하는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
제 1 항에 있어서,
상기 데이터 컨택 및 전도성 라인을 형성하는 단계에 있어서,
상기 공통 전극의 상부 및 제1 컨택홀 내부에 금속 물질을 도포하고,
하나의 마스크를 이용한 포토리소그래피 및 에칭 공정을 수행하여 상기 제1 컨택홀 내부에 상기 데이터 컨택을 형성하고,
상기 공통 전극 상부에 상기 전도성 라인을 형성하는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
제 5 항에 있어서,
상기 전도성 라인은 픽셀들을 가로지르도록 형성되어 인접한 픽셀들의 공통 전극을 연결시키는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
제 1 항에 있어서,
하프톤 마스크를 이용한 단일 마스크 공정으로 상기 제2 보호층, 제2 컨택홀 및 픽셀 전극을 동시에 형성하는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
제 7 항에 있어서,
상기 제2 보호층 및 픽셀 전극을 형성하는 단계에 있어서,
제1 보호층과 공통 전극을 덮도록 제2 보호층을 형성하고, 제2 보호층 상에 리프트 오프층을 형성하는 단계;
상기 리프트 오프층 상에 포토레지스트를 형성하는 단계;
상기 하프톤 마스크로 상기 포토레지스트를 노광한 후, 식각하여 상기 데이터 컨택을 노출시키는 제2 컨택홀 및 복수의 포토레지스트 패턴을 형성하는 단계;
복수의 포토레지스트 패턴을 애싱하여 상기 리프트 오프층에 언더컷을 형성하는 단계;
상기 복수의 포토레지스트 패턴 상부, 제2 보호층 상부 및 제2 컨택홀 내에 투명 전극 레이어를 형성하는 단계;
상기 복수의 포토레지스트 패턴을 리프트오프 시키고, 상기 리프트 오프층을 제거하여, 상기 제2 컨택홀 내부 및 상기 제2 보호층 상에 핑거 형상으로 픽셀 전극을 형성하는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
제 1 항에 있어서,
상기 게이트 절연층 하부에 액티브, LDD(lightly doped drain), 소스 및 드레인이 형성되고,
상기 게이트 절연층 상부에 게이트가 형성되어 상기 박막 트랜지스터가 형성되는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.
제 1 항에 있어서,
상기 글래스 기판 상에서 상기 박막 트랜지스터와 대응되는 영역에 차광층을 형성하고, 상기 차광층을 덮도록 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 디스플레이 장치의 제조방법.