+

KR101886170B1 - 상단 및 하단 제어 회로와 그 제어 방법 - Google Patents

상단 및 하단 제어 회로와 그 제어 방법 Download PDF

Info

Publication number
KR101886170B1
KR101886170B1 KR1020170103664A KR20170103664A KR101886170B1 KR 101886170 B1 KR101886170 B1 KR 101886170B1 KR 1020170103664 A KR1020170103664 A KR 1020170103664A KR 20170103664 A KR20170103664 A KR 20170103664A KR 101886170 B1 KR101886170 B1 KR 101886170B1
Authority
KR
South Korea
Prior art keywords
switches
driver
turn
switch
controlling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170103664A
Other languages
English (en)
Inventor
이명희
강석환
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020170103664A priority Critical patent/KR101886170B1/ko
Application granted granted Critical
Publication of KR101886170B1 publication Critical patent/KR101886170B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04106—Modifications for accelerating switching without feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Electronic Switches (AREA)

Abstract

본 발명의 일 실시예에 따른 상단 및 하단 제어 회로는, n개(단, n은 2 이상의 짝수)의 상단 스위치로 이루어진 상단부; n개의 하단 스위치로 이루어진 하단부; 상단 스위치들 중의 반 및 하단 스위치들 중의 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 상단 드라이버; 및 상단부들 중의 나머지 반 및 하단 스위치들 중의 나머지 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 하단 드라이버;를 포함하는 것을 특징으로 한다.

Description

상단 및 하단 제어 회로와 그 제어 방법{Control circuit of high side and low side, and method for controlling the same}
본 발명은 상단 및 하단 제어 회로와 그 제어 방법에 관한 것으로서, 더욱 상세하게는 상단부(high side)와 하단부(low side)의 스위칭 정합(switching matching) 구현하는 제어 회로와 그 제어 방법에 관한 것이다.
상단부(high side)와 하단부(low side)의 출력을 각각 제어하는 상단 및 하단 제어 회로가 있다. 이러한 상단 및 하단 제어 회로는 “상단 및 하단 게이트 구동 회로”라고도 지칭되기도 한다.
도 1은 종래의 상단(high side) 및 하단(low side) 제어 회로를 나타낸다.
도 1을 참조하면, 종래의 상단 및 하단 제어 회로는 상단 스위치(HS: high side switch), 하단 스위치(LS: low side switch), 상단 드라이버(HD: high side driver) 및 하단 드라이버(LD: low side driver)를 포함한다.
이때, 상단 스위치(HS)는 상단부(high side)를 이루는 스위치이며, 하단 스위치(LS)는 하단부(low side)를 이루는 스위치이다. 이러한 상단 스위치(HS) 및 하단 스위치(LS)는 출력을 각각 선택적으로 전달하기 위한 스위치 역할을 할 수 있으며, MOSFET(Metal Oxide Semiconductor Field Effect transistor) 등으로 구현될 수 있다.
상단 드라이버(HD) 및 하단 드라이버(LD)는 상단 스위치(HS) 및 하단 스위치(LS)에 각각 연결되어 이들 스위치를 제어한다. 예를 들어, 상단 스위치(HS) 및 하단 스위치(LS)이 MOSFET으로 구현된 경우, 상단 드라이버(HD) 및 하단 드라이버(LD)는 각 MOSFET의 게이트(Gate)에 연결되며, 게이트에 제어 신호를 인가하여 이들 스위치들(HS, LS)의 턴온(turn-on)/턴오프(turn-off)를 제어한다.
한편, 상단 스위치(HS) 및 하단 스위치(LS)는 서로 다른 종류의 스위치로 이루어질 수 있다. 예를 들어, 상단 스위치(HS)는 P형 MOSFET으로 이루어질 수 있고, 하단 스위치(LS)는 N형 MOSFET으로 이루어질 수 있다. 이 경우, 상단 스위치(HS) 및 하단 스위치(LS)를 턴온(turn-on)/턴오프(turn-off) 시키는 각각의 문턱 전압은 서로 일치하지 않게 된다.
이러한 문턱 전압 차이로 인해, 상단 드라이버(HD) 및 하단 드라이버(LD)가 상단 스위치(HS) 및 하단 스위치(LS)에 제어 신호를 동일 시간 동안에 공급하더라도 그 동작 시간은 서로 달라질 수 밖에 없다. 따라서, 종래의 상단 및 하단 제어 회로의 경우, 상단 스위치(HS)의 동작 시간과 하단 스위치(LS)의 동작 시간을 정확히 일치시키기 어려운 문제점이 있다. 이때, 상단 스위치(HS) 및 하단 스위치(LS)의 동작 시간이 동작 요구 시간에 맞게 정확하게 일치하는 것을 “스위칭 정합”(switching matching)이라 지칭한다.
한편, 캔(CAN: Controller Area Network)(CAN FD 포함) 통신용 송신기의 출력부, 모터를 구동하는 액추에이터(actuator) 등과 같은 전자 장치의 경우, 스위칭 정합이 구현된 상단 및 하단 제어 회로를 요구한다. 만일, 이들 전자 장치에 스위치 정합이 되지 않은 종래의 상단 및 하단 제어 회로를 적용할 경우, EMI(Electro Magnetic Interference)가 발생하는 문제점이 생긴다. 이러한 EMI의 발생은 해당 회로 및 그 주변 회로의 오작동을 일으킬 뿐 아니라 그 수명도 단축시킬 수 있다. 이러한 EMI 발생의 문제에 대해서는 종래의 캔(CAN: Controller Area Network)(CAN FD 포함) 통신용 송신기를 예로 들어 보다 상세하게 설명하도록 하겠다.
도 2는 종래의 캔(CAN: Controller Area Network)(CAN FD 포함) 통신용 송신기의 일부를 나타내며, 도 3은 종래의 캔 통신용 송신기가 출력하는 신호(도 3(a))와, 그 출력 신호를 전송하는 캔 버스(CAN BUS)(도 3(b))를 각각 나타낸다. 또한, 도 4는 종래의 캔 통신용 송신기에서 출력되는 실제 신호를 나타낸다.
즉, 종래 캔 통신용 송신기는, 도 2에 도시된 바와 같이, 그 출력부(PS)에 도 1에 따라 상술한 상단 스위치(HS), 하단 스위치(LS), 상단 드라이버(HD) 및 하단 드라이버(LD)를 포함한다. 이러한 종래 캔 통신용 송신기의 출력부(PS)는 상단 스위치(HS)의 스위칭에 따라 상단 출력신호(CANH)를 출력한다. 이때, 출력된 상단 출력신호(CANH)는 캔 버스(CAN BUS)의 제1 버스 라인(CB1)을 통해 캔 통신용 수신기로 전송된다. 또한, 종래 캔 통신용 송신기의 출력부(PS)는 하단 스위치(LS)의 스위칭에 따라 하단 출력신호(CANL)를 출력한다. 이때, 출력된 하단 출력신호(CANL)는 캔 버스(CAN BUS)의 제2 버스 라인(CB2)을 통해 캔 통신용 수신기로 전송된다.
도 3을 참조하면, 종래 캔 통신용 송신기의 출력부(PS)는 하이(high) 신호의 상단 출력신호(CANH)를 출력할 때 동시에 로(low) 신호의 하단 출력신호(CANL)도 출력한다. 이에 따라, 제1 버스 라인(CB1)에서 하이(high) 신호의 상단 출력신호(CANH)에 의해 발생되는 제1 전자기장(EM field 1: Electromagnetic field)과, 제2 버스 라인(CB2)에서 로(low) 신호의 상단 출력신호(CANH)에 의해 발생되는 제2 전자기장(EM field 2)은 서로 반대 방향으로 발생하여 서로를 상쇄시키며, 이에 따라, EMI의 발생이 방지될 수 있게 된다.
하지만, 종래 캔 통신용 송신기의 출력부(PS)에 포함된 스위치(HS, LS)들의 스위칭 정합이 구현되지 않는 경우, 의도하지 않은 EMI가 발생할 수 있다. 즉, 도 4에 도시된 바와 같이, 하이(high)의 상단 출력신호(CANH)와 로(low)의 하단 출력신호(CANL) 간의 동작 시간에 차이가 생기면, 하이(high)의 상단 출력신호(CANH) 및 로(low)의 하단 출력신호(CANL)의 시작 및 종료 시점에서 EMI가 발생하게 된다.
상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여, 본 발명은 상단부와 하단부의 스위칭 정합을 구현한 상단 및 하단 제어 회로와 그 제어 방법을 제공하는데 그 목적이 있다.
상기와 같은 과제를 해결하기 위한 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로는, (1) n개(단, n은 2 이상의 짝수)의 상단 스위치로 이루어진 상단부, (2) n개의 하단 스위치로 이루어진 하단부, (3) 상단 스위치들 중의 반 및 하단 스위치들 중의 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 상단 드라이버, (4) 상단부들 중의 나머지 반 및 하단 스위치들 중의 나머지 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 하단 드라이버를 포함한다.
상기 상단 스위치들은 입력단이 서로 연결될 수 있으며 출력단이 서로 연결될 수 있다. 또한, 상기 하단 스위치들은 입력단이 서로 연결될 수 있으며 출력단이 서로 연결될 수 있다.
상기 상단 드라이버는 연결된 스위치들을 순서대로 턴온(turn-on) 시키는 제1동작을 수행할 수 있으며, 상기 하단 드라이버는 연결된 스위치들을 순서대로 턴온(turn-on)시키는 제2동작을 수행할 수 있다.
상기 상단 드라이버 및 상기 하단 드라이버는 제1동작과 제2동작의 시작을 동시에 수행할 수 있다.
상기 상단 드라이버는, 상단부의 홀수번째 스위치들 및 하단부의 짝수번째 스위치들과 연결되거나, 상단부의 짝수번째 스위치들 및 하단부의 홀수번째 스위치들과 연결될 수 있다.
상기 하단 드라이버는, 상단부의 짝수번째 스위치들 및 하단부의 홀수번째 스위치들과 연결되거나, 상단부의 홀수번째 스위치들 및 하단부의 짝수번째 스위치들과 연결될 수 있다.
상단 스위치들은 스위치 종류가 서로 동일할 수 있으며, 하단 스위치들은 스위치 종류가 서로 동일할 수 있다.
상단 스위치들과 하단 스위치들은 스위치 종류가 서로 다를 수 있다.
상단 스위치들은 P형 MOSFET 및 n형 MOSFET 중에 어느 하나로 이루어질 수 있으며, 하단부의 스위치들은 P형 MOSFET 및 n형 MOSFET 중에 다른 하나로 이루어질 수 있다.
상기 상단 드라이버는 연결된 스위치들이 모두 턴온(turn-on)된 이후에 연결된 스위치들을 순서대로 턴오프(turn-off)시키는 제3동작을 수행할 수 있으며, 상기 하단 드라이버는 연결된 스위치들이 모두 턴온(turn-on)된 이후에 연결된 스위치들을 순서대로 턴오프(turn-off)시키는 제4동작을 수행할 수 있다.
상기 상단 드라이버 및 상기 하단 드라이버는 제3동작과 제4동작의 시작을 동시에 수행할 수 있다.
상기 상단 드라이버 및 상기 하단 드라이버는 제1동작과 제2동작 중 어느 한 동작을 선택적으로 수행하되, 제1동작 수행 후에 제3동작을 수행할 수 있으며, 제2동작 수행 후에 제4동작을 수행할 수 있다.
본 발명의 일 실시예에 따른 상단 및 하단 제어 회로는 캔(CAN) 통신 송신기, 캔 에프디(CAN FD) 통신 송신기, 액츄에이터(actuator) 또는 풀 브리지 회로(full bridge circuit)에 포함될 수 있다.
본 발명의 일 실시예에 따른 상단 및 하단 제어 회로가 캔(CAN) 또는 캔 에프디(CAN FD) 통신 송신기의 출력부에 포함되는 경우, 상기 상단부의 출력단은 캔 버스(CAN BUS)의 제1 버스 라인에 연결될 수 있으며, 상기 하단부의 출력단은 캔 버스(CAN BUS)의 제2 버스 라인에 연결될 수 있다.
본 발명의 일 실시예에 따른 상단 및 하단 제어 회로가 풀 브리지 회로(full bridge circuit)에 포함되는 경우, 상단부는 제1 상단 스위치 및 제2 상단 스위치로 이루어질 수 있고, 하단부는 제1 하단 스위치 및 제2 하단 스위치로 이루어질 수 있다. 이때, 제1 상단 스위치의 입력단과 제1 하단 스위치의 입력단은 서로 연결될 수 있고, 제2 상단 스위치의 출력단과 제2 하단 스위치의 출력단은 서로 연결될 수 있다. 또한, 제1 상단 스위치의 출력단은 제1 상단 스위치의 입력단과 연결될 수 있고, 제1 하단 스위치의 출력단은 제2 하단 스위치의 입력단과 연결될 수 있다.
상기 제2 상단 스위치의 출력단과 상기 제2 하단 스위치의 출력단은 그라운드(GND)에 연결될 수 있다.
상기 풀 브리지 회로는 제1 상단 스위치의 출력단과 제1 하단 스위치의 출력단에 각각 연결된 로드(load)를 더 포함할 수 있다.
상기 로드는 모터의 입력단일 수 있다.
본 발명의 일 실시예에 따른 제어 방법은, n개(단, n은 2 이상의 자연수)의 스위치로 이루어진 상단부와, n개의 스위치로 이루어진 하단부와, 상단부의 스위치들 중의 반 및 하단부의 스위치들 중의 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 상단 드라이버와, 상단부의 스위치들 중의 나머지 반 및 하단부의 스위치들 중의 나머지 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 하단 드라이버를 각각 포함하는 상단 및 하단 제어 회로의 제어 방법이다.
즉, 본 발명의 일 실시예에 따른 제어 방법은 상단 드라이버가 자신에게 연결된 스위치들을 순서대로 턴온(turn-on) 시키는 제1동작을 수행하며, 하단 드라이버가 자신에게 연결된 스위치들을 순서대로 턴온(turn-on)시키는 제2동작을 수행하는 단계를 포함한다.
본 발명의 일 실시예에 따른 제어 방법은 상기 드라이버 및 상기 하단 드라이버가 제1동작과 제2동작의 시작을 동시에 수행하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 제어 방법은 상기 상단 드라이버가 연결된 스위치들이 모두 턴온(turn-on)된 이후에 연결된 스위치들을 순서대로 턴오프(turn-off)시키는 제3동작을 수행하며, 상기 하단 드라이버가 연결된 스위치들이 모두 턴온(turn-on)된 이후에 연결된 스위치들을 순서대로 턴오프(turn-off)시키는 제4동작을 수행하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 제어 방법은 상기 상단 드라이버 및 상기 하단 드라이버가 제3동작과 제4동작의 시작을 동시에 수행하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 제어 방법은 상기 상단 드라이버 및 상기 하단 드라이버가 제1동작과 제2동작 중 어느 한 동작을 선택적으로 수행하되, 제1동작 수행 후에 제3동작을 수행하며, 제2동작 수행 후에 제4동작을 수행하는 단계를 더 포함할 수 있다.
상기와 같이 구성되는 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로 와 그 제어 방법은 상단부와 하단부의 스위칭 정합을 구현하여, 이들의 동작 시간이 정확하게 일치하도록 제어할 수 있는 이점이 있다.
또한, 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로와 그 제어 방법은 스위칭 정합에 따라 EMI의 발생을 줄일 수 있어, 자신 및 주변 회로의 오작동 발생 및 그 수명 단축을 방지할 수 있는 이점이 있다.
도 1은 종래의 상단(high side) 및 하단(low side) 제어 회로를 나타낸다.
도 2는 종래의 캔(CAN: Controller Area Network)(CAN FD 포함) 통신용 송신기의 일부를 나타낸다.
도 3은 종래의 캔 통신용 송신기가 출력하는 신호(도 3(a))와, 그 출력 신호를 전송하는 캔 버스(CAN BUS)(도 3(b))를 각각 나타낸다.
도 4는 종래의 캔 통신용 송신기에서 출력되는 실제 신호를 나타낸다.
도 5는 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로를 나타낸다.
도 6은 상단 스위치 및 하단 스위치가 각각 4개인 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로와 그 타이밍 다이어그램(timing diagram)를 나타낸다.
도 7은 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로를 보다 상세하게 나타낸다.
도 8은 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로를 구비한 캔(CAN) 또는 캔 에프디(CAN FD) 통신용 송신기를 나타낸다.
도 9는 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로를 구비한 풀 브리지(full bridge) 회로를 나타낸다.
도 10은 본 발명의 일 실시예에 따른 제어 방법을 나타낸다.
본 발명의 상기 목적과 수단 및 그에 따른 효과는 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이며, 그에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다.
또한, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며, 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 경우에 따라 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외의 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다. 다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또, 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
본 명세서에서, “또는”, “적어도 하나” 등의 표현은 함께 나열된 단어들 중 하나를 나타내거나, 또는 둘 이상의 조합을 나타낼 수 있다. 예를 들어, “A 또는 B”, “A 및 B 중 적어도 하나”는 A 또는 B 중 하나만을 포함할 수 있고, A와 B를 모두 포함할 수도 있다.
본 명세서에서, “A/B”는 A 또는 B 중 하나만을 포함하는 것을 지칭한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세히 설명하도록 한다.
도 5는 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로를 나타낸다.
본 발명의 일 실시예에 따른 상단 및 하단 제어 회로는 상단부(high side)와 하단부(low side)의 출력을 각각 제어하되, 그 동작 시간을 정확하게 제어하기 위한 회로이다. 이를 위해, 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로는, 도 5에 도시된 바와 같이, 상단부(high side)(100), 하단부(low side)(200), 상단 드라이버(300) 및 하단 드라이버(400)를 각각 포함한다.
특히, 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로는 교차 제어를 수행한다. 이때, “교차 제어”란 상단 드라이버(300) 및 하단 드라이버(400)가 상단부(100)의 스위치들 및 하단부(200)의 스위치들과 서로 교차 연결되어 각 스위치를 제어하는 것을 지칭한다.
상단부(100)는 n개(단, n은 이상의 짝수)의 스위치(HS1, HS2, … HSn-1, HSn)를 포함한다. 이하, 상단부(100)의 스위치를 “상단 스위치(HS)”라 지칭한다. 상단 스위치들(HS)은 그 순서에 따라 각각 “제1 상단 스위치(HS1)”, “제2 상단 스위치(HS2)”, … “제n-1 상단 스위치(HSn-1)”, “제n 상단 스위치(HSn)”라 지칭한다. 예들 들어, 상단 스위치(HS)들은 P형 MOSFET 또는 n형 MOSFET로 이루어질 수 있다.
상단 스위치(HS)들은 입력단(HI)(이하, “상단 입력단”이라 지칭함)이 서로 연결되며, 출력단(HO)(이하, “상단 출력단”이라 지칭함)도 서로 연결된다. 이때, 상단 입력단(HI)으로는 제1 입력신호가 공급될 수 있다. 예를 들어, 제1 입력신호로는 하이(high) 신호의 전압이 인가될 수 있다.
상단 출력단(HO)으로 출력되는 제1 출력신호의 전류값은 상단 스위치(HS)들이 턴온(turn-on)/턴오프(turn-off) 되는 개수에 따라 다양한 범위를 가질 수 있다. 특히, 상단 스위치(HS)들이 모두 턴온(turn-on) 되는 경우, 제1 출력신호가 최대 전류값을 가질 수 있다. 이 최대 전류값이 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로에서 출력하고자 하는 목표값들 중의 하나일 수 있다.
하단부(200)는 n개(단, n은 이상의 짝수)의 스위치(LS1, LS2, … LSn-1, LSn)를 포함한다. 이하, 하단부(200)의 스위치를 “하단 스위치(HS)”라 지칭한다. 하단 스위치들(LS)은 그 순서에 따라 각각 “제1 하단 스위치(LS1)”, “제2 하단 스위치(LS2)”, … “제n-1 하단 스위치(LSn-1)”, “제n 하단 스위치(LSn)”라 지칭한다. 예들 들어, 하단 스위치(LS)들은 P형 MOSFET 또는 n형 MOSFET로 이루어질 수 있다.
하단 스위치(LS)들은 입력단(LI)(이하, “하단 입력단”이라 지칭함)이 서로 연결되며, 출력단(LO)(이하, “하단 출력단”이라 지칭함)도 서로 연결된다. 이때, 하단 입력단(LI)으로는 제2 입력신호가 공급될 수 있다. 예를 들어, 제2 입력신호로는 로(low) 신호의 전압이 인가될 수 있다.
하단 출력단(LO)으로 출력되는 제2 출력신호의 전류값은 하단 스위치(LS)들이 턴온(turn-on)/턴오프(turn-off) 되는 개수에 따라 다양한 범위를 가질 수 있다. 하단 스위치(LS)들이 모두 턴온(turn-on) 되는 경우, 제2 출력신호가 최저 전류값을 가질 수 있다. 이 최저 전류값이 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로에서 출력하고자 하는 목표값들 중의 다른 하나일 수 있다.
한편, 상단 스위치(HS)들은 스위치 종류가 서로 동일할 수 있으며, 하단 스위치(LS)들도 스위치 종류가 서로 동일할 수 있다. 또한, 상단 스위치(HS)들 및 하단 스위치(LS)들은 서로 스위치 종류가 다를 수 있다.
예를 들어, 모든 상단 스위치(HS)들은 P형 MOSFET 및 n형 MOSFET 중에 어느 하나로 이루어질 수 있다. 또한, 모든 하단 스위치(LS)들은 P형 MOSFET 및 n형 MOSFET 중에 다른 하나로 이루어질 수 있다. 다만, 도 5에서는 상단 스위치(HS)들이 P형 MOSFET으로 이루어지고 하단 스위치(HS)들이 n형 MOSFET으로 이루어진 것으로 도시하였으나, 이에 한정되는 것은 아니다.
상단 드라이버(300) 및 하단 드라이버(400)는 자신에게 연결된 스위치의 턴온(turn-on)/턴오프(turn-off)를 제어한다. 즉, 상단 드라이버(300) 및 하단 드라이버(400)는 필요에 따라 자신에게 연결된 스위치 중에 선택적으로 턴온(turn-on)/턴오프(turn-off) 하기 위한 신호를 해당 스위치로 출력한다.
특히, 상단 드라이버(300) 및 하단 드라이버(400)는 교차 제어를 수행한다. 즉, 상단 드라이버(300)는 상단 스위치(HS)들 중의 반(1/2) 및 하단 스위치(LS)들 중의 반(1/2)과 각각 연결되어, 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어한다. 또한, 하단 드라이버(400)는 상단 스위치(HS)들 중의 나머지 반(1/2) 및 하단 스위치(LS)들 중의 나머지 반(1/2)과 각각 연결되어, 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어한다.
예를 들어, 상단 드라이버(300)는 제1 상단스위치(HS1), 제2 하단스위치(LS2), 제3 상단스위치(HS3), 제4 하단스위치(LS4), …. 제n-1 상단스위치(HSn-1), 제n 하단 스위치(LSn)와 연결되어, 이들 스위치의 턴온(turn-on)/턴오프(turn-off)를 제어할 수 있다. 또한, 하단 드라이버(400)는 제1 하단스위치(LS1), 제2 상단스위치(HS2), 제3 하단스위치(LS3), 제4 상단스위치(HS4), …. 제n-1 하단스위치(LSn-1), 제n 상단 스위치(HSn)와 연결되어, 이들 스위치의 턴온(turn-on)/턴오프(turn-off)를 제어할 수 있다.
교차 제어에 의해, 상단부(100)와 하단부(200)는 서로 동일한 동작 시간을 가질 수 있다. 즉, 상단부(100)의 총 턴온(turn-on) 시간과 하단부(200)의 총 턴온(turn-on) 시간은 서로 동일해질 수 있다. 또한, 상단부(100)의 총 턴오프(turn-off) 시간과 하단부(200)의 총 턴오프(turn-off) 시간은 서로 동일해질 수 있다.
구체적으로, 상단부(100)와 하단부(200)가 서로 동일한 턴온(turn-on) 시간을 가지기 위해, 상단 드라이버(300)와 하단 드라이버(400)는 제1동작과 제2동작을 각각 수행할 수 있다.
제1동작은 상단 드라이버(300)가 자신과 연결된 스위치들을 모두 턴온(turn-on) 시키되, 순서대로 턴온(turn-on) 시키는 동작을 지칭한다. 또한, 제2동작은 하단 드라이버(400)가 자신과 연결된 스위치들을 모두 턴온(turn-on) 시키되, 순서대로 턴온(turn-on) 시키는 동작을 지칭한다. 이때, “스위치들을 순서대로 턴온(turn-on) 시키는 동작”은 하나의 스위치를 턴온(turn-on)시킨 후에 바로 다음 스위치를 턴온(turn-on)시키는 것을 의미한다.
예를 들어, 상단 드라이버(300)는 제1 상단스위치(HS1), 제2 하단스위치(LS2), 제3 상단스위치(HS3), 제4 하단스위치(LS4), …. 제n-1 상단스위치(HSn-1), 제n 하단 스위치(LSn)의 순서로 턴온(turn-on) 시킴으로써 제1동작을 수행할 수 있다. 또한, 하단 드라이버(400)는 제1 하단스위치(LS1), 제2 상단스위치(HS2), 제3 하단스위치(LS3), 제4 상단스위치(HS4), …. 제n-1 하단스위치(LSn-1), 제n 상단 스위치(HSn)의 순서로 턴온(turn-on) 시킴으로써 제2동작을 수행할 수 있다.
제1동작과 제2동작은 동시에 시작될 수 있다. 이 경우, 상단부(100) 및 하단부(200)는 그 턴온(turn-on)의 동작 기간이 일치하면서, 동시에 그 시작 및 종료 시점도 일치하게 된다. 이에 따라, 턴온(turn-on)의 동작 시간에 있어서, 상단부(100) 및 하단부(200)의 스위칭 정합이 구현될 수 있게 된다.
또한, 상단부(100)와 하단부(200)가 서로 동일한 턴오프(turn-off) 시간을 가지기 위해, 상단 드라이버(300)와 하단 드라이버(400)는 제3동작과 제4동작을 각각 수행할 수 있다. 이때, 제3동작은 상단 드라이버(300)가 자신과 연결된 스위치들이 모두 턴온(turn-on)된 경우(제1동작이 완료된 후)에 수행된다. 즉, 제3동작은 자신과 연결된 스위치들을 모두 턴오프(turn-off) 시키되, 순서대로 턴온(turn-off) 시키는 동작을 지칭한다.
제4동작은 하단 드라이버(400)가 자신과 연결된 스위치들이 모두 턴온(turn-on)된 경우(제2동작이 완료된 후)에 수행된다. 즉, 제4동작은 자신과 연결된 스위치들을 모두 턴온(turn-off) 시키되, 순서대로 턴오프(turn-off) 시키는 동작을 지칭한다. 이때, “스위치들을 순서대로 턴오프(turn-off) 시키는 동작”은 하나의 스위치를 턴오프(turn-off)시킨 후에 바로 다음 스위치를 턴오프(turn-off)시키는 것을 의미한다. 제3동작과 제4동작은 동시에 시작될 수 있다.
예를 들어, 상단 드라이버(300)는 제n 하단 스위치(LSn), 제n-1 상단스위치(HSn-1), … 제4 하단스위치(LS4), 제3 상단스위치(HS3), 제2 하단스위치(LS2), 제1 상단스위치(HS1)의 순서로 턴오프(turn-off) 시킴으로써 제3동작을 수행할 수 있다. 또한, 하단 드라이버(400)는 제n 상단 스위치(HSn), 제n-1 하단스위치(LSn-1), … 제4 상단스위치(HS4), 제3 하단스위치(LS3), 제2 상단스위치(HS2), 제1 하단스위치(LS1)의 순서로 턴오프(turn-off) 시킴으로써 제4동작을 수행할 수 있다.
제3동작과 제4동작은 동시에 시작될 수 있다. 이 경우, 상단부(100) 및 하단부(200)는 그 턴오프(turn-off)의 동작 기간이 일치하면서, 동시에 그 시작 및 종료 시점도 일치하게 된다. 이에 따라, 턴오프(turn-off)의 동작 시간에 있어서, 상단부(100) 및 하단부(200)의 스위칭 정합이 구현될 수 있게 된다.
제1동작 내지 제4동작에 따른 스위칭 정합에 대한 더 상세한 설명은 도 6를 예로 들어 설명하도록 하겠다.
도 6은 상단 스위치 및 하단 스위치가 각각 4개인 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로와 그 타이밍 다이어그램(timing diagram)으로서, 도 6(a)는 상단부(100) 및 하단부(200)가 각각 4개의 스위치를 포함하는 경우를 나타내고, 도 6(b)는 제1동작 및 제2동작에 따른 상단 드라이버(300) 및 하단 드라이버(400)에 연결된 각 스위치의 타이밍 다이어그램을 나타낸다. 도 6(b)에서, 위쪽 타이밍 다이어그램은 상단 드라이버(300)에 연결된 스위치(HS1, LS2, HS3, LS4)들의 타이밍 다이어그램을 나타내고, 아래쪽 타이밍 다이어그램은 하단 드라이버(400)에 연결된 스위치(LS1, HS2, LS3, HS4)들의 타이밍 다이어그램을 나타낸다.
도 6(a)에 도시된 바와 같이, 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로는 상단부(100) 및 하단부(200)가 각각 4개의 스위치들을 포함할 수 있다. 이때, 상단 스위치(HS)들은 P형 MOSFET으로, 하단 스위치(LS)들은 n형 MOSFET로 각각 구성될 수 있다. 또한, 상단 드라이버(300) 및 하단 드라이버(400)는 교차 제어를 수행하며, 제1동작 및 제2동작을 동시에 시작한다.
그 결과, 도 6(b)에 도시된 바와 같이, 상단 드라이버(300) 및 하단 드라이버(400)는 자신과 연결된 각 스위치들을 순서대로 턴온(turn-on) 시킨다. 특히, 상단 드라이버(300) 및 하단 드라이버(400)와 각각 짝수 번째로 연결된 스위치(LS2와 HS2, LS4와 HS4)들이 완전히 턴온(turn-on) 되는 지점의 시간(일점 쇄선으로 표시)은 서로 동일하다. 또한, 제1동작과 제2동작이 완료되는 지점의 시간도 서로 동일하다.
도면으로 도시하지는 않았지만, 제3동작 및 제4동작에 있어서도, 상단 드라이버(300) 및 하단 드라이버(400)와 각각 짝수 번째로 연결된 스위치(LS2와 HS2, LS4와 HS4)들이 완전히 턴오프(turn-off) 되는 지점의 시간은 서로 동일하다. 또한, 제3동작과 제4동작이 완료되는 지점의 시간도 서로 동일하다.
또한, 제1동작과 제2동작은 동시에 수행되는 대신에, 필요할 때에 선택적으로 어느 한 동작이 수행될 수도 있다. 즉, 제1동작이 필요한 경우에 제1동작이 수행되며, 이후 제3동작이 수행된다. 또한, 제2동작이 필요한 경우에 제2동작이 수행되며, 이후 제4동작이 수행된다. 이 경우에도 제1동작 내지 제4동작의 완료 시간 지점을 정확하게 제어할 수 있으므로, 스위칭 정합을 구현할 수 있다.
이와 같이, 교차 제어와, 제1동작 내지 제4동작의 수행에 따라, 상단부(100) 및 하단부(200)의 턴온(turn-on)/턴오프(turn-off)의 동작 시간은 동작 요구 시간에 맞게 정확하게 일치하게 된다. 이에 따라, 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로는 상단부(100) 및 하단부(200)의 스위칭 정합을 구현할 수 있다.
도 7은 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로를 보다 상세하게 나타낸다.
즉, 도 7은 도 6에서 상단 드라이버(300) 및 하단 드라이버(400)를 보다 상세하게 도시한다. 즉, 상단 드라이버(300) 및 하단 드라이버(400)는 다수의 스위치들을 포함하며, 이들 스위치가 상단 스위치(HS) 및 하단 스위치(LS)들과 교차로 연결되어 있어, 제1동작 내지 제4동작을 수행할 수 있다. 다만, 도 7은 상단 드라이버(300) 및 하단 드라이버(400)의 일 실시예에 불과하며, 상단 드라이버(300) 및 하단 드라이버(400)은 이에 한정되지 않고 다양하게 구현될 수 있다.
한편, 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로는 캔(CAN) 또는 캔 에프디(CAN FD: CAN with Flexible Data rate) 통신 송신기의 출력부(PS)(도 2 참고)에 포함될 수 있다. 즉, 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로를 포함하는 캔(CAN) 또는 캔 에프디(CAN FD) 통신 송신기의 출력부(PS)는 도 5 내지 도 7에 도시된 구성을 포함할 수 있다. 이하, 별도의 기재가 없는 한 “캔(CAN)”은 “캔 에프디(CAN FD)”를 포함하는 명칭으로 사용된다.
예를 들어, 상단 출력단(HO)은 캔 버스(CAN BUS)의 제1 버스 라인(CB1)(도 3 참고)에 연결될 수 있다. 다만, 상단 출력단(HO)은 제1 버스 라인(CB1)과 직접 연결될 수도 있고, 간접 연결될 수도 있다. 또한, 하단 출력단(LO)은 캔 버스(CAN BUS)의 제2 버스 라인(CB2)(도 3 참고)에 연결될 수 있다. 다만, 하단 출력단(LO)은 제2 버스 라인(CB2)과 직접 연결될 수도 있고, 간접 연결될 수도 있다. 이때, “A와 B 사이의 간접 연결”은 A와 B 사이에 다른 회로 구성(예를 들어, 각종 저항, 콘덴서, 인덕터, 또는 이들의 조합)이 포함되는 것을 지칭한다.
도 8은 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로를 구비한 캔(CAN) 또는 캔 에프디(CAN FD) 통신용 송신기를 나타낸다.
한편, 캔(CAN) 또는 캔 에프디(CAN FD) 통신용 송신기는, 도 8에 도시된 바와 같이, 출력부(PS)에 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로(PSW)를 다수개 포함할 수 있다. 예를 들어, 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로(PSW)는 캔(CAN) 또는 캔 에프디(CAN FD) 통신용 송신기의 출력부(PS)에 총 30개가 구비될 수 있다. 이때, 각 상단 및 하단 제어 회로(PSW) 마다, 도 7에 도시된 바와 같이, 4개의 상단 스위치(HS)를 구비한 상단부(100), 4개의 하단 스위치(LS)를 구비한 하단부(200), 이들을 제어하는 상단 드라이버(300) 및 하단 드라이버(400)를 포함할 수 있다. 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로(PSW)의 개수는 캔 통신용 송신기의 출력 목표값의 범위에 따라 달라진다. 즉, 최대 출력 목표값이 커질수록 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로(PSW)의 개수도 증가한다.
도 9는 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로를 구비한 풀 브리지(full bridge) 회로를 나타낸다.
또한, 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로는 풀 브리지(full bridge) 회로에 포함될 수 있다. 즉, 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로를 포함하는 풀 브리지(full bridge) 회로는 도 5 내지 도 7에 도시된 구성을 포함할 수 있다.
즉, 풀 브리지 회로는, 도 9에 도시된 바와 같이, 제1드라이버(D1), 제2드라이버(D2), 제1 스위치(S1), 제2 스위치(S2), 제3 스위치(S3), 제4 스위치(S4) 및 로드(L: Load)를 포함한다.
이때, 제1드라이버(D1) 또는 제2드라이버(D2) 중 어느 하나가 상단 드라이버(300)에 해당하며, 다른 하나가 하단 드라이버(400)에 해당한다. 또한, 제1 스위치(S1) 및 제2 스위치(S2)가 상단 스위치(HS) 또는 하단 스위치(LS)에 해당하며, 제3 스위치(S3) 및 제4 스위치(S4)가 하단 스위치(LS) 또는 상단 스위치(HS)에 해당한다.
예를 들어, 제1드라이버(D1)가 상단 드라이버(300)인 경우, 제2드라이버(D2)가 하단 드라이버(400)이고, 제1 스위치(S1) 및 제2 스위치(S2)가 상단 스위치(HS)이며, 제3 스위치(S3) 및 제4 스위치(S4)가 하단 스위치(LS)이다. 반대로, 제1드라이버(D1)가 하단 드라이버(400)인 경우, 제2드라이버(D2)가 상단 드라이버(300)이고, 제1 스위치(S1) 및 제2 스위치(S2)가 하단 스위치(LS)이며, 제3 스위치(S3) 및 제4 스위치(S4)가 상단 스위치(HS)이다.
다만, 제1 스위치(S1)와 제3 스위치(S3)의 입력단은 서로 연결되며, 동일한 입력 신호가 인가된다. 또한, 제1 스위치(S1)의 출력단은 제2 스위치(S2)의 입력단과 연결되며, 제3 스위치(S3)의 출력단은 제4 스위치(S4)의 입력단과 연결된다. 또한, 제3 스위치(S3) 및 제4 스위치(S4)의 출력단은 서로 연결되며, 그라운드(GND)에 연결될 수 있다.
로드(L)는 제1 스위치(S1) 및 제2 스위치(S2)의 사이와, 제3 스위치(S3)와 제4 스위치(4)의 사이에 각각 연결될 수 있다. 즉, 로드(L)는 제1 스위치(S1)의 출력단과 제3 스위치(S3)의 출력단에 각각 연결될 수 있다. 예를 들어, 로드(L)는 모터의 입력단일 수 있으나, 이에 한정되는 것은 아니다.
풀 브리지(full bridge) 회로는 제1동작(① 또는 ② 중 어느 한 출력 신호가 흐름) 또는 제2동작(① 또는 ② 중 다른 한 출력 신호가 흐름)에 따라 로드(L)로 출력 신호를 전송할 수 있다. 이때, 제1동작 및 제2동작은 동시에 수행되는 대신, 필요한 때에 어느 하나의 동작이 선택적으로 수행될 수 있다. 예를 들어, 풀 브리지(full bridge) 회로는 제1동작이 필요한 경우 제1동작을 수행한 후에 제3동작을 수행할 수 있다. 또한, 풀 브리지(full bridge) 회로는 제2동작이 필요한 경우 제2동작 수행 후에 제4동작을 수행할 수 있다. 즉, 로드(L)가 모터의 입력단인 경우, 제1동작 또는 제2동작 중 어느 한 동작이 수행되면 해당 모터가 일 방향으로 운동하게 되며, 제1동작 또는 제2동작 중 다른 한 동작이 수행되면 해당 모터가 타 방향으로 운동하게 된다.
또한, 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로는 액츄에이터(actuator)에 포함될 수 있다. 즉, 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로를 포함하는 액츄에이터(actuator)는 도 5 내지 도 7에 도시된 구성을 포함할 수 있다.
상술한 바와 같이, 캔(CAN) 통신 송신기, 캔 에프디(CAN FD) 통신 송신기, 액츄에이터(actuator), 또는 풀 브리지(full bridge)가 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로를 포함하는 경우, 스위칭 정합이 구현되므로, EMI의 발생이 줄어들 수 있어, 자신 및 주변 회로의 오작동 발생 및 그 수명 단축을 방지할 수 있는 이점이 있다.
도 9는 본 발명의 일 실시예에 따른 제어 방법을 나타낸다.
본 발명의 일 실시예에 따른 제어 방법은 도 1 내지 도 8에 따라 상술한 본 발명의 일 실시예에 따른 상단 및 하단 제어 회로가 수행하는 제어 방법이다. 다만, 상단 및 하단 제어 회로에 대한 설명은 상술한 바와 동일하므로, 이하 이에 대한 설명은 생략하도록 한다.
구체적으로, 본 발명의 일 실시예에 따른 제어 방법은 S100를 포함하며, 추가로 S200를 포함할 수 있다.
S100은 제1동작 또는 제2동작을 수행하는 단계이다. 이때, S100은 제1동작과 제2동작의 시작을 동시에 수행할 수 있다. 또한, S100은 제1동작과 제2동작을 동시에 수행하는 대신, 필요한 때에 선택적으로 어느 한 동작을 수행할 수 있다. 다만, 제1동작 및 제2동작에 대한 설명은 상단 및 하단 제어 회로에서 상술한 바와 동일하므로, 이하 이에 대한 설명은 생략하도록 한다.
S200은 제3동작 또는 제3동작을 수행하는 단계이다. 이때, S200은 제3동작과 제4동작의 시작을 동시에 수행할 수 있다. 또한, S200은 제1동작이 수행된 경우에 제3동작을 수행하며, 제2동작이 수행된 경우에 제4동작을 수행할 수 있다. 다만, 제3동작 및 제4동작에 대한 설명은 상단 및 하단 제어 회로에서 상술한 바와 동일하므로, 이하 이에 대한 설명은 생략하도록 한다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되지 않으며, 후술되는 특허청구의 범위 및 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
CANH : 상단 출력신호 CANL : 하단 출력신호
CB1 : 제1 버스 라인 CB2 : 제2 버스 라인
HD, 300 : 상단 드라이버 HI : 상단 입력단
HO : 상단 출력단 HS : 상단 스위치
LD, 400 : 하단 드라이버 LS : 하단 스위치
LO : 하단 출력단 LS : 상단 스위치
100 : 상단부 200 : 하단부

Claims (22)

  1. n개(단, n은 2 이상의 짝수)의 상단 스위치로 이루어진 상단부;
    n개의 하단 스위치로 이루어진 하단부;
    상단 스위치들 중의 반 및 하단 스위치들 중의 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 상단 드라이버; 및
    상단부들 중의 나머지 반 및 하단 스위치들 중의 나머지 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 하단 드라이버;를 포함하며,
    상기 상단 스위치들은 입력단이 서로 연결되고 출력단이 서로 연결되며,
    상기 하단 스위치들은 입력단이 서로 연결되고 출력단이 서로 연결되는 것을 특징으로 하는 상단 및 하단 제어 회로.
  2. 삭제
  3. n개(단, n은 2 이상의 짝수)의 상단 스위치로 이루어진 상단부;
    n개의 하단 스위치로 이루어진 하단부;
    상단 스위치들 중의 반 및 하단 스위치들 중의 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 상단 드라이버; 및
    상단부들 중의 나머지 반 및 하단 스위치들 중의 나머지 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 하단 드라이버;를 포함하며,
    상기 상단 드라이버는 연결된 스위치들을 순서대로 턴온(turn-on) 시키는 제1동작을 수행하고,
    상기 하단 드라이버는 연결된 스위치들을 순서대로 턴온(turn-on)시키는 제2동작을 수행하며,
    상기 상단 드라이버 및 상기 하단 드라이버는 제1동작과 제2동작의 시작을 동시에 수행하는 것을 특징으로 하는 상단 및 하단 제어 회로.
  4. 삭제
  5. n개(단, n은 2 이상의 짝수)의 상단 스위치로 이루어진 상단부;
    n개의 하단 스위치로 이루어진 하단부;
    상단 스위치들 중의 반 및 하단 스위치들 중의 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 상단 드라이버; 및
    상단부들 중의 나머지 반 및 하단 스위치들 중의 나머지 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 하단 드라이버;를 포함하며,
    상기 상단 드라이버는 상단부의 홀수번째 스위치들 및 하단부의 짝수번째 스위치들과 연결되거나, 상단부의 짝수번째 스위치들 및 하단부의 홀수번째 스위치들과 연결되는 것을 특징으로 하는 상단 및 하단 제어 회로.
  6. 제1항, 제3항 및 제5항 중 어느 한 항에 있어서,
    상단 스위치들은 스위치 종류가 서로 동일하며,
    하단 스위치들은 스위치 종류가 서로 동일한 것을 특징으로 하는 상단 및 하단 제어 회로.
  7. 제6항에 있어서,
    상단 스위치들과 하단 스위치들은 스위치 종류가 서로 다른 것을 특징으로 하는 상단 및 하단 제어 회로.
  8. 제1항, 제3항 및 제5항 중 어느 한 항에 있어서,
    상단 스위치들은 P형 MOSFET 및 n형 MOSFET 중에 어느 하나로 이루어지고, 하단부의 스위치들은 P형 MOSFET 및 n형 MOSFET 중에 다른 하나로 이루어지는 것을 특징으로 하는 상단 및 하단 제어 회로.
  9. n개(단, n은 2 이상의 짝수)의 상단 스위치로 이루어진 상단부;
    n개의 하단 스위치로 이루어진 하단부;
    상단 스위치들 중의 반 및 하단 스위치들 중의 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 상단 드라이버; 및
    상단부들 중의 나머지 반 및 하단 스위치들 중의 나머지 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 하단 드라이버;를 포함하며,
    상기 상단 드라이버는 연결된 스위치들이 모두 턴온(turn-on)된 이후에 연결된 스위치들을 순서대로 턴오프(turn-off)시키는 제3동작을 수행하고,
    상기 하단 드라이버는 연결된 스위치들이 모두 턴온(turn-on)된 이후에 연결된 스위치들을 순서대로 턴오프(turn-off)시키는 제4동작을 수행하며,
    상기 상단 드라이버 및 상기 하단 드라이버는 제3동작과 제4동작의 시작을 동시에 수행하는 것을 특징으로 하는 상단 및 하단 제어 회로.
  10. 삭제
  11. n개(단, n은 2 이상의 짝수)의 상단 스위치로 이루어진 상단부;
    n개의 하단 스위치로 이루어진 하단부;
    상단 스위치들 중의 반 및 하단 스위치들 중의 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 상단 드라이버; 및
    상단부들 중의 나머지 반 및 하단 스위치들 중의 나머지 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 하단 드라이버;를 포함하며,
    상기 상단 드라이버는 연결된 스위치들이 모두 턴온(turn-on)된 이후에 연결된 스위치들을 순서대로 턴오프(turn-off)시키는 제3동작을 수행하고,
    상기 하단 드라이버는 연결된 스위치들이 모두 턴온(turn-on)된 이후에 연결된 스위치들을 순서대로 턴오프(turn-off)시키는 제4동작을 수행하며,
    상기 상단 드라이버 및 상기 하단 드라이버는 제1동작과 제2동작 중 어느 한 동작을 선택적으로 수행하되, 제1동작 수행 후에 제3동작을 수행하며, 제2동작 수행 후에 제4동작을 수행하는 것을 특징으로 하는 상단 및 하단 제어 회로.
  12. 캔(CAN) 통신 송신기, 캔 에프디(CAN FD) 통신 송신기, 액츄에이터(actuator) 또는 풀 브리지 회로(full bridge circuit)에 포함되는 상단 및 하단 제어 회로로서,
    n개(단, n은 2 이상의 짝수)의 상단 스위치로 이루어진 상단부;
    n개의 하단 스위치로 이루어진 하단부;
    상단 스위치들 중의 반 및 하단 스위치들 중의 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 상단 드라이버; 및
    상단부들 중의 나머지 반 및 하단 스위치들 중의 나머지 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 하단 드라이버;를 포함하는 것을 특징으로 하는 상단 및 하단 제어 회로.
  13. 캔(CAN) 또는 캔 에프디(CAN FD) 통신 송신기의 출력부에 포함되는 상단 및 하단 제어 회로로서,
    n개(단, n은 2 이상의 짝수)의 상단 스위치로 이루어진 상단부;
    n개의 하단 스위치로 이루어진 하단부;
    상단 스위치들 중의 반 및 하단 스위치들 중의 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 상단 드라이버; 및
    상단부들 중의 나머지 반 및 하단 스위치들 중의 나머지 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 하단 드라이버;를 포함하며,
    상기 상단부의 출력단은 캔 버스(CAN BUS)의 제1 버스 라인에 연결되며,
    상기 하단부의 출력단은 캔 버스(CAN BUS)의 제2 버스 라인에 연결되는 것을 특징으로 하는 상단 및 하단 제어 회로.
  14. 풀 브리지 회로(full bridge circuit)에 포함되는 상단 및 하단 제어 회로로서,
    n개(단, n은 2 이상의 짝수)의 상단 스위치로 이루어진 상단부;
    n개의 하단 스위치로 이루어진 하단부;
    상단 스위치들 중의 반 및 하단 스위치들 중의 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 상단 드라이버; 및
    상단부들 중의 나머지 반 및 하단 스위치들 중의 나머지 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 하단 드라이버;를 포함하며,
    상단부는 제1 상단 스위치 및 제2 상단 스위치로 이루어지고, 하단부는 제1 하단 스위치 및 제2 하단 스위치로 이루어지며,
    제1 상단 스위치의 입력단과 제1 하단 스위치의 입력단은 서로 연결되고, 제2 상단 스위치의 출력단과 제2 하단 스위치의 출력단은 서로 연결되며,
    제1 상단 스위치의 출력단은 제1 상단 스위치의 입력단과 연결되고, 제1 하단 스위치의 출력단은 제2 하단 스위치의 입력단과 연결되는 것을 특징으로 하는 상단 및 하단 제어 회로.
  15. 제14항에 있어서,
    상기 제2 상단 스위치의 출력단과 상기 제2 하단 스위치의 출력단은 그라운드(GND)에 연결되는 것을 특징으로 하는 상단 및 하단 제어 회로.
  16. 캔(CAN) 또는 캔 에프디(CAN FD) 통신 송신기의 출력부에 포함되는 상단 및 하단 제어 회로서,
    n개(단, n은 2 이상의 짝수)의 상단 스위치로 이루어진 상단부;
    n개의 하단 스위치로 이루어진 하단부;
    상단 스위치들 중의 반 및 하단 스위치들 중의 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 상단 드라이버;
    상단부들 중의 나머지 반 및 하단 스위치들 중의 나머지 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 하단 드라이버; 및
    제1 상단 스위치의 출력단과 제1 하단 스위치의 출력단에 각각 연결된 로드(load);를 포함하고,
    상기 상단부의 출력단은 캔 버스(CAN BUS)의 제1 버스 라인에 연결되며,
    상기 하단부의 출력단은 캔 버스(CAN BUS)의 제2 버스 라인에 연결되는 것을 특징으로 하는 상단 및 하단 제어 회로.
  17. 제16항에 있어서,
    상기 로드는 모터의 입력단인 것을 특징으로 하는 상단 및 하단 제어 회로.
  18. n개(단, n은 2 이상의 자연수)의 스위치로 이루어진 상단부와, n개의 스위치로 이루어진 하단부와, 상단부의 스위치들 중의 반 및 하단부의 스위치들 중의 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 상단 드라이버와, 상단부의 스위치들 중의 나머지 반 및 하단부의 스위치들 중의 나머지 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 하단 드라이버를 각각 포함하는 상단 및 하단 제어 회로의 제어 방법으로서,
    상단 드라이버가 자신에게 연결된 스위치들을 순서대로 턴온(turn-on) 시키는 제1동작을 수행하고, 하단 드라이버가 자신에게 연결된 스위치들을 순서대로 턴온(turn-on)시키는 제2동작을 수행하되, 상단 드라이버 및 하단 드라이버가 제1동작과 제2동작의 시작을 동시에 수행하는 단계를 포함하는 것을 특징으로 하는 제어 방법.
  19. 삭제
  20. n개(단, n은 2 이상의 자연수)의 스위치로 이루어진 상단부와, n개의 스위치로 이루어진 하단부와, 상단부의 스위치들 중의 반 및 하단부의 스위치들 중의 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 상단 드라이버와, 상단부의 스위치들 중의 나머지 반 및 하단부의 스위치들 중의 나머지 반과 각각 연결되어 연결된 스위치들의 턴온(turn-on)/턴오프(turn-off)를 제어하는 하단 드라이버를 각각 포함하는 상단 및 하단 제어 회로의 제어 방법으로서,
    상단 드라이버가 자신에게 연결된 스위치들을 순서대로 턴온(turn-on) 시키는 제1동작을 수행하고, 하단 드라이버가 자신에게 연결된 스위치들을 순서대로 턴온(turn-on)시키는 제2동작을 수행하는 단계; 및
    상기 상단 드라이버가 연결된 스위치들이 모두 턴온(turn-on)된 이후에 연결된 스위치들을 순서대로 턴오프(turn-off)시키는 제3동작을 수행하며, 상기 하단 드라이버가 연결된 스위치들이 모두 턴온(turn-on)된 이후에 연결된 스위치들을 순서대로 턴오프(turn-off)시키는 제4동작을 수행하되, 상단 드라이버 및 하단 드라이버가 제3동작과 제4동작의 시작을 동시에 수행하는 단계;를 포함하는 것을 특징으로 하는 제어 방법.
  21. 삭제
  22. 제20항에 있어서,
    상기 상단 드라이버 및 상기 하단 드라이버가 제1동작과 제2동작 중 어느 한 동작을 선택적으로 수행하되, 제1동작 수행 후에 제3동작을 수행하며, 제2동작 수행 후에 제4동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 상단 및 하단 제어 방법.
KR1020170103664A 2017-08-16 2017-08-16 상단 및 하단 제어 회로와 그 제어 방법 Active KR101886170B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170103664A KR101886170B1 (ko) 2017-08-16 2017-08-16 상단 및 하단 제어 회로와 그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170103664A KR101886170B1 (ko) 2017-08-16 2017-08-16 상단 및 하단 제어 회로와 그 제어 방법

Publications (1)

Publication Number Publication Date
KR101886170B1 true KR101886170B1 (ko) 2018-08-07

Family

ID=63251985

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170103664A Active KR101886170B1 (ko) 2017-08-16 2017-08-16 상단 및 하단 제어 회로와 그 제어 방법

Country Status (1)

Country Link
KR (1) KR101886170B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719369A (en) * 1985-08-14 1988-01-12 Hitachi, Ltd. Output circuit having transistor monitor for matching output impedance to load impedance
KR100440753B1 (ko) * 1996-11-26 2004-07-21 마이크론 테크놀로지 인코포레이티드 조절가능한 출력 구동 회로, 집적회로 출력 구동 회로, 출력 데이터 신호 제공 방법 및 동기식 메모리 장치
KR20060078392A (ko) * 2004-12-31 2006-07-05 매그나칩 반도체 유한회사 포트 드라이버
JP2009213234A (ja) * 2008-03-04 2009-09-17 Hitachi Ltd モーター制御装置
US20140176226A1 (en) * 2012-12-21 2014-06-26 Samsung Electro-Mechanics Co., Ltd. Gate driver circuit and operating method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719369A (en) * 1985-08-14 1988-01-12 Hitachi, Ltd. Output circuit having transistor monitor for matching output impedance to load impedance
KR100440753B1 (ko) * 1996-11-26 2004-07-21 마이크론 테크놀로지 인코포레이티드 조절가능한 출력 구동 회로, 집적회로 출력 구동 회로, 출력 데이터 신호 제공 방법 및 동기식 메모리 장치
KR20060078392A (ko) * 2004-12-31 2006-07-05 매그나칩 반도체 유한회사 포트 드라이버
JP2009213234A (ja) * 2008-03-04 2009-09-17 Hitachi Ltd モーター制御装置
US20140176226A1 (en) * 2012-12-21 2014-06-26 Samsung Electro-Mechanics Co., Ltd. Gate driver circuit and operating method thereof

Similar Documents

Publication Publication Date Title
US5963066A (en) Semiconductor device which drives low-voltage driven switching device, using low-voltage direct current power source, a diode and a capacitor
JP3774220B2 (ja) 電圧作動範囲の信頼性を改善するためのスプリットゲート駆動方式
JP5509469B1 (ja) 高周波スイッチ回路
WO2016143382A1 (ja) 内部電源回路および半導体装置
US20170264210A1 (en) Chattering-less rectification circuit
WO2016189585A1 (ja) 電力変換装置
CN212627663U (zh) 功率电路和包括半桥驱动器的电路
JP7205388B2 (ja) 誘導性負荷制御装置
KR101886170B1 (ko) 상단 및 하단 제어 회로와 그 제어 방법
JP2006197595A (ja) 信号の直流的に分離された伝送方法および回路
US20200212809A1 (en) Power conversion using dual switch with parallel transistors having different blocking voltages
WO2019054051A1 (ja) ゲート駆動回路、および、パワースイッチングシステム
JP2013110837A (ja) 電源システム
CN112821766A (zh) 驱动方法及其驱动装置
JP4859610B2 (ja) バッファ回路及びその制御方法
US9270180B2 (en) DC-DC converter with adaptive minimum on-time
US9966846B2 (en) Circuit including dual power converters and an inductor and a method of using an electronic device including a circuit including dual power converters and an inductor
CN117478120A (zh) 抗老化带宽扩展设备
EP3243275B1 (en) Gate drive circuit
JP6668474B2 (ja) 電子制御装置
EP4254795B1 (en) Efficient concept for driving a pmos and nmos full-bridge power stage
JP2019165438A (ja) ゲート駆動装置および複合ゲート駆動装置
US20240291479A1 (en) Discharge control circuit
JP2004153882A (ja) スイッチング回路の駆動回路
KR102402544B1 (ko) 차량의 전자 제어 시스템 및 그의 제어방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170816

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180410

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20180725

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20180801

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20180802

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20210628

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20220621

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20230621

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20240129

Start annual number: 7

End annual number: 20

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载