+

KR100841987B1 - 다층 인쇄회로기판 제조방법 - Google Patents

다층 인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR100841987B1
KR100841987B1 KR1020070069275A KR20070069275A KR100841987B1 KR 100841987 B1 KR100841987 B1 KR 100841987B1 KR 1020070069275 A KR1020070069275 A KR 1020070069275A KR 20070069275 A KR20070069275 A KR 20070069275A KR 100841987 B1 KR100841987 B1 KR 100841987B1
Authority
KR
South Korea
Prior art keywords
forming
circuit
pattern
carrier
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020070069275A
Other languages
English (en)
Inventor
리오이치 와타나베
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070069275A priority Critical patent/KR100841987B1/ko
Priority to US12/076,431 priority patent/US8262917B2/en
Priority to JP2008073639A priority patent/JP4990826B2/ja
Application granted granted Critical
Publication of KR100841987B1 publication Critical patent/KR100841987B1/ko
Priority to US13/585,301 priority patent/US8574444B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0537—Transfer of pre-fabricated insulating pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/045—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by making a conductive layer having a relief pattern, followed by abrading of the raised portions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

다층 인쇄회로기판 제조방법이 개시된다. 제1 캐리어 상에 제1 회로형성용 패턴 및 제1 회로형성용 패턴이 삽입되는 제1 절연층을 형성하는 단계, 제1 절연층 상에 내부 회로패턴 및 내부 절연층을 형성하고, 서로 다른 내부 절연층 상에 위치한 내부 회로패턴을 상호 연결하는 내부 비어홀을 형성하는 단계, 제2 캐리어 상에 제2 회로형성용 패턴을 형성한 후 제2 회로형성용 패턴을 최외층의 제2 절연층에 각각 삽입하는 단계, 제1 캐리어 및 제2 캐리어를 제거하는 단계, 제1 회로형성용 패턴 및 제2 회로형성용 패턴을 제거하여 회로 형성용 홈을 형성하고, 회로 형성용 홈과 연통된 비어 형성용 홈을 형성하는 단계, 회로 형성용 홈 및 비어 형성용 홈에 전도성 물질을 충진하여 외부 회로패턴 및 외부 비어홀을 형성하는 단계를 포함하는 다층 인쇄회로기판 제조방법은 신뢰성이 우수하고 미세회로 형성이 가능한 박형 인쇄회로기판을 제공할 수 있다.
박형, 캐리어, 다층

Description

다층 인쇄회로기판 제조방법{FABRICATING METHOD FOR MULTILAYER PRINTED CIRCUIT BOARD}
본 발명은 다층 인쇄회로기판 제조방법에 관한 것이다.
전자기기의 고성능화 및 소형화에 따라서 회로 부품의 기능과 패키지 밀도를 개선할 필요성이 높아지고 있다. 또한, 회로 부품이 결합되는 모듈에 대하여, 패키지 밀도와 기능에 대한 개선이 요구되고 있다. 현재, 패키지 밀도를 개선한 회로 부품을 실장하기 위하여 회로 기판을 다층 구조로 형성하는 경향이 있다. 특히, 내측 비어(inner via)에 의한 접속을 이용하는 다층 인쇄회로기판이 회로의 패키지 밀도를 증가시키는 수단으로 이용되고 있다. 또한, 실장 영역과 LSI 사이 또는 구성 부품들 사이를 가장 짧은 거리로 배선 패턴을 연결하는 것에 의하여 공간을 절약할 수 있는 구성요소 통합형 회로기판이 개발되고 있다.
그리고 인쇄회로기판이 날로 경박 단소화 됨에 따라 회로 패턴의 폭 및 간격이 50㎛ 이하, 더 나아가 25㎛ 이하가 되고 있다. 이러한 미세한 조건에서는 가공 공정에서 회로패턴의 박리가 발생하여 수율이 떨어지고 박판에서는 휨, 뒤틀림 등의 문제가 발생한다. 또한, 내 마이그레이션성, 흡습 후 내열성 등의 각종 신뢰성 문제가 발생하고 있다.
본 발명은 박형의 다층 인쇄회로기판 제조방법을 제공한다.
본 발명은 미세 회로 형성이 가능하고 신뢰성이 우수한 다층 인쇄회로기판 제조방법을 제공한다.
본 발명의 일 측면에 따른 다층 인쇄회로기판 제조방법은, 제1 캐리어 상에 제1 회로형성용 패턴 및 제1 회로형성용 패턴이 삽입되는 제1 절연층을 형성하는 단계, 제1 절연층 상에 내부 회로패턴 및 내부 절연층을 형성하고, 서로 다른 내부 절연층 상에 위치한 내부 회로패턴을 상호 연결하는 내부 비어홀을 형성하는 단계, 제2 캐리어 상에 제2 회로형성용 패턴을 형성한 후 제2 회로형성용 패턴을 최외층의 제2 절연층에 각각 삽입하는 단계, 제1 캐리어 및 제2 캐리어를 제거하는 단계, 제1 회로형성용 패턴 및 제2 회로형성용 패턴을 제거하여 회로 형성용 홈을 형성하고, 회로 형성용 홈과 연통된 비어 형성용 홈을 형성하는 단계, 회로 형성용 홈 및 비어 형성용 홈에 전도성 물질을 충진하여 외부 회로패턴 및 외부 비어홀을 형성하는 단계를 포함한다.
본 발명의 다른 측면에 따른 다층 인쇄회로기판 제조방법은, 캐리어 상에 제1 회로형성용 패턴 및 제1 회로형성용 패턴이 삽입되는 제1 절연층을 형성하는 단 계, 제1 절연층 상에 내부 회로패턴 및 내부 절연층을 형성하고, 서로 다른 내부 절연층 상에 위치한 내부 회로패턴을 상호 연결하는 내부 비어홀을 형성하는 단계, 최외층의 제2 절연층에 제2 회로형성용 패턴을 형성한 후 제2 회로형성용 패턴을 제2 절연층에 각각 삽입하는 단계, 캐리어를 제거하는 단계, 제1 회로형성용 패턴 및 제2 회로형성용 패턴을 제거하여 회로 형성용 홈 및 회로 형성용 홈과 연통된 비어 형성용 홈을 형성하는 단계, 회로 형성용 홈 및 비어 형성용 홈에 전도성 물질을 충진하여 외부 회로패턴 및 외부 비어홀을 형성하는 단계를 포함한다.
본 발명에 따른 다층 인쇄회로기판 제조방법의 실시 예들은 다음과 같은 특징들을 하나 또는 그 이상 구비할 수 있다. 예를 들면, 제1 회로형성용 패턴 및 제2 회로형성용 패턴은 수용성 수지 등과 같은 용해 가능한 재료에 의해 형성될 수 있다. 그리고 제1 회로형성용 패턴 및 제2 회로형성용 패턴은 박리 가능한 감광성 레지스트에 의해 형성될 수도 있다.
제1 캐리어 및 제2 캐리어는 테이프, 필름 및 시트 중 어느 하나에 의해형성되어 박리에 의해 제거될 수 있다. 또한, 제1 캐리어 및 제2 캐리어는 금속 포일에 의해 형성되어 에칭에 의해 제거될 수도 있다. 그리고 캐리어는 테이프, 필름 및 시트 중 어느 하나에 의해 형성되어 박리에 의해 제거되거나, 금속 포일에 의해 형성되어 에칭에 의해 제거될 수도 있다.
회로 형성용 홈 및 비어 형성용 홈에 충진되는 전도성 물질은 도금에 의해 충진될 수 있다. 또한, 전도성 물질을 충진한 후 평탄화 작업을 통해서 전도성 물질의 일부를 제거하는 단계를 더 포함할 수 있다. 또한, 평탄화 작업 후 제1 절연 층 및 제2 절연층 상에 솔더 레지스트를 형성한 후 외부 회로패턴이 노출되도록 개구부를 형성할 수도 있다.
내부 회로패턴은 내부 절연층 상에 형성된 내부회로 형성용 패턴을 가압하여 내부 절연층에 삽입한 후 내부회로 형성용 패턴을 제거하고, 내부회로 형성용 패턴이 제거되어 형성된 회로 형성용 홈에 전도성 물질을 충진함으로써 형성될 수 있다. 그리고 내부 비어홀은 회로 형성용 홈에 내부 회로패턴과 연통되는 비어홀 형성용 홈을 가공한 후 비어홀 형성용 홈에 전도성 물질을 충진함으로써 형성될 수도 있다.
제1 캐리어 상에 제1 회로형성용 패턴을 형성하는 단계는, 한 쌍의 제1 캐리어를 분리 가능하게 상호 고정한 후 각각의 제1 캐리어 상에 제1 회로형성용 패턴을 형성할 수도 있다. 그리고 캐리어 상에 제1 회로형성용 패턴을 형성하는 단계는, 한 쌍의 캐리어를 분리 가능하게 상호 고정한 후 각각의 캐리어 상에 제1 회로형성용 패턴을 형성할 수도 있다.
본 발명의 다른 측면에 따른 다층 인쇄회로기판 제조방법은, 제1 캐리어 상에 제1 회로형성용 패턴 및 비어 형성용 패턴을 형성한 후 제1 절연층을 형성하는 단계, 제1 절연층 상에 회로형성용 패턴 형성 및 임프린팅 공정에 의해 내부 회로패턴 및 내부 절연층을 반복적으로 형성하고, 서로 다른 내부 절연층 상에 위치하는 내부 회로패턴을 상호 연결하는 내부 비어홀을 형성하는 단계, 제2 캐리어 상에 제2 회로형성용 패턴을 형성한 후 제1 회로형성용 패턴 및 제2 회로형성용 패턴을 제1 절연층 및 최외층의 제2 절연층에 각각 삽입하는 단계, 제1 캐리어 및 제2 캐 리어를 제거하는 단계, 제1 회로형성용 패턴 및 제2 회로형성용 패턴을 제거하여 회로 형성용 홈을 형성하고, 회로 형성용 홈과 연통된 비어 형성용 홈을 형성하는 단계, 회로 형성용 홈 및 비어 형성용 홈에 전도성 물질을 충진하여 외부 회로패턴 및 외부 비어홀을 형성하는 단계를 포함한다.
본 발명은 박형의 다층 인쇄회로기판 제조방법을 제공할 수 있다.
본 발명은 미세 회로 형성이 가능하고 신뢰성이 우수한 다층 인쇄회로기판 제조방법을 제공할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법을 나타내는 순서도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법 은, 제1 캐리어 상에 제1 회로형성용 패턴 및 제1 회로형성용 패턴이 삽입되는 제1 절연층을 형성하는 단계, 제1 절연층 상에 빌드 업(build up) 공정에 의해 내부 회로패턴 및 내부 절연층을 형성하고, 서로 다른 내부 절연층 상에 위치한 내부 회로패턴을 상호 연결하는 내부 비어홀을 형성하는 단계, 제2 캐리어 상에 제2 회로형성용 패턴을 형성한 후 제2 회로형성용 패턴을 최외층의 제2 절연층에 각각 삽입하는 단계, 제1 캐리어 및 제2 캐리어를 제거하는 단계, 제1 회로형성용 패턴 및 제2 회로형성용 패턴을 제거하여 회로 형성용 홈을 형성하고, 회로 형성용 홈과 연통된 비어 형성용 홈을 형성하는 단계, 회로 형성용 홈 및 비어 형성용 홈에 전도성 물질을 충진하여 외부 회로패턴 및 외부 비어홀을 형성하는 단계를 포함한다.
본 실시 예에 따른 다층 인쇄회로기판 제조방법은 제1 캐리어 및 제2 캐리어에 각각 제1 회로형성용 패턴 및 제2 회로형성용 패턴을 형성하여 이를 절연층에 삽입한 후 제거하고, 이에 의해 생긴 회로 형성용 홈에 전도성 물질을 충진하여 외부 회로패턴을 형성하기 때문에 박판 인쇄회로기판을 제작할 수 있을 뿐만 아니라 기판의 신뢰성을 높일 수 있다. 또한, 제1 캐리어 및 제2 캐리어를 금속뿐만 아니라 테이프(tape), 필름(film) 또는 시트(sheet)에 의해서 형성할 수 있기 때문에 제조 단가를 절감할 수 있는 효과를 도모할 수 있다.
이하에서는 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법의 실시 예를 도 2 내지 도 12를 통해서 설명하기로 한다.
도 2는 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법에서, 제1 캐리어(120) 상에 제1 회로형성용 패턴(122)을 형성한 상태를 도시하는 단면도이 다.
제1 캐리어(120)는 금속 포일(metal foil) 뿐만 아니라 테이프, 필름 또는 시트 등과 같은 다양한 재질에 의해 형성될 수 있다. 제1 캐리어(120)는 추후 공정에 의해 제거되는데(도 8 참조), 이때 제1 캐리어(120)의 재질에 따라서 그 제거방법이 다를 수 있다. 즉, 제1 캐리어(120)가 금속 포일에 의해 형성되는 경우 제1 캐리어(120)는 에칭(etching)에 의해 제거되고, 제1 캐리어(120)가 테이프, 필름 또는 시트 등에 의해 형성되는 경우 제1 캐리어(120)는 박리(剝離)에 의해 제거될 수 있다.
제1 캐리어(120) 상에 형성되는 제1 회로형성용 패턴(122)은 용해 가능한 재질에 의해 형성된다. 예를 들면, 제1 캐리어(120)는 변성 알키드 수지, 페놀 수지, 멜라민 변성 아크릴 수지 또는 아미노 수지 등과 같은 수용성 수지 등에 의해 형성될 수 있다. 그리고 제1 회로형성용 패턴(122)은 박리 가능한 감광성 레지스트에 의해 형성될 수도 있다.
그리고 제1 회로형성용 패턴(122)은 추후 공정에 의해 용해 또는 박리되어(도 9 참조) 외부 회로패턴이 형성될 수 있는 회로 형성용 홈을 형성한다. 제1 캐리어(120) 상에 제1 회로형성용 패턴(122)을 형성하는 방법은 일반적인 인쇄회로기판에서 회로패턴을 형성하는 방법과 동일하므로 구체적인 설명은 생략하기로 한다.
도 3은 도 2에 도시된 제1 회로형성용 패턴(122) 상에 제1 절연층(142)을 형성한 상태를 도시하는 단면도이다.
도 3에 도시되어 있는 바와 같이, 제1 절연층(142)은 제1 캐리어(120) 상에 형성되어 제1 회로형성용 패턴(122)이 그 내부에 삽입되도록 한다. 제1 절연층(142)은 추후 형성되는 내부 회로패턴과 외부 회로패턴의 층간을 절연하는 역할을 한다. 그리고 제1 회로형성용 패턴(122)이 제거되어 생긴 홈에 형성되는 외부 회로패턴(220)은 제1 절연층(142)의 내부에 삽입된다.
제1 절연층(142)은 열강화성 수지에 의해 형성될 수 있다. 열강화성 수지로는, 예를 들면 페놀(phenol) 수지, 멜라닌 수지, 요소 수지, 에폭시(epoxy) 수지, 페녹시(phenoxy) 수지, 에폭시(epoxy) 변성 폴리이미드 수지, 불포화 폴리에스테르(polyester) 수지, 폴리이미드 수지, 우레탄(urethane) 수지, 디알릴 프탈레이트(diallyl phthalate) 수지 등이 있다. 이와 같은 열강화성 수지는 단독으로 사용될 수 있지만, 2종류 이상의 혼합 수지가 사용될 수 있다.
열강화성 수지는 경화제를 이용할 수 있는데, 그 경화제로, 예를 들면, 폴리페놀(polyphenol)계 경화제, 폴리아민(polyamine)계 경화제, 카르본산 히드라지드(hydrazide)류, 지아미노마레오니코릴 류, 디시안 디아미드(dicyan diamide), 이미다졸(imidazole)류 폴리아민(polyamine)의 나일론(nylon) 소금 및 인산염, 루이스산 및 그 아민(amin) 착제 등이 사용 가능하다. 이와 같은 경화제는 단독 또는 2 이상을 혼합해서 사용할 수도 있다.
제1 절연층(142)은 열가소성 수지에 의해 형성될 수도 있다. 열가소성 수지는, 예를 들어, 폴리 에테르 술폰(poly ether sulfone), 폴리설폰, 폴리 에테르 이미드(poly ether imide), 폴리스티렌(polystyrene), 폴리에틸렌(polyethylene), 폴리아릴레이트(polyallylate), 폴리아미드 이미드(polyamide imide), 폴리페닐렌 술 피드(polyphenylene sulfide), 폴리에텔케톤, 폴리옥시 벤조에이트(polyoxy benzoate), 폴리 염화 비닐, 폴리 초산 비닐, 폴리 아세탈(poly acetal), 폴리 카보네이트(polycarbonate) 등이 사용될 수 있다. 이와 같은 열가소성 수지는 단독으로 사용할 수도 있고 2 종류 이상을 병용하여 사용할 수도 있다.
도 4 및 도 5는 본 발명의 일 실시 예에 따른 다층 인쇄회로기판의 제1 절연층(142) 상에 내부 회로패턴(160)을 형성한 상태를 도시하는 단면도이다.
도 4 및 도 5를 참조하면, 제1 절연층(142) 상에는 빌드 업(build up) 공정에 의해 내부 회로패턴(160) 및 내부 비어홀(162)이 형성된다. 즉, 세미 애디티프(semi-additive) 공정 또는 서브트랙티브(subtractive) 공정 등에 의해 내부 회로패턴(160)을 형성하고, 레이저 가공 등에 의해 내부 비어홀(162)을 형성한다. 각각의 층에 위치하는 내부 회로패턴(160)은 내부 절연층(144)에 의해 층간 절연된다. 내부 절연층(144)이 적층되는 층 수는 설계 조건 등에 따라서 다양하게 변경될 수 있다. 그리고 최외층의 내부 회로패턴 상에는 제2 절연층(146)이 형성된다(도 6a 또는 도 6b 참조).
도 6a는 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법에서, 제2 절연층(146) 상에 제2 회로형성용 패턴(126)을 형성한 상태를 도시하는 단면도이다.
도 6a를 참조하면, 제2 회로형성용 패턴(126)은 일반적인 회로패턴 형성 방법에 의해 제2 절연층(146) 상에 형성된다. 제2 회로형성용 패턴(126)은 추후 제2 절연층(146)의 내부에 삽입된 후 제거되어 외부 회로패턴(220)을 형성하기 위한 회 로 형성용 홈을 제공한다. 제2 회로형성용 패턴(126)의 형성방법 등은 제1 회로형성용 패턴(122)과 동일하기 때문에 구체적인 설명은 생략하기로 한다.
도 6b는 본 발명의 다른 실시 예에 따른 다층 인쇄회로기판 제조방법에서, 제2 캐리어(124) 상에 제2 회로형성용 패턴(126)을 형성한 상태를 도시한 단면도이다.
도 6b를 참조하면, 제2 캐리어(124) 상에 일반적인 회로패턴 형성 방법에 의해 제2 회로형성용 패턴(126)을 형성한다. 제2 캐리어(124) 및 제2 회로형성용 패턴(126)의 구성 및 제작방법은 제1 캐리어(120) 및 제1 회로형성용 패턴(122)의 그것과 동일하다. 제2 캐리어(124)를 외측에서 가압하면, 제2 캐리어(124) 상에 형성된 제2 회로형성용 패턴(126)은 제2 절연층(146)의 내부에 삽입된다.
도 7은 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법에서, 제1 회로형성용 패턴(122) 및 제2 회로형성용 패턴(126)이 각각 제1 절연층(142) 및 제2 절연층(146)의 내부에 삽입된 상태를 도시하는 단면도이다.
도 7을 참고하면, 도 6a 및 도 6b에서 양 측의 제1 캐리어(120) 및 제2 캐리어(124)를 가압하여 제1 회로형성용 패턴(122) 및 제2 회로형성용 패턴(126)이 각각 제1 절연층(142) 및 제2 절연층(146)의 내부에 삽입되도록 한다. 제1 캐리어(120) 및 제2 캐리어(124)를 가압하는 경우, 제1 절연층(142) 및 제2 절연층(146)의 특성에 따라서 열을 공급할 수도 있다.
도 8은 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법에서, 제1 캐리어(120) 및 제2 캐리어(124)를 제거하는 상태를 도시하는 단면도이다.
도 8을 참조하면, 제1 절연층(142) 및 제2 절연층(146) 상에 위치하는 제1 캐리어(120) 및 제2 캐리어(124)는 박리 또는 에칭에 의해 제거될 수 있다. 즉, 제1 캐리어(120) 및 제2 캐리어(124)가 금속 포일 등에 의해 형성되는 경우에는 에칭에 의해 제거되고, 제1 캐리어(120) 및 제2 캐리어(124)가 필름, 시트 또는 테이프 등에 의해 형성되는 경우에는 박리에 의해 제거될 수 있다. 제1 캐리어(120) 및 제2 캐리어(124)가 제거됨으로써 제1 회로형성용 패턴(122) 및 제2 회로형성용 패턴(126)이 외부로 노출될 수 있다.
도 9는 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법에서, 제1 회로형성용 패턴(122) 및 제2 회로형성용 패턴(126)을 제거한 후 형성된 회로 형성용 홈(180) 및 비어 형성용 홈(182)을 나타내는 단면도이다.
도 9를 참조하면, 제1 회로형성용 패턴(122) 및 제2 회로형성용 패턴(126)은 위에서 설명한 바와 같이 용해 또는 박리 등에 의해 제거된다. 제1 회로형성용 패턴(122) 및 제2 회로형성용 패턴(126)이 제거됨으로써 회로 형성용 홈(180)이 형성된다. 그리고 회로 형성용 홈(180)에 연통하여 비어 형성용 홈(182)이 형성되며, 비어 형성용 홈(182)은 내층 회로패턴(160)과도 연통된다. 비어 형성용 홈(182)은 레이저 가공 등에 의해 형성될 수 있다.
도 10은 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법에서, 도금을 실시하여 회로 형성용 홈(180) 및 비어 형성용 홈(182)에 전도성 물질을 충진한 상태를 도시하는 단면도이다.
도 10을 참조하면, 회로 형성용 홈(180) 및 비어 형성용 홈(182)에 도금을 통해서 전도성 물질인 구리, 금, 주석, 아연 등을 충진한다. 이때 한 쪽 면에만 도금을 수행할 수도 있고 도 10과 같이 양 쪽 모두를 도금할 수도 있다. 전도성 물질을 충진함으로써 외부 회로패턴(220) 및 외부 비어홀(222)이 형성된다. 그리고 내부 회로패턴(160) 및 외부 회로패턴(220)은 외부 비어홀(222)에 의해 층간 접속된다.
회로 형성용 홈(180) 및 비어 형성용 홈(182)에는 도금뿐만 아니라 메탈 잉크(metal ink)를 인쇄하여 전도성 물질을 충진하거나, 전도성 페이스트(paste)를 충진하여 외부 회로패턴(220) 및 외부 비어홀(222)을 형성할 수도 있다.
도 11은 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법에서, 도금에 의해 형성된 기판을 표면 가공한 상태를 나타내는 단면도이다.
도 11을 참조하면, 도금에 의해 형성된 도금층을 기계적 연마 또는 에칭 등의 공정을 통해서 표면을 가공한다. 표면 가공 결과, 외부 회로패턴(220), 제1 절연층(142) 및 제2 절연층(146)이 외부로 노출된다.
도 12는 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법에서, 제1 절연층(142) 및 제2 절연층(146)에 솔더 레지스트(240)를 형성한 상태를 도시한 단면도이다.
도 12를 참조하면, 제1 절연층(142) 및 제2 절연층(146) 상에는 솔더 레지스트(solder resister)(240)가 형성된다. 솔더 레지스트(240)에는 개구부(242)가 형성되는데, 개구부(242)을 통해서 외부 회로패턴(220)이 외부로 노출될 수 있다. 그리고 개구부(242)가 형성된 기판에는 추후 공정에 의해 반도체 칩(도시하지 않음) 등이 실장될 수 있다.
도 13은 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법의 다른 실시 예를 도시하는 순서도이다.
도 13을 참조하면, 본 발명의 다른 실시 예에 따른 다층 인쇄회로기판 제조방법은, 제1 캐리어 상에 제1 회로형성용 패턴 및 제1 회로형성용 패턴이 삽입되는 제1 절연층을 형성하는 단계, 제1 절연층 상에 내부 회로형성용 패턴을 형성한 후 제1 절연층에 삽입한 후 제거하는 공정을 반복하여 내부 회로패턴 및 내부 절연층을 반복적으로 형성하고, 서로 다른 내부 절연층 상에 위치한 내부 회로패턴을 상호 연결하는 내부 비어홀을 형성하는 단계, 제2 캐리어 상에 제2 회로형성용 패턴을 형성한 후 제2회로형성용 패턴을 최외층의 제2 절연층에 각각 삽입하는 단계, 제1 캐리어 및 제2 캐리어를 제거하는 단계, 제1 회로형성용 패턴 및 제2 회로형성용 패턴을 제거하여 회로 형성용 홈을 형성하고, 회로 형성용 홈과 연통된 비어 형성용 홈을 형성하는 단계, 회로 형성용 홈 및 비어 형성용 홈에 전도성 물질을 충진하여 외부 회로패턴 및 외부 비어홀을 형성하는 단계를 포함한다.
본 실시 예에 따른 다층 인쇄회로기판 제조방법은, 내부 회로패턴을 형성하는 방법을 제외한 나머지는 도 1에 도시된 방법과 동일하거나 대응되므로, 이하에서는 내부 회로패턴을 형성하는 방법에 대해서만 도 14 내지 도 18을 참조하여 설명하기로 한다.
도 14는 본 발명의 다른 실시 예에 따른 다층 인쇄회로기판 제조방법에서, 제1 절연층(142) 상에 내부 회로형성용 패턴(260)을 형성한 상태를 도시하는 단면 도이다.
도 14를 참조하면, 내부 회로형성용 패턴(260)은 용해 가능한 수용성 수지 또는 박리 가능한 감광성 수지 등에 의해 형성된다. 내부 회로형성용 패턴(260)을 형성하는 방법은 제1 캐리어(120) 상에 위치하는 제1 회로형성용 패턴(122)과 동일하므로 구체적인 설명은 생략하기로 한다.
도 15는 본 발명의 다른 실시 예에 따른 다층 인쇄회로기판 제조방법에서, 내부 회로형성용 패턴(260)을 가압하여 제1 절연층(142)에 삽입한 상태를 도시한 단면도이다.
도 15를 참조하면, 내부 회로형성용 패턴(260)은 플레이트(plate)(도시하지 않음) 등에 의해 가압되어 제1 절연층(142)에 삽입된다. 내부 회로형성용 패턴(260)을 제1 절연층(142)에 삽입하는 방법은, 위에서 설명한 바와 같이, 제2 회로형성용 패턴(126)을 제2 절연층(146)에 삽입하는 방법과 동일할 수 있다.
도 16은 본 발명의 다른 실시 예에 따른 다층 인쇄회로기판 제조방법에서, 내부 회로형성용 패턴(260)을 제거한 상태를 도시한 단면도이다.
도 16을 참조하면, 내부 회로형성용 패턴(262)은 박리 또는 용해에 의해 제거되어 회로 형성용 홈(180)을 제공한다. 위에서 설명한 바와 같이, 내부 회로형성용 패턴(260)이 수용성 수지 등에 의해 형성된 경우 용해에 의해 제거될 수 있고, 박리 가능한 감광성 수지 등에 의해 형성되어 박리를 통해 제거될 수도 있다. 내부 회로형성용 패턴(260)이 제거되면 내부 회로패턴(160)을 형성할 수 있게 하는 회로 형성용 홈(180)이 형성된다.
도 17은 본 발명의 다른 실시 예에 따른 다층 인쇄회로기판 제조방법에서, 내부 회로형성용 패턴(260)을 제거한 후 비어 형성용 홈(182)을 가공한 상태를 도시하는 단면도이다.
도 17을 참조하면, 레이저 가공 등에 의해서 제1 캐리어(120) 상에 형성된 제1 회로형성용 패턴(122)과 연통되는 비어 형성용 홈(182)을 형성한다. 비어 형성용 홈(182)에는 추후의 공정에 의해 구리 등과 같은 전도성 물질이 충진되는데, 이로 인해 내부 회로패턴(160)과 제1 회로형성용 패턴(122)이 층간 연결된다.
도 18은 본 발명의 다른 실시 예에 따른 다층 인쇄회로기판 제조방법에서, 내부 회로패턴(160) 및 내부 비어홀(162)을 형성한 상태를 도시한 단면도이다.
도 18을 참조하면, 일반적인 도금 공정 등을 이용하여 내부 회로형성용 패턴(260)이 제거되어 형성된 회로 형성용 홈(180) 및 비어 형성용 홈(182)에 전도성 물질을 충진한다. 전도성 물질은 일반적인 도금 공정을 이용하여 충진할 수도 있고, 전도성 잉크를 프린팅(printing) 하여 충진할 수도 있다. 또한, 전도성 페이스트를 이용하여 전도성 물질을 충진할 수도 있다.
이와 같이, 전도성 물질을 충진한 후 표면 가공을 통해서 내부 회로패턴(160)이 외부로 노출되도록 한다. 그 후, 이와 같은 공정을 반복하여 소정의 층에 위치하는 내부 회로패턴(160)을 형성한 후, 도 6a 또는 도 6b 내지 도 12에 도시되어 있는 공정을 수행하여 다층 인쇄회로기판을 완성한다.
도 19는 본 발명의 또 다른 실시 예에 따른 다층 인쇄회로기판 제조방법의 순서도이다.
도 19를 참조하면, 본 발명의 또 다른 실시 예에 따른 다층 인쇄회로기판 제조방법은, 제1 캐리어 상에 제1 회로형성용 패턴 및 비어 형성용 패턴을 형성한 후 제1 절연층을 형성하는 단계, 제1 절연층 상에 회로형성용 패턴 형성 및 임프린팅(imprinting) 공정에 의해 내부 회로패턴 및 내부 절연층을 반복적으로 형성하고, 서로 다른 내부 절연층 상에 위치한 내부 회로패턴을 상호 연결하는 내부 비어홀을 형성하는 단계, 제2 캐리어 상에 제2 회로형성용 패턴을 형성한 후 제1 회로형성용 패턴 및 제2 회로형성용 패턴을 제1 절연층 및 최외층의 제2 절연층에 각각 삽입하는 단계, 제1 캐리어 및 제2 캐리어를 제거하는 단계, 제1 회로형성용 패턴 및 제2 회로형성용 패턴을 제거하여 회로 형성용 홈을 형성하고, 회로 형성용 홈과 연통된 비어 형성용 홈을 형성하는 단계, 회로 형성용 홈 및 비어 형성용 홈에 전도성 물질을 충진하여 외부 회로패턴 및 외부 비어홀을 형성하는 단계를 포함한다.
도 19에 도시된 다층 인쇄회로기판 제조방법은, 외부 회로패턴(220)과 내부 회로패턴(160)을 연결하는 비어 홀을 비어 형성용 패턴(128)을 임프린팅(imprinting) 한 후 제거하고, 그 제거된 부분에 전도성 물질을 충진함으로써 형성된다는 점에 특징이 있다.
이하에서는 도 20 내지 도 25를 참조하면서, 본 발명의 또 다른 실시 예에 따른 다층 인쇄회로기판 제조방법에 대해서 설명하기로 한다.
도 20은 본 발명의 또 다른 실시 예에 따른 다층 인쇄회로기판 제조방법에서, 제1 캐리어(120) 상에 제1 회로형성용 패턴(122) 및 비어 형성용 패턴(128)을 순차적으로 나타낸 상태를 도시하는 단면도이다.
도 20을 참조하면, 제1 회로형성용 패턴(122)과 동일한 방법에 의해 비어 형성용 패턴(128)을 형성한다. 비어 형성용 패턴(128)은 제1 회로형성용 패턴(122)에 비해 그 크기가 작게 형성할 수 있다. 비어 형성용 패턴(128)은 추후 공정에 의해서 제거되는데, 제1 회로형성용 패턴(122)의 제거 방법과 같이 용해 또는 박리에 의해 제거될 수 있다.
도 21은 본 발명의 또 다른 실시 예에 따른 다층 인쇄회로기판 제조방법에서, 제1 캐리어(120) 상에 제1 절연층(142)을 형성한 상태를 도시하는 단면도이다.
도 21을 참조하면, 제1 회로형성용 패턴(122) 및 비어 형성용 패턴(128)은 제1 절연층(142) 내부에 삽입되어 위치하고 있다. 제1 절연층(142)의 두께는 비어 형성용 패턴(128)의 높이보다 다소 높게 형성한다.
도 22는 본 발명의 또 다른 실시 예에 따른 다층 인쇄회로기판 제조방법에서, 제1 절연층(142) 상에 내부 회로패턴을 형성하기 위해서 내부회로 형성용 패턴(260)을 형성한 상태를 도시하는 단면도이다.
도 22를 참조하면, 제1 절연층(142) 상에 내부회로 형성용 패턴(260)이 형성된다. 내부회로 형성용 패턴(260)을 형성하는 방법은 도 14를 통해서 설명한 바와 같다. 내부회로 형성용 패턴(260)은 추후의 공정에 의해 비어 형성용 패턴(128)과 접속한다.
도 23은 본 발명의 또 다른 실시 예에 따른 다층 인쇄회로기판 제조방법에서, 내부회로 형성용 패턴(260)이 가압되어 제1 절연층(142)의 내부에 삽입된 상태를 도시하는 단면도이다.
도 23을 참조하면, 내부회로 형성용 패턴(260)은 가압되어 제1 절연층(142)의 내부에 삽입된다. 이때, 제1 회로형성용 패턴(122)의 일부는 비어 형성용 패턴(128)과 접하게 된다.
도 24는 본 발명의 또 다른 실시 예에 따른 다층 인쇄회로기판 제조방법에서, 내부 회로형성용 패턴(260) 및 비어 형성용 패턴(128)이 제거된 상태를 나타내는 단면도이다.
도 24를 참고하면, 내부 회로형성용 패턴(260) 및 비어 형성용 패턴(128)은 용해 또는 박리 등에 의해 제거되어, 회로 형성용 홈(180) 및 비어 형성용 홈(182)이 형성된다. 그리고 회로 형성용 홈(180) 및 비어 형성용 홈(182)을 통해서는 제1 캐리어(120) 상에 형성된 제1 회로형성용 패턴(122)이 외부로 노출된다. 이와 같이 노출된 제1 회로형성용 패턴(122) 상에는 수지 등이 잔존할 수 있기 때문에 플라즈마(plazma) 또는 화학적 디스미어(desmear) 공정을 수행하여 제1 회로형성용 패턴(122)에 잔존하는 수지 등을 처리한다.
도 25는 본 발명의 또 다른 실시 예에 따른 다층 인쇄회로기판 제조방법에서, 회로 형성용 홈(180) 및 비어 형성용 홈(182)에 전도성 물질을 충진한 상태를 도시하는 단면도이다.
도 25를 참고하면, 회로 형성용 홈(180) 및 비어 형성용 홈(182)에는 도금 등의 공정에 의해 전도성 물질이 충진된다. 이로 인해, 내부 회로패턴(160) 및 외부 비어홀(162)이 형성된다. 그리고 외부 비어홀(162)과 접하는 제1 회로형성용 패턴(122)은 추후 공정에 의해 제거되고, 그로 인해 형성된 홈에 전도성 물질이 충진 됨으로써 외부 비어홀(162)과 연결되는 외부 회로패턴(220)이 형성된다.
본 실시 예에서는 내부 회로패턴이 내부회로 형성용 패턴(262)의 형성, 내부회로 형성용 패턴(262)의 임프린팅 및 제거, 전도성 물질의 충진 공정을 거쳐서 형성되었지만, 본 실시 예는 이에 국한되는 것은 아니며 도 3 내지 도 4에 도시된 바와 같이 빌드 업(build up) 공정에 의해 형성될 수도 있음은 물론이다.
도 26은 본 발명의 또 다른 실시 예에 따른 다층 인쇄회로기판 제조방법을 나타내는 순서도이다.
도 26을 참조하면, 본 발명의 또 다른 실시 예에 따른 다층 인쇄회로기판 제조방법은, 상호 접합된 각각의 제1 캐리어 상에 제1 회로형성용 패턴을 형성한 후 제1 절연층을 형성하는 단계, 제1 절연층 상에 빌드 업(build up) 공정에 의해 내부 회로패턴 및 내부 절연층을 반복적으로 형성하고, 서로 다른 내부 절연층 상에 위치한 내부 회로패턴을 상호 연결하는 비어홀을 형성하는 단계, 제2 캐리어 상에 제2 회로형성용 패턴을 형성한 후 제1 회로형성용 패턴 및 제2 회로형성용 패턴을 제1 절연층 및 최외층의 제2 절연층에 각각 삽입하는 단계, 한 쌍의 제1 캐리어를 분리한 후 제1 캐리어 및 제2 캐리어를 제거하는 단계, 제1 회로형성용 패턴 및 제2 회로형성용 패턴을 제거하여 회로 형성용 홈을 형성하고, 회로 형성용 홈과 연통된 비어 형성용 홈을 형성하는 단계, 회로 형성용 홈 및 비어 형성용 홈에 전도성 물질을 충진하여 외부 회로패턴 및 외부 비어홀을 형성하는 단계를 포함한다
본 실시 예에 따른 다층 인쇄회로기판 제조방법은, 도 27에 도시되어 있는 바와 같이, 한 쌍의 제1 캐리어(120)를 상호 접합한 후 각각의 제1 캐리어(120) 상 에 도 2 내지 도 7에 도시된 바와 같은 공정을 수행한다. 그리고 상호 접합되어 있는 제1 캐리어(120)를 상호 분리한 후 도 8 내지 도 12에 도시된 바와 같은 공정을 수행하기 때문에 공정시간을 절감할 수 있는 효과를 도모할 수 있다.
도 27은 본 발명의 또 다른 실시 예에 따른 다층 인쇄회로기판 제조방법에서, 한 쌍의 제1 캐리어(120)가 상호 접합되어 있는 상태를 도시하는 단면도이다.
도 27을 참조하면, 제1 캐리어(120)는 상호 분리 가능하도록 점착 필름(300)에 의해 결합되어 있으며 추후 공정에 의해 분리될 수 있다. 그리고 각각의 제1 캐리어(120) 상에는 제1 회로형성용 패턴(122)이 형성되어 있다.
도 28은 본 발명의 또 다른 실시 예에 따른 다층 인쇄회로기판 제조방법에서, 한 쌍의 제1 캐리어(120) 상에 빌드 업 공정 또는 임프린팅 공정에 의해 내부 회로패턴(160) 내부 비어홀(162)을 형성한 상태를 도시하는 단면도이다.
도 28을 참조하면, 점착필름(300)을 중심으로 동일한 회로층이 형성되어 있음을 알 수 있다. 이와 같은 회로층의 제조방법은 도 2 내지 도 7을 통해 설명한 바와 같다. 그리고 점착 필름(300)을 제거하여 회로층을 각각 분리한 후 도 8 내지 도 12에 도시된 공정을 수행하여 다층 인쇄회로기판을 제조할 수 있다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법을 나타내는 순서도.
도 2 내지 도 12는 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법을 순차적으로 나타내는 단면도.
도 13은 본 발명의 다른 실시 예에 따른 다층 인쇄회로기판 제조방법을 나타내는 순서도.
도 14 내지 도 18은 본 발명의 다른 실시 예에 따른 다층 인쇄회로기판 제조방법을 순차적으로 나타내는 단면도.
도 19는 본 발명의 또 다른 실시 예에 따른 다층 인쇄회로기판 제조방법을 나타내는 순서도.
도 20 내지 도 25는 본 발명의 또 다른 실시 예에 따른 다층 인쇄회로기판 제조방법을 순차적으로 나타내는 단면도.
도 26은 본 발명의 또 다른 실시 예에 따른 다층 인쇄회로기판 제조방법을 나타내는 순서도.
도 27 내지 도 28은 본 발명의 또 다른 실시 예에 따른 다층 인쇄회로기판 제조방법을 순차적으로 나타내는 단면도.
<도면 부호의 설명>
120: 제1 캐리어 122: 제1 회로형성용 패턴
124: 제2 캐리어 126: 제2 회로형성용 패턴
128: 비어 형성용 패턴 142: 제1 절연층
144: 내부 절연층 146: 제2 절연층
160: 내부 회로패턴 162: 내부 비어홀
180: 회로 형성용 홈 182: 비어 형성용 홈
220: 외부 회로패턴 222: 외부 비어홀
240: 솔더 레지스트 242: 개구부
260: 내부회로 형성용 패턴
300: 점착 필름

Claims (21)

  1. 제1 캐리어 상에 제1 회로형성용 패턴 및 상기 제1 회로형성용 패턴이 삽입되는 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상에 내부 회로패턴 및 내부 절연층을 형성하고, 서로 다른 상기 내부 절연층 상에 위치한 상기 내부 회로패턴을 상호 연결하는 내부 비어홀을 형성하는 단계;
    제2 캐리어 상에 제2 회로형성용 패턴을 형성한 후 상기 제2 회로형성용 패턴을 최외층의 제2 절연층에 각각 삽입하는 단계;
    상기 제1 캐리어 및 상기 제2 캐리어를 제거하는 단계;
    상기 제1 회로형성용 패턴 및 상기 제2 회로형성용 패턴을 제거하여 회로 형성용 홈을 형성하고, 상기 회로 형성용 홈과 연통된 비어 형성용 홈을 형성하는 단계;
    상기 회로 형성용 홈 및 상기 비어 형성용 홈에 전도성 물질을 충진하여 외부 회로패턴 및 외부 비어홀을 형성하는 단계;를 포함하는 다층 인쇄회로기판 제조방법.
  2. 캐리어 상에 제1 회로형성용 패턴 및 상기 제1 회로형성용 패턴이 삽입되는 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상에 내부 회로패턴 및 내부 절연층을 형성하고, 서로 다른 상기 내부 절연층 상에 위치한 상기 내부 회로패턴을 상호 연결하는 내부 비어홀을 형성하는 단계;
    최외층의 제2 절연층에 제2 회로형성용 패턴을 형성한 후 상기 제2 회로형성용 패턴을 상기 제2 절연층에 각각 삽입하는 단계;
    상기 캐리어를 제거하는 단계;
    상기 제1 회로형성용 패턴 및 상기 제2 회로형성용 패턴을 제거하여 회로 형성용 홈 및 상기 회로 형성용 홈과 연통된 비어 형성용 홈을 형성하는 단계;
    상기 회로 형성용 홈 및 상기 비어 형성용 홈에 전도성 물질을 충진하여 외부 회로패턴 및 외부 비어홀을 형성하는 단계;를 포함하는 다층 인쇄회로기판 제조방법.
  3. 제1항 또는 제2항 중 어느 하나의 항에 있어서,
    상기 제1 회로형성용 패턴 및 상기 제2 회로형성용 패턴은 용해 가능한 재료에 의해 형성되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  4. 제3항에 있어서,
    상기 제1 회로형성용 패턴 및 상기 제2 회로형성용 패턴은 수용성 수지에 의 해 형성되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  5. 제1항 또는 제2항 중 어느 하나의 항에 있어서,
    상기 제1 회로형성용 패턴 및 상기 제2 회로형성용 패턴은 박리 가능한 감광성 레지스트에 의해 형성되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  6. 제1항에 있어서,
    상기 제1 캐리어 및 상기 제2 캐리어는 박리에 의해 제거되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  7. 제6항에 있어서,
    상기 제1 캐리어 및 상기 제2 캐리어는 테이프, 필름 및 시트 중 어느 하나인 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  8. 제1항에 있어서,
    상기 제1 캐리어 및 상기 제2 캐리어는 에칭에 의해 제거되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  9. 제8항에 있어서,
    상기 제1 캐리어 및 상기 제2 캐리어는 금속 포일에 의해 형성되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  10. 제2항에 있어서,
    상기 캐리어는 박리에 의해 제거되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  11. 제10항에 있어서,
    상기 캐리어는 테이프, 필름 및 시트 중 어느 하나인 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  12. 제2항에 있어서,
    상기 캐리어는 에칭에 의해 제거되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  13. 제12항에 있어서,
    상기 캐리어는 금속 포일에 의해 형성되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  14. 제1항 또는 제2항 중 어느 하나의 항에 있어서,
    상기 회로 형성용 홈 및 상기 비어 형성용 홈에 충진되는 상기 전도성 물질은 도금에 의해 충진되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  15. 제14항에 있어서,
    상기 전도성 물질을 충진한 후 상기 평탄화 작업을 통해서 상기 전도성 물질의 일부를 제거하는 단계를 더 포함하는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  16. 제15항에 있어서,
    상기 평탄화 작업 후 상기 제1 절연층 및 상기 제2 절연층 상에 솔더 레지스트를 형성한 후 상기 외부 회로패턴이 노출되도록 개구부를 형성하는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  17. 제1항 또는 제2항 중 어느 하나의 항에 있어서,
    상기 내부 회로패턴은 상기 내부 절연층 상에 형성된 내부회로 형성용 패턴을 가압하여 상기 내부 절연층에 삽입한 후 상기 내부회로 형성용 패턴을 제거하고,
    상기 내부회로 형성용 패턴이 제거되어 형성된 회로 형성용 홈에 전도성 물질을 충진함으로써 형성되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  18. 제17항에 있어서,
    상기 내부 비어홀은 상기 회로 형성용 홈에 상기 내부 회로패턴과 연통되는 비어홀 형성용 홈을 가공한 후 상기 비어홀 형성용 홈에 전도성 물질을 충진함으로써 형성되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  19. 제1항에 있어서,
    상기 제1 캐리어 상에 상기 제1 회로형성용 패턴을 형성하는 단계는,
    한 쌍의 상기 제1 캐리어를 분리 가능하게 상호 고정한 후 각각의 상기 제1 캐리어 상에 상기 제1 회로형성용 패턴을 형성하는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  20. 제2항에 있어서,
    상기 캐리어 상에 상기 제1 회로형성용 패턴을 형성하는 단계는,
    한 쌍의 상기 캐리어를 분리 가능하게 상호 고정한 후 각각의 상기 캐리어 상에 상기 제1 회로형성용 패턴을 형성하는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  21. 제1 캐리어 상에 제1 회로형성용 패턴 및 비어 형성용 패턴을 형성한 후 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상에 회로형성용 패턴 형성 및 임프린팅 공정에 의해 내부 회로패턴 및 내부 절연층을 반복적으로 형성하고, 서로 다른 상기 내부 절연층 상에 위치하는 상기 내부 회로패턴을 상호 연결하는 내부 비어홀을 형성하는 단계;
    제2 캐리어 상에 제2 회로형성용 패턴을 형성한 후 상기 제1 회로형성용 패턴 및 상기 제2 회로형성용 패턴을 상기 제1 절연층 및 최외층의 제2 절연층에 각 각 삽입하는 단계;
    상기 제1 캐리어 및 상기 제2 캐리어를 제거하는 단계;
    상기 제1 회로형성용 패턴 및 상기 제2 회로형성용 패턴을 제거하여 회로 형성용 홈을 형성하고, 상기 회로 형성용 홈과 연통된 비어 형성용 홈을 형성하는 단계;
    상기 회로 형성용 홈 및 상기 비어 형성용 홈에 전도성 물질을 충진하여 외부 회로패턴 및 외부 비어홀을 형성하는 단계를 포함하는 다층 인쇄회로기판 제조방법.
KR1020070069275A 2007-07-10 2007-07-10 다층 인쇄회로기판 제조방법 Expired - Fee Related KR100841987B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070069275A KR100841987B1 (ko) 2007-07-10 2007-07-10 다층 인쇄회로기판 제조방법
US12/076,431 US8262917B2 (en) 2007-07-10 2008-03-18 Fabricating method for multilayer printed circuit board
JP2008073639A JP4990826B2 (ja) 2007-07-10 2008-03-21 多層印刷回路基板の製造方法
US13/585,301 US8574444B2 (en) 2007-07-10 2012-08-14 Fabricating method for multilayer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070069275A KR100841987B1 (ko) 2007-07-10 2007-07-10 다층 인쇄회로기판 제조방법

Publications (1)

Publication Number Publication Date
KR100841987B1 true KR100841987B1 (ko) 2008-06-27

Family

ID=39772696

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070069275A Expired - Fee Related KR100841987B1 (ko) 2007-07-10 2007-07-10 다층 인쇄회로기판 제조방법

Country Status (3)

Country Link
US (2) US8262917B2 (ko)
JP (1) JP4990826B2 (ko)
KR (1) KR100841987B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101149023B1 (ko) 2010-07-08 2012-05-24 엘지이노텍 주식회사 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
KR101416580B1 (ko) * 2014-03-14 2014-08-06 하이쎌(주) 알루미늄 패턴을 이용한 양면 디지타이저 기판 및 이의 제조방법
KR20160029899A (ko) * 2014-09-05 2016-03-16 대덕전자 주식회사 인쇄회로기판 및 제조방법
US9491866B2 (en) 2010-07-08 2016-11-08 Lg Innotek Co., Ltd. Method for manufacturing a printed circuit board

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100841987B1 (ko) 2007-07-10 2008-06-27 삼성전기주식회사 다층 인쇄회로기판 제조방법
KR101013992B1 (ko) * 2008-12-02 2011-02-14 삼성전기주식회사 인쇄회로기판 제조방법
JP2011029407A (ja) * 2009-07-24 2011-02-10 Hitachi Chem Co Ltd 配線板の製造方法
KR101067031B1 (ko) * 2009-07-31 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101077380B1 (ko) 2009-07-31 2011-10-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2016114775A1 (en) * 2015-01-14 2016-07-21 Hewlett Packard Enterprise Development Lp Forming a recess in a multi-layered device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08327990A (ja) * 1995-05-29 1996-12-13 Optrex Corp 液晶表示素子用電極基板およびその製造方法
KR19990073135A (ko) 1999-05-31 1999-10-05 정해원 다층인쇄회로기판제조방법
JP2002171048A (ja) * 2000-12-01 2002-06-14 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2003046258A (ja) * 2001-07-27 2003-02-14 Kyocera Corp 配線基板用絶縁シート及びそれを用いた多層配線基板及びその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS503504B1 (ko) * 1966-08-18 1975-02-05
JPH09148745A (ja) 1995-11-17 1997-06-06 Hitachi Chem Co Ltd 多層配線板の製造法
JPH11274727A (ja) 1998-01-19 1999-10-08 Cmk Corp 多層プリント配線板の製造方法
EP1843650B1 (en) * 1998-09-03 2012-03-07 Ibiden Co., Ltd. Method of manufacturing a multilayered printed circuit board
MY144503A (en) * 1998-09-14 2011-09-30 Ibiden Co Ltd Printed circuit board and method for its production
US6440566B1 (en) * 1998-10-01 2002-08-27 Airtech International, Inc. Method of molding or curing a resin material at high temperatures using a multilayer release film
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP2001284813A (ja) 2000-03-31 2001-10-12 Mitsubishi Electric Corp 多層配線板の製造方法
WO2002054420A1 (fr) * 2000-12-28 2002-07-11 Tdk Corporation Carte de circuit imprime laminee, procede de production d'une piece electronique et piece electronique laminee
JP2002236369A (ja) * 2001-02-08 2002-08-23 Sony Corp 露光方法及び転写成形用型の製造方法
US20030188889A1 (en) * 2002-04-09 2003-10-09 Ppc Electronic Ag Printed circuit board and method for producing it
JP2005202104A (ja) 2004-01-15 2005-07-28 Nikon Corp 偏光化素子の製造方法、偏光化素子、および画像投影装置の製造方法、並びに画像投影装置
JP4445778B2 (ja) 2004-02-27 2010-04-07 日本特殊陶業株式会社 配線基板の製造方法
JP4851070B2 (ja) 2004-03-31 2012-01-11 古河電気工業株式会社 高周波電磁波照射を利用した熱分解性粒子の選択加熱による加熱分解相互融着方法及び前記熱分解性粒子の誘電損失係数の低い各種基板へのパターニング後の加熱分解相互融着方法とその製品への応用
JP4443349B2 (ja) 2004-08-24 2010-03-31 パナソニック株式会社 多層配線基板の製造方法
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP2006203114A (ja) * 2005-01-24 2006-08-03 Mitsubishi Plastics Ind Ltd 多層プリント配線基板
US8188375B2 (en) * 2005-11-29 2012-05-29 Tok Corporation Multilayer circuit board and method for manufacturing the same
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
KR20090002718A (ko) * 2007-07-04 2009-01-09 삼성전기주식회사 캐리어 및 인쇄회로기판 제조방법
KR100872131B1 (ko) * 2007-07-10 2008-12-08 삼성전기주식회사 인쇄회로기판 제조방법
KR100841987B1 (ko) * 2007-07-10 2008-06-27 삼성전기주식회사 다층 인쇄회로기판 제조방법
KR100882607B1 (ko) * 2007-08-10 2009-02-12 삼성전기주식회사 다층 인쇄회로기판 제조방법
JP2009060076A (ja) * 2007-08-31 2009-03-19 Samsung Electro Mech Co Ltd 多層プリント基板の製造方法
US20100006334A1 (en) * 2008-07-07 2010-01-14 Ibiden Co., Ltd Printed wiring board and method for manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08327990A (ja) * 1995-05-29 1996-12-13 Optrex Corp 液晶表示素子用電極基板およびその製造方法
KR19990073135A (ko) 1999-05-31 1999-10-05 정해원 다층인쇄회로기판제조방법
JP2002171048A (ja) * 2000-12-01 2002-06-14 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2003046258A (ja) * 2001-07-27 2003-02-14 Kyocera Corp 配線基板用絶縁シート及びそれを用いた多層配線基板及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101149023B1 (ko) 2010-07-08 2012-05-24 엘지이노텍 주식회사 인쇄회로기판 제조 방법 및 이에 의해 제조된 인쇄회로기판
US9491866B2 (en) 2010-07-08 2016-11-08 Lg Innotek Co., Ltd. Method for manufacturing a printed circuit board
KR101416580B1 (ko) * 2014-03-14 2014-08-06 하이쎌(주) 알루미늄 패턴을 이용한 양면 디지타이저 기판 및 이의 제조방법
KR20160029899A (ko) * 2014-09-05 2016-03-16 대덕전자 주식회사 인쇄회로기판 및 제조방법
KR101640751B1 (ko) 2014-09-05 2016-07-20 대덕전자 주식회사 인쇄회로기판 및 제조방법

Also Published As

Publication number Publication date
JP2009021547A (ja) 2009-01-29
US20120308718A1 (en) 2012-12-06
US20090014411A1 (en) 2009-01-15
US8262917B2 (en) 2012-09-11
US8574444B2 (en) 2013-11-05
JP4990826B2 (ja) 2012-08-01

Similar Documents

Publication Publication Date Title
KR100841987B1 (ko) 다층 인쇄회로기판 제조방법
US8893380B2 (en) Method of manufacturing a chip embedded printed circuit board
KR101077380B1 (ko) 인쇄회로기판 및 그 제조방법
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
US20090277673A1 (en) PCB having electronic components embedded therein and method of manufacturing the same
CN107393899B (zh) 芯片封装基板
WO2006089255A2 (en) High aspect ratio plated through holes in a printed circuit board
KR101109230B1 (ko) 인쇄회로기판 및 그 제조방법
US20090283302A1 (en) Printed circuit board and manufacturing method thereof
TW201427522A (zh) 承載電路板、承載電路板的製作方法及封裝結構
KR100751470B1 (ko) 다층 기판 및 그 제조 방법
KR20180070276A (ko) 인쇄회로기판, 패키지 및 인쇄회로기판의 제조방법
JP5407470B2 (ja) 多層回路基板の製造方法
US8497434B2 (en) Printed circuit board and manufacturing method thereof
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
US20090038837A1 (en) Multilayered printed circuit board and manufacturing method thereof
US7810232B2 (en) Method of manufacturing a circuit board
TWI511628B (zh) 承載電路板、承載電路板的製作方法及封裝結構
TWI511634B (zh) 電路板製作方法
KR20180013017A (ko) 인쇄회로기판
KR101055455B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR100704911B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101067074B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
KR20100048114A (ko) 범프기판을 갖는 인쇄회로기판 및 그 제조방법
CN116406084A (zh) 散热型线路板的制备方法以及散热型线路板

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070710

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080620

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080623

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080624

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110414

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20120409

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20130403

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20140325

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20170509

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载