+

JP2015133342A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2015133342A
JP2015133342A JP2014002313A JP2014002313A JP2015133342A JP 2015133342 A JP2015133342 A JP 2015133342A JP 2014002313 A JP2014002313 A JP 2014002313A JP 2014002313 A JP2014002313 A JP 2014002313A JP 2015133342 A JP2015133342 A JP 2015133342A
Authority
JP
Japan
Prior art keywords
metal foil
wiring board
groove
support substrate
supporting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014002313A
Other languages
English (en)
Inventor
安田 正治
Masaharu Yasuda
正治 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Circuit Solutions Inc
Original Assignee
Kyocera Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Circuit Solutions Inc filed Critical Kyocera Circuit Solutions Inc
Priority to JP2014002313A priority Critical patent/JP2015133342A/ja
Priority to US14/569,965 priority patent/US20150195922A1/en
Priority to CN201410831126.3A priority patent/CN104780723A/zh
Priority to KR1020140190500A priority patent/KR20150083424A/ko
Priority to TW103145684A priority patent/TW201540156A/zh
Publication of JP2015133342A publication Critical patent/JP2015133342A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814Conductive parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/167Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679Aligning added circuit layers or via connections relative to previous circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】薄型で高密度な配線基板を効率よく製造することが可能な配線基板の製造方法を提供することである。
【解決手段】支持金属箔1上に金属箔11が剥離層を介して保持された支持金属箔付き金属箔2において、外周部に位置する支持金属箔1を枠状に除去して溝部4を形成する工程と、この支持金属箔付き金属箔2を、未硬化の熱硬化性樹脂を含む支持基板3Pの主面3a上に、溝部4から露出する金属箔下面11aと支持基板3Pの主面3aとが対向するように載置し、これらを金属箔下面11aと主面3aとが密着するように加圧加熱して、支持基板3Pを熱硬化させる工程と、少なくとも溝部4の内側領域Bに位置する金属箔上面上11bに配線基板用の積層体を形成する工程と、内側領域Bに位置する前記積層体および支持基板を切断する工程と、前記積層体を支持金属箔1から分離する工程とを含むようにした。
【選択図】図2

Description

本発明は、半導体素子等の電子部品を搭載するための配線基板の製造方法に関するものである。
従来から、半導体素子等の電子部品を搭載する高密度多層配線基板として、ビルドアップ配線基板がある。図8は、一般的なビルドアップ配線基板80を示す概略断面図である。同図に示すように、このビルドアップ配線基板80は、厚みが0.2〜2.0mm程度のガラス−樹脂板81の両面に銅箔から成る配線導体82を有するコア基板83を備えている。そして、このコア基板83の両面に、それぞれの厚みが10〜100μm程度の樹脂から成る絶縁層84と、めっき膜から成る配線導体85とを交互に積層して成る。このようなビルドアップ配線基板80は、例えば下記のようにして製作される。
まず、ガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた絶縁シートを準備する。次に、この絶縁シートの両面に銅箔を張着するとともに、絶縁シート中の熱硬化性樹脂を熱硬化させて両面銅張り板を得る。この両面銅張り板に、その上下面を貫通するスルーホールを穿孔し、該スルーホール内壁にめっき膜を被着させて、上下面の銅箔をスルーホール内のめっき膜で電気的に接続する。そして、スルーホール内を樹脂で充填した後、上下面の銅箔を所定パターンにエッチングし、ガラス−樹脂板81の両面に銅箔から成る配線導体82を有するコア基板83を得る。
次に、このコア基板83の上下面にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂に無機絶縁性フィラーを分散させた樹脂フィルムを張着するとともに、樹脂フィルム中の熱硬化性樹脂を熱硬化させて絶縁層84を形成する。この絶縁層84にレーザ加工によりビアホールを穿孔し、該ビアホール内を含む絶縁層84の表面にセミアディティブ法でめっき膜から成る配線導体85を上下面同時に形成する。そして、次層の絶縁層84や配線導体85の形成を複数回繰り返すことによって、ガラス−樹脂板81の両面に銅箔から成る配線導体82を有するコア基板83と、このコア基板83の両面に樹脂から成る絶縁層84と、めっき膜から成る配線導体85とを交互に積層して成るビルドアップ配線基板80を得る。
このようなビルドアップ配線基板80は、高密度配線が可能であるものの、コア基板83として厚みが0.2〜2.0mm程度のガラス−樹脂板81を使用することから、配線基板80の全体厚みを薄くすることが困難であるという問題があった。
この問題を解決する方法として、例えば特許第3635219号公報には、金属板の一面側に配線導体と絶縁層とを、半導体素子搭載面側から外部接続端子装着面側に向けて順次多層に形成した後、前記金属板をエッチング除去することにより半導体装置用の多層基板を製造する方法が記載されている。この方法によると、半導体素子搭載面が平坦であり、かつ薄型の多層基板が得られると記載されている。
しかしながら、この方法では、比較的厚みを必要とする金属板をエッチング除去する必要があり、そのエッチングに長時間を要する。そのため、生産効率が低いという問題がある。
そこで本願出願人は、特願2008−218424(特開2010−56231号公報)において、支持フィルム上に金属箔が粘着層を介して保持された支持フィルム付き金属箔において、外周部に位置する支持フィルムを枠状に除去して溝部を形成し、次に、この支持フィルム付き金属箔を、未硬化の熱硬化性樹脂を含む支持基板の主面上に、溝部から露出する金属箔下面と支持基板の主面とが対向するように載置し、次に、これら支持フィルム付き金属箔と支持基板とを、溝部から露出する金属箔下面と支持基板の主面とが密着するように加圧加熱して、支持基板を熱硬化させ、次に、少なくとも溝部の内側領域に位置する金属箔上面上に、絶縁層と導体層とを交互に複数積層して、金属箔と絶縁層と導体層とから成る配線基板用の積層体を形成し、次に、溝部の内側領域に位置する積層体および支持基板を切断し、最後に、積層体を支持フィルムから分離する配線基板の製造方法を提案した。
しかしながら、この特願2008−218424において提案した配線基板の製造方法によると、支持フィルムとしてポリエチレンテレフタレート樹脂等の耐熱性樹脂を用いていた。ところが、支持フィルムが樹脂から成る場合、例えば支持フィルム付き金属箔と支持基板とを加熱加圧する際や支持基板を熱硬化させる際、あるいは絶縁層や導体層を積層する工程において加えられる熱により支持フィルムが収縮してしまう現象が起きた。その結果、溝部の内側領域に位置する積層体および支持基板を切断すると、支持フィルムが収縮したことに起因する応力で積層体および支持基板大きく撓んでしまい、その後の工程を正確かつ効率よく行うことが困難であった。
特開2010−56231号公報
本発明の課題は、薄型で高密度な配線基板を効率よく製造することが可能な配線基板の製造方法を提供することである。
本発明の配線基板の製造方法は、支持金属箔上に金属箔が剥離層を介して保持された支持金属箔付き金属箔において、外周部に位置する前記支持金属箔を枠状に除去して溝部を形成する工程と、この支持金属箔付き金属箔を、未硬化の熱硬化性樹脂を含む支持基板の主面上に、溝部から露出する金属箔下面と支持基板の主面とが対向するように載置する工程と、これら支持金属箔付き金属箔と支持基板とを、溝部から露出する金属箔下面と支持基板の主面とが密着するように加圧加熱して、支持基板を熱硬化させる工程と、ついで少なくとも溝部の内側領域に位置する金属箔上面上に、絶縁層と導体層とを交互に複数積層して、金属箔と絶縁層と導体層とから成る配線基板用の積層体を形成する工程と、溝部の内側領域に位置する積層体および支持基板を切断する工程と、積層体を支持金属箔から分離する工程とを含むことを特徴とするものである。
本発明の配線基板の製造方法によれば、コア基板を使用することによる配線基板の全体厚みを薄くすることができないという問題がない。また、支持金属箔付き金属箔と支持基板とを加圧し、溝部から露出する金属箔下面と支持基板の主面とを密着させ、この状態で加熱して支持基板を熱硬化するので、溝部から露出する金属箔下面と支持基板の主面とが強固に固定され、これにより積層体を形成する際の安定性を向上することができる。さらに、支持金属箔は、支持金属箔付き金属箔と支持基板とを加熱加圧する際や支持基板を熱硬化させる際、あるいは絶縁層や導体層を積層する工程において加えられる熱により収縮することはない。その結果、溝部の内側領域に位置する積層体および支持基板を切断しても、積層体および支持基板が大きく撓むことはなく、その後の工程を正確かつ効率よく行うことができる。
(a)は、本発明の一実施形態にかかる支持金属箔付き金属箔を示す概略断面図であり、(b)は、(a)に示す支持金属箔付き金属箔を矢印A側から見た斜視図である。 (a)〜(c)は、本発明の一実施形態にかかる配線基板の製造方法を説明するための概略断面図である。 (d)〜(f)は、本発明の一実施形態にかかる配線基板の製造方法を説明するための概略断面図である。 (g)〜(i)は、本発明の一実施形態にかかる配線基板の製造方法を説明するための概略断面図である。 (j)〜(k)は、本発明の一実施形態にかかる配線基板の製造方法を説明するための概略断面図である。 は、本発明の他の実施形態にかかる配線基板を示す概略断面図である。 (a),(b)は、本発明のさらに他の実施形態にかかる配線基板の製造方法を説明するための概略断面図である。 一般的なビルドアップ配線基板を示す概略断面図である。
以下、本発明の一実施形態にかかる配線基板の製造方法について、図面を参照して詳細に説明する。図1(a)は、本実施形態にかかる支持金属箔付き金属箔を示す概略断面図であり、図1(b)は、図1(a)に示す支持金属箔付き金属箔を矢印A側から見た斜視図である。同図に示すように、本実施形態にかかる支持金属箔付き金属箔2は、支持金属箔1上に金属箔11が剥離層(不図示)を介して保持されたものである。
支持金属箔1は、厚みが1〜35μm程度であり、金属箔11を支持することによって金属箔11に破れや皺が発生するのを抑制し、金属箔11の取扱いを容易にするためのものである。支持金属箔1としては、例えば銅箔から成るのが好ましい。
金属箔11は、配線基板の製造における起点となる導体層を提供するためのものである。金属箔11としては、例えば銅(銅箔)等の良導電性金属から成るのが好ましい。金属箔11の厚みとしては、例えば1〜35μm程度が挙げられる。これにより、金属箔11をエッチング除去する際には、短時間でエッチング除去することができる。また、このような厚みの金属箔11は、全てをエッチング除去する必要はなく、所定パターンにエッチングして配線導体の一部(外部接続用のパッド)として好適に利用することができる。
一方、金属箔11の厚みが1μmより薄いと、金属箔11の強度が低下し、この金属箔11上に絶縁層と導体層とを交互に複数積層する際の作業性が低下するおそれがある。また、35μmより厚いと、エッチング除去する際に要する時間が長くなるので好ましくない。
剥離層としては、クロムやニッケルから成るのが好ましい。
このような支持金属箔付き金属箔2の外周部に位置する支持金属箔1を枠状に除去して溝部4を形成する。形成された溝部4からは、金属箔11の下面11aが露出する。溝部4の溝幅としては、1〜10mm程度であるのが好ましい。溝部4は、例えばレーザ加工等により形成することができる。
また、溝部4の外側領域に位置する支持金属箔付き金属箔2には、その略中央部に位置決め孔50が形成されている。位置決め孔50は、例えば支持金属箔付き金属箔2の上面から下面にかけてレーザ加工やパンチング加工、ドリル加工等を施すことにより形成することができる。このような支持金属箔付き金属箔2を用いて、図2〜図5に示す工程を経て本実施形態にかかる配線基板を得る。
具体的に説明すると、まず、図2(a)に示すように、基台51上にプリプレグ3Pを載置する。プリプレグ3Pは、図3に示す積層体10を製造する際に積層体10を必要な平坦度を維持して支持するための支持基板3となるものであり、未硬化の熱硬化性樹脂を含むものである。なお、プリプレグ3Pにも前記位置決め孔50と対応する位置に位置決め孔が設けてあり、基台51の所定位置に設けられた位置決めピン52をプリプレグ3Pの位置決め孔に挿通して載置する。
このようなプリプレグ3Pとしては、例えばガラス繊維等の耐熱性繊維から成る織布にエポキシ樹脂等の熱硬化性樹脂を含浸させて半硬化状態のシート状にしたもの等が挙げられる。プリプレグ3Pは、通常、厚み0.2〜2.0mm程度、1辺の長さ300〜1000mm程度の上面視略四角形の平板に形成されるが、本発明はこれに限定されるものではない。
次に、このプリプレグ3Pの平坦な主面3a上に、支持金属箔付き金属箔2を、溝部4から露出する金属箔下面11aとプリプレグ3Pの主面3aとが対向するように載置する。このとき、プリプレグ3Pの主面3aから突出する位置決めピン52の先端を、支持金属箔付き金属箔2の位置決め孔50に挿通して(図1参照)、支持金属箔付き金属箔2の位置決めを行う。
次に、図2(b)に示すように、これら支持金属箔付き金属箔2とプリプレグ3Pとを、溝部4から露出する金属箔下面11aとプリプレグ3Pの主面3aとが密着するように加圧加熱して、プリプレグ3Pを熱硬化させる。これにより、溝部4から露出する金属箔下面11aと、プリプレグ3Pが熱硬化して成る支持基板3の主面とが強固に固定されるので、支持金属箔1と金属箔11とが剥離することを抑制することができ、それゆえ積層体10を形成する際の安定性が向上する。加圧加熱の条件としては、圧力0.5〜9MPa程度、温度130〜200℃程度、時間30分〜120分程度が適当である。
次に、図2(c)に示すように、溝部4の外側領域に位置する支持金属箔付き金属箔2および支持基板3を切断除去する。これにより、金属箔下面11aと支持基板3の主面とが強固に固定された部分が端部になるので、端部から支持金属箔1と金属箔11とが剥離することを抑制することができる。なお、溝部4の外側領域とは、枠状の溝部4より外側に位置する領域を意味し、切断除去の際には溝部4の外周よりも若干内側から切断すればよい。
次に、図3(d)に示すように、溝部4の内側領域Bに位置する金属箔(第1の導体層)11の上面11b上に、層間絶縁用の第1の絶縁層21を積層する。溝部4の内側領域Bとは、枠状の溝部4で囲まれた領域を意味する。なお、第1の絶縁層21の端部は、内側領域Bより若干外側に位置している。これは、効率よく第1の絶縁層21を金属箔上面11b上の所定位置に積層するためであり、内側領域Bより外側に位置する第1の絶縁層21は、後述するように切断除去される。
第1の絶縁層21を構成する材料としては、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂にシリカやタルク等の無機絶縁性フィラーを分散させた電気絶縁材料や、ガラスクロスに熱硬化性樹脂を含浸させた電気絶縁材料等が挙げられる。
このような第1の絶縁層21は、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂の未硬化物に無機絶縁性フィラーを分散させた混合物をペースト状としたものを、金属箔上面11b上の所定位置に塗布した後に熱硬化させることによって形成することができる。また、前記混合物をフィルム状としたものや、ガラスクロスに未硬化の熱硬化性樹脂を含浸させたプリプレグを、金属箔上面11b上の所定位置に張着した後に熱硬化させることによっても形成することができる。
第1の絶縁層21には、金属箔11の一部を露出させるビアホールVを形成する。ビアホールVは、例えばレーザ加工等により形成することができる。また、第1の樹脂層21用の混合物に感光性を付与しておき、それにフォトリソグラフィー技術を採用して露光・現像処理を施すこと等により形成することもできるが、本発明はこれらに限定されるものではない。
次に、図3(e)に示すように、第1の絶縁層21の表面およびビアホールV内に配線導体用の第2の導体層12を所定パターンに形成する。第2の導体層12は、例えば無電解銅めっき膜および電解銅めっき膜等から成る。このような第2の導体層12は、周知のセミアディティブ法によって形成するのが好ましい。セミアディティブ法は微細配線化に優れるので、薄型で高密度な配線基板を効率よく製造するのに好適である。具体的には、まず、第1の絶縁層21の表面を必要に応じて粗化し、次にその表面に無電解銅めっき膜を0.1〜2.0μm程度の厚みに被着させる。このとき、第1の絶縁層21の端部から外縁までの領域Cに位置する金属箔上面11bにも無電解銅めっき膜を0.1〜2.0μm程度の厚みに被着させる。
次に、第1の絶縁層21の表面に被着した無電解銅めっき膜の表面に、第2の導体層12に対応した開口部を有するめっきレジスト層を形成する。このめっきレジスト層は、感光性の樹脂フィルムを無電解銅めっき膜上に張着するとともに、その樹脂フィルムにフォトリソグラフィー技術を採用して露光・現像処理を施すことにより形成される。次に、めっきレジスト層の開口部内に露出する無電解銅めっき膜上に電解銅めっき膜を5〜30μm程度の厚みに被着させる。
このとき、領域Cに位置する金属箔上面11bを電解めっき用の電荷を供給するための電荷供給電極として使用することができるので、領域Cに位置する金属箔上面11bを介して電解めっき装置の陰極を電気的に確実に接続することができる。
次に、めっきレジスト層を剥離した後、無電解銅めっき膜および電解銅めっき膜の露出部を電解銅めっき膜間の無電解銅めっき膜が消失するまで全体的にエッチングして第2の導体層12を形成する。
このようにして第2の導体層12を形成した後、図3(f)に示すように、第1の絶縁層21および第2の導体層12の上に層間絶縁用の第2〜第4の絶縁層22〜24と、配線導体用の第3〜第5の導体層13〜15とを順次交互に形成し、さらにその上にソルダーレジスト用の第5の絶縁層25を形成して配線基板用の積層体10を形成する。
層間絶縁用の第2〜第4の絶縁層22〜24は、第1の絶縁層21と同様の電気絶縁材料から成り、第1の絶縁層21と同様の方法により形成することができる。また、配線導体用の第3〜第5の導体層13〜15は、第2の導体層12と同様の無電解銅めっき膜および電解銅めっき膜から成り、第2の導体層12と同様のセミアディティブ法にて形成するのが好ましい。
ソルダーレジスト用の第5の絶縁層25は、例えばアクリル変性エポキシ樹脂にシリカやタルク等の無機物粉末フィラーを30〜70質量%程度分散させた電気絶縁材料から成り、アクリル変性エポキシ樹脂等の感光性樹脂と光重合開始剤等とから成る混合物にシリカやタルク等の無機絶縁性フィラーを含有させた感光性樹脂ペーストを、第4の絶縁層24および第5の導体層15の上にスクリーン印刷やロールコート法等により10〜30μm程度の厚みに塗布し、しかる後、フォトリソグラフィー技術を採用して所定パターンに露光・現像した後、それを紫外線硬化および熱硬化させることにより形成するのが好ましい。
次に、図4(g),(h)に示すように、溝部4の内側領域Bに位置する積層体10および支持基板3を切断する。このとき、かかる切断を効率よく行う上で、積層体10,支持金属箔1および支持基板3を、溝部4から10〜30mm程度内側に位置する部分で切断し、積層体10の中央部を支持金属箔1および支持基板3とともに切り出すのが好ましい。切断の方法は、本発明の効果を妨げない範囲内で任意であり、例えばダイシングやルーター装置等を用いて切断すればよい。
次に、図4(i)に示すように、切り出した積層体10を支持金属箔1から分離する。この分離の際には、支持金属箔1上に金属箔11が図示しない剥離層を介して保持されているだけなので、支持金属箔1と金属箔11との間を引き剥がすだけで積層体10を破損することなく、簡単に分離することができる。すなわち、支持金属箔1は、積層体10と支持基板3とを分離する際にその分離を容易とするための境界層として機能するので、積層体10を支持基板3から短時間で容易に剥離することができる。
次に、図5(j)に示すように、金属箔(第1の導体層)11を所定パターンにエッチングして、第1の絶縁層21の表面に配線導体(外部接続用のパッド)を形成する。金属箔11を所定パターンにエッチングするには、例えば配線導体に対応する形状のエッチングレジスト層を金属箔11の表面に形成するとともに、そのエッチングレジスト層から露出した金属箔11をエッチング除去すればよい。なお、前記エッチングレジスト層は、感光性の樹脂フィルムを金属箔11上に張着するとともに、その樹脂フィルムにフォトリソグラフィー技術を採用して露光・現像処理を施すことにより配線導体に対応する形状に形成し、金属箔11をエッチングした後に剥離する。
最後に、図5(k)に示すように、エッチングされた金属箔11および第1の絶縁層21の表面にソルダーレジスト用の第6の絶縁層26を形成して配線基板20を得る。なお、ソルダーレジスト用の第6の絶縁層26は、第5の絶縁層25と同様の材料から成り、第5の絶縁層25と同様の方法によって形成することができる。
かくして、本実施形態によれば、支持金属箔付き金属箔2と支持基板3とを加圧し、溝部4から露出する金属箔11の下面11aと支持基板3の主面とを密着させ、この状態で加熱して支持基板3を熱硬化するので、溝部4から露出する金属箔11の下面11aと支持基板3の主面とが強固に固定され、これにより積層体10を形成する際の安定性を向上することができる。さらに、支持金属箔1は、支持金属箔付き金属箔2と支持基板3とを加熱加圧する際や支持基板3を熱硬化させる際、あるいは絶縁層21〜25や導体層12〜15を積層する工程において加えられる熱により収縮することはない。その結果、溝部4の内側領域Bに位置する積層体10および支持基板3を切断しても、積層体10および支持基板3が大きく撓むことはなく、その後の工程を正確かつ効率よく行うことができる。
以上、本発明にかかる実施形態について説明したが、本発明は上述の実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において種々の改善や変更が可能である。例えば上述した実施形態では、金属箔11を所定パターンにエッチングして配線導体の一部として利用する場合について説明したが、例えば図6に示すように、必要に応じて金属箔11を全てエッチング除去してもよい。この場合には、絶縁層21のビアホール内に露出する導体層12が外部接続用のパッドとなる。
また、図7(a)に示すように、溝部4の内側領域Bに位置する金属箔上面11b上に、例えば銅等から成る外部接続用のパッドPをセミアディティブ法やフルアディティブ法等により形成し、その上に絶縁層21〜25と導体層12〜15とを交互に積層し、パッドPを構成要素として含む配線基板用の積層体10を形成し、これを切り出して支持金属箔1より分離した後、図7(b)に示すように、金属箔11を全てエッチング除去してパッドPを露出させてもよい。その他の構成は、上述した実施形態と同様である。
1 支持金属箔
2 支持金属箔付き金属箔
3P プリプレグ
3 支持基板
3a 主面
4 溝部
10 積層体
11 金属箔
11a 金属箔下面
11b 金属箔上面
12〜15 導体層
21〜26 絶縁層
20 配線基板
50 位置決め孔

Claims (5)

  1. 支持金属箔上に金属箔が剥離層を介して保持された支持金属箔付き金属箔において、外周部に位置する前記支持金属箔を枠状に除去して溝部を形成する工程と、
    この支持金属箔付き金属箔を、未硬化の熱硬化性樹脂を含む支持基板の主面上に、前記溝部から露出する金属箔下面と支持基板の主面とが対向するように載置する工程と、
    これら支持金属箔付き金属箔と支持基板とを、前記溝部から露出する金属箔下面と支持基板の主面とが密着するように加圧加熱して、前記支持基板を熱硬化させる工程と、
    ついで少なくとも前記溝部の内側領域に位置する金属箔上面上に、絶縁層と導体層とを交互に複数積層して、前記金属箔と絶縁層と導体層とから成る配線基板用の積層体を形成する工程と、
    前記溝部の内側領域に位置する前記積層体および支持基板を切断する工程と、
    前記積層体を支持金属箔から分離する工程とを含むことを特徴とする配線基板の製造方法。
  2. 前記溝部の外側領域に位置する支持金属箔付き金属箔に、位置決め孔を形成する請求項1記載の配線基板の製造方法。
  3. 前記溝部の外側領域に位置する支持金属箔付き金属箔および支持基板を切断除去した後、少なくとも前記溝部の内側領域に位置する金属箔上面上に前記積層体を形成する請求項1または2記載の配線基板の製造方法。
  4. 前記積層体を支持金属箔から分離した後、前記金属箔を所定パターンにエッチングする請求項1〜3のいずれかに記載の配線基板の製造方法。
  5. 前記金属箔上に外部接続用のパッドを形成し、
    このパッドが形成された金属箔上に絶縁層と導体層とを交互に複数積層して、前記金属箔と絶縁層と導体層と、さらに前記パッドとから成る配線基板用の積層体を形成し、
    この積層体を前記支持金属箔から分離した後、前記金属箔の全てをエッチング除去して前記パッドを露出させる請求項1〜3のいずれかに記載の配線基板の製造方法。
JP2014002313A 2014-01-09 2014-01-09 配線基板の製造方法 Pending JP2015133342A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014002313A JP2015133342A (ja) 2014-01-09 2014-01-09 配線基板の製造方法
US14/569,965 US20150195922A1 (en) 2014-01-09 2014-12-15 Method for manufacturing wiring board
CN201410831126.3A CN104780723A (zh) 2014-01-09 2014-12-26 布线基板的制造方法
KR1020140190500A KR20150083424A (ko) 2014-01-09 2014-12-26 배선 기판의 제조 방법
TW103145684A TW201540156A (zh) 2014-01-09 2014-12-26 配線基板的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014002313A JP2015133342A (ja) 2014-01-09 2014-01-09 配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2015133342A true JP2015133342A (ja) 2015-07-23

Family

ID=53496297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014002313A Pending JP2015133342A (ja) 2014-01-09 2014-01-09 配線基板の製造方法

Country Status (5)

Country Link
US (1) US20150195922A1 (ja)
JP (1) JP2015133342A (ja)
KR (1) KR20150083424A (ja)
CN (1) CN104780723A (ja)
TW (1) TW201540156A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019102779A (ja) * 2017-11-28 2019-06-24 サムソン エレクトロ−メカニックス カンパニーリミテッド. キャリア基板及び上記キャリア基板を用いた半導体パッケージの製造方法
JP2023056942A (ja) * 2021-10-08 2023-04-20 株式会社東海理化電機製作所 検出装置及びステアリングホイール

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI671141B (zh) 2013-08-30 2019-09-11 半導體能源研究所股份有限公司 支撐體供應裝置及供應支撐體的方法
JP2017041500A (ja) * 2015-08-18 2017-02-23 イビデン株式会社 プリント配線板および半導体パッケージ
US10804407B2 (en) 2016-05-12 2020-10-13 Semiconductor Energy Laboratory Co., Ltd. Laser processing apparatus and stack processing apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158174A (ja) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2010056231A (ja) * 2008-08-27 2010-03-11 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2011192757A (ja) * 2010-03-12 2011-09-29 Ngk Spark Plug Co Ltd 多層配線基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6270889B1 (en) * 1998-01-19 2001-08-07 Mitsui Mining & Smelting Co., Ltd. Making and using an ultra-thin copper foil
TW532050B (en) * 2000-11-09 2003-05-11 Matsushita Electric Industrial Co Ltd Circuit board and method for manufacturing the same
TW200609109A (en) * 2004-08-02 2006-03-16 Nippon Denkai Ltd Composite copper foil and method for production thereof
US7138068B2 (en) * 2005-03-21 2006-11-21 Motorola, Inc. Printed circuit patterned embedded capacitance layer
TWI503060B (zh) * 2011-03-30 2015-10-01 Mitsui Mining & Smelting Co 多層印刷配線板的製造方法及以該製造方法所得之多層印刷配線板
JP5175992B1 (ja) * 2012-07-06 2013-04-03 Jx日鉱日石金属株式会社 極薄銅箔及びその製造方法、並びに極薄銅層
JP2014130856A (ja) * 2012-12-28 2014-07-10 Kyocer Slc Technologies Corp 配線基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158174A (ja) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法
JP2010056231A (ja) * 2008-08-27 2010-03-11 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2011192757A (ja) * 2010-03-12 2011-09-29 Ngk Spark Plug Co Ltd 多層配線基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019102779A (ja) * 2017-11-28 2019-06-24 サムソン エレクトロ−メカニックス カンパニーリミテッド. キャリア基板及び上記キャリア基板を用いた半導体パッケージの製造方法
JP2023056942A (ja) * 2021-10-08 2023-04-20 株式会社東海理化電機製作所 検出装置及びステアリングホイール
US12282134B2 (en) 2021-10-08 2025-04-22 Kabushiki Kaisha Tokai-Rika-Denki-Seisakusho Detecting device and steering wheel

Also Published As

Publication number Publication date
CN104780723A (zh) 2015-07-15
KR20150083424A (ko) 2015-07-17
TW201540156A (zh) 2015-10-16
US20150195922A1 (en) 2015-07-09

Similar Documents

Publication Publication Date Title
JP4994988B2 (ja) 配線基板の製造方法
TW201438537A (zh) 配線基板的製造方法
JP5688162B2 (ja) 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
JP2015133342A (ja) 配線基板の製造方法
JP5047906B2 (ja) 配線基板の製造方法
JP5177855B2 (ja) 配線基板の製造方法
JP6084283B2 (ja) 部品内蔵基板及びその製造方法
JP2017011251A (ja) 配線基板およびその製造方法
JP5057339B2 (ja) 配線基板の製造方法
JP5955050B2 (ja) 配線基板の製造方法
JP6073339B2 (ja) 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
JP2015211146A (ja) 配線基板の製造方法
US20160381793A1 (en) Wiring board and method for manufacturing the same
JP2015144152A (ja) 配線基板の製造方法
JP2008159870A (ja) 配線基板の製造方法
JP2016051826A (ja) 配線基板の製造方法
JP2015144150A (ja) 配線基板の製造方法
JP5360404B2 (ja) 部品内蔵基板の製造方法
KR101044177B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
JP2014192224A (ja) 配線基板の製造方法
JP2009194312A (ja) 配線基板およびその製造方法
JP2008198865A (ja) 配線基板の製造方法
JP2018060925A (ja) 配線基板およびその製造方法
WO2014041627A1 (ja) 部品内蔵基板の製造方法
JP2015144153A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160105

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170606

点击 这是indexloc提供的php浏览器服务,不要输入任何密码和下载