+

JP2009206143A - Alignment method - Google Patents

Alignment method Download PDF

Info

Publication number
JP2009206143A
JP2009206143A JP2008044390A JP2008044390A JP2009206143A JP 2009206143 A JP2009206143 A JP 2009206143A JP 2008044390 A JP2008044390 A JP 2008044390A JP 2008044390 A JP2008044390 A JP 2008044390A JP 2009206143 A JP2009206143 A JP 2009206143A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
alignment
distortion
error
shot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008044390A
Other languages
Japanese (ja)
Inventor
Takashi Fujimura
隆 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2008044390A priority Critical patent/JP2009206143A/en
Publication of JP2009206143A publication Critical patent/JP2009206143A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that if a semiconductor substrate has nonlinear strain, a component thereof can not be corrected through alignment measurement before exposure in a step-and-repeat type alignment method, and misalignment is caused after the exposure. <P>SOLUTION: The state of nonlinear strain of the semiconductor substrate is previously measured, and information on the strain error is input to an exposure device. The input strain error is reflected on shot array coordinates of design to precisely align even the semiconductor device having the strain. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、ステップアンドリピート方式の露光装置のアライメント方法に関する。   The present invention relates to a step-and-repeat type exposure apparatus alignment method.

半導体基板上に塗布したレジストにレチクルパターンをステップアンドリピート方式により縮小露光する工程において、半導体基板に先の工程で転写された第一のパターンと、後の工程で転写される第二のパターンとのアライメントは高精度におこなわれる必要がある。   In a process of reducing and exposing a reticle pattern to a resist applied on a semiconductor substrate by a step-and-repeat method, a first pattern transferred in a previous process to a semiconductor substrate and a second pattern transferred in a subsequent process This alignment needs to be performed with high accuracy.

図3は、従来技術のアライメント方法を示すフローチャート図である。   FIG. 3 is a flowchart showing a conventional alignment method.

ステップアンドリピート方式の露光装置は基準となるステージ座標系を持っている。まず、半導体基板内の数ショットにてアライメントマークの位置計測をおこない(STEP31)、この測定値を統計的に処理し、ショットの回転成分・倍率成分・直交成分・並進成分を求める。この結果より半導体基板の配置されたショットの回転成分・倍率成分・直交成分・並進成分を考慮した座標系として補正をおこない(STEP32)、各ショットの設計上の位置座標に算出済みの補正値を加味し、各ショットの配置座標を決定する(STEP33)。その後、その配置座標に従って、ステップアンドリピート方式により各ショットを半導体基板上に露光する(STEP34)。   A step-and-repeat type exposure apparatus has a reference stage coordinate system. First, the position of the alignment mark is measured with several shots in the semiconductor substrate (STEP 31), and this measured value is statistically processed to determine the rotation component, magnification component, orthogonal component, and translation component of the shot. From this result, correction is performed as a coordinate system in consideration of the rotation component, magnification component, orthogonal component, and translation component of the shot on which the semiconductor substrate is arranged (STEP 32), and the calculated correction value is applied to the design position coordinate of each shot. In consideration, the arrangement coordinates of each shot are determined (STEP 33). Thereafter, each shot is exposed on the semiconductor substrate by a step-and-repeat method according to the arrangement coordinates (STEP 34).

この方式によって補正可能な誤差の種類を図4に示した。補正されるアライメント誤差成分は、回転誤差・倍率誤差・直交誤差・並進誤差の4つの誤差成分である。   The types of errors that can be corrected by this method are shown in FIG. The alignment error components to be corrected are four error components: rotation error, magnification error, orthogonal error, and translation error.

特許文献1には、各ショットにおけるパターン位置のアライメント誤差は、半導体基板の回転誤差、直交度誤差、線形伸縮、並進ずれの4つにより生じ、これらにより生じたアライメント誤差を補正する方法が開示されている。
特開昭61−44429号公報
Patent Document 1 discloses a method of correcting an alignment error caused by four alignment errors of a pattern position in each shot: a rotation error of a semiconductor substrate, an orthogonality error, a linear expansion / contraction, and a translational deviation. ing.
JP-A 61-44429

しかしながら、高精度なアライメント誤差補正が要求される半導体製造工程においては、上記4つの誤差成分の補正だけでは十分とは言えない。
図6は、半導体基板上の各ショットのアライメントずれを示した図である。図6を用いてアライメントずれの誤差成分について説明する。半導体基板61には複数のショット62が配置されており、ベクトル63は、そのショットのずれ量および方向を示している。図6(f)は、計測されたアライメントずれ量を分解する前の総合誤差であり、図6(b)(c)(d)(e)は、図6(f)に示す総合誤差から各誤差を分離抽出した図であり、図6(b)は回転誤差、図6(c)は倍率誤差、図6(d)は直交誤差、図6(e)は並進誤差を示すものである。そして、図6(a)は、総合誤差図6(f)から図6(b)乃至図6(e)の各成分、すなわち、補正可能な回転誤差、倍率誤差、直交誤差、並進誤差成分を除去した後に残留した誤差成分(ランダム成分)を示したものである。このランダム成分は、半導体基板が持っている歪みによるものである。図5は、半導体製造工程を経た半導体基板の歪みを示す模式図である。図5(a)および図5(c)のような線形的な歪みの場合は、従来技術のアライメント方法により、歪み補正が充分可能であり、アライメント精度の高い露光が可能であるが、図5(b)および図5(d)のような非線形的な歪みの場合は、従来技術では補正可能なずれ成分として分離することができず、アライメント精度が悪くなってしまう。
However, in a semiconductor manufacturing process that requires highly accurate alignment error correction, it is not sufficient to correct the four error components.
FIG. 6 is a diagram showing misalignment of each shot on the semiconductor substrate. An error component of misalignment will be described with reference to FIG. A plurality of shots 62 are arranged on the semiconductor substrate 61, and a vector 63 indicates the shift amount and direction of the shots. FIG. 6 (f) shows the total error before decomposing the measured misalignment amount. FIGS. 6 (b), (c), (d), and (e) are calculated from the total error shown in FIG. 6 (f). FIG. 6 (b) shows a rotation error, FIG. 6 (c) shows a magnification error, FIG. 6 (d) shows an orthogonal error, and FIG. 6 (e) shows a translation error. FIG. 6 (a) shows the total error components from FIG. 6 (f) to FIG. 6 (b) to FIG. 6 (e), that is, correctable rotation error, magnification error, orthogonal error, and translation error component. The error components (random components) remaining after the removal are shown. This random component is due to distortion of the semiconductor substrate. FIG. 5 is a schematic diagram showing distortion of a semiconductor substrate that has undergone a semiconductor manufacturing process. In the case of linear distortion as shown in FIGS. 5A and 5C, the distortion can be sufficiently corrected by the conventional alignment method, and exposure with high alignment accuracy is possible. In the case of nonlinear distortion as shown in (b) and FIG. 5 (d), it cannot be separated as a shift component that can be corrected by the conventional technique, and the alignment accuracy is deteriorated.

すなわち、従来技術によるアライメント方法では、半導体基板自身が持っている歪みが考慮されていない為にアライメント精度の向上に限界がある。   That is, in the conventional alignment method, there is a limit to the improvement in alignment accuracy because the distortion of the semiconductor substrate itself is not taken into consideration.

以上述べたように従来技術では、半導体基板の非線形な歪みが無視できるほど小さい場合には、精度の高いアライメントを達成できるが、非線形な歪みが大きい場合には、求められているアライメント精度を満足することができない。   As described above, the conventional technique can achieve highly accurate alignment when the nonlinear distortion of the semiconductor substrate is negligibly small, but satisfies the required alignment accuracy when the nonlinear distortion is large. Can not do it.

本発明は、上記課題を解決するためになされたもので、非線形の歪を有する半導体基板でも高精度なアライメントを可能とするものである。   The present invention has been made to solve the above-described problems, and enables highly accurate alignment even with a semiconductor substrate having nonlinear distortion.

上記課題を解決するために、本発明では、以下のようなアライメント方法を用いた。   In order to solve the above problems, the present invention uses the following alignment method.

半導体基板上に設計上の配列座標に沿って規則的に配列した複数のショットの各々を所定の基準位置に対してステップアンドリピート方式でアライメントをする方法において、前記ステップアンドリピート方式で露光を行うのに先立って、ロット内から選択された半導体基板の歪みを測定する工程と、前記半導体基板の歪み情報に基づいて、前記ショットの前記設計上の配列座標に対し補正を加えて、新たな配列座標を生成する工程と、同一ロット内の後続の半導体基板内の数ショットのアライメントマークの位置計測をして、前記新たな配列座標に対するずれを求める工程と、前記新たな配列座標に対するずれに基づいて、前記半導体基板に配置するショットの配置座標を決定する工程と、前記配置座標に従ってステップアンドリピート方式により、前記ショットを露光する工程と、を含むことを特徴とするアライメント方法とした。   In a method of aligning each of a plurality of shots regularly arranged on a semiconductor substrate along design arrangement coordinates with a predetermined reference position by a step-and-repeat method, exposure is performed by the step-and-repeat method. Prior to the step, the distortion of the semiconductor substrate selected from within the lot is measured, and based on the distortion information of the semiconductor substrate, a correction is made to the design arrangement coordinates of the shot to create a new arrangement A step of generating coordinates, a step of measuring positions of alignment shots of several shots in a subsequent semiconductor substrate in the same lot, obtaining a deviation from the new arrangement coordinates, and a deviation from the new arrangement coordinates. Determining the placement coordinates of the shots to be placed on the semiconductor substrate, and step-and-repeat method according to the placement coordinates Was thus an alignment method characterized by and a step of exposing the shot.

また、前記半導体基板の歪みを測定する工程は、前記選択された半導体基板内の全てのショットのアライメントマークの位置計測をし、前記設計上の配列座標とのずれを求めるという方法であることを特徴とするアライメント方法とした。   Further, the step of measuring the distortion of the semiconductor substrate is a method of measuring the positions of alignment marks of all shots in the selected semiconductor substrate and obtaining a deviation from the designed arrangement coordinates. It was set as the characteristic alignment method.

また、前記半導体基板の歪みを測定する工程は、前記露光する工程で用いる装置を用いて行うことを特徴とするアライメント方法とした。   The step of measuring the distortion of the semiconductor substrate may be performed using an apparatus used in the step of exposing.

また、前記半導体基板の歪みを測定する工程は、前記露光する工程で用いる装置と異なる装置を用いて行うことを特徴とするアライメント方法とした。   The step of measuring the distortion of the semiconductor substrate is performed using an apparatus different from the apparatus used in the exposing step.

また、前記ロット内から選択された半導体基板は複数枚であることを特徴とするアライメント方法とした。   The alignment method is characterized in that a plurality of semiconductor substrates are selected from the lot.

以上説明したように本発明の半導体基板に対する露光方法および露光装置を用いれば、歪みをもった半導体基板においても高精度のアライメントの露光をおこなうことができ、半導体製造装置の歩留まりを向上することができる。   As described above, by using the exposure method and exposure apparatus for a semiconductor substrate according to the present invention, highly accurate alignment exposure can be performed even on a distorted semiconductor substrate, and the yield of a semiconductor manufacturing apparatus can be improved. it can.

本発明は、ステップアンドリピート方式の露光装置により半導体基板上に形成されたショットのアライメントを行う方法に関するものであって、その実施例について図1および図2を参照して説明する。   The present invention relates to a method for aligning shots formed on a semiconductor substrate by a step-and-repeat exposure apparatus, and an embodiment thereof will be described with reference to FIGS.

図1は、本発明のアライメント方法を示すフローチャート図である。まず、半導体基板上に規則的に配列されたショットの設計上の配列座標に対し、半導体基板上に既に形成されているアライメントマークがどの方向にどれだけずれているかを計測する。これにより、半導体基板の歪み量や歪み方向などがわかる(STEP11)。半導体基板の歪みは、線形であるか非線形であるかを知るためにも詳細に測定する必要があり、半導体基板上に形成された全てのショットに付属するアライメントマークの位置計測をして位置座標を求めるのが望ましい。各ショットを分割して位置座標を求めることでさらに詳細な歪み情報を得ることができるが、これは半導体基板が経た製造工程を勘案して決めるべきである。   FIG. 1 is a flowchart showing the alignment method of the present invention. First, it is measured how much and in what direction the alignment marks already formed on the semiconductor substrate are shifted from the design arrangement coordinates of the shots regularly arranged on the semiconductor substrate. Thereby, the strain amount and strain direction of the semiconductor substrate can be known (STEP 11). The distortion of the semiconductor substrate must be measured in detail in order to know whether it is linear or non-linear, and the position coordinates of the alignment marks attached to all shots formed on the semiconductor substrate are measured. Is desirable. More detailed distortion information can be obtained by dividing each shot and obtaining position coordinates, but this should be determined in consideration of the manufacturing process through which the semiconductor substrate has passed.

複数の半導体基板によって一つのロットが構成され、そのロットが同一流動される場合は、そのロット内の半導体基板は、ほぼ同一の歪みを有するから、その歪みを代表する1枚の半導体基板について全てのショットの位置計測をすれば良い。しかしながら、1枚の半導体基板から得られた歪み情報だけでは不十分である場合は、ロットの中から複数の半導体基板を選択し、それらの全てのショットの位置計測することで、より高精度なアライメントが可能となる。例えば、25枚の半導体基板から構成されるロットの中から5枚の半導体基板を選択した場合は、5枚の半導体基板の歪みを平均したものをそのロットの代表値として利用しても良い。又、選択された1枚目から得られた歪み情報を1枚目から5枚目の半導体基板に適用し、選択された6枚目から得られた歪み情報を6枚目から10枚目の半導体基板に適用し、選択された11枚目から得られた歪み情報を11枚目から15枚目の半導体基板に適用し、選択された16枚目から得られた歪み情報を16枚目から20枚目の半導体基板に適用し、最後に選択された21枚目から得られた歪み情報を21枚目から25枚目の半導体基板に適用するというように、選択された半導体基板の歪み情報を後続の複数の半導体基板の歪み情報の代表とするという方法でも良い。STEP11の測定は、設計上の配列座標に対し、半導体基板に形成されたアライメントマークの座標がどのような方向にどれだけ歪んでいるかを測定するのであるから、そのような機能を有する測定装置であれば測定でき、露光装置であっても良いし、重ね合わせ測定機や縮小露光装置であっても良い。   When a lot is composed of a plurality of semiconductor substrates and the lots flow in the same manner, the semiconductor substrates in the lot have almost the same strain. The position of the shot may be measured. However, if the strain information obtained from a single semiconductor substrate is not sufficient, it is possible to select a plurality of semiconductor substrates from a lot and measure the positions of all the shots, thereby achieving higher accuracy. Alignment is possible. For example, when five semiconductor substrates are selected from a lot composed of 25 semiconductor substrates, an average of the distortions of the five semiconductor substrates may be used as the representative value of the lot. Further, the distortion information obtained from the selected first substrate is applied to the first to fifth semiconductor substrates, and the distortion information obtained from the selected sixth substrate is applied to the sixth to tenth substrates. The distortion information obtained from the selected eleventh substrate is applied to the semiconductor substrate, and the distortion information obtained from the selected sixteenth substrate is applied to the eleventh to fifteenth semiconductor substrates. The strain information of the selected semiconductor substrate is applied to the 20th semiconductor substrate, and the strain information obtained from the 21st selected last substrate is applied to the 21st to 25th semiconductor substrate. May be used as a representative of distortion information of a plurality of subsequent semiconductor substrates. The measurement of STEP 11 is to measure how much the coordinate of the alignment mark formed on the semiconductor substrate is distorted in what direction with respect to the design arrangement coordinate. It can be measured if it is present, and may be an exposure apparatus, an overlay measuring machine or a reduction exposure apparatus.

次に、ここで得られた歪み情報を露光装置に入力する(STEP12)。次いで、歪み情報に基づき、配列座標とアライメントマークの座標との平均的な偏差が最小となるように全てのショットの設計上の配列座標に補正を加え、新たな配列座標を生成する。(STEP13)。そして、半導体基板内の数ショットにてアライメントマークの位置計測をおこない、STEP13で求めた新たな配列座標に対するずれを求める(STEP14)。この測定値を統計的に処理し、ショットの回転成分・倍率成分・直交成分・並進成分を求める。この結果より半導体基板の配置されたショットの回転成分・倍率成分・直交成分・並進成分を考慮した座標系として補正をおこない(STEP15)、各ショットの配置座標を生成する(STEP16)。その後、その配置座標に従って、ステップアンドリピート方式により各ショットを半導体基板上に露光する(STEP17)。   Next, the distortion information obtained here is input to the exposure apparatus (STEP 12). Next, based on the distortion information, correction is made to the design array coordinates of all shots so as to minimize the average deviation between the array coordinates and the alignment mark coordinates, thereby generating new array coordinates. (STEP 13). Then, the position of the alignment mark is measured with several shots in the semiconductor substrate, and the deviation from the new arrangement coordinates obtained in STEP 13 is obtained (STEP 14). This measured value is statistically processed to determine the rotation component, magnification component, orthogonal component, and translation component of the shot. From this result, correction is performed as a coordinate system taking into consideration the rotation component, magnification component, orthogonal component, and translation component of the shot on which the semiconductor substrate is arranged (STEP 15), and the arrangement coordinates of each shot are generated (STEP 16). Thereafter, each shot is exposed on the semiconductor substrate by a step-and-repeat method according to the arrangement coordinates (STEP 17).

以上説明したとおり、本発明のアライメント方法を用いれば、図2に示すように、従来の回転成分・倍率成分・直交成分・並進成分に加え、ランダム成分についても補正をおこなえるため、半導体基板の非線形な歪みによるランダム成分が大きな工程を経た半導体基板であっても精度の高いアライメントが可能となる。   As described above, when the alignment method of the present invention is used, as shown in FIG. 2, in addition to the conventional rotation component, magnification component, orthogonal component, and translation component, correction can also be made for random components. Even with a semiconductor substrate that has undergone a large process with random components due to various distortions, highly accurate alignment is possible.

本発明のアライメント方法を示すフローチャート図である。It is a flowchart figure which shows the alignment method of this invention. 本発明のアライメント方法の補正誤差を示す。The correction error of the alignment method of this invention is shown. 従来技術のアライメント方法を示すフローチャート図である。It is a flowchart figure which shows the alignment method of a prior art. 従来技術のアライメント方法の補正誤差を示す。The correction error of the alignment method of a prior art is shown. 半導体製造工程を経た半導体基板の歪みを示す模式図である。(a) 線形な歪みを持った半導体基板を示す。(b) 図5(a)のA−Bでの断面図を示す。(c) 非線形な歪みを持った半導体基板を示す。(d) 図5(c)のA'−B'での断面図を示す。It is a schematic diagram which shows the distortion of the semiconductor substrate which passed through the semiconductor manufacturing process. (a) A semiconductor substrate with linear distortion is shown. (b) A cross-sectional view taken along line AB of FIG. 5 (a) is shown. (c) A semiconductor substrate having nonlinear distortion. (d) A sectional view taken along line A′-B ′ of FIG. 半導体基板上の各ショットのアライメントずれを示した図である。(a) 非線形な歪によるランダム誤差を示した図である。(b) 回転誤差を示した図である。(c) 倍率誤差を示した図である。(d) 直交誤差を示した図である。(e) 並進誤差を示した図である。(f) ずれ量を分解する前の総合誤差を示した図である。It is the figure which showed the misalignment of each shot on a semiconductor substrate. (a) It is the figure which showed the random error by nonlinear distortion. (b) It is the figure which showed the rotation error. (c) It is the figure which showed the magnification error. (d) It is the figure which showed the orthogonal error. (e) It is the figure which showed the translation error. (f) It is the figure which showed the total error before decomposing | disassembling deviation | shift amount.

符号の説明Explanation of symbols

61 半導体基板
62 ショット
63 ショットのアライメントずれ(矢印)
61 Semiconductor substrate 62 Shot 63 Shot misalignment (arrow)

Claims (5)

設計上の配列座標に沿って規則的に配列した複数のショットの各々を所定の基準位置に対してステップアンドリピート方式で半導体基板上にアライメントをする方法であって、
前記ステップアンドリピート方式で露光を行うのに先立って、ロット内から選択された半導体基板の歪みを測定する工程と、
前記半導体基板の歪み情報に基づいて、前記ショットの前記設計上の配列座標に対し補正を加えて、新たな配列座標を生成する工程と、
同一ロット内の後続の半導体基板内の数ショットのアライメントマークの位置計測をして、前記新たな配列座標に対するずれを求める工程と、
前記新たな配列座標に対するずれに基づいて、前記半導体基板に配置するショットの配置座標を決定する工程と、
前記配置座標に従ってステップアンドリピート方式により、前記ショットを露光する工程と、
を含むアライメント方法。
A method of aligning each of a plurality of shots regularly arranged along design arrangement coordinates on a semiconductor substrate in a step-and-repeat manner with respect to a predetermined reference position,
Prior to performing exposure in the step-and-repeat method, measuring distortion of a semiconductor substrate selected from within a lot; and
Correcting the design arrangement coordinates of the shot based on the distortion information of the semiconductor substrate, and generating new arrangement coordinates;
Measuring the position of alignment marks of several shots in subsequent semiconductor substrates in the same lot, and determining a deviation from the new array coordinates;
Determining an arrangement coordinate of a shot to be arranged on the semiconductor substrate based on a shift with respect to the new arrangement coordinate;
Exposing the shot by a step-and-repeat method according to the arrangement coordinates;
An alignment method including:
前記半導体基板の歪みを測定する工程は、前記選択された半導体基板内の全てのショットのアライメントマークの位置計測をし、前記設計上の配列座標とのずれを求めることを含む請求項1記載のアライメント方法。   2. The step of measuring the distortion of the semiconductor substrate includes measuring the positions of alignment marks of all shots in the selected semiconductor substrate and obtaining a deviation from the designed arrangement coordinates. Alignment method. 前記半導体基板の歪みを測定する工程は、前記露光する工程で用いる装置を用いて行うことを特徴とする請求項1または請求項2に記載のアライメント方法。   The alignment method according to claim 1, wherein the step of measuring distortion of the semiconductor substrate is performed using an apparatus used in the exposure step. 前記半導体基板の歪みを測定する工程は、前記露光する工程で用いる装置と異なる装置を用いて行う請求項1または請求項2に記載のアライメント方法。   The alignment method according to claim 1, wherein the step of measuring distortion of the semiconductor substrate is performed using an apparatus different from the apparatus used in the exposing step. 前記ロット内から選択された半導体基板は複数枚であることを特徴とする請求項1乃至請求項4のいずれか1項記載のアライメント方法。   The alignment method according to any one of claims 1 to 4, wherein a plurality of semiconductor substrates are selected from the lot.
JP2008044390A 2008-02-26 2008-02-26 Alignment method Pending JP2009206143A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008044390A JP2009206143A (en) 2008-02-26 2008-02-26 Alignment method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008044390A JP2009206143A (en) 2008-02-26 2008-02-26 Alignment method

Publications (1)

Publication Number Publication Date
JP2009206143A true JP2009206143A (en) 2009-09-10

Family

ID=41148156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008044390A Pending JP2009206143A (en) 2008-02-26 2008-02-26 Alignment method

Country Status (1)

Country Link
JP (1) JP2009206143A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011087129A1 (en) * 2010-01-18 2011-07-21 株式会社ニコン Exposure method, exposure device, and manufacturing method for device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6144429A (en) * 1984-08-09 1986-03-04 Nippon Kogaku Kk <Nikon> Alignment method
JPH01283927A (en) * 1988-05-11 1989-11-15 Mitsubishi Electric Corp Reduction stepper
JP2000182934A (en) * 1998-12-17 2000-06-30 Sharp Corp Semiconductor wafer alignment method
JP2004296939A (en) * 2003-03-27 2004-10-21 Toshiba Corp Position distortion correction device, exposure system, exposure method, and position distortion correction program
JP2006235448A (en) * 2005-02-28 2006-09-07 Fuji Photo Film Co Ltd Image recording system, image recording method, program, and image forming apparatus
JP2006259715A (en) * 2005-02-21 2006-09-28 Fuji Photo Film Co Ltd Image-drawing method, image-drawing apparatus, image-drawing system, and correction method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6144429A (en) * 1984-08-09 1986-03-04 Nippon Kogaku Kk <Nikon> Alignment method
JPH01283927A (en) * 1988-05-11 1989-11-15 Mitsubishi Electric Corp Reduction stepper
JP2000182934A (en) * 1998-12-17 2000-06-30 Sharp Corp Semiconductor wafer alignment method
JP2004296939A (en) * 2003-03-27 2004-10-21 Toshiba Corp Position distortion correction device, exposure system, exposure method, and position distortion correction program
JP2006259715A (en) * 2005-02-21 2006-09-28 Fuji Photo Film Co Ltd Image-drawing method, image-drawing apparatus, image-drawing system, and correction method
JP2006235448A (en) * 2005-02-28 2006-09-07 Fuji Photo Film Co Ltd Image recording system, image recording method, program, and image forming apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011087129A1 (en) * 2010-01-18 2011-07-21 株式会社ニコン Exposure method, exposure device, and manufacturing method for device

Similar Documents

Publication Publication Date Title
US8804137B2 (en) Unique mark and method to determine critical dimension uniformity and registration of reticles combined with wafer overlay capability
US8146025B2 (en) Method for correcting layout pattern using rule checking rectangle
CN114518693B (en) Overlay error compensation method and photolithography exposure method
US6239858B1 (en) Exposure method, exposure apparatus and semiconductor device manufactured by using the exposure apparatus
JP2011066323A (en) Method for correction of exposure treatment
JPH09148217A (en) Positioning method
US6716649B2 (en) Method for improving substrate alignment
Laidler et al. Sources of overlay error in double patterning integration schemes
TW201730681A (en) Error analysis method for lithography process and lithography system capable of analyzing an alignment error degree of a semiconductor substrate and a heat error degree of a lens
JP2009206143A (en) Alignment method
US8930011B2 (en) Method of measuring an overlay of an object
US20070002293A1 (en) Method measuring distortion using exposure equipment
US20030152848A1 (en) Calibration wafer for a stepper
JPH11121369A (en) Pattern drawing method and apparatus
JP2009283600A (en) Exposure aligning method, exposure aligning program, and exposure device
JP5632810B2 (en) Exposure apparatus, shot correction parameter determination method, program, computer-readable medium, device manufacturing method, and alignment apparatus
US9753373B2 (en) Lithography system and semiconductor processing process
TWI825425B (en) Method of correcting a lithographic process
US9964866B2 (en) Method of forming integrated circuit
KR100605914B1 (en) How to improve overlay in lithography processes
CN105759563A (en) Mask and method for contamination detection of mask or wafer
US20100231878A1 (en) Systems and methods for manufacturing semiconductor device
JP2005181044A (en) Precision calibration method for coordinate measurement, evaluation method for coordinate measurement precision, and program and mask
JP2007173674A (en) Manufacturing method of semiconductor device
US20090191473A1 (en) Photomask manufacturing method, photomask manufacturing system, and device manufacturing method

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091108

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130129

点击 这是indexloc提供的php浏览器服务,不要输入任何密码和下载