+

JP2005268724A - 電子素子およびその製造方法 - Google Patents

電子素子およびその製造方法 Download PDF

Info

Publication number
JP2005268724A
JP2005268724A JP2004083094A JP2004083094A JP2005268724A JP 2005268724 A JP2005268724 A JP 2005268724A JP 2004083094 A JP2004083094 A JP 2004083094A JP 2004083094 A JP2004083094 A JP 2004083094A JP 2005268724 A JP2005268724 A JP 2005268724A
Authority
JP
Japan
Prior art keywords
electronic device
transparent
oxide
oxide layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004083094A
Other languages
English (en)
Inventor
Ryuichiro Maruyama
竜一郎 丸山
Durham Pal Gosain
パル ゴサイン ダラム
Masafumi Ata
誠文 阿多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004083094A priority Critical patent/JP2005268724A/ja
Publication of JP2005268724A publication Critical patent/JP2005268724A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 同一の透明酸化物層内に半導体領域と導体領域との接合部を簡易な工程で製造することができる電子素子の製造方法を提供する。
【解決手段】 透明導電性酸化物層19を陽極とし、透明導電性酸化物層19の表面から所定の間隔を隔てて原子間力顕微鏡の探針21を設置しこれを陰極とする。大気中において、探針21に負のバイアスを印加しながら、探針21を走査し電界を励起する。これにより、電界が励起された部分に酸素が注入され、透明導電性酸化物層19の一部領域の電気伝導度が低下し半導体となり、導体領域に隣接して半導体領域が形成される。この方法により、同一透明酸化物層内に半導体からなるチャネル領域と,導体領域からなるソース電極およびドレイン電極を備えた透明トランジスタを実現することができる。
【選択図】 図2

Description

本発明は、透明導電性酸化物(Transparent Conductivity Oxide:TCO)を用いて形成される透明トランジスタなどの電子素子およびその製造方法に関する。
近年、ノート型携帯用コンピュータなどの携帯用電子機器が多く登場し、これらに液晶表示デバイスが用いられている。そして、この液晶表示デバイスの駆動用としてアモルファスシリコンあるいは多結晶シリコンなどを用いた薄膜トランジスタが用いられている。これらの薄膜トランジスタに用いられる材料は、可視光領域に光感度を有しているので、例えば、光の照射を受けると、キャリアが生成して抵抗が低下し、本来、オフ状態に制御されているにも関わらず、オン状態になってしまうという問題があった。このような光の照射によるキャリアの生成は、金属薄膜などによる光の遮断層を形成することにより防ぐことができ、これにより抵抗の低下を抑制することができる。
ところで、上述したように液晶表示デバイスは携帯用電子機器に多く用いられるため、省エネルギー化、高輝度化および小型化が求められている。この要求を満たすためには、単位画素に占める有効な表示部面積の割合を向上させることが有効であるが、上述のように駆動用のトランジスタに金属薄膜等の光の遮断層を形成すると、画素の面積割合(開口率)が減少し、輝度が低下する。輝度の高い表示素子を開発するためには、トランジスタを高性能化することによる面積の縮小化、あるいはバックライトの高輝度化が必要であるが、トランジスタの高性能化には限界があり、コストが上昇してしまう。また、バックライトの高輝度化を図ろうとすると、エネルギー消費量が多くなる。
そこで、従来、配向制御あるいは価電子制御を行った酸化亜鉛などの透明な酸化物をチャネル領域として用いた一部あるいは全部が透明であるトランジスタが提供されている(例えば特許文献1〜4参照。)。これらのトランジスタのチャネル領域は可視光領域に光感度を有しないので、光の遮断層を形成しなくてもよく、表示部面積の割合が高く、輝度が向上する。
このような透明なチャネル領域を有するトランジスタは、例えば図10または図11に示したボトムゲート型、および図12または図13に示したトップゲート型に大別されている。
図10に示したボトムゲート型の透明トランジスタ120では、絶縁性の基板101の表面の一部に透明導電性酸化物からなるゲート電極102が形成され、基板101およびゲート電極102を覆うように二酸化ケイ素(SiO2 )からなる絶縁層103および半導体の透明酸化物からなるチャネル領域106がこの順に積層されている。更にチャネル領域106の表面に透明導電性酸化物からなるソース電極104およびドレイン電極105が形成されている。図11に示したボトムゲート型の透明トランジスタ130は、ソース電極104およびドレイン電極105と、チャネル領域106との上下が逆になっていることを除き、上記透明トランジスタ120と同じ構成を有している。
一方、図12に示したトップゲート型の透明トランジスタ140は、絶縁性の基板101の表面にソース電極104およびドレイン電極105が形成され、このソース電極104,ドレイン電極105および基板101を覆うようにしてチャネル領域106,絶縁層103およびゲート電極102がこの順に形成されたものである。図13に示したトップゲート型の透明トランジスタ150は、ソース電極104およびドレイン電極105と、チャネル領域106との上下が逆になっていることを除き、上記透明トランジスタ140と同じ構成を有している。
特開2002−319682号公報 特開2000−150900号公報 特開2000−277534号公報 特開2003−86808号公報
上述のように従来のボトムゲートおよびトップゲートのいずれの透明トランジスタ120〜150においても、チャネル領域106となる半導体層と、ソース電極104およびドレイン領域105となる電極層とは別々に成膜されており、そのため、工程が複雑化するという問題があった。すなわち、透明トランジスタ120,150では、半導体層の蒸着工程,金属層の蒸着工程,リソグラフィーおよびエッチング工程、または、半導体層の蒸着工程,リソグラフィー,金属層の蒸着工程およびリフトオフ工程によりソース電極104(導電性層)/チャネル領域106(半導体層)/ドレイン領域105(導電性層)の構造が作製される。また、透明トランジスタ130,140の場合には、リソグラフィー,金属層の蒸着工程,リフトオフ工程および半導体層の蒸着工程、または、金属層の蒸着工程,リソグラフィー,エッチング工程および半導体層の蒸着工程によって、ソース電極104(導電性層)/チャネル領域106(半導体層)/ドレイン領域105(導電性層)の構造が作製される。
このように従来の透明トランジスタの製造には、多工程が要求されることに加え、ソース電極とチャネル層,ドレイン電極とチャネル層との間に不要な寄生容量が発生することから、簡易なプロセスで作製できるシンプルな構造の開発が望まれていた。また、上記透明トランジスタ130,140を製造する工程では、電極層を形成する工程と半導体層を形成する工程との間に、リソグラフィによりレジストパターンを形成する工程が含まれているため、電極層と半導体層との界面が不純物で汚染されるという問題もあった。
本発明はかかる問題点に鑑みてなされたもので、第1の目的は、同一層内に半導体領域と導体領域とを隣接して有し、しかも半導体領域と導体領域との界面での不純物による汚染がなく、簡素な構成の透明トランジスタ等を容易に実現できる電子素子を提供することにある。
本発明の第2の目的は、同一層内に半導体領域と導体領域とを隣接して有する簡素な構造を、簡易な工程で、しかも両領域の界面に不純物の汚染を生ずることなく作製することができる電子素子の製造方法を提供することにある。
本発明による電子素子は、透明酸化物からなる透明酸化物層を備え、この透明酸化物層内に、導電性を示す導体領域と半導体的性質を示す半導体領域とを隣接して有するものである。なお、本明細書においては、透明酸化物等の「透明」とは、好ましくは500nm〜600nm,より好ましくは400nm〜700nmの可視光領域のうち、80%以上の領域の可視光が、80%以上透過可能な透光性を有する、との意である。
具体的には、例えば、透明酸化物層内に導体領域(ソース電極)/半導体領域(チャネル領域)/導体領域(ドレイン領域)からなる構造を有すると共に、絶縁層を間にしてチャネル領域に対向する位置に導電性層(ゲート電極)を有する透明トランジスタと実現される。
導体領域は、具体的には、非晶質の酸化亜鉛(ZnO),非晶質の酸化スズ(SnO2 ),非晶質の酸化インジウム(In2 3 )およびインジウム・スズ酸化物(ITO)からなる群のうち少なくとも一種から形成される、または、酸化亜鉛(ZnO),酸化スズ(SnO2 )および酸化インジウム(In2 3 )からなる群のうち少なくとも一種に対して、ホウ素(B),アルミニウム(Al),ガリウム(Ga),インジウム(In),タリウム(Tl),フッ素(F),塩素(Cl),臭素(Br),ヨウ素(I),リチウム(Li),ナトリウム(Na),鉄(Fe),カリウム(K),ルビジウム(Rb),セシウム(Cs),窒素(N),リン(P),ヒ素(As),アンチモン(Sb),ビスマス(Bi),チタン(Ti),ケイ素(Si),ニッケル(Ni),コバルト(Co)および亜鉛(Zn)からなる群のうち少なくとも一種の元素を添加して形成されたものである。
半導体領域は、結晶化した酸化亜鉛(ZnO),結晶化した酸化スズ(SnO2 )および結晶化した酸化インジウム(In2 3 )からなる群のうち少なくとも一種により形成される、または、酸化亜鉛(ZnO),酸化スズ(SnO2 )および酸化インジウム(In2 3 )からなる群のうち少なくとも一種に酸素を添加して形成されたものである。
なお、本明細書においては、「導体領域」とは、電気伝導度σが2×102 S/cm以上、「半導体領域」とは、電気伝導度σが1×10-9〜1×10-2S/cmの範囲の領域をいうものとする。
本発明の電子素子は,以下の第1〜第5の方法により製造することができる。
本発明による第1の電子素子の製造方法は、酸素を含む雰囲気あるいは溶液中で、透明導電性酸化物層の一部領域に電界を励起してその部分に酸素を注入することにより導体領域に隣接して半導体領域を形成するものである。電界励起の方法は、例えば透明導電性酸化物層を陽極、原子間力顕微鏡または走査型トンネル顕微鏡の探針を陰極として、陰極に負のバイアスを印加して電界を励起する方法がある。
本発明の第1の電子素子の製造方法では、透明導電性酸化物層の一部に電界を励起することにより透明導電性酸化物層に酸素が注入され、その注入領域の電気伝導度が低下して半導体領域となる。これにより、同一層内に導体領域と半導体領域との接合部が形成される。
本発明による第2の電子素子の製造方法は、酸素を含む雰囲気あるいは溶液中で、透明導電性酸化物層の一部を、例えばレーザビームにより加熱してその部分に酸素を注入することにより導体領域に隣接して半導体領域を形成するものである。この方法では、透明導電性酸化物層の一部が加熱されると、その部分が溶解したのち、冷却されるに伴い結晶化し、また、酸素が注入されるに伴い電気伝導度が低下して半導体領域となる。
本発明による第3の電子素子の製造方法は、ホウ素(B),アルミニウム(Al),ガリウム(Ga),インジウム(In),タリウム(Tl),フッ素(F),塩素(Cl),臭素(Br),ヨウ素(I),リチウム(Li),ナトリウム(Na),鉄(Fe),カリウム(K),ルビジウム(Rb),セシウム(Cs),窒素(N),リン(P),ヒ素(As),アンチモン(Sb),ビスマス(Bi),チタン(Ti),ケイ素(Si),ニッケル(Ni),コバルト(Co)および亜鉛(Zn)からなる群のうち少なくとも一種を含む雰囲気中で、透明半導体性酸化物層の一部を加熱してその部分に前記雰囲気中の元素を注入することにより、半導体領域に隣接して導体領域を形成するものである。この方法では、半導体層の一部が加熱されると、その部分が溶解したのち、冷却されるに伴い結晶化し、また、上記元素が注入されることにより電気伝導度が上昇して導体領域となる。これにより、同一層内に導体領域と半導体領域との接合部が形成される。
本発明による第4の電子素子の製造方法は、酸素を含む透明半導体性酸化物層の一部を、真空中または還元雰囲気中で加熱してその部分から酸素を離脱させることにより半導体領域に隣接して導体領域を形成するものである。この方法では、半導体層の一部が真空中または還元雰囲気中で加熱され、その部分から酸素が離脱することにより電気伝導度が上昇して導体領域となる。
本発明による第5の電子素子の製造方法は、ホウ素(B),アルミニウム(Al),ガリウム(Ga),インジウム(In),タリウム(Tl),フッ素(F),塩素(Cl),臭素(Br),ヨウ素(I),リチウム(Li),ナトリウム(Na),鉄(Fe),カリウム(K),ルビジウム(Rb),セシウム(Cs),窒素(N),リン(P),ヒ素(As),アンチモン(Sb),ビスマス(Bi),チタン(Ti),ケイ素(Si),ニッケル(Ni),コバルト(Co)および亜鉛(Zn)からなる群のうち少なくとも一種を含む透明導電性酸化物層の一部を、真空中または還元雰囲気中で加熱してその部分から前記添加元素を離脱させることにより導体領域に隣接して半導体領域を形成するものである。この方法では、透明導電性酸化物層の一部が加熱されると、その部分から上記元素が離脱し、電気伝導度が低下して半導体領域となる。
本発明の電子素子によれば、透明酸化物層内に、導電性を示す導体領域と半導体的性質を示す半導体領域とを隣接して有するものであり、不純物による汚染のない、簡素な構成の透明トランジスタ等を容易に実現することができる。
また、本発明の第1の電子素子の製造方法によれば、酸素を含む雰囲気あるいは溶液中で透明導電性酸化物層の一部に電界を励起し、酸素を注入させることにより半導体領域を形成するようにしたので、本発明の電子素子を簡易な工程で、かつ、不純物で汚染されることなく作製することができる。
特に、透明導電性酸化物層を陽極とし、原子間力顕微鏡または走査型トンネル顕微鏡の探針を陰極として、陰極に負のバイアスを印加して電界を励起するようにすれば、幅の狭い微細な半導体領域を形成することができる。よって、チャネル領域(半導体領域)のアスペクト比の大きな高性能の透明トランジスタを実現することができる。
また、本発明の第2の電子素子の製造方法によれば、酸素を含む雰囲気あるいは溶液中で透明導電性酸化物層の一部を加熱し、酸素を注入させることにより半導体領域を形成するようにしたので、本発明の電子素子を簡易な工程で、かつ、不純物で汚染されることなく作製することができる。
更に、本発明の第3の電子素子の製造方法によれば、ホウ素,アルミニウム等の元素を含む雰囲気中で、透明半導体性酸化物層の一部を加熱し、フッ素,塩素等を注入させることにより導体領域を形成するようにしたので、また、本発明の第4の電子素子によれば、透明半導体性酸化物層の一部を真空中または還元雰囲気中で加熱し、酸素を離脱させることにより導体領域を形成するようにしたので、更にまた、本発明の第5の電子素子の製造方法によれば、透明導電性酸化物層の一部を真空中または還元雰囲気中で加熱し、ホウ素,アルミニウムなどの元素を離脱させることにより半導体領域を形成するようにしたので、本発明の電子素子を簡易な工程で、かつ、不純物で汚染されることなく作製することができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
〔第1の実施の形態〕
図1は、本発明の第1の実施の形態に係る透明トランジスタの断面構造を表すものである。なお、同図において各構成要素は、本発明が理解できる程度の形状、大きさおよび配置関係を概略的に示したものである。
この透明トランジスタ1は、例えばガラス,サファイア,プラスチックなどの絶縁性の透明基板からなる基板11の表面に、透明酸化物からなるゲート電極12,例えば二酸化ケイ素(SiO2 )からなる、絶縁層12aおよび絶縁層(ゲート絶縁膜)13,透明酸化物からなる透明酸化物層17、および例えば二酸化ケイ素(SiO2 )からなる保護層18を順次積層した構造を有する、所謂ボトムゲート型の透明トランジスタである。
透明酸化物層17は両面が平坦面となっており、その内部にチャネル領域16が設けられ、このチャネル領域16の両側にソース電極14およびドレイン電極15が接して設けられている。
ゲート電極12,ソース電極14およびドレイン電極15の各導体領域を構成する透明酸化物(透明導電性酸化物:TCO)としては、例えば、非晶質であることにより、また、酸素欠損を多く含むことにより、あるいは不純物元素であるホウ素(B),アルミニウム(Al),ガリウム(Ga),インジウム(In),タリウム(Tl),フッ素(F),塩素(Cl),臭素(Br),ヨウ素(I),リチウム(Li),ナトリウム(Na),カリウム(K),ルビジウム(Rb),セシウム(Cs),窒素(N),リン(P),ヒ素(As),アンチモン(Sb)またはビスマス(Bi)を含むことより電気伝導度が上昇し、導電性を示す酸化物が用いられる。
より具体的には、透明導電性酸化物としては、例えば、酸素欠損を含む酸化亜鉛(ZnO),酸素欠損を含む酸化スズ(SnO2 ),酸素欠損を含む酸化インジウム(In2 3 ),スズ・インジウム酸化物(ITO:Indium Tin Oxide)の他、非晶質の酸化亜鉛(ZnO),非晶質の酸化スズ(SnO2 )あるいは非晶質の酸化インジウム(In2 3 ),上述した不純物を含む酸化亜鉛などがある。不純物を含む酸化亜鉛のうち、ホウ素,アルミニウム,ガリウム,インジウム,タリウムのようなIII族元素、フッ素,塩素,臭素,ヨウ素のようなVII族元素を含むものはn型であり、リチウム,ナトリウム,カリウム,ルビジウム,セシウムのようなI族元素、窒素,リン,ヒ素, アンチモン,ビスマスのようなV族元素を含むものはp型である。なお、ゲート電極12と、ソース電極14およびドレイン電極15とは同一のものにより形成されていてもよいし、異なるものにより形成されていてもよい。
チャネル領域16は、ゲート電極12,ソース電極14およびドレイン電極15の各電極よりも電気伝導度が低く半導体的性質を示す部分であり、上述した透明酸化物の結晶性を向上させることにより、あるいは酸素欠損を少なくすることにより、電気伝導度が低下したものであってもよいし、上述した元素の不純物濃度を減少させることにより電気伝導度を低下させたものであってもよい。
更に、透明酸化物層17の厚みaは、0.01〜10μmの範囲内であることが好ましく、0.05〜3μmの範囲内であればより好ましく、0.2〜1μmの範囲内であれば特に好ましい。後述するように本実施の形態の透明トランジスタ1を製造する際に、注入する酸素の拡散を迅速にすることができ、また均一な結晶性を得ることができるからである。
絶縁層12a,13は、二酸化ケイ素(SiO2 )の他、窒化ケイ素(SiNX )などにより形成してもよい。
本実施の形態では、透明酸化物層17上に保護層18を設けるようにしたが、設けなくてもよい。但し、透明酸化物層17に含まれる酸素,フッ素,塩素,臭素,窒素,リン,ホウ素,チタン,ケイ素,リチウム,ナトリウム,鉄,ニッケル,コバルトあるいは亜鉛の離脱を防止する観点からは、保護層18を設けることが望ましい。このような保護層18は、二酸化ケイ素(SiO2 )の他、窒化ケイ素(SiNX ),フッ化カルシウム(CaF2 ),酸化セリウム(CeO2 )あるいは酸化アルミニウム(Al2 3 )などにより形成することができる。
次に、本実施の形態における透明トランジスタ1の製造方法について説明する。
まず、図2に示したように、スパッタリング法により、基板11の上にゲート電極12を形成する。次いで、PECVD(Plasma Enhanced Chemical Vapor Deposition:プラズマ化学気相成長)法により、絶縁層12a,13を形成する。続いて、スパッタリング法により絶縁層13の表面に酸素欠損あるいは上記ホウ素などの不純物を含むことにより導電性を示す透明導電性酸化物層19を形成する。
更に、透明導電性酸化物層19を陽極とすると共に、この透明導電性酸化物層19の上方に所定の間隔を隔てて、例えば走査型プローブ顕微鏡であるAFM(Atomic Force Microscope :原子間力顕微鏡)またはSTM(Scanning Tunneling Microscope :走査型トンネル顕微鏡)の探針21を陰極として配置する。そののち、この陰極側に、例えば大気中のように酸素を含む雰囲気において、電源22により負のバイアスを印加しながら、探針21を走査する。
これにより、探針21が走査した部分の下部に位置する部分には、酸素が注入され電気伝導度が低下した半導体領域が形成される。すなわち、電気伝導度の高い導体領域(ソース電極14およびドレイン電極15)の間にチャネル領域16が形成される。続いて、スパッタリング法により保護層18を形成する。これにより図1に示した透明トランジスタ1が形成される。
ここで、探針21としてAFMあるいはSTMを用いるのは、0.01μm以下の幅の狭いチャネル領域16を形成することができるからである。また、透明導電性酸化物層19の厚みa1は、0.01〜10μmの範囲内であることが好ましく、0.05〜3μmの範囲内であればより好ましく、0.2〜1μmの範囲内であれば特に好ましい。注入する酸素の拡散を迅速にすることができるからである。
本実施の形態では、負のバイアスの印加は、大気中のような酸素を含む雰囲気下で行っているが、透明導電性酸化物層19に酸素元素を注入することができればよく、例えば酸素を含む溶液中で行ってもよい。なお、酸素を含む溶液とは、酸素が溶液中に溶け込んだ状態のものであってもよいし、酸素原子として溶液中に含まれていてもよい。
次に、本実施の形態における透明トランジスタ1の他の製造方法について説明する。
図3に示したように、基板11の上に、上述した製造方法と同様にしてゲート電極12,絶縁層12a,13および透明導電性酸化物層19を形成する。次いで、透明導電性酸化物層19の上方に所定の間隔を隔てて、円形の開口部33を有するマスク32を配置する。そののち、例えば、大気中で、このマスク32越しに、例えばレーザ光源31からレーザ光L1を照射する。これにより開口部33を通過したレーザ光L1は、透明導電性酸化物層19の一部を加熱する。
その際、透明導電性酸化物層19の加熱された部分は、溶融したのち冷却するに伴って結晶化すると共に、大気中の酸素が注入されるため、電気伝導度が低下して半導体領域(チャネル領域16)となる。続いて、スパッタリング法により保護層18を形成する。これにより図1に示した透明トランジスタ1が形成される。なお、透明導電性酸化物層19の厚みa1、および加熱の際の雰囲気は、上述した製造方法と同様の理由により同じ条件とすることが好ましい。
レーザ光L1の照射による透明導電性酸化物層19の加熱は上述のようにマスク32を用いて行ったが、マスク32を用いないで行ってもよい。
また、レーザの照射条件は、波長が249nmのフッ化クリプトン(KrF)レーザの場合、周波数が1〜10Hz,出力が10〜100mWが好ましい。あまり出力が高すぎると、例えば500mW以上であると、透明導電性酸化物層19から構成材料が離脱し始めてしまうからである。
〔第2の実施の形態〕
図4は、本発明の第2の実施の形態に係る透明トランジスタの断面構造を表すものである。なお、第1の実施の形態と同一の構成要素については同一符号を付して、以下説明する。
この透明トランジスタ2は、基板11の表面に、透明酸化物層17、二酸化ケイ素(SiO2 )からなる絶縁層13、および透明導電性酸化物からなるゲート電極12が順次積層された構造を有する、所謂トップゲート型の透明トランジスタであることを除き、ボトムゲート型の第1の実施の形態とほぼ同じ構成であり、その製造方法も各要素の製造順が異なることを除き、他は同様である。
このように第1および第2の実施の形態の透明トランジスタの製造方法によれば、酸素を含む雰囲気あるいは溶液中で、透明導電性酸化物層19の一部に電界を励起するようにしたので、その部分にのみ酸素を注入することができ、容易に半導体領域(チャネル領域16)を形成することができる。また、チャネル領域16の両側の領域が電気伝導性の高い導体領域であるので、これをソース電極14およびドレイン電極15とすることができる。よって、簡易な工程により同じ層内に導体領域と半導体領域とを隣接して形成することができると共に、これらの形成の際に、リソグラフィによりレジストパターンを形成する必要がないので、これらの領域の界面における汚染が少なくなり、その表面が平坦で簡素な構成の透明トランジスタ1,2を製造することができる。
特に、透明導電性酸化物層19の厚みa1を0.01μm以上10μm以下にすれば、注入する酸素の拡散を迅速にすることができる。
加えて、負のバイアスの印加を、AFMあるいはSTMの探針21を用いて行うようにしたので、チャネル領域16の幅を狭くすることができると共に、アスペクト比を大きくすることができるので、透明トランジスタ1,2の特性が向上する。
また、酸素を含む雰囲気あるいは溶液中で、透明導電性酸化物層19の一部を加熱する方法では、加熱部分を結晶化することができると共に酸素を注入することができ、これにより半導体領域(チャネル領域16)を形成することができる。したがって、この方法によっても簡易な工程により、同じ層内に導体領域(ソース電極14およびドレイン領域5)と半導体領域(チャネル領域16)とを隣接して形成することができると共に、これらの形成の際にも、リソグラフィによりレジストパターンを形成する必要がないので、これらの領域の界面における汚染が少なく、その表面が平坦で簡素な構成の透明トランジスタ1,2を製造することができる。
[実験例]
なお、以下のような実験を行った。
(実験例1)
まず、図5に示すように、二酸化ケイ素(SiO2 )からなる基板36の表面に、スパッタリング法により厚み400nmのスズ・インジウム酸化物層37を形成した。そののち、スズ・インジウム酸化物層37の表面に、所定の間隔を隔てて、金(Au)を蒸着して一対の電極34A,34Bとした。このとき電極34A,34Bの間に形成される溝35の幅c2は、0.1mmであり、スズ・インジウム酸化物層37および電極34A,34Bの積層方向ならびに溝35の幅方向に垂直な方向の長さLは4mmとした。これを真空中において、550Kで加熱したのち、1atmの酸素雰囲気下で、550Kで加熱しながら上記実施の形態で説明した方法により、スズ・インジウム酸化物層37に酸素を注入した。その際、電極34A,34B間には1Vのバイアスを印加した状態にし、スズ・インジウム酸化物層37の電極34A,34B間に流れる電流の時間変化を測定した。その結果を図6に示す。
図6からも分かるように、加熱の時間の経過と共に、スズ・インジウム酸化物層37に流れる電流は減少し、約2時間経過後に一定となった。また、酸素注入前の室温における電気伝導度は30S/cm(電圧1V)であったのに対して、電流値が一定になったのちの室温における電気伝導度は0.1S/cmに低下した。すなわち、酸素雰囲気下でスズ・インジウム酸化物層37を加熱するようにすれば、酸素が注入され、キャリア濃度を低くすることができることが分かった。
(実験例2)
まず、図7に示すように、ガラスからなる基板38に、蒸着により厚みa2が100nm,幅b1が25μmの酸化亜鉛(ZnO)層39を形成した。次いで、図8に示すように酸化亜鉛層39の長手方向の両側端を銀(Ag)ペーストにより被覆して電極34A,34Bを作製した。このとき、酸化亜鉛層39における電極34A,34B間の長さL2は500μmであった。
このように酸化亜鉛層39が形成された素子を2組用意し、一方は真空中において、もう一方は大気中において、加熱したのち、酸化亜鉛層39に流れる電流の値を測定した。図9に加熱温度と流れる電流の値との関係を示す。なお、各加熱温度における加熱時間は20時間とした。
図9からも分かるように、大気中で加熱すると、真空中で加熱する場合に比べて流れる電流の値は小さかった。また、550℃において加熱したのち、室温において測定した電気伝導度は、真空中において加熱した場合は電気伝導度が12S/cmであったのに対して、空気中で加熱した場合には0.1S/cmまで低下し、酸化亜鉛層39の電気伝導度が99%以上低下した。更に、550Kから350Kの温度領域における活性化エネルギーは、真空中で加熱した場合が1.6meVであったのに対して、空気中で加熱した場合には8.9meVと大きかった。
すなわち、大気中のように酸素を含む雰囲気下で酸化亜鉛層39を加熱するようにすれば、酸素が注入され、電気伝導度が低下することが分かった。なお、空気中で加熱した際の低温領域における電流値が近似直線から外れているのは、酸化亜鉛層39に電気伝導度の高い部分が残存しているからであると考えられる。
以上、実施の形態を挙げて本発明を説明したが、本発明は実施の形態に限定されるものではなく、種々の変形が可能である。例えば、マスク32に複数個の開口部33を設けて、このマスク越しにレーザ光を照射することにより、電気伝導度の低い半導体領域を複数設けるようにしてもよい。
また、直線状の溝が周期的な間隔で形成された回折格子越しにレーザ光を照射することにより、溝部分に照射されるレーザ光を変調させ、電気伝導度の低い半導体領域を設けるようにしてもよい。
更に、上記実施の形態および実施例においては、透明導電性酸化物層の一部の領域を半導体領域に変化させることにより、導体領域と半導体領域との接合構造を形成するようにしたが、逆に、半導体的性質を示す透明半導体性酸化物層の一部を導体領域に変化させることにより、同じく導体領域と半導体領域との接合構造を形成するようにしてもよい。すなわち、フッ素,塩素,臭素,窒素などを含む雰囲気、水素化リン(PH3 )またはジボラン(B2 6 )などのリン,ホウ素などを含む雰囲気、あるいはチタン,ケイ素,リチウム,ナトリウム,鉄,ニッケル,コバルトまたは亜鉛などの有機金属錯体などを含む雰囲気中で、透明半導体性酸化物にレーザ光を照射し、これらの元素を注入することにより電気伝導度を向上させて、導体領域に変化させることもできる。このような方法によっても上記実施の形態と同様に透明トランジスタなどの電子素子を作製することが可能になる。
なお、透明半導体性酸化物としては、結晶化した酸化亜鉛(ZnO),結晶化した酸化スズ(SnO2 )または結晶化した酸化インジウム(In2 3 )などが挙げられる。
加えて、酸素を含むことにより半導体的性質を示す透明半導体性酸化物の一部を真空中あるいは水素などの還元雰囲気中でレーザ光を照射し、その部分から酸素を離脱させることにより電気伝導度を向上させて導体領域に変化させるようにしてもよい。また、真空中であれば、レーザ光による照射の他、電子線によって照射を行ってもよい。
更にまた、フッ素,塩素,臭素,窒素,リン,ホウ素,チタン,ケイ素,リチウム,ナトリウム,鉄,ニッケル,コバルトあるいは亜鉛を含有して導電性を示す透明導電性酸化物の一部に、真空中または水素などの還元雰囲気中においてレーザ光を照射し、その部分から上記元素を離脱させることにより電気伝導度を低下させて半導体領域に変化させるようにしてもよい。また、真空中であれば、レーザ光による照射の他、電子線によって照射を行ってもよい。
加えてまた、導体領域と半導体領域とを同一層内に有する透明酸化物層は、例えば、液晶表示装置,面発光レーザまたはエレクトロルミネセンスなどの発光素子の駆動用トランジスタとして用いることができ、また、メモリ用などのように光デバイス分野での多様な応用にも用いることができる。更に、駆動用としてだけでなく、半導体装置として各分野に応用することができる。なお、透明酸化物層は複数層を積層して用いてもよい。
本発明の第1の実施の形態に係る透明トランジスタの構成を表す断面図である。 図1に示した透明トランジスタの製造工程を表した図である。 図1に示した透明トランジスタの他の製造工程を表した図である。 本発明の第2の実施の形態に係る透明トランジスタの構成を表す断面図である。 実施例1の電子素子の構成を表す斜視図である。 実施例1の電子素子の加熱時間と流れる電流との関係を表す図である。 実施例2の電子素子の製造工程を表した図である。 図7に続く製造工程を表す図である。 実施例2の電子素子の加熱時間と流れる電流との関係を表す図である。 従来のボトムゲート型透明トランジスタの構成を表す断面図である。 従来の他のボトムゲート型透明トランジスタの構成を表す断面図である。 従来のトップゲート型透明トランジスタの構成を表す断面図である。 従来の他のトップゲート型透明トランジスタの構成を表す断面図である。
符号の説明
1,2…透明トランジスタ、11,36,38…基板、12…ゲート電極、12a,13…絶縁層、14…ソース電極、15…ドレイン電極、16…チャネル領域、17…透明酸化物層、18…保護層、19…透明導電性酸化物層、21…探針、32…マスク、31…レーザ光源、34A,34B…電極、35…溝、37…スズ・インジウム酸化物層、39…酸化亜鉛層。

Claims (24)

  1. 透明酸化物により形成された透明酸化物層を備え、前記透明酸化物層内に、導電性を示す導体領域と半導体的性質を示す半導体領域とを隣接して有する
    ことを特徴とする電子素子。
  2. 前記透明酸化物層は、前記半導体領域の両側にそれぞれ一対の導体領域を隣接して有する
    ことを特徴とする請求項1記載の電子素子。
  3. 前記導体領域は、非晶質の酸化亜鉛(ZnO),非晶質の酸化スズ(SnO2 ),非晶質の酸化インジウム(In2 3 )およびインジウム・スズ酸化物(ITO)からなる群のうち少なくとも一種から形成されている
    ことを特徴とする請求項1記載の電子素子。
  4. 前記導体領域は、酸化亜鉛(ZnO),酸化スズ(SnO2 )および酸化インジウム(In2 3 )からなる群のうち少なくとも一種に対して、ホウ素,アルミニウム,ガリウム,インジウム,タリウム,フッ素,塩素,臭素,ヨウ素,リチウム,ナトリウム,カリウム,ルビジウム,セシウム,窒素,リン,ヒ素,アンチモン,ビスマス,チタン,ケイ素,鉄,ニッケル,コバルトおよび亜鉛からなる群のうち少なくとも一種の元素を添加して形成されたものである
    ことを特徴とする請求項1記載の電子素子。
  5. 前記透明酸化物層は、0.01μm以上10μm以下の厚みを有する
    ことを特徴とする請求項1記載の電子素子。
  6. 前記半導体領域は、結晶化した酸化亜鉛(ZnO),結晶化した酸化スズ(SnO2 )および結晶化した酸化インジウム(In2 3 )からなる群のうち少なくとも一種により形成されている
    ことを特徴とする請求項1記載の電子素子。
  7. 前記半導体領域は、酸化亜鉛(ZnO),酸化スズ(SnO2 ),酸化インジウム(In2 3 )およびインジウム・スズ酸化物(ITO)からなる群のうち少なくとも一種に酸素を添加して形成されたものである
    ことを特徴とする請求項1記載の電子素子。
  8. 前記透明酸化物層の半導体領域に絶縁層を間にして、導電性を示す透明酸化物からなる他の導体領域を有する
    ことを特徴とする請求項1記載の電子素子。
  9. 前記透明酸化物層の少なくとも一部の表面に、酸素,ホウ素,アルミニウム,ガリウム,インジウム,タリウム,フッ素,塩素,臭素,ヨウ素,リチウム,ナトリウム,カリウム,ルビジウム,セシウム,窒素,リン,ヒ素,アンチモン,ビスマス,チタン,ケイ素,鉄,ニッケル,コバルトおよび亜鉛からなる群のうち少なくとも一種の元素の離脱を防ぐ保護層を備えている
    ことを特徴とする請求項4記載の電子素子。
  10. 前記保護層は、二酸化ケイ素,窒化ケイ素,フッ化カルシウム,酸化セリウムおよび酸化アルミニウムからなる群のうち少なくとも一種から形成されている
    ことを特徴とする請求項9記載の電子素子。
  11. 酸素を含む雰囲気あるいは溶液中で、透明導電性酸化物層の一部領域に電界を励起してその部分に酸素を注入することにより導体領域に隣接して半導体領域を形成する
    ことを特徴とする電子素子の製造方法。
  12. 前記透明導電性酸化物層を陽極、原子間力顕微鏡または走査型トンネル顕微鏡の探針を陰極として、前記陰極に負のバイアスを印加して電界を励起する
    ことを特徴とする請求項11記載の電子素子の製造方法。
  13. 前記透明導電性酸化物層は、非晶質の酸化亜鉛(ZnO),非晶質の酸化スズ(SnO2 ),非晶質の酸化インジウム(In2 3 )およびインジウム・スズ酸化物(ITO)からなる群のうち少なくとも一種から形成されている
    ことを特徴とする請求項11記載の電子素子の製造方法。
  14. 前記透明導電性酸化物層の厚みは、0.01μm以上10μm以下である
    ことを特徴とする請求項11記載の電子素子の製造方法。
  15. 酸素を含む雰囲気あるいは溶液中で、透明導電性酸化物層の一部を加熱してその部分に酸素を注入することにより導体領域に隣接して半導体領域を形成する
    ことを特徴とする電子素子の製造方法。
  16. レーザビームにより加熱する
    ことを特徴とする請求項15記載の電子素子の製造方法。
  17. 前記透明導電性酸化物層は、非晶質の酸化亜鉛(ZnO),非晶質の酸化スズ(SnO2 ),非晶質の酸化インジウム(In2 3 )およびインジウム・スズ酸化物(ITO)からなる群のうち少なくとも一種から形成されている
    ことを特徴とする請求項15記載の電子素子の製造方法。
  18. 前記透明導電性酸化物層の厚みは、0.01μm以上10μm以下である
    ことを特徴とする請求項15記載の電子素子の製造方法。
  19. ホウ素,アルミニウム,ガリウム,インジウム,タリウム,フッ素,塩素,臭素,ヨウ素,リチウム,ナトリウム,カリウム,ルビジウム,セシウム,窒素,リン,ヒ素,アンチモン,ビスマス,チタン,ケイ素,鉄,ニッケル,コバルトおよび亜鉛からなる群のうち少なくとも一種を含む雰囲気中で、透明半導体性酸化物層の一部を加熱してその部分に前記雰囲気中の元素を注入することにより半導体領域に隣接して導体領域を形成する
    ことを特徴とする電子素子の製造方法。
  20. レーザビームにより加熱する
    ことを特徴とする請求項19記載の電子素子の製造方法。
  21. 前記透明半導体酸化物層は、結晶化した酸化亜鉛(ZnO),結晶化した酸化スズ(SnO2 )および結晶化した酸化インジウム(In2 3 )からなる群のうち少なくとも一種により形成されている
    ことを特徴とする請求項19記載の電子素子の製造方法。
  22. 前記透明半導体酸化物層の厚みは、0.01μm以上10μm以下である
    ことを特徴とする請求項19記載の電子素子の製造方法。
  23. 酸素を含む透明半導体性酸化物層の一部を、真空中または還元雰囲気中で加熱してその部分から酸素を離脱させることにより半導体領域に隣接して導体領域を形成する
    ことを特徴とする電子素子の製造方法。
  24. ホウ素,アルミニウム,ガリウム,インジウム,タリウム,フッ素,塩素,臭素,ヨウ素,リチウム,ナトリウム,カリウム,ルビジウム,セシウム,窒素,リン,ヒ素,アンチモン,ビスマス,チタン,ケイ素,鉄,ニッケル,コバルトおよび亜鉛からなる群のうち少なくとも一種を含む透明導電性酸化物層の一部を、真空中または還元雰囲気中で加熱してその部分から前記添加元素を離脱させることにより導体領域に隣接して半導体領域を形成する
    ことを特徴とする電子素子の製造方法。
JP2004083094A 2004-03-22 2004-03-22 電子素子およびその製造方法 Pending JP2005268724A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004083094A JP2005268724A (ja) 2004-03-22 2004-03-22 電子素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004083094A JP2005268724A (ja) 2004-03-22 2004-03-22 電子素子およびその製造方法

Publications (1)

Publication Number Publication Date
JP2005268724A true JP2005268724A (ja) 2005-09-29

Family

ID=35092907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004083094A Pending JP2005268724A (ja) 2004-03-22 2004-03-22 電子素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP2005268724A (ja)

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007115807A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2007115735A (ja) * 2005-10-18 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2007115808A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2007220819A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
WO2007119727A1 (ja) * 2006-04-13 2007-10-25 Idemitsu Kosan Co., Ltd. 電気光学装置、並びに、電流制御用tft基板及びその製造方法
WO2008093741A1 (ja) * 2007-02-02 2008-08-07 Bridgestone Corporation 薄膜トランジスタ及びその製造方法
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JP2008311342A (ja) * 2007-06-13 2008-12-25 Idemitsu Kosan Co Ltd 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
JP2009021612A (ja) * 2005-09-29 2009-01-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP2009111125A (ja) * 2007-10-30 2009-05-21 Fujifilm Corp 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
WO2009091013A1 (ja) * 2008-01-17 2009-07-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ、半導体装置及びその製造方法
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
JP2009260002A (ja) * 2008-04-16 2009-11-05 Hitachi Ltd 半導体装置及びその製造方法
JP2009290113A (ja) * 2008-05-30 2009-12-10 Fujifilm Corp 半導体素子とその製造方法、センサおよび電気光学装置
JP2010153435A (ja) * 2008-12-24 2010-07-08 Sony Corp 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
JP2010525603A (ja) * 2007-04-25 2010-07-22 エルジー・ケム・リミテッド 薄膜トランジスタおよびその製造方法
JP2010199456A (ja) * 2009-02-27 2010-09-09 Dainippon Printing Co Ltd トランジスタ素子およびその製造方法
US7968368B2 (en) 2009-02-17 2011-06-28 Hitachi, Ltd. Method of manufacturing a field effect transistor having an oxide semiconductor
JP2011139053A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体装置
US8163404B2 (en) * 2007-12-25 2012-04-24 Industrial Technology Research Institute Chlorine, fluorine and lithium co-doped transparent conductive films and methods for fabricating the same
JP2013016829A (ja) * 2012-08-28 2013-01-24 Canon Inc 薄膜トランジスタおよびその製造方法
JP2013016861A (ja) * 2005-10-14 2013-01-24 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013093561A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
JP2013105763A (ja) * 2011-11-10 2013-05-30 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2013138196A (ja) * 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2013165108A (ja) * 2012-02-09 2013-08-22 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
JP2013211538A (ja) * 2012-02-29 2013-10-10 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US9153703B2 (en) 2007-02-28 2015-10-06 Canon Kabushiki Kaisha Thin-film transistor and method of manufacturing same
JP2015207788A (ja) * 2009-12-18 2015-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016162370A (ja) * 2015-03-04 2016-09-05 株式会社アルバック タッチパネルおよび透明導電性基板
KR20170126809A (ko) * 2016-05-09 2017-11-20 한양대학교 산학협력단 아연 및 질소의 화합물을 포함하는 박막, 그 제조 방법, 및 이를 포함하는 박막 트랜지스터
JP2020043374A (ja) * 2012-01-20 2020-03-19 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2022036128A (ja) * 2009-11-20 2022-03-04 株式会社半導体エネルギー研究所 半導体装置の作製方法

Cited By (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099562B2 (en) 2005-09-29 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8629069B2 (en) 2005-09-29 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8669550B2 (en) 2005-09-29 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2014075592A (ja) * 2005-09-29 2014-04-24 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014075591A (ja) * 2005-09-29 2014-04-24 Semiconductor Energy Lab Co Ltd 半導体装置
US8274077B2 (en) 2005-09-29 2012-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012156521A (ja) * 2005-09-29 2012-08-16 Semiconductor Energy Lab Co Ltd 半導体装置
US8466463B2 (en) 2005-09-29 2013-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US12183832B2 (en) 2005-09-29 2024-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6990263B2 (ja) 2005-09-29 2022-01-12 株式会社半導体エネルギー研究所 半導体装置
JP2009021612A (ja) * 2005-09-29 2009-01-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2020074480A (ja) * 2005-09-29 2020-05-14 株式会社半導体エネルギー研究所 半導体装置
US10304962B2 (en) 2005-09-29 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2017201717A (ja) * 2005-09-29 2017-11-09 株式会社半導体エネルギー研究所 半導体装置
JP2016195277A (ja) * 2005-09-29 2016-11-17 株式会社半導体エネルギー研究所 半導体装置
US8790959B2 (en) 2005-09-29 2014-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8796069B2 (en) 2005-09-29 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8785990B2 (en) 2005-10-14 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first and second or drain electrodes and manufacturing method thereof
JP2013016861A (ja) * 2005-10-14 2013-01-24 Semiconductor Energy Lab Co Ltd 半導体装置
US9312393B2 (en) 2005-10-14 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor having tapered gate electrode
JP2007115735A (ja) * 2005-10-18 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2007115807A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2007115808A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2007220819A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
WO2007119727A1 (ja) * 2006-04-13 2007-10-25 Idemitsu Kosan Co., Ltd. 電気光学装置、並びに、電流制御用tft基板及びその製造方法
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用tft基板及びその製造方法
TWI449179B (zh) * 2006-04-13 2014-08-11 Idemitsu Kosan Co Photovoltaic device, TFT substrate for current control, and method of manufacturing the same
EP2006824A4 (en) * 2006-04-13 2014-08-20 Idemitsu Kosan Co ELECTROOPTICAL DEVICE AND THIN-FILM TRANSISTOR SUBSTRATE FOR CURRENT CONTROL, AND METHOD OF MANUFACTURING THEREOF
CN101622714B (zh) * 2007-02-02 2011-12-07 株式会社普利司通 薄膜晶体管及其制造方法
JP2008192721A (ja) * 2007-02-02 2008-08-21 Bridgestone Corp 薄膜トランジスタ及びその製造方法
WO2008093741A1 (ja) * 2007-02-02 2008-08-07 Bridgestone Corporation 薄膜トランジスタ及びその製造方法
US8026506B2 (en) 2007-02-02 2011-09-27 Bridgestone Corporation Thin-film transistor with channel layer formed by metal oxide film including indium, and method of manufacturing the same
US9153703B2 (en) 2007-02-28 2015-10-06 Canon Kabushiki Kaisha Thin-film transistor and method of manufacturing same
JP2010525603A (ja) * 2007-04-25 2010-07-22 エルジー・ケム・リミテッド 薄膜トランジスタおよびその製造方法
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
US8581243B2 (en) 2007-04-27 2013-11-12 Canon Kabushiki Kaisha Thin-film transistor and process for its fabrication
TWI512996B (zh) * 2007-05-08 2015-12-11 Idemitsu Kosan Co Semiconductor devices and thin film transistors, and the like
JP2012216863A (ja) * 2007-05-08 2012-11-08 Idemitsu Kosan Co Ltd 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
JPWO2008136505A1 (ja) * 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
US8748879B2 (en) 2007-05-08 2014-06-10 Idemitsu Kosan Co., Ltd. Semiconductor device, thin film transistor and a method for producing the same
JP2008311342A (ja) * 2007-06-13 2008-12-25 Idemitsu Kosan Co Ltd 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP2009111125A (ja) * 2007-10-30 2009-05-21 Fujifilm Corp 酸化物半導体素子とその製造方法、薄膜センサおよび電気光学装置
US8163404B2 (en) * 2007-12-25 2012-04-24 Industrial Technology Research Institute Chlorine, fluorine and lithium co-doped transparent conductive films and methods for fabricating the same
US8704217B2 (en) 2008-01-17 2014-04-22 Idemitsu Kosan Co., Ltd. Field effect transistor, semiconductor device and semiconductor device manufacturing method
WO2009091013A1 (ja) * 2008-01-17 2009-07-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ、半導体装置及びその製造方法
TWI467761B (zh) * 2008-01-17 2015-01-01 Idemitsu Kosan Co Field effect transistor, semiconductor device and manufacturing method thereof
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP2009260002A (ja) * 2008-04-16 2009-11-05 Hitachi Ltd 半導体装置及びその製造方法
JP2009290113A (ja) * 2008-05-30 2009-12-10 Fujifilm Corp 半導体素子とその製造方法、センサおよび電気光学装置
US8163592B2 (en) 2008-12-24 2012-04-24 Sony Corporation Method of manufacturing thin film transistor, thin film transistor, and display unit
US8395151B2 (en) 2008-12-24 2013-03-12 Sony Corporation Method of manufacturing thin film transistor, thin film transistor, and display unit
JP2010153435A (ja) * 2008-12-24 2010-07-08 Sony Corp 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
US7968368B2 (en) 2009-02-17 2011-06-28 Hitachi, Ltd. Method of manufacturing a field effect transistor having an oxide semiconductor
JP2010199456A (ja) * 2009-02-27 2010-09-09 Dainippon Printing Co Ltd トランジスタ素子およびその製造方法
JP7289904B2 (ja) 2009-11-20 2023-06-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2022036128A (ja) * 2009-11-20 2022-03-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2015213178A (ja) * 2009-12-04 2015-11-26 株式会社半導体エネルギー研究所 半導体装置
US9368638B2 (en) 2009-12-04 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011139053A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP2015207788A (ja) * 2009-12-18 2015-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9728651B2 (en) 2009-12-18 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10453964B2 (en) 2009-12-18 2019-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013093561A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
JP2013105763A (ja) * 2011-11-10 2013-05-30 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2013138196A (ja) * 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2020043374A (ja) * 2012-01-20 2020-03-19 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP2022095660A (ja) * 2012-01-20 2022-06-28 株式会社半導体エネルギー研究所 半導体装置
US12426366B2 (en) 2012-01-20 2025-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013165108A (ja) * 2012-02-09 2013-08-22 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
US9553200B2 (en) 2012-02-29 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2013211538A (ja) * 2012-02-29 2013-10-10 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013016829A (ja) * 2012-08-28 2013-01-24 Canon Inc 薄膜トランジスタおよびその製造方法
JP2016162370A (ja) * 2015-03-04 2016-09-05 株式会社アルバック タッチパネルおよび透明導電性基板
KR20170126809A (ko) * 2016-05-09 2017-11-20 한양대학교 산학협력단 아연 및 질소의 화합물을 포함하는 박막, 그 제조 방법, 및 이를 포함하는 박막 트랜지스터
KR102071768B1 (ko) * 2016-05-09 2020-01-31 한양대학교 산학협력단 아연 및 질소의 화합물을 포함하는 박막, 그 제조 방법, 및 이를 포함하는 박막 트랜지스터

Similar Documents

Publication Publication Date Title
JP2005268724A (ja) 電子素子およびその製造方法
KR102197564B1 (ko) 반도체 장치의 제작 방법
JP5116225B2 (ja) 酸化物半導体デバイスの製造方法
JP7076938B2 (ja) 二次元物質を含む半導体素子及びその製造方法
JP5213458B2 (ja) アモルファス酸化物及び電界効果型トランジスタ
JP5725698B2 (ja) アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ
JP5551366B2 (ja) 半導体,半導体装置及び相補型トランジスタ回路装置
JP5386179B2 (ja) 半導体デバイス、画像表示装置、薄膜トランジスタの製造方法、及び、薄膜トランジスタ基板
JP5698431B2 (ja) 薄膜トランジスタ及びその製造方法
JP5274147B2 (ja) 薄膜トランジスタ及び薄膜トランジスタを備えた平板表示装置
JP6004308B2 (ja) 薄膜デバイス
US9378981B2 (en) Thin film device and manufacturing method thereof
JP5617174B2 (ja) トランジスタ素子の製造方法
JP2009218562A (ja) トランジスタ及びその製造方法
CN101309863A (zh) 半导体薄膜及其制造方法以及薄膜晶体管、有源矩阵驱动显示面板
TW200901482A (en) Semiconductor device, thin film transistor and methods for manufacturing the semiconductor device and the thin film transistor
JP2008243929A (ja) 半導体装置、半導体装置の製造方法及び表示装置
KR20160093376A (ko) 금속 칼코게나이드 소자 및 그 제조 방법
JP2009010348A (ja) チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法
WO2017071659A1 (zh) 一种薄膜晶体管构成的电路结构及制作方法和显示器面板
TW201937744A (zh) 裝置及方法
CN113571533A (zh) 阵列基板及显示面板
JP6308583B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
KR102231372B1 (ko) 산화물 반도체 박막 트랜지스터 및 이의 제조방법
JP2015005705A (ja) 薄膜トランジスタ素子及びその製造方法
点击 这是indexloc提供的php浏览器服务,不要输入任何密码和下载