JP2002204006A - Magnetoresistance element and magnetoresistance effect type storage element - Google Patents
Magnetoresistance element and magnetoresistance effect type storage elementInfo
- Publication number
- JP2002204006A JP2002204006A JP2001066663A JP2001066663A JP2002204006A JP 2002204006 A JP2002204006 A JP 2002204006A JP 2001066663 A JP2001066663 A JP 2001066663A JP 2001066663 A JP2001066663 A JP 2001066663A JP 2002204006 A JP2002204006 A JP 2002204006A
- Authority
- JP
- Japan
- Prior art keywords
- magnetoresistive
- resistance
- elements
- storage
- varistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/44—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using super-conductive elements, e.g. cryotron
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nanotechnology (AREA)
- Power Engineering (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】印加バイアスを制御することにより、選択性お
よび出力信号を改善した磁気抵抗効果素子および磁気抵
抗効果型記憶素子を提供する。
【解決手段】2つの抵抗素子70,71を直列に連ねて構成
し、少なくとも一方に磁気抵抗素子を用いる。両方に磁
気抵抗素子を用いる場合、互いに独立に磁気抵抗を制御
可能とし、第1の磁気抵抗素子の非磁性体が電気絶縁
体、第2の磁気抵抗素子は非磁性体が導電体とすること
で、第2の磁気抵抗素子をバイアス制御素子として動作
させ、第1磁気抵抗素子の特性制御を行い、記憶素子に
かかる電圧を制御する。また、もう一方をバリスター型
素子として構成した場合には、非選択の記憶素子からの
バイアスを抑制し、記憶素子の選択性を向上させる。
(57) Abstract: Provided are a magnetoresistive element and a magnetoresistive storage element having improved selectivity and an output signal by controlling an applied bias. SOLUTION: Two resistance elements 70 and 71 are connected in series, and a magnetoresistance element is used for at least one of them. When using a magnetoresistive element for both, the magnetoresistance can be controlled independently of each other, the nonmagnetic material of the first magnetoresistive element is an electrical insulator, and the nonmagnetic material of the second magnetoresistive element is a conductor. Then, the second magnetoresistive element is operated as a bias control element, the characteristics of the first magnetoresistive element are controlled, and the voltage applied to the storage element is controlled. When the other is configured as a varistor-type element, bias from an unselected storage element is suppressed, and selectivity of the storage element is improved.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、磁気抵抗効果(以
下、MRという。)を利用した記憶素子に関し、特に、
高感度かつ高密度の磁気抵抗素子および磁気抵抗効果型
記憶素子に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a storage element utilizing a magnetoresistance effect (hereinafter, referred to as MR),
The present invention relates to a high-sensitivity and high-density magnetoresistive element and a magnetoresistive storage element.
【0002】[0002]
【従来の技術】MR膜を用いた固体記憶デバイスは、シ
ュヴェー(L.J.Schwee)、プロシーディングス オブ イン
ターマグ コンファレンス アイイーイーイー トランス
ザクション オン マグネティックス キョウト(Proc.IN
TERMAG Conf. IEEE Trance. onMagn. Kyoto)(1972)40
5.によって提案され、記録磁界発生用の電流線であるワ
−ド線とMR膜を用いた読み出し用のセンス線よりなる
様々なタイプのMRAM(magnetic random-access memo
ryが提案されている(ポーン(A.V.Pohm)ら、アイイーイ
ーイー トランスザクション オン マグネティックス(I
EEE Trance. on Magn.)28.(1992)2356.)。これらの記
憶デバイスにはMR変化率が2%程度の異方性MR効果
(AMR)を示すNiFe膜等が使用され、出力の向上が問
題であった。2. Description of the Related Art A solid-state storage device using an MR film is known from LJSchwee, Proceedings of Intermag Conference, IEE Transaction on Magnetics Kyoto (Proc. IN).
TERMAG Conf. IEEE Trance. OnMagn. Kyoto) (1972) 40
5. Various types of MRAMs (magnetic random-access memos) proposed by (5) and comprising a word line as a current line for generating a recording magnetic field and a sense line for reading using an MR film.
ry has been proposed (AVPohm et al., IEE Transactions on Magnetics (I
EEE Trance. On Magn.) 28. (1992) 2356.). For these storage devices, a NiFe film or the like exhibiting an anisotropic MR effect (AMR) having an MR change rate of about 2% is used, and there has been a problem in improving the output.
【0003】非磁性膜を介して交換結合した磁性膜より
成る人工格子膜が、巨大磁気抵抗効果(GMR)を示す
ことが発見され(バイビッヒ(A.V.Baibich)ら、フィジ
カルレビュー レター(Phys.Rev.Lett.)61(1988)247
2)、GMR膜を用いたMRAMの提案がなされた(ラ
ンムトゥ(K.T.Ranmuthu)ら、アイイーイーイー トラン
スザクション オン マグネティックス(IEEE Trance. o
n Magn.)29.(1993)2593.)。しかしながら、この反強
磁性交換結合をした磁性膜より成るGMR膜は、大きな
MR変化率を示すものの、AMR膜に比べ大きな印加磁
界を必要とし、大きな情報記録及び読み出し電流を必要
とする問題点がある。It has been discovered that an artificial lattice film made of a magnetic film exchange-coupled via a non-magnetic film exhibits a giant magnetoresistance effect (GMR) (AVBaibich et al., Physical Review Letter (Phys. Rev. Lett.)). .) 61 (1988) 247
2) An MRAM using a GMR film was proposed (KTRanmuthu et al., IEEE Trance. Magnetics).
n Magn.) 29. (1993) 2593.). However, although the GMR film made of the magnetic film having the antiferromagnetic exchange coupling shows a large MR change rate, it requires a larger applied magnetic field than the AMR film and has a problem that a large information recording and reading current is required. is there.
【0004】上記の交換結合型GMR膜に対して、非結
合型GMR膜としてはスピンバルブ膜があり、反強磁性
膜を用いたもの(ディニー(B.Dieny)ら、ジャーナル オ
ブマグネティック マテリアルズ 93.(1991)101.)、及
び(半)硬質磁性膜を用いたもの(榊間(H.Sakakima)ら、
ジャパニーズ ジャーナル オブ アプライド フィジック
ス(Jpn. J. Appl. Phys.)33.(1994)L1668)があり、こ
れらはAMR膜と同様の低磁界で、かつAMR膜より大
きなMR変化率を示す。この提案は、反強磁性膜、また
は硬質磁性膜を用いたスピンバルブ型を用いたMRAM
であり、この記憶素子が非破壊読み出し特性(NDR
O:Non-destructive Read-Out)を有することを示すも
のである(入江(Y.Irie)ら、ジャパニーズ ジャーナル
オブ アプライド フィジックス(Jpn. J. Appl. Phys.)3
4.(1995)L415)。[0004] In contrast to the above exchange-coupled GMR film, there is a spin-valve film as a non-coupled GMR film, which uses an antiferromagnetic film (B. Dieny et al., Journal of Magnetic Materials 93). (1991) 101.), and those using (semi) hard magnetic film (H. Sakakima et al.,
Japanese Journal of Applied Physics (Jpn. J. Appl. Phys.) 33. (1994) L1668), which has a low magnetic field similar to that of the AMR film and shows a larger MR ratio than the AMR film. This proposal proposes an MRAM using a spin valve type using an antiferromagnetic film or a hard magnetic film.
This storage element has a nondestructive readout characteristic (NDR).
O: Non-destructive Read-Out) (Y.Irie et al., Japanese Journal
Of Applied Physics (Jpn. J. Appl. Phys.) 3
4. (1995) L415).
【0005】上記のGMR膜の非磁性層はCu等の導体膜
であるが、非磁性層にAl2O3等の絶縁膜を用いたトンネ
ル型GMR膜(TMR:tunnel magneto resistance)の
研究も盛んとなり、このTMR膜を用いたMRAMも提
案されている。特にTMR膜はインピ−ダンスが高いこ
とより、より大きな出力が期待される。[0005] The non-magnetic layer of the above-mentioned GMR film is a conductor film of Cu or the like. However, studies have been made on a tunnel type GMR film (TMR: tunnel magneto resistance) using an insulating film of Al 2 O 3 or the like as the non-magnetic layer. MRAM using this TMR film has been proposed. In particular, a TMR film is expected to have a higher output because of its high impedance.
【0006】磁気抵抗素子を並べてMRAMとして動作
させる場合、磁気抵抗素子である記憶セルを選択する
際、直行するビット線とワード線を選び出すことにより
行う。素子の選択性が優れているTMR膜を用いた場合
においても、選択していない素子を通過する経路が存在
し、抵抗が並列に繋がっているのと等価になり、素子一
つのMRが出力として十分に生かせないという問題があ
った。また、この問題は、記憶容量の増大に伴って、出
力のS/N低下を招くことになる。When an MRAM is operated by arranging magneto-resistive elements, a memory cell which is a magneto-resistive element is selected by selecting a bit line and a word line that are orthogonal to each other. Even when a TMR film having excellent element selectivity is used, there is a path that passes through unselected elements, which is equivalent to connecting resistors in parallel, and the MR of one element is output as an output. There was a problem that it could not be fully utilized. In addition, this problem causes a decrease in output S / N with an increase in storage capacity.
【0007】[0007]
【発明が解決しようとする課題】本発明は、前記従来の
問題を解決するため、選択性および、出力信号を改善し
た磁気抵抗素子および磁気抵抗効果型記憶素子を提供す
ることを目的とする。SUMMARY OF THE INVENTION An object of the present invention is to provide a magnetoresistive element and a magnetoresistive storage element having improved selectivity and an output signal in order to solve the above-mentioned conventional problems.
【0008】[0008]
【課題を解決するための手段】前記目的を達成するた
め、本発明の磁気抵抗素子は、第1の抵抗素子と、第2
の抵抗素子とが直列に接続され、少なくとも前記第1お
よび前記第2の抵抗素子のうちいずれか一方が磁気抵抗
素子であることを特徴とする。To achieve the above object, a magnetoresistive element according to the present invention comprises a first resistive element and a second resistive element.
Are connected in series, and at least one of the first and second resistance elements is a magnetoresistive element.
【0009】また本発明の磁気抵抗効果型記憶素子は、
第1の抵抗素子と、第2の抵抗素子とが直列に接続さ
れ、少なくとも前記第1および前記第2の抵抗素子のう
ちいずれか一方の抵抗素子が磁気抵抗素子であり、前記
磁気抵抗素子を単一の記憶素子として2次元的、または
3次元的に複数個配置したことを特徴とする。Further, the magnetoresistance effect type storage element of the present invention comprises:
A first resistance element and a second resistance element are connected in series, at least one of the first and second resistance elements is a magnetoresistance element, and the magnetoresistance element is A plurality of two-dimensional or three-dimensional storage elements are arranged as a single storage element.
【0010】[0010]
【発明の実施の形態】本発明は、2つの抵抗素子のうち
少なくとも一方を磁気抵抗素子とし、もう一方に磁気抵
抗素子または非線形な電流電圧特性を有する抵抗素子を
用いて構成し、両素子を直列に連ねて構成し、磁気抵抗
素子にバイアス制御性を付加する。このような非線形な
電流電圧特性を有する抵抗素子としては、バリスター型
素子や、動作原理として、バンド間トンネル効果、共鳴
トンネル効果、単一電子トンネル効果、ジョセフソン効
果を用いた少なくとも一つの素子を用いることが好まし
い。2つの抵抗素子に磁気抵抗素子を用いる場合には、
磁気抵抗素子を構成する強磁性体の磁化方向に応じて、
互いに独立に磁気抵抗を制御することを可能にすること
で、一方は記憶素子として、もう一方はバイアス制御用
素子として動作させることができる。このような構成の
場合、一方の磁気抵抗素子は非磁性体が導電体または半
導体または電気絶縁体にて構成され、もう一方の磁気抵
抗素子は非磁性体が導電体または半導体にて構成するこ
とが好ましく、後者の磁気抵抗素子をバイアス制御素子
として動作させ、前者の磁気抵抗素子の特性制御を行う
ことにより、構成した磁気記憶素子の選択性の改善を可
能にするものである。BEST MODE FOR CARRYING OUT THE INVENTION According to the present invention, at least one of two resistive elements is a magnetoresistive element, and the other is formed using a magnetoresistive element or a resistive element having a non-linear current-voltage characteristic. They are connected in series to add bias controllability to the magnetoresistive element. Examples of the resistance element having such a non-linear current-voltage characteristic include a varistor-type element and at least one element using an inter-band tunnel effect, a resonance tunnel effect, a single electron tunnel effect, and a Josephson effect as an operation principle. It is preferable to use When using a magnetoresistive element for the two resistive elements,
According to the magnetization direction of the ferromagnetic material constituting the magnetoresistive element,
By allowing the magnetoresistance to be controlled independently of each other, one can operate as a storage element and the other can operate as a bias control element. In such a configuration, one of the magnetoresistive elements has a nonmagnetic material made of a conductor, a semiconductor, or an electrical insulator, and the other magnetoresistive element has a nonmagnetic material made of a conductor or a semiconductor. Preferably, the latter magnetoresistive element is operated as a bias control element, and the characteristics of the former magnetoresistive element are controlled, thereby improving the selectivity of the configured magnetic memory element.
【0011】また一方を磁気抵抗素子、もう一方を非線
形な電流電圧特性を有する抵抗素子として構成する場
合、バリスター型素子のバリスター電圧を、トンネル効
果素子の場合にはギャップ電圧を最適値に設計・作製す
ることにより、構成した磁気記憶素子の選択性の改善を
可能にするものである。ここでの、バリスター電圧やギ
ャップ電圧は、非線形特性のダイナミック抵抗の最も変
化率の高い電圧点を示し、その他の非線形な電流電圧特
性を有する抵抗素子を用いる場合にもこの電圧点を閾値
として利用する。When one is configured as a magneto-resistive element and the other is configured as a resistive element having a non-linear current-voltage characteristic, the varistor voltage of a varistor-type element is optimized, and in the case of a tunnel effect element, the gap voltage is optimized. By designing and manufacturing, it is possible to improve the selectivity of the configured magnetic memory element. Here, the varistor voltage and the gap voltage indicate the voltage point at which the dynamic resistance of the non-linear characteristic has the highest rate of change, and this voltage point is used as a threshold value even when using a resistive element having another non-linear current-voltage characteristic. Use.
【0012】さらに、後段に配する非線形な電流電圧特
性を有する抵抗素子にもう一つの磁気抵抗素子を並列に
連ねて構成し、バリスター電圧やギャップ電圧に対し
て、磁気抵抗素子のバイアス電圧が磁気抵抗効果によっ
て上下させることによっても、所望の選択的読み出し動
作を向上させることができる。この場合の磁気抵抗素子
には、非磁性体が導電体または半導体または電気絶縁体
にて構成されることが好ましい。さらに、非磁性体が電
気絶縁体のものは磁気抵抗効果が大きく、より好まし
い。Further, another magnetoresistive element is connected in parallel to a resistive element having a non-linear current-voltage characteristic disposed at a subsequent stage, so that the bias voltage of the magnetoresistive element with respect to the varistor voltage and the gap voltage is reduced. The desired selective read operation can be improved also by raising and lowering by the magnetoresistance effect. In this case, the non-magnetic material of the magnetoresistive element is preferably made of a conductor, a semiconductor, or an electric insulator. Further, a non-magnetic material having an electric insulator has a large magnetoresistance effect, and is more preferable.
【0013】以下、図面を用いて説明する。Hereinafter, description will be made with reference to the drawings.
【0014】図1は反強磁性膜(または磁化回転抑制
膜)を用いたスピンバルブ型記憶素子の構成概略図を示
す。MR素子部の強磁性膜(M)19は反強磁性膜(A
F)18と交換結合(exchanged-coupled)しており、
強磁性膜(M)19は固定層を形成している。ワ−ド線
17の電流及び/またはセンス線あるいはビット線(1
4、15)の電流によって発生する磁界により、主に軟
質磁性膜が用いられる自由層13が磁化回転し、強磁性
膜(M)19(固定層)に対する磁化方向によって記憶
状態を保持する。図1において、12は非磁性層電気絶
縁膜(NM)、14、15はセンス線あるいはビット線
を形成する導電膜、16は層間の絶縁膜(I)である。FIG. 1 is a schematic diagram showing a configuration of a spin-valve type memory element using an antiferromagnetic film (or a magnetization rotation suppressing film). The ferromagnetic film (M) 19 in the MR element portion is an antiferromagnetic film (A
F) exchange-coupled with 18
The ferromagnetic film (M) 19 forms a fixed layer. The current of the word line 17 and / or the sense line or bit line (1
Due to the magnetic field generated by the currents 4 and 15), the free layer 13 mainly using a soft magnetic film rotates the magnetization, and maintains the memory state depending on the magnetization direction with respect to the ferromagnetic film (M) 19 (fixed layer). In FIG. 1, reference numeral 12 denotes a non-magnetic layer electrical insulating film (NM), reference numerals 14 and 15 denote conductive films forming sense lines or bit lines, and reference numeral 16 denotes an interlayer insulating film (I).
【0015】これらMR素子を、図2Aに示したように
行列状に配置すればMRAMデバイスが得られる。すな
わち、磁気抵抗効果型記憶素子21を行列状に配置し、
導電膜14、15により格子状に結合する。ここで導電
膜(ワード線)17は、導電膜14と重なるように並ん
で配置されているが、図2Aでは省略されている。If these MR elements are arranged in a matrix as shown in FIG. 2A, an MRAM device can be obtained. That is, the magnetoresistance effect type storage elements 21 are arranged in a matrix,
The conductive films 14 and 15 form a lattice connection. Here, the conductive film (word line) 17 is arranged side by side so as to overlap the conductive film 14, but is omitted in FIG. 2A.
【0016】図2Bは、図2Aの斜視図である。導電膜
(ワード線)17は導電膜14と電気的に絶縁して並走
するように配されている。FIG. 2B is a perspective view of FIG. 2A. The conductive film (word line) 17 is arranged so as to run in parallel with the conductive film 14 while being electrically insulated.
【0017】磁気抵抗効果型記憶素子21は、導電膜1
4、15により格子点に位置し、導電膜14,15によ
って上下に接して配置され、導電膜(ワード線)17は
磁気抵抗効果型記憶素子21に最も効果的に磁界印加が
可能になるように配置する。図の場合には磁気抵抗効果
型記憶素子21の直上にくるように配置した場合を示し
ている。The magnetoresistive effect type storage element 21 is composed of the conductive film 1
The conductive film (word line) 17 is positioned at a lattice point by 4 and 15 and is vertically contacted by conductive films 14 and 15 so that a magnetic field can be applied to the magnetoresistive effect type storage element 21 most effectively. To place. In the case of the drawing, a case is shown in which the memory element is disposed immediately above the magnetoresistive storage element 21.
【0018】図2のように磁気抵抗効果型記憶素子21
のほぼ直上にくるように配置した場合、導電膜(ワード
線)17を用いて、磁気抵抗効果型記憶素子21の記憶
セルである自由層13に効果的に磁界印加を行うため
に、自由層13と導電膜(ワード線)17との距離は約
500nm以下であることが好ましい。導電膜(ワード線)
17に印加する電流密度を1×107A/cm2以下にす
るようにした場合には、自由層13と導電膜(ワード
線)17との距離は約300nm以下であることがさらに好
ましい。As shown in FIG. 2, the magnetoresistive storage element 21
In order to effectively apply a magnetic field to the free layer 13, which is a storage cell of the magnetoresistive storage element 21, using the conductive film (word line) 17, The distance between the conductive film 13 and the conductive film (word line) 17 is approximately
It is preferably at most 500 nm. Conductive film (word line)
In the case where the current density applied to 17 is set to 1 × 10 7 A / cm 2 or less, the distance between free layer 13 and conductive film (word line) 17 is more preferably about 300 nm or less.
【0019】磁気抵抗効果型記憶素子21の記憶内容の
読み出しは、センス線、ビット線である導電膜14、1
5を用いて、磁気抵抗効果型記憶素子21の抵抗値の変
化をモニターして行う。このとき、定電流印加の下で抵
抗変化を電圧変化としてモニターする場合と、低電圧印
加の下で抵抗変化を電流変化としてモニターする場合が
あるが、回路構成上の簡便さなどを考慮して両者を使い
分ける。Reading of the stored contents of the magnetoresistive effect type storage element 21 is performed by using the conductive films 14, 1 serving as sense lines and bit lines.
5, the change of the resistance value of the magnetoresistive storage element 21 is monitored. At this time, there are a case where the resistance change is monitored as a voltage change under the application of a constant current and a case where the resistance change is monitored as a current change under the application of a low voltage. Use both.
【0020】ただし素子を単に並列に繋げるだけでは、
記憶素子の選択性の低下は免れず、S/Nの劣化を招い
てしまう。図3に示した太い実線43は選択した素子を
経由するバイアスラインを示し、太い破線44は非選択
の素子を経由するバイアスラインの一例を示している。
このように並列に非選択のバイアスラインが繋がること
により、記憶容量の増大に伴って、MRAMデバイスの
S/Nの低下はより顕著になってくる。However, simply connecting the elements in parallel requires
The selectivity of the storage element is inevitably reduced, resulting in deterioration of S / N. A thick solid line 43 shown in FIG. 3 indicates a bias line passing through a selected element, and a thick broken line 44 indicates an example of a bias line passing through an unselected element.
By connecting the non-selected bias lines in parallel as described above, the decrease in the S / N of the MRAM device becomes more remarkable as the storage capacity increases.
【0021】本発明では、強磁性体で非磁性体を挟んで
構成する磁気抵抗素子を2つ直列に連ねて構成し、互い
に独立に素子の磁気抵抗を制御することによりかかる課
題の解決を図った。すなわち、前記磁気抵抗素子の一方
である第1磁気抵抗素子は非磁性体が電気絶縁体であ
り、もう一方の第2磁気抵抗素子は非磁性体が導電体で
あることにより、第2の磁気抵抗素子をバイアス制御素
子として動作させ、第1磁気抵抗素子の特性制御を行う
ことにより、MRAMデバイスのS/Nの改善を可能に
した。In the present invention, this problem is solved by forming two magneto-resistive elements which are formed of a ferromagnetic substance and a non-magnetic substance in series, and controlling the magneto-resistance of the elements independently of each other. Was. In other words, the first magnetoresistive element, which is one of the magnetoresistive elements, has a nonmagnetic material as an electrical insulator, and the other second magnetoresistive element has a nonmagnetic material as a conductive material. By operating the resistance element as a bias control element and controlling the characteristics of the first magnetoresistive element, the S / N of the MRAM device can be improved.
【0022】また、磁気抵抗素子と非線形電流電圧特性
を有する抵抗素子とを直列に連ねて構成し、非線形抵抗
素子の強い非線形性を利用して、選択した記憶素子にか
かるバイアスを、周囲にかかるバイアスよりも高く設定
することにより、MRAMデバイスのS/Nの改善を可
能にした。Further, a magnetoresistive element and a resistance element having a non-linear current-voltage characteristic are connected in series, and a bias applied to a selected storage element is applied to the surroundings by utilizing the strong non-linearity of the non-linear resistance element. By setting higher than the bias, the S / N of the MRAM device can be improved.
【0023】さらに、記憶セルとしての第1の磁気抵抗
素子の後段に、第2の磁気抵抗素子と非線形抵抗素子と
を並列に組み合わせて構成される素子を配し、非線形素
子の強い非線形性によって生じるスウィッチング特性を
利用し、第2の磁気抵抗素子にて得られる磁気抵抗変化
範囲内に、前記特性電圧を設定することにより、第2の
磁気抵抗素子をバイアス制御素子として動作させ、第1
磁気抵抗素子の特性制御を行うことにより、MRAMデ
バイスのS/Nの改善を可能にした。Further, an element constituted by combining a second magnetoresistive element and a non-linear resistance element in parallel is arranged at a stage subsequent to the first magneto-resistance element as a storage cell, and the non-linear element has strong nonlinearity. By using the generated switching characteristic and setting the characteristic voltage within the magnetoresistance change range obtained by the second magnetoresistance element, the second magnetoresistance element operates as a bias control element,
By controlling the characteristics of the magnetoresistive element, the S / N of the MRAM device can be improved.
【0024】図4AはAFスピンバルブ型記憶素子の動
作原理である。固定層である強磁性膜(M)19はAF
層18と交換結合するように形成されており、その磁化
は一方向にピン止めされている。ワ−ド線(W)17に
流す電流の方向を変えて自由層13を異なる方向に磁化
反転して、”1”、”0”の記録を行う。FIG. 4A shows the operation principle of the AF spin-valve type memory element. The ferromagnetic film (M) 19, which is a fixed layer, is AF
It is formed to be exchange coupled with layer 18, the magnetization of which is pinned in one direction. The direction of the current flowing through the word line (W) 17 is changed to reverse the magnetization of the free layer 13 in a different direction, thereby recording "1" and "0".
【0025】選択した記憶の読み出しには、適正な参照
抵抗素子との抵抗差を測ることにより、”1”か”0”
を識別する。すなわち、図4Bの場合は、抵抗差が0で
あるので”0”と識別し、図4Cの場合は、抵抗差が0
ではないので”1”と識別する。ここでは便宜上、”
1”と”0”の状態を特定したが、もちろん逆でも構わ
ない。この場合の参照抵抗は、記憶素子である磁気抵抗
素子と同程度の抵抗を用いるのが好ましく、図4B、図
4Cのように磁気抵抗素子そのものを参照抵抗として用
いてもよい。In reading out the selected memory, the resistance difference between the reference resistance element and the appropriate reference resistance element is measured to determine whether it is "1" or "0".
Identify. That is, in the case of FIG. 4B, since the resistance difference is 0, it is identified as “0”, and in the case of FIG.
Therefore, it is identified as "1". Here, for convenience,
Although the states of “1” and “0” are specified, it is needless to say that the states may be reversed. In this case, it is preferable to use the same resistance as that of the magnetoresistive element serving as the storage element, as shown in FIGS. 4B and 4C. As described above, the magnetoresistive element itself may be used as the reference resistor.
【0026】本実施例ではAF層18で強磁性膜19を
固定層とした一例を示しているが、AF層18を用いな
いで、強磁性膜19と軟磁性膜の層13の保持力差を用
いて構成した磁気抵抗素子において、強磁性膜19を記
憶層として用いても良い。このような素子の場合、強磁
性膜19の保持力(HC2)は軟磁性膜の層13の保持力
(HC1)よりも大きくし、記憶書き込み時にはH>HC2
(あるいはH<−HC2)にて行い、読み出し時にはHC2
>H>HC1(あるいは−HC1>H>−HC2)の範囲の磁
界を印加して行う。この際に、HC2>H>HC1、−HC1
>H>−HC2)の範囲において正負方向に磁界を印加し
て軟磁性膜13の磁化方向を反転させ、強磁性膜19に
対する磁気抵抗変化の値をモニターすることにより、記
憶状態を非破壊にて読み出すことが可能であるので、こ
の構成を用いて本発明を構成しても良い。In this embodiment, an example is shown in which the ferromagnetic film 19 is used as the fixed layer in the AF layer 18, but the coercive force difference between the ferromagnetic film 19 and the soft magnetic film layer 13 is used without using the AF layer 18. In the magnetoresistive element constituted by using the ferromagnetic film 19, the ferromagnetic film 19 may be used as a storage layer. In the case of such an element, the coercive force (H C2 ) of the ferromagnetic film 19 is made larger than the coercive force (H C1 ) of the soft magnetic film layer 13, and H> H C2 at the time of memory writing.
(Or H <-H C2) be made in, at the time of reading H C2
>H> H C1 (or −H C1 >H> −H C2 ). At this time, H C2 >H> H C1 , −H C1
>H> -H C2 ), by applying a magnetic field in the positive and negative directions to invert the magnetization direction of the soft magnetic film 13 and monitoring the value of the change in magnetoresistance with respect to the ferromagnetic film 19, the memory state is non-destructive. , And the present invention may be configured using this configuration.
【0027】以上は1ビットの素子についての動作原理
の説明であるが、実際の記憶素子を構成する場合は図2
Aに示したようにこれら素子を行列状に配置する必要が
ある。その場合は各素子に対して、例えば(N,M)番地
の素子近傍で直交する2本のワ−ド線か、同じく直交す
る様に配置されたセンス線(あるいはビット線)とワー
ド線、またはセンス線とビット線を用いて、合成磁界を
発生して、情報の書き込みを行い、書き込み選択性の向
上を図ることができる。The above is a description of the operation principle of a 1-bit element.
It is necessary to arrange these elements in a matrix as shown in FIG. In this case, for each element, for example, two word lines orthogonal to each other near the element at the address (N, M), or a sense line (or bit line) and a word line which are also arranged orthogonally, Alternatively, a synthetic magnetic field is generated using the sense lines and the bit lines to write data, thereby improving write selectivity.
【0028】また読み出しに対して、互いに交差するセ
ンス線群とビット線群との交点に、本発明の磁気抵抗素
子と磁気抵抗制御素子とをそれぞれ並列配置し、番地指
定の信号により、N行のセンス線とM列のビット線を選
択して、(N,M)番地の記憶セルを選択することがで
きる。この際、信号パルスを効率よく伝送するために、
特に他経路を介した信号パルスの流入や信号パルスの高
速化に伴う高調波成分の逆戻りを防止するのに本発明の
磁気抵抗を制御する素子が有用である。For reading, the magnetoresistive element and the magnetoresistive control element of the present invention are arranged in parallel at the intersection of the sense line group and the bit line group that intersect each other. , And the memory cell at the address (N, M) can be selected. At this time, in order to transmit the signal pulse efficiently,
In particular, the element for controlling the reluctance of the present invention is useful for preventing the inflow of a signal pulse via another path and the return of a harmonic component due to the speeding up of the signal pulse.
【0029】図1に示した磁気抵抗素子の自由層13と
して一般には、Ni-Co-Fe合金が適している。Ni-Co-Fe膜
の原子組成比としては、NixCoyFez、ここで、0.6≦x≦
0.9、0≦y≦0.4、0≦z≦0.3のNi-richの軟磁性膜、もし
くは、Nix'Coy'Fez'、ここで、0≦x'≦0.4、0.2≦y'≦
0.95、0≦z'≦0.5のCo-rich膜を用いるのが望ましい。In general, a Ni—Co—Fe alloy is suitable for the free layer 13 of the magnetoresistive element shown in FIG. The atomic composition ratio of the Ni-Co-Fe film is Ni x Co y Fe z , where 0.6 ≦ x ≦
0.9, 0 ≦ y ≦ 0.4, Ni-rich soft magnetic film of 0 ≦ z ≦ 0.3, or Ni x ′ Co y ′ Fe z ′ , where 0 ≦ x ′ ≦ 0.4, 0.2 ≦ y ′ ≦
It is desirable to use a Co-rich film of 0.95, 0 ≦ z ′ ≦ 0.5.
【0030】これらの組成の膜はセンサーやMRヘッド用
として要求される低磁歪特性(1×10-5以上)を有す
る。The films having these compositions have low magnetostriction characteristics (1 × 10 −5 or more) required for sensors and MR heads.
【0031】また、自由層の膜厚としては1nm以上10nm
以下がよい。膜厚が厚いとシャント効果でMR比が低下す
るが、薄すぎると軟磁気特性が劣化する。より望ましく
は2nm以上7nm以下である。The thickness of the free layer is 1 nm or more and 10 nm or more.
The following is good. When the film thickness is large, the MR ratio is reduced by the shunt effect, but when too thin, the soft magnetic characteristics are deteriorated. More preferably, it is 2 nm or more and 7 nm or less.
【0032】磁気抵抗素子を行列状に配置したMRAM
を構成する際には、図5Aに示すように、第1の磁気抵
抗素子70と、第2の磁気抵抗素子もしくは非線型抵抗
素子または両者を組み合わせた素子50とを直列につな
いで構成するのが好ましい。より具体的には、導電膜1
4と第1の磁気抵抗素子70と、第2の磁気抵抗素子も
しくは非線型抵抗素子または両者を組み合わせた素子5
0と、導電膜15とを直列につなぐ。また、第1の磁気
抵抗素子70の抵抗値は可変である。MRAM in which magnetoresistive elements are arranged in a matrix
5A, the first magnetoresistive element 70 and the second magnetoresistive element or the non-linear resistive element or the element 50 combining the both are connected in series as shown in FIG. 5A. Is preferred. More specifically, conductive film 1
4, a first magnetoresistive element 70, a second magnetoresistive element, a non-linear resistive element, or an element 5 combining both
0 and the conductive film 15 are connected in series. Further, the resistance value of the first magnetoresistive element 70 is variable.
【0033】前記したように、記憶セルの選択性を得る
ために、図5Bに示すように第1の抵抗素子70と直列
に、素子の特性を制御する第2の抵抗素子(NL)71を
配置することが望ましい。図5Bでは、TMR素子70
に対して、下部にNL71を配置しているが、もちろん上
部に配しても構わない。As described above, in order to obtain the selectivity of the memory cell, the second resistance element (NL) 71 for controlling the characteristics of the element is connected in series with the first resistance element 70 as shown in FIG. 5B. It is desirable to arrange. In FIG. 5B, the TMR element 70
In contrast, the NL 71 is arranged at the lower part, but may be arranged at the upper part.
【0034】本発明によれば、素子の特性を制御する抵
抗素子(NL)は、強磁性体(固定層および自由層)で非
磁性導電体(または半導体)を挟んで構成する磁気抵抗
素子が望ましい。このとき、磁気抵抗素子である71は
非トンネル型GMR(giantmagneto resistance)素子
である。この非磁性導電体に適当なロード素子(たとえ
ば負荷抵抗など)LR73を連ねて、図5Cのような素子
を作成する。この場合、NLを構成する2つの強磁性体
71の磁化方向が平行であれば、印加バイアス電流はセ
ンス線へと流れ、反平行であれば、バイアス電流の一部
はLR方向へ分流される。この分流は、NLの磁気抵抗素
子とLR素子とのインピーダンス差を発生する磁界スイ
ッチング動作で発生し、結果としてのセンス部へのバイ
アス低下分が、非選択の磁気抵抗素子を経由した並列抵
抗分の影響を押さえ、本発明の磁気抵抗素子で構成した
磁気抵抗型磁気記憶素子を用いることでMRAMデバイ
スのS/Nの改善を可能にする。According to the present invention, the resistance element (NL) for controlling the characteristics of the element is a magnetoresistive element composed of a ferromagnetic material (fixed layer and free layer) sandwiching a nonmagnetic conductor (or semiconductor). desirable. At this time, 71 which is a magnetoresistive element is a non-tunnel type giant magneto resistance (GMR) element. An appropriate load element (for example, load resistance) LR73 is connected to the non-magnetic conductor to form an element as shown in FIG. 5C. In this case, if the magnetization directions of the two ferromagnetic bodies 71 constituting the NL are parallel, the applied bias current flows to the sense line, and if the magnetization directions are antiparallel, a part of the bias current is diverted in the LR direction. . This shunt occurs due to a magnetic field switching operation that generates an impedance difference between the NL magnetoresistive element and the LR element, and the resulting bias drop to the sense section is reduced by the parallel resistance through the unselected magnetoresistive element. And the use of the magnetoresistive magnetic storage element constituted by the magnetoresistive element of the present invention makes it possible to improve the S / N of the MRAM device.
【0035】さらに図6Aに示すような、磁気抵抗素子
70と非線形抵抗素子60を直列に連ねて構成される磁
気抵抗素子からなるMRAMデバイスにおいても、記憶
セルの選択性を向上できた。Further, as shown in FIG. 6A, the selectivity of the memory cell can be improved also in the MRAM device including the magnetoresistive element formed by connecting the magnetoresistive element 70 and the non-linear resistance element 60 in series.
【0036】図6Bは、図6Aの等価回路の一例の断面
概略図である。すなわち、上部に導電膜(ワード線)1
7があり、その下に導電膜14と、導電膜(コンタクト
電極)61と、前記導電膜(コンタクト電極)61の間
の磁気抵抗素子70と、非線形抵抗素子60と導電膜1
5を直列に積層する。FIG. 6B is a schematic sectional view of an example of the equivalent circuit of FIG. 6A. That is, a conductive film (word line) 1
7, a conductive film 14, a conductive film (contact electrode) 61, a magnetoresistive element 70 between the conductive film (contact electrode) 61, a non-linear resistance element 60 and the conductive film 1.
5 are stacked in series.
【0037】ここでの非線形な電流電圧特性を有する抵
抗素子としては、バリスター型の特性を有する素子や、
バンド間トンネル効果素子、共鳴トンネル効果素子、単
一電子トンネル効果素子、ジョセフソン効果素子の少な
くとも一つを用いることが好ましい。As the resistance element having a non-linear current-voltage characteristic, an element having a varistor type characteristic,
It is preferable to use at least one of an interband tunnel effect element, a resonance tunnel effect element, a single electron tunnel effect element, and a Josephson effect element.
【0038】すなわち、図3に示すような、非選択記憶
セルを介して選択記憶セル部に印加される電圧(破線部
44参照)をバリスター電圧やトンネルギャップ電圧以
下に、選択記憶セルへの印加電圧をバリスター電圧やト
ンネルギャップ電圧以上になるように非線形抵抗素子を
作製することにより、記憶セルの選択性を向上させ、M
RAMデバイスのS/Nの改善を可能にすることができ
る。That is, as shown in FIG. 3, the voltage applied to the selected storage cell section via the non-selected storage cell (see the broken line section 44) is set to a value lower than the varistor voltage or the tunnel gap voltage. By fabricating a nonlinear resistance element so that the applied voltage is equal to or higher than the varistor voltage or the tunnel gap voltage, the selectivity of the memory cell is improved,
It is possible to improve the S / N of the RAM device.
【0039】図7は本発明の磁気抵抗素子で構成される
MRAMデバイス構成図を、図10は本発明の磁気抵抗
素子の電気特性の一例を示す。図7に示すように、N行
のセンス線14およびM列のビット線15を選択し、選
択素子をS点にバイアスするとき、N行センス線に連な
るM列以外の素子群はU点に、M列に連なるN行以外の
素子群はV点に、それ以外はO点にそれぞれバイアスす
るものとする。このとき、バリスター電圧やトンネルギ
ャップ電圧などを表す特性電圧Vbに対して、Vs>Vb、Vb
>Vu、Vv、Voと設定され、S点以外は特性電圧以下とな
り、かかる課題である選択素子のみの記憶情報を取り出
すことが可能となる。FIG. 7 is a diagram showing the configuration of an MRAM device comprising the magnetoresistive element of the present invention, and FIG. 10 shows an example of the electrical characteristics of the magnetoresistive element of the present invention. As shown in FIG. 7, when the N-th row sense line 14 and the M-th bit line 15 are selected and the selected element is biased to the S point, the element group other than the M-th column connected to the N-th row sense line is connected to the U point. , M rows are biased to the V point, and the other elements are biased to the O point. At this time, Vs> Vb, Vb
> Vu, Vv, Vo, and the characteristic voltage becomes lower than the characteristic voltage except for the point S, so that it is possible to retrieve the storage information of only the selected element, which is such a problem.
【0040】また図8に示すパルスバイアス印加のタイ
ミングチャートのようにバイアスレベルを3値設定する
ことにより、デバイス動作を安定化させることに効果が
ある。非選択時のセンス線は、L-levelにて、非選択時
のビット線にはM-levelにてバイアスすることにし、ま
た選択時のセンス線はH-level、選択時のビット線はL-l
evelにてバイアスすることにする。この動作により、選
択したい素子の読み出し動作を可能にする。さらに、H-
levelとM-levelとのバイアス差をM-levelとL-levelのバ
イアス差に対して大きく設定することで、動作安定性が
向上する。図8に示す例によれば、Vs>Vb>>Vu>Vo>
Vvとなり、選択した記憶セルの読み出しが可能となる。Setting the bias level to three values as in the timing chart of pulse bias application shown in FIG. 8 is effective in stabilizing the device operation. The sense line when not selected is biased at L-level, the bit line when not selected is biased at M-level, the sense line when selected is H-level, and the bit line when selected is Ll.
I will bias it with evel. This operation enables a read operation of the element to be selected. In addition, H-
By setting the bias difference between level and M-level larger than the bias difference between M-level and L-level, operation stability is improved. According to the example shown in FIG. 8, Vs> Vb >>Vu> Vo >>
Vv, and the selected memory cell can be read.
【0041】さらに、図11に示すように、第1の磁気
抵抗素子70の後段に、第2の磁気抵抗素子71と非線
形抵抗素子111とを並列に組み合わせて構成される素
子を配して記憶素子を構成した。この場合、非線形素子
の強い非線形性によって生じるスウィッチング特性を利
用し、第2の磁気抵抗素子にて得られる磁気抵抗変化範
囲内に、前記特性電圧を設定することにより、第2の磁
気抵抗素子をバイアス制御素子として動作させ、第1磁
気抵抗素子からの出力を分流させることにより、記憶読
み出しのオン・オフを切り替えることができる。図12
には後段に配する抵抗素子の特性図を示す。一定電流印
加の下で、第2の磁気抵抗素子の低抵抗状態の時のバイ
アス電圧点をP点、高抵抗状態の時のバイアス電圧点を
Q点とするとき、P点にバイアスされた状態では、並列
につながった非線形素子は第2の磁気抵抗素子に比べて
極めて大きな抵抗を有しているため、電流はセンス線1
5を通じて出力される。Q点にバイアスされた状態で
は、非線形素子は第2の磁気抵抗素子に比べて抵抗が小
さいことから、電流は非線形素子の方を流れ、終端さ
れ、センス線への出力は大きく低下させることができ
る。このとき、電流分流率は、非線形素子のダイナミッ
ク抵抗Rdの変化率に直接依存する。P点とQ点で、非線
形素子のRdが約10倍に変化する場合、その分流率は1
0倍とすることができる。このように、ダイナミック抵
抗Rdの変化率を大きくとれればとれるほど、出力の急峻
なオン・オフが可能になり、記憶素子の読み出しの選択
性を向上させることができる。Further, as shown in FIG. 11, an element constituted by combining a second magneto-resistance element 71 and a non-linear resistance element 111 in parallel is arranged after the first magneto-resistance element 70 and stored. The device was constructed. In this case, by using the switching characteristic generated by the strong nonlinearity of the nonlinear element and setting the characteristic voltage within the magnetoresistance change range obtained by the second magnetoresistance element, the second magnetoresistance element can be used. Operates as a bias control element, and shunts the output from the first magnetoresistive element, thereby turning on and off the storage and reading. FIG.
2 shows a characteristic diagram of the resistor element arranged at the subsequent stage. When the bias voltage point when the second magnetoresistive element is in the low resistance state is point P and the bias voltage point when the second magnetoresistive element is in the high resistance state is point Q under a constant current application, the bias is applied to point P. Since the non-linear elements connected in parallel have a much larger resistance than the second magneto-resistive element, the current is
5 is output. In the state biased to the point Q, since the nonlinear element has a smaller resistance than the second magnetoresistive element, the current flows through the nonlinear element, is terminated, and the output to the sense line is greatly reduced. it can. At this time, the current shunt rate directly depends on the change rate of the dynamic resistance Rd of the nonlinear element. When the Rd of the nonlinear element changes about 10 times at the points P and Q, the shunt ratio is 1
It can be 0 times. As described above, the larger the change rate of the dynamic resistance Rd is, the more steep the output can be turned on and off, and the read selectivity of the storage element can be improved.
【0042】固定層の金属磁性膜としては、Co、Feまた
はCo-Fe,Ni-Fe,Ni-Fe-Co合金等の材料が優れている。特
にCo、FeまたはCo-Fe合金が大きなMR比を得るのに良い
ので非磁性層との界面に、これらを用いることが望まし
い。As the metal magnetic film of the fixed layer, materials such as Co, Fe, Co-Fe, Ni-Fe, and Ni-Fe-Co alloy are excellent. In particular, Co, Fe or a Co—Fe alloy is good for obtaining a large MR ratio, and therefore it is desirable to use them at the interface with the nonmagnetic layer.
【0043】更にXMnSb(但し、XはNi、Pt、Pd、Cuを
示す。)は、高い磁性分極率を有するため、MR素子を構
成した際、大きなMR比が得られるので好ましい。Further, XMnSb (where X represents Ni, Pt, Pd, Cu) has a high magnetic polarizability, so that a large MR ratio can be obtained when an MR element is constructed.
【0044】固定層の酸化物磁性膜としてはMFe2O
4(MはFe,Co,Niから選ばれる1種もしくは2種以上の
元素)が望ましい。これらは比較的高温まで強磁性を示
し、Fe-richに比べCo,Ni-richは極めて抵抗が高い。又C
o-richは磁気異方性が大きい特長があるので、これらの
組成比の調整により所望の特性のものが得られる。As the oxide magnetic film of the fixed layer, MFe 2 O
4 (M is one or more elements selected from Fe, Co, and Ni) is desirable. These are ferromagnetic up to relatively high temperatures, and Co and Ni-rich have extremely high resistance compared to Fe-rich. Also C
Since o-rich has a feature of great magnetic anisotropy, desired characteristics can be obtained by adjusting these composition ratios.
【0045】固定層に接するAF層(または磁化回転抑
制層)としては、金属膜としては不規則合金系のIr-Mn,
Rh-Mn,Ru-Mn,Cr-Pt-Mn等があり、磁界中で成膜すること
により磁性膜と交換結合させることができ工程が簡便と
なる利点がある。一方規則合金系のNi-Mn,Pt-(Pd)-Mn等
は規則化のための熱処理が必要であるが、熱的安定性に
優れており、特にPt-Mnが好ましい。As the AF layer (or the magnetization rotation suppressing layer) in contact with the fixed layer, the metal film is made of Ir-Mn,
There are Rh-Mn, Ru-Mn, Cr-Pt-Mn, etc., which have an advantage that the film can be exchange-coupled to the magnetic film by forming the film in a magnetic field, and the process can be simplified. On the other hand, ordered alloys such as Ni-Mn and Pt- (Pd) -Mn require heat treatment for ordering, but are excellent in thermal stability, and Pt-Mn is particularly preferred.
【0046】また酸化物膜としては、α-Fe2O3やNiO、
あるいはLTO3(LはCeを除く希土類元素を示し、TはFe、C
r、Mn、Coを示す。)が好ましい。As the oxide film, α-Fe 2 O 3 , NiO,
Or LTO 3 (L is a rare earth element excluding Ce, T is Fe, C
r, Mn, and Co are shown. ) Is preferred.
【0047】自由層としては、一般には、Ni-Co-Fe合金
が適している。Ni-Co-Fe膜の原子組成比としては、NixC
oyFez、ここで、0.6≦x≦0.9、0≦y≦0.4、0≦z≦0.3の
Ni-richの軟磁性膜、もしくは、Nix'Coy'Fez'、ここ
で、0≦x'≦0.4、0.2≦y'≦0.95、0≦z'≦0.5のCo-rich
膜を用いるのが望ましい。In general, a Ni—Co—Fe alloy is suitable for the free layer. The atomic composition ratio of the Ni-Co-Fe film is NixC
oyFez, where 0.6 ≦ x ≦ 0.9, 0 ≦ y ≦ 0.4, 0 ≦ z ≦ 0.3
Ni-rich soft magnetic film, or Nix'Coy'Fez ', where 0 ≦ x ′ ≦ 0.4, 0.2 ≦ y ′ ≦ 0.95, 0 ≦ z ′ ≦ 0.5 Co-rich
It is desirable to use a membrane.
【0048】自由層13と固定層19の間の非磁性層1
2として電気絶縁体を用いる場合には、Al2O3または
MgOといった酸化物、炭化物、または窒化物が優れて
いる。特に窒化物の場合には、MN(O)(ここで、M
はAl,B,Inのうち少なくとも一種から選ばれる。
また(O)は酸素の混入を示す。)が好ましい。また
は、エネルギーギャップ値が2〜6eVの値を有するワ
イドギャップ半導体も好ましい。Non-magnetic layer 1 between free layer 13 and fixed layer 19
When an electrical insulator is used as oxide 2, oxide, carbide, or nitride such as Al 2 O 3 or MgO is excellent. In particular, in the case of nitride, MN (O) (where M
Is selected from at least one of Al, B, and In.
(O) indicates mixing of oxygen. Is preferred. Alternatively, a wide gap semiconductor having an energy gap value of 2 to 6 eV is also preferable.
【0049】また、磁気抵抗効果素子の抵抗は、電気絶
縁体である非磁性体の厚みに依存している。磁気抵抗素
子として動作させるためには、0.5nm〜5nm程度の範囲に
て構成する必要がある。すなわち、磁気抵抗素子の抵抗
は、非磁性体の厚みを制御することにより、所望の値を
実現することができる。The resistance of the magnetoresistive element depends on the thickness of the non-magnetic material which is an electrical insulator. In order to operate as a magnetoresistive element, it is necessary to configure it in a range of about 0.5 nm to 5 nm. That is, a desired value of the resistance of the magnetoresistive element can be realized by controlling the thickness of the nonmagnetic material.
【0050】また自由層13と固定層19の間の非磁性
層12として金属を用いる場合には、Cu,Ag,Au,Ruなど
があるが、とくにCuが優れている。非磁性層の膜厚とし
ては、磁性層間の相互作用を弱くするために少なくとも
0.9nm以上は必要である。また非磁性層が厚くなるとM
R比が低下してしまうので膜厚は10nm以下、望ましくは
3nm以下とするべきである。また、この非磁性層の膜厚
が3nm以下の場合は、各層の平坦性は重要で、平坦性が
悪いと、非磁性層で磁気的に分離されているはずの2つ
の磁性層13と11または19との間に磁気的結合が生
じてMR比の劣化と感度の低下が生ずる。したがって、
磁性層/非磁性層の界面の凹凸は0.5nm以下であること
が望ましい。When a metal is used for the nonmagnetic layer 12 between the free layer 13 and the pinned layer 19, there are Cu, Ag, Au, Ru and the like, but Cu is particularly excellent. The thickness of the non-magnetic layer should be at least as small as possible to weaken the interaction between the magnetic layers.
0.9 nm or more is required. When the nonmagnetic layer becomes thicker, M
Since the R ratio decreases, the film thickness is preferably 10 nm or less, preferably
Should be 3 nm or less. When the thickness of the nonmagnetic layer is 3 nm or less, the flatness of each layer is important, and if the flatness is poor, the two magnetic layers 13 and 11 which should be magnetically separated by the nonmagnetic layer. Or, a magnetic coupling occurs between them and 19, resulting in deterioration of the MR ratio and reduction in sensitivity. Therefore,
The unevenness at the interface between the magnetic layer and the non-magnetic layer is desirably 0.5 nm or less.
【0051】[0051]
【実施例】以下に、さらに具体的な例について説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, more specific examples will be described.
【0052】(実施例1)ビット線用のコンタクト部と
して用いる導電部をあらかじめ設けた基板上に、多元ス
パッタ装置、ホトリソグラフィー技術、ドライエッティ
ング技術、研磨平坦化技術を用いて、図9に示すような
断面構造を有する磁気抵抗効果型記憶素子を作製した。Example 1 A multi-sputtering apparatus, a photolithography technique, a dry etching technique, and a polishing flattening technique were used on a substrate provided with a conductive portion used as a contact portion for a bit line in advance, as shown in FIG. A magnetoresistive storage element having a cross-sectional structure as shown was manufactured.
【0053】記憶素子部分は基板90上に形成された、2
つの磁気抵抗素子70,71にて構成されており、一方の磁
気抵抗素子71には、自由層に用いる軟質磁性膜71Cとし
てNi0 .68Co0.2Fe0.12、固定層として用いる硬質磁性膜7
1aとしてCo0.75Pt0.25を用い、非磁性導電膜71bとしてC
uを用いて構成した。非磁性導電膜71bのCuは電極91とし
ても引き出され、コンタクト層61またはもう一方の磁気
抵抗素子70に対するワード電極体17と同時に作製される
抵抗体73に接続されている。また、コンタクト電極また
はセンス線用導電膜61にはPtやAuやCu、あるいはAl、Au
Cr、Ti/Au、Ta/Pt、Cr/Cu/Pt/Taなどを用い、ワード線
用導電膜17,72にはAlまたはAuCr、Ti/Au、Ta/Pt、Cr/Cu
/Pt/Taなどを用いた。各層間絶縁層74にはAl2O3またはC
aF2またはSiO2またはSi3N4などを用いて電気的絶縁をは
かっている。The memory element portion is formed on the substrate 90,
One of which is composed of a magneto-resistive element 70 and 71, the one of the magnetoresistive element 71, Ni 0 .68 Co 0.2 Fe 0.12 as soft magnetic film 71C used for the free layer, the hard magnetic film 7 is used as a fixed layer
Use Co 0.75 Pt 0.25 as 1a and C as nonmagnetic conductive film 71b.
u. The Cu of the nonmagnetic conductive film 71b is also drawn out as the electrode 91, and is connected to the contact layer 61 or the resistor 73 that is produced simultaneously with the word electrode body 17 for the other magnetoresistive element. In addition, Pt, Au, Cu, or Al, Au
Using Cr, Ti / Au, Ta / Pt, Cr / Cu / Pt / Ta, etc., Al or AuCr, Ti / Au, Ta / Pt, Cr / Cu
/ Pt / Ta or the like was used. Al 2 O 3 or C
and measure the electrical insulation with such aF 2 or SiO 2 or Si 3 N 4.
【0054】もう一方の磁気抵抗素子70はTMR型素子を
配し、Co0.9Fe0.1、Al、Co0.5Fe0.5、IrMn、Ni0.8Fe0.2な
るターゲット材からスパッタ法を用いて(組成は全て原
子比)、NiFe(20)/CoFe(4)/Al2O3(1.2)/CoFe(4)/IrMn(2
0) (カッコ内は厚さ(nm)を表す)の磁気抵抗素子を作
製した。The other magneto-resistive element 70 is provided with a TMR element, and is formed by sputtering from a target material of Co 0.9 Fe 0.1 , Al, Co 0.5 Fe 0.5 , IrMn, and Ni 0.8 Fe 0.2 (all compositions are atomic). Ratio), NiFe (20) / CoFe (4) / Al 2 O 3 (1.2) / CoFe (4) / IrMn (2
0) (The value in parentheses indicates the thickness (nm)).
【0055】ここでの非磁性絶縁層70bのAl2O3は、Alを
製膜したうえで酸化工程を経て作製したものを用意し
た。酸化工程においては、真空漕内での自然酸化による
もの、真空漕内での加温下での自然酸化によるもの、ま
たは真空漕内でのプラズマ中においての酸化によって行
った。いずれの工程に対しても良好な非磁性絶縁膜が得
られることを確認した。Here, Al 2 O 3 of the nonmagnetic insulating layer 70b was prepared by forming an Al film and then performing an oxidation process. The oxidation step was performed by natural oxidation in a vacuum tank, by natural oxidation under heating in a vacuum tank, or by oxidation in plasma in a vacuum tank. It was confirmed that a good non-magnetic insulating film was obtained in any of the steps.
【0056】本実施例の場合には、真空槽内での加温下
での自然酸化による方法に従った。また、このときの非
磁性絶縁層(12a,70b)の厚みは絶縁性確保のために0.3nm
以上は必要である。非磁性絶縁層(12a,70b)の膜厚が厚
くなりすぎるとトンネル電流が流れなくなるため、膜厚
は3nm以下にするのが望ましい。この際の非磁性絶縁層
(12a,70b)の膜厚は、素子の抵抗に直接関係するので、
所望の素子抵抗に応じてこの膜厚を調製して作製するの
がよい。ただし、この場合においても、各層の平坦性が
重要で、平坦性が低下すると非磁性絶縁層(12a,70b)が
破れて、トンネルリークが起こるか、あるいは2つの強
磁性膜(13と19、70aと70c)間に、磁性的結合が生じて、
MR素子部(21,70)のMR比の劣化と感度の低下が生じる。
従って、各強磁性膜と非磁性絶縁膜との界面の凹凸は0.
5nm以下、更に好ましくは0.3nm以下が良い。In the case of the present embodiment, a method of natural oxidation under heating in a vacuum chamber was used. In addition, the thickness of the non-magnetic insulating layer (12a, 70b) at this time is 0.3 nm to secure insulation.
The above is necessary. If the thickness of the non-magnetic insulating layer (12a, 70b) is too large, the tunnel current will not flow, so the thickness is desirably 3 nm or less. Non-magnetic insulating layer at this time
Since the thickness of (12a, 70b) is directly related to the resistance of the element,
It is preferable to adjust the film thickness in accordance with the desired element resistance. However, even in this case, the flatness of each layer is important, and when the flatness is reduced, the nonmagnetic insulating layers (12a, 70b) are broken, and tunnel leakage occurs or two ferromagnetic films (13, 19, 70a and 70c), a magnetic coupling occurs,
The MR ratio of the MR element section (21, 70) is degraded and the sensitivity is lowered.
Therefore, the unevenness of the interface between each ferromagnetic film and the non-magnetic insulating film is 0.
The thickness is preferably 5 nm or less, more preferably 0.3 nm or less.
【0057】TMR素子単独としてのMR特性を室温、印
加磁界40 Oeで測定したところ、MR比は約36%であっ
た。このときの接合面積は、縦約0.5μm、横約1.5μm
にて作製したものである。When the MR characteristics of the TMR element alone were measured at room temperature under an applied magnetic field of 40 Oe, the MR ratio was about 36%. The bonding area at this time is about 0.5 μm vertically and about 1.5 μm horizontally
It was prepared in.
【0058】センス線14からセンス線15に定電流駆動に
てバイアス電流を印加し、測定を行ったところ、第2の
磁気抵抗素子71の2つの強磁性体の磁化方向が平行の時
には、第1の磁気抵抗素子70の磁化方向の平行・反平行
に応じた抵抗変化が検出された。すなわち、平行、反平
行を”0”,”1”と対応させることで、記憶を読み出
しできたことがわかる。まず、ワード線17に電流を流し
て第1磁気抵抗素子のSM膜を一方向に磁化し、次にや
はりワード線17に電流パルスを印加して、センス線を通
じて測定した記憶素子の電圧変化をモニターした。ワー
ド線印加の電流パルスの正負に応じて第1の磁気抵抗素
子70に記憶された、情報の出力変化が検出でき、配した
磁気抵抗素子70が記憶素子として動作することが確認さ
れた。When a bias current was applied from the sense line 14 to the sense line 15 by constant current driving and measurement was performed, when the magnetization directions of the two ferromagnetic materials of the second magnetoresistive element 71 were parallel, A change in resistance according to the parallel / antiparallel magnetization direction of the first magnetoresistive element 70 was detected. In other words, it can be seen that the memory could be read by associating the parallel and antiparallel with “0” and “1”. First, a current is applied to the word line 17 to magnetize the SM film of the first magnetoresistive element in one direction, and then a current pulse is also applied to the word line 17 to measure a voltage change of the storage element measured through the sense line. Monitored. A change in the output of information stored in the first magnetoresistive element 70 in accordance with the polarity of the current pulse applied to the word line was detected, and it was confirmed that the arranged magnetoresistive element 70 operates as a storage element.
【0059】次に、ワード線72に電流を流して、第2の
磁気抵抗素子71の2つの磁性膜の磁化方向を反平行にし
た時には、平行の時に比べて、検出される出力が低下し
た。このことは、反平行の場合には印加電流がLR素子73
方向へ分流されたことを示している。本実施例ではLR部
には、1〜10Ωの負荷抵抗を用いた。Next, when a current is applied to the word line 72 to make the magnetization directions of the two magnetic films of the second magnetoresistive element 71 antiparallel, the detected output is lower than in the parallel case. . This means that the applied current is
This indicates that the flow was diverted in the direction. In this embodiment, a load resistance of 1 to 10Ω is used for the LR section.
【0060】すなわち、この動作結果より、後段の磁気
抵抗素子の磁化方向が平行状態の時は、前段の記憶素子
の読み出しが可能、後段の磁気抵抗素子の磁化方向が反
平行状態の時は、前段の記憶素子の読み出しが困難な状
態を作ることができ、本発明の磁気抵抗効果型記憶素子
を実現できた。That is, according to the operation result, when the magnetization direction of the subsequent stage magnetoresistive element is in the parallel state, reading of the preceding storage element is possible, and when the magnetization direction of the subsequent stage of the magnetoresistive element is in the antiparallel state, It was possible to create a state where reading of the storage element in the preceding stage was difficult, and the magnetoresistance effect type storage element of the present invention was realized.
【0061】このことにより、前段の磁気抵抗素子によ
る記憶素子の出力を、後段の磁気抵抗素子にの抵抗変化
よって、その出力パスを分配し、記憶素子の情報読み出
しを選択的に行えることが可能となった。As a result, the output of the storage element by the preceding magnetoresistive element can be distributed to the output path by the resistance change to the subsequent magnetoresistive element, and the information can be selectively read from the storage element. It became.
【0062】(実施例2)下部電極コンタクトとして用
いる導電部をあらかじめ設けた基体上にAl2O3またはSiO
2を堆積させて形成した層間絶縁層にコンタクト用ホー
ルを設け、その上にAr雰囲気中にてSiCの直接スパッタ
により、SiC多結晶膜層を形成した。基板は200〜750
℃、スパッタ電力は400〜500Wにて作製を行った。また
このSiC層はC2H2雰囲気中によるSi熱蒸着においても形
成できる。この上に絶縁層を更に設け、コンタクト部を
所望位置に設けた後、銅メッキを用いてコンタクト部を
形成し、平坦化処理を行い、バリスター素子部を形成し
た。バリスター型素子部は多結晶体の膜の粒成長や粒界
結合状態を制御することにより、その特性を調整した。(Example 2) Al 2 O 3 or SiO 2 was formed on a substrate provided with a conductive portion used as a lower electrode contact in advance.
A contact hole was provided in the interlayer insulating layer formed by depositing 2, and a SiC polycrystalline film layer was formed thereon by direct sputtering of SiC in an Ar atmosphere. The substrate is 200-750
C., and the sputtering power was 400 to 500 W. This SiC layer can also be formed by Si thermal evaporation in a C 2 H 2 atmosphere. After an insulating layer was further provided thereon and a contact portion was provided at a desired position, a contact portion was formed using copper plating, and a planarization process was performed to form a varistor element portion. The characteristics of the varistor-type element portion were adjusted by controlling the grain growth and the state of grain boundary bonding of the polycrystalline film.
【0063】更に多元スパッタ装置を用いて、磁気抵抗
素子部を作製した。磁気抵抗素子はTMR型素子を配し、C
o0.9Fe0.1、Al、Co0.5Fe0.5、IrMn、Ni0.8Fe0.2なるタ
ーゲット材からスパッタ法を用いて(組成は全て原子
比)、NiFe(20)/CoFe(4)/Al2O3(1.2)/CoFe(4)/IrMn(20)
(カッコ内は厚さ(nm)を表す)の構成で作製した。Further, a magnetoresistive element portion was manufactured using a multi-source sputtering apparatus. The magnetoresistive element is a TMR type element, and C
o From a target material of 0.9 Fe 0.1 , Al, Co 0.5 Fe 0.5 , IrMn, Ni 0.8 Fe 0.2 using a sputtering method (all compositions are atomic ratios), NiFe (20) / CoFe (4) / Al 2 O 3 ( 1.2) / CoFe (4) / IrMn (20)
(The thickness in the parentheses indicates the thickness (nm)).
【0064】非磁性絶縁層のAl2O3は、Alを製膜したう
えで酸化工程を経て作製したものを用意した。酸化工程
においては、真空漕内での自然酸化によるもの、真空漕
内での加温下での自然酸化によるもの、または真空漕内
でのプラズマ中においての酸化によって行った。いずれ
の工程に対しても良好な非磁性絶縁膜が得られることを
確認した。本実施例においては、真空槽内での自然酸化
による方法によって作製した。Al 2 O 3 of the nonmagnetic insulating layer was prepared by forming an Al film and then performing an oxidation process. The oxidation step was performed by natural oxidation in a vacuum tank, by natural oxidation under heating in a vacuum tank, or by oxidation in plasma in a vacuum tank. It was confirmed that a good non-magnetic insulating film was obtained in any of the steps. In the present example, it was manufactured by a method based on natural oxidation in a vacuum chamber.
【0065】素子のMR特性を室温、印加磁界40Oeで測
定したところ、MR比は約36%、このときの接合面積
は、約0.5μm×約1.5μmであった。When the MR characteristics of the device were measured at room temperature and an applied magnetic field of 40 Oe, the MR ratio was about 36%, and the junction area at this time was about 0.5 μm × about 1.5 μm.
【0066】この様な膜を利用して加工作製した磁気抵
抗素子を、図6で示す概略図のように単一の記憶セルと
して構成・作製し、電圧駆動にて動作確認を行った。記
憶素子部分は磁気抵抗素子とバリスター型素子の直列接
続されて構成している。センス線用導電膜にはPtまたは
Cu、Auを用い、ワード線用導電膜にはAlまたはCu、AuC
r、Ti/Au、Ta/Pt、Cr/Cu/Pt/Taなどを用いた。記憶素子
とワード線との絶縁にはAl2O3またはCaF2、SiO2、Si3N4
などを用いている。The magnetoresistive element fabricated using such a film was constructed and fabricated as a single memory cell as shown in the schematic diagram of FIG. 6, and the operation was confirmed by voltage driving. The storage element portion is configured by connecting a magnetoresistive element and a varistor-type element in series. Pt or
Use Cu, Au, Al or Cu, AuC for word line conductive film
r, Ti / Au, Ta / Pt, Cr / Cu / Pt / Ta, etc. were used. Al 2 O 3 or CaF 2 , SiO 2 , Si 3 N 4 for insulation between storage element and word line
And so on.
【0067】図10は作製した記憶セルへの電圧バイア
ス印加の状態を示している。選択した記憶セルであるS
タイプではバリスター電圧以上のS点にバイアスされる
ため、所望の出力電圧を確保できた。FIG. 10 shows a state in which a voltage bias is applied to the manufactured memory cell. The selected storage cell, S
In the case of the type, since the bias is applied to the S point higher than the varistor voltage, a desired output voltage can be secured.
【0068】そのほかの非選択の記憶セル(図7参照)
であるUタイプ、Vタイプ、Oタイプは、それぞれU
点、V点、O点にバイアスされ、いずれも、急激に抵抗
の低下するバリスター電圧以上にバイアスされないた
め、記憶セルからの出力には影響を与えないことが分か
った。Other unselected storage cells (see FIG. 7)
U type, V type and O type are
The bias was applied to the point, the V point, and the O point, and none of them was biased to a voltage higher than the varistor voltage at which the resistance rapidly decreased, so that the output from the memory cell was not affected.
【0069】このことにより、本発明の磁気抵抗効果型
記憶素子を用いてMRAMデバイスを構成することによ
り、記憶セルの選択性を向上させ、MRAMデバイスの
S/Nの改善を実現できる。Thus, by configuring an MRAM device using the magnetoresistive storage element of the present invention, it is possible to improve the selectivity of the memory cell and to improve the S / N of the MRAM device.
【0070】(実施例3)ビット線用のコンタクト部と
して用いる導電部をあらかじめ設けた基板上に、多元ス
パッタ装置、ホトリソグラフィー技術、ドライエッティ
ング技術、研磨平坦化技術などを用いて、図11に示す
等価回路で表される磁気抵抗効果型記憶素子を作製し
た。(Embodiment 3) A multi-sputtering apparatus, a photolithography technique, a dry etching technique, a polishing flattening technique, and the like are used on a substrate provided in advance with a conductive part used as a contact part for a bit line, as shown in FIG. The magnetoresistive storage element represented by the equivalent circuit shown in FIG.
【0071】記憶素子部分は2つの磁気抵抗素子にて構
成されており、下部に配した一方の磁気抵抗素子はTMR
型素子で、Co0.9Fe0.1、Al、Co0.5Fe0.5、IrMn、Ni0.8F
e0.2なるターゲット材からスパッタ法を用いて(組成は
全て原子比)、NiFe(20)/CoFe(4)/Al2O3(1.2)/CoFe(4)/
IrMn(20) (カッコ内は厚さ(nm)を表す)にて作製し
た。The storage element portion is composed of two magnetoresistive elements, and one of the lower magnetoresistive elements is a TMR.
Co 0.9 Fe 0.1 , Al, Co 0.5 Fe 0.5 , IrMn, Ni 0.8 F
e Using a sputtering method from a target material of 0.2 (all compositions are atomic ratios), NiFe (20) / CoFe (4) / Al 2 O 3 (1.2) / CoFe (4) /
IrMn (20) (in parentheses indicates thickness (nm)).
【0072】更に、この磁気抵抗素子と並列にバリスタ
ー型抵抗素子が接続されるように構成した。磁気抵抗素
子の後段に負荷抵抗を配することでバリスター電圧付近
に昇圧させ、磁気抵抗値に応じて、バリスター型素子に
はバリスター電圧の上下にバイアス点がかかるようにな
っている。Further, a varistor type resistance element is connected in parallel with the magnetoresistance element. A varistor voltage is raised near the varistor voltage by arranging a load resistor after the magnetoresistive element, and a bias point is applied to the varistor type element according to the magnetoresistance value.
【0073】ここで、コンタクト電極またはセンス線用
導電膜にはPt、Cu、Auなどを用い、ワード線用導電膜に
はAlまたはCu、AuCr、Ti/Au、Ta/Pt、Cr/Cu/Pt/Taなど
を用いた。各層間絶縁層にはAl2O3またはCaF2またはSiO
2またはSi3N4などを用いて絶縁をはかっている。Here, Pt, Cu, Au or the like is used for the contact electrode or the sense line conductive film, and Al or Cu, AuCr, Ti / Au, Ta / Pt, Cr / Cu / Pt / Ta or the like was used. Al 2 O 3 or CaF 2 or SiO for each interlayer insulating layer
2 or Si 3 N 4 for insulation.
【0074】もう一方の上部に配した磁気抵抗素子もTM
R型素子で、Co0.9Fe0.1、Al、Co0.5Fe0.5、IrMn、Ni0.8
Fe0.2なるターゲット材からスパッタ法を用いて(組成
は全て原子比)、NiFe(20)/CoFe(4)/Al2O3(1.2)/CoFe
(4)/IrMn(20) (カッコ内は厚さ(nm)を表す)にて作製
した。The magnetoresistive element disposed on the other upper part is also TM
R type element, Co 0.9 Fe 0.1 , Al, Co 0.5 Fe 0.5 , IrMn, Ni 0.8
NiFe (20) / CoFe (4) / Al 2 O 3 (1.2) / CoFe by sputtering from a target material of Fe 0.2 (all compositions are atomic ratios)
(4) / IrMn (20) (the value in parentheses indicates the thickness (nm)).
【0075】ここでの非磁性絶縁層のAl2O3は、Alを製
膜したうえで酸化工程を経て作製したものを用意した。
酸化工程においては、真空漕内での自然酸化によるも
の、真空漕内での加温下での自然酸化によるもの、また
は真空漕内でのプラズマ中においての酸化によって行っ
た。いずれの工程に対しても良好な非磁性絶縁膜が得ら
れることを確認した。Here, Al 2 O 3 of the non-magnetic insulating layer was prepared by forming an Al film and then performing an oxidation process.
The oxidation step was performed by natural oxidation in a vacuum tank, by natural oxidation under heating in a vacuum tank, or by oxidation in plasma in a vacuum tank. It was confirmed that a good non-magnetic insulating film was obtained in any of the steps.
【0076】TMR素子単独としてのMR特性を室温、印
加磁界40のOeで測定したところ、MR比は約36%であっ
た。このときの接合面積は、縦約0.5μm、横約1.5μm
にて作製したものである。When the MR characteristics of the TMR element alone were measured at room temperature and Oe with an applied magnetic field of 40, the MR ratio was about 36%. The bonding area at this time is about 0.5 μm vertically and about 1.5 μm horizontally
It was prepared in.
【0077】本デバイスにおいては、定電流バイアス駆
動により、センス線14からセンス線15にバイアス電
流を印加し、動作を確認した。動作測定を行ったとこ
ろ、下部の磁気抵抗素子71の2つの強磁性体の磁化方
向が平行の時には、上部の磁気抵抗素子70の磁化方向
の平行・反平行に応じた抵抗変化が検出された。In this device, the operation was confirmed by applying a bias current from the sense line 14 to the sense line 15 by constant current bias drive. When the operation was measured, when the magnetization directions of the two ferromagnetic materials of the lower magnetoresistance element 71 were parallel, a change in resistance according to the parallel / antiparallel magnetization directions of the upper magnetoresistance element 70 was detected. .
【0078】次に、ワード線72に電流を流して、第2
の磁気抵抗素子71の2つの磁性膜の磁化方向を反平行
にした時には、バリスター型素子側に電流が大きく分流
されることが確認された。このことにより、本発明の磁
気抵抗型記憶素子により記憶セルにかかるバイアスを制
御することが確認された。Next, a current is supplied to the word line 72 to
It was confirmed that when the magnetization directions of the two magnetic films of the magnetoresistive element 71 were set to be antiparallel, the current was largely diverted to the varistor type element side. Thus, it was confirmed that the bias applied to the storage cell was controlled by the magnetoresistive storage element of the present invention.
【0079】(実施例4)強い非線形を示す抵抗素子と
して(図6Aの60参照)、トンネル素子(M-I-M)を用
いて、図6Aのように単一の記憶セルとして構成・作製
し、電圧駆動にて動作確認を行った。磁気抵抗素子は実
施例2に示した構成で作成を行った。ここでのM-I-M素
子には、Al-Al2O3-Auを用いた。(Example 4) As a resistance element exhibiting strong nonlinearity (see 60 in FIG. 6A), a tunnel element (MIM) is used to construct and manufacture a single storage cell as shown in FIG. The operation was confirmed with. The magnetoresistive element was formed with the configuration shown in Example 2. Here, Al-Al 2 O 3 -Au was used for the MIM element.
【0080】図13は作製した記憶セルへの電圧バイア
ス印加の下での磁気抵抗変化の状態を示している。第1
磁気抵抗素子70の固定層および自由層の磁化が互いに平
行(P)、反平行(AP)に応じて生じる磁気抵抗差が
出力として得られる様子が示されている。図13におい
ては、電圧駆動の場合には磁気抵抗効果を電流変化とし
て得られるだけでなく、電流駆動の場合には磁気抵抗効
果を電圧変化として得られる様子を示している。FIG. 13 shows a state of a change in magnetoresistance under application of a voltage bias to the manufactured memory cell. First
A state is shown in which the magnetoresistance difference generated according to the magnetizations of the fixed layer and the free layer of the magnetoresistance element 70 being parallel (P) and antiparallel (AP) is obtained as an output. FIG. 13 shows that not only the magnetoresistance effect can be obtained as a current change in the case of voltage driving, but also that the magnetoresistance effect can be obtained as a voltage change in the case of current driving.
【0081】このことにより、本発明の磁気抵抗効果型
記憶素子を用いてMRAMデバイスを構成することによ
り、記憶セルの選択性を向上させ、MRAMデバイスの
S/Nの改善を実現できる。Thus, by configuring an MRAM device using the magnetoresistive effect type storage element of the present invention, it is possible to improve the selectivity of the memory cell and to realize an improvement in the S / N of the MRAM device.
【0082】実施例にて用いた磁気抵抗素子はTMR型素
子で限定されるものではなくGMR型素子においても利用
可能である。The magnetoresistive element used in the embodiment is not limited to the TMR element, but can be used for a GMR element.
【0083】また、以上のような実施例にて示された本
発明の磁気抵抗効果型記憶素子にてMRAMデバイスを
構成することにより、セル選択性の優れたMRAMデバ
イスを構築することができる。Further, by configuring an MRAM device using the magnetoresistive effect type storage element of the present invention shown in the above embodiments, an MRAM device having excellent cell selectivity can be constructed.
【0084】[0084]
【発明の効果】以上説明したように、本発明によれば、
磁気抵抗素子への印加バイアスを制御でき、MRAMを
構成した場合においても、行列状に配置した際の磁気記
憶セルの選択性に優れ、記憶容量の高密度化に対しても
S/Nの劣化を抑制する効果的な磁気抵抗効果型記憶デ
バイスを実現することができる。As described above, according to the present invention,
The bias applied to the magnetoresistive element can be controlled, and even when an MRAM is configured, the selectivity of the magnetic storage cells when arranged in a matrix is excellent, and the S / N is deteriorated even when the storage capacity is increased. An effective magnetoresistive storage device can be realized.
【図1】本発明の一実施形態の記憶素子の基本構成図FIG. 1 is a basic configuration diagram of a storage element according to an embodiment of the present invention.
【図2】本発明の一実施形態の記憶素子の基本構成図FIG. 2 is a basic configuration diagram of a storage element according to an embodiment of the present invention.
【図3】本発明の一実施形態の磁気抵抗型記憶素子の動
作原理を示す図FIG. 3 is a diagram showing the operation principle of the magnetoresistive storage element according to one embodiment of the present invention;
【図4】本発明の一実施形態の記憶素子の動作原理を示
す図FIG. 4 is a diagram showing the operation principle of a storage element according to one embodiment of the present invention;
【図5】本発明の一実施形態の記憶素子の構成概略図FIG. 5 is a schematic configuration diagram of a storage element according to an embodiment of the present invention.
【図6】本発明の一実施形態の記憶素子の構成概略図お
よび等価回路図FIG. 6 is a schematic configuration diagram and an equivalent circuit diagram of a storage element according to an embodiment of the present invention.
【図7】本発明の一実施形態の記憶素子の構成概略図FIG. 7 is a schematic configuration diagram of a storage element according to an embodiment of the present invention.
【図8】本発明の一実施形態の記憶素子の動作原理を示
す図FIG. 8 is a diagram showing the operation principle of a storage element according to one embodiment of the present invention.
【図9】本発明の一実施形態の記憶素子の構成概略図FIG. 9 is a schematic configuration diagram of a storage element according to an embodiment of the present invention.
【図10】本発明の一実施形態の記憶素子の基本特性図FIG. 10 is a basic characteristic diagram of a storage element according to an embodiment of the present invention.
【図11】本発明の一実施形態の記憶素子の等価回路図FIG. 11 is an equivalent circuit diagram of a storage element according to an embodiment of the present invention.
【図12】本発明の一実施形態の記憶素子の基本特性図FIG. 12 is a basic characteristic diagram of a storage element according to an embodiment of the present invention.
【図13】本発明の一実施形態の記憶素子の基本特性図FIG. 13 is a basic characteristic diagram of a storage element according to an embodiment of the present invention.
12 非磁性絶縁膜 13 軟質磁性膜(自由層) 14 導電膜 15 導電膜 16 層間絶縁膜 17 導電膜(ワード線) 18 反強磁性膜または磁化回転抑制層 19 強磁性膜 21 磁気抵抗効果型記憶素子 41 選択した記憶セル 42 非選択の記憶セル 43 選択した記憶セルを通過するセンスパルスの経路 44 非選択の記憶セルを通過するセンスパルスの経路 50 抵抗素子(磁気抵抗素子または非線形抵抗素子) 60 非線形抵抗素子(バリスター型抵抗素子) 61 導電膜(コンタクト電極) 70 第1の磁気抵抗素子 71 第2の磁気抵抗素子 72 導電膜(第2の磁気抵抗素子のワード線) 73 負荷抵抗(LR) 74 層間絶縁膜 90 基体 91 非磁性導電体膜 110 負荷抵抗 111 非線形抵抗素子(バリスター型抵抗素子) DESCRIPTION OF SYMBOLS 12 Nonmagnetic insulating film 13 Soft magnetic film (free layer) 14 Conductive film 15 Conductive film 16 Interlayer insulating film 17 Conductive film (word line) 18 Antiferromagnetic film or magnetization rotation suppression layer 19 Ferromagnetic film 21 Magnetoresistance effect type memory Element 41 Selected storage cell 42 Unselected storage cell 43 Sense pulse path passing through selected storage cell 44 Sense pulse path passing through unselected storage cell 50 Resistive element (magnetic resistance element or non-linear resistance element) 60 Nonlinear resistance element (varistor type resistance element) 61 Conductive film (contact electrode) 70 First magnetoresistance element 71 Second magnetoresistance element 72 Conductive film (word line of second magnetoresistance element) 73 Load resistance (LR) 74 inter-layer insulating film 90 base 91 non-magnetic conductive film 110 load resistance 111 non-linear resistance element (varistor type resistance element)
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/105 H01L 29/66 Z 29/66 27/10 447 (72)発明者 森田 清之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5E049 AA04 AA07 AC00 AC05 BA12 CB02 GC01 5F083 FZ10 GA30 JA36 JA37 JA38 JA39 JA56 JA60 PR22 Continuation of the front page (51) Int.Cl. 7 Identification symbol FI Theme coat II (Reference) H01L 27/105 H01L 29/66 Z 29/66 27/10 447 (72) Inventor Kiyoyuki Morita Kadoma, Kadoma-shi, Osaka 1006 Matsushita Electric Industrial Co., Ltd. F term (reference) 5E049 AA04 AA07 AC00 AC05 BA12 CB02 GC01 5F083 FZ10 GA30 JA36 JA37 JA38 JA39 JA56 JA60 PR22
Claims (27)
列に接続され、前記第1および前記第2の抵抗素子のう
ちいずれか一方が磁気抵抗素子であることを特徴とする
磁気抵抗素子。A first resistance element and a second resistance element are connected in series, and one of the first and second resistance elements is a magnetoresistive element; Magnetic resistance element.
性層とその間の非磁性層との積層構造である請求項1に
記載の磁気抵抗素子。2. The magnetoresistive element according to claim 1, wherein said magnetoresistive element has a laminated structure of at least two magnetic layers and a nonmagnetic layer therebetween.
直列に接続され、前記第1および前記第2の抵抗素子の
両方が磁気抵抗素子である請求項1に記載の磁気抵抗素
子。3. The magnetoresistive element according to claim 1, wherein said first resistive element and second resistive element are connected in series, and both said first and second resistive elements are magnetoresistive elements. element.
抵抗素子間で互いに独立に磁気抵抗を制御することが可
能である請求項3に記載の磁気抵抗素子。4. The magnetoresistive element according to claim 3, wherein the magnetoresistive elements of the first and second resistive elements can control the magnetoresistance independently of each other.
抵抗素子がそれぞれ複数であり、前記複数の第1の抵抗
素子間または複数の第2の抵抗素子間で互いに独立に磁
気抵抗を制御することが可能である請求項3に記載の磁
気抵抗素子。5. A method according to claim 1, wherein each of said first and second resistive elements has a plurality of magneto-resistive elements. 4. The magnetoresistive element according to claim 3, wherein the element can be controlled.
れか一方の抵抗素子の非磁性層は、前記非磁性層間に
て、スピントンネルバリヤとして働く電気絶縁体であ
り、他方の抵抗素子の非磁性層は導電体である請求項3
に記載の磁気抵抗素子。6. The non-magnetic layer of one of the first and second resistance elements is an electrical insulator acting as a spin tunnel barrier between the non-magnetic layers, and the other resistance element is a non-magnetic layer. 4. The non-magnetic layer according to claim 3, wherein the non-magnetic layer is a conductor.
3. The magnetoresistive element according to claim 1.
いずれか一方の抵抗素子が磁気抵抗効果素子であり、他
方の抵抗素子が非線形電流電圧特性有する抵抗素子であ
る請求項1に記載の磁気抵抗素子。7. The device according to claim 1, wherein one of the first and second resistance elements is a magnetoresistance effect element, and the other resistance element is a resistance element having a non-linear current-voltage characteristic. Magnetoresistive element.
バリスター型素子である請求項7に記載の磁気抵抗素
子。8. The magnetoresistive element according to claim 7, wherein the resistance element having the non-linear current-voltage characteristic is a varistor type element.
リスター素子である請求項8に記載の磁気抵抗素子。9. The magnetoresistive element according to claim 8, wherein the varistor element is a SiC polycrystalline varistor element.
子が、バンド間トンネル効果素子、共鳴トンネル効果素
子、単一電子トンネル効果素子及びジョセフソン効果素
子から選ばれる少なくとも一つの素子である請求項7に
記載の磁気抵抗素子。10. The resistance element having the non-linear current-voltage characteristic is at least one element selected from an interband tunnel effect element, a resonance tunnel effect element, a single electron tunnel effect element, and a Josephson effect element. 3. The magnetoresistive element according to claim 1.
ちいずれか一方の抵抗素子が磁気抵抗効果素子であり、
他方の抵抗素子が非線形電流電圧特性を有する抵抗素子
と磁気抵抗素子が並列に接続した素子である請求項1に
記載の磁気抵抗素子。11. One of the first and second resistance elements is a magnetoresistive element,
2. The magnetoresistive element according to claim 1, wherein the other resistive element is an element in which a resistive element having a non-linear current-voltage characteristic and a magnetoresistive element are connected in parallel.
がバリスター型素子である請求項11に記載の磁気抵抗
素子。12. The magnetoresistive element according to claim 11, wherein said resistive element having a non-linear current-voltage characteristic is a varistor element.
バリスター素子である請求項12に記載の磁気抵抗素
子。13. The magnetoresistive element according to claim 12, wherein said varistor element is a SiC polycrystalline varistor element.
が、バンド間トンネル効果素子、共鳴トンネル効果素
子、単一電子トンネル効果素子及びジョセフソン効果素
子から選ばれる少なくとも一つの素子である請求項11
に記載の磁気抵抗素子。14. The resistance element having the non-linear current-voltage characteristic is at least one element selected from an interband tunnel effect element, a resonance tunnel effect element, a single electron tunnel effect element and a Josephson effect element.
3. The magnetoresistive element according to claim 1.
直列に接続され、前記第1および前記第2の抵抗素子の
うちいずれか一方の抵抗素子が磁気抵抗素子であり、前
記磁気抵抗素子を単一の記憶素子として2次元的、また
は3次元的に複数個配置したことを特徴とする磁気抵抗
効果型記憶素子。15. A first resistance element and a second resistance element are connected in series, and one of said first and second resistance elements is a magneto-resistance element. A magnetoresistive effect type storage element, wherein a plurality of magnetoresistance elements are arranged two-dimensionally or three-dimensionally as a single storage element.
磁性層とその間の非磁性層との積層構造である請求項1
5に記載の磁気抵抗効果型記憶素子。16. The magnetoresistive element according to claim 1, wherein said magnetoresistive element has a laminated structure of at least two magnetic layers and a nonmagnetic layer therebetween.
6. The magnetoresistive storage element according to 5.
方が磁気抵抗素子である請求項15に記載の磁気抵抗効
果型記憶素子。17. The magnetoresistive storage element according to claim 15, wherein both the first and second resistance elements are magnetoresistance elements.
気抵抗素子間で、互いに独立に磁気抵抗を制御すること
が可能である請求項17に記載の磁気抵抗効果型記憶素
子。18. The magnetoresistive storage element according to claim 17, wherein the magnetoresistive elements of the first and second resistive elements can control the magnetoresistance independently of each other.
が、少なくとも2層の磁性層とその間の非磁性層との積
層構造であり、前記第1および前記第2の抵抗素子のう
ち、いずれか一方の抵抗素子の非磁性体が、前記非磁性
層間にて、スピントンネルバリヤとして働く電気絶縁体
であり、他方の抵抗素子の非磁性体が導電体である請求
項17に記載の磁気抵抗効果型記憶素子。19. The first and second resistive elements have a laminated structure of at least two magnetic layers and a non-magnetic layer between them, and the first and second resistive elements have a laminated structure. The non-magnetic material of any one of the resistance elements is an electrical insulator acting as a spin tunnel barrier between the non-magnetic layers, and the non-magnetic substance of the other resistance element is a conductor. A magnetoresistive storage element.
ちいずれか一方の抵抗素子が磁気抵抗効果素子であり、
他方の抵抗素子が非線形電流電圧特性有する抵抗素子で
ある請求項15に記載の磁気抵抗効果型記憶素子。20. One of the first and second resistance elements is a magnetoresistive element,
16. The magnetoresistive storage element according to claim 15, wherein the other resistance element has a non-linear current-voltage characteristic.
がバリスター型素子である請求項20に記載の磁気抵抗
効果型記憶素子。21. The magnetoresistive storage element according to claim 20, wherein said resistance element having a non-linear current-voltage characteristic is a varistor element.
バリスター素子である請求項21に記載の磁気抵抗効果
型記憶素子。22. The magnetoresistive storage element according to claim 21, wherein the varistor element is an SiC polycrystalline varistor element.
が、バンド間トンネル効果素子、共鳴トンネル効果素
子、単一電子トンネル効果素子及びジョセフソン効果素
子から選ばれるの少なくとも一つの素子である請求項2
0に記載の磁気抵抗効果型記憶素子。23. The resistance element having the non-linear current-voltage characteristic is at least one element selected from the group consisting of an interband tunnel effect element, a resonance tunnel effect element, a single electron tunnel effect element and a Josephson effect element.
0. A magnetoresistive storage element according to item 0.
ちいずれか一方の抵抗素子が磁気抵抗効果素子であり、
もう一方の抵抗素子が非線形電流電圧特性有する抵抗素
子と磁気抵抗素子を並列に接続した素子であり、前記素
子を単一の記憶素子として2次元または3次元に複数個
配置する請求項15に記載の磁気抵抗効果型記憶素子。24. One of the first and second resistance elements is a magnetoresistive element,
The other resistance element is an element in which a resistance element having a non-linear current-voltage characteristic and a magnetoresistance element are connected in parallel, and a plurality of the elements are arranged two-dimensionally or three-dimensionally as a single storage element. Magneto-resistance effect type storage element.
がバリスター型素子である請求項24に記載の磁気抵抗
効果型記憶素子。25. The magnetoresistive storage element according to claim 24, wherein the resistance element having the non-linear current-voltage characteristics is a varistor element.
バリスター素子である請求項25に記載の磁気抵抗効果
型記憶素子。26. The magnetoresistive storage element according to claim 25, wherein said varistor element is an SiC polycrystalline varistor element.
バンド間トンネル効果素子、共鳴トンネル効果素子、単
一電子トンネル効果素子及びジョセフソン効果素子から
選ばれる少なくとも一つの素子である請求項24に記載
の磁気抵抗効果型記憶素子。27. A resistance element having a non-linear current-voltage characteristic,
25. The magnetoresistive storage element according to claim 24, which is at least one element selected from an interband tunnel effect element, a resonant tunnel effect element, a single electron tunnel effect element, and a Josephson effect element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001066663A JP3592244B2 (en) | 2000-03-13 | 2001-03-09 | Magnetoresistance element and magnetoresistance effect type storage element |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000068310 | 2000-03-13 | ||
JP2000-68310 | 2000-10-30 | ||
JP2000330253 | 2000-10-30 | ||
JP2000-330253 | 2000-10-30 | ||
JP2001066663A JP3592244B2 (en) | 2000-03-13 | 2001-03-09 | Magnetoresistance element and magnetoresistance effect type storage element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002204006A true JP2002204006A (en) | 2002-07-19 |
JP3592244B2 JP3592244B2 (en) | 2004-11-24 |
Family
ID=27342635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001066663A Expired - Lifetime JP3592244B2 (en) | 2000-03-13 | 2001-03-09 | Magnetoresistance element and magnetoresistance effect type storage element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3592244B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005183825A (en) * | 2003-12-22 | 2005-07-07 | Sony Corp | Magnetic memory |
WO2009069690A1 (en) * | 2007-11-29 | 2009-06-04 | Sony Corporation | Memory cell |
US10446249B2 (en) | 2018-03-19 | 2019-10-15 | Toshiba Memory Corporation | Magnetic memory device |
-
2001
- 2001-03-09 JP JP2001066663A patent/JP3592244B2/en not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005183825A (en) * | 2003-12-22 | 2005-07-07 | Sony Corp | Magnetic memory |
WO2009069690A1 (en) * | 2007-11-29 | 2009-06-04 | Sony Corporation | Memory cell |
JP2009135206A (en) * | 2007-11-29 | 2009-06-18 | Sony Corp | Memory cell |
US8295074B2 (en) | 2007-11-29 | 2012-10-23 | Sony Corporation | Memory cell |
US10446249B2 (en) | 2018-03-19 | 2019-10-15 | Toshiba Memory Corporation | Magnetic memory device |
Also Published As
Publication number | Publication date |
---|---|
JP3592244B2 (en) | 2004-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100451869B1 (en) | A magnetic resistance element and A magnetic resistance effect-type memory element | |
JP3583102B2 (en) | Magnetic switching element and magnetic memory | |
KR100320008B1 (en) | A spin dependent conduction device | |
JP4371781B2 (en) | Magnetic cell and magnetic memory | |
CN100533589C (en) | Magnetic Units and Magnetic Storage | |
JP4693450B2 (en) | Magnetoresistive element and magnetic memory | |
JP4066477B2 (en) | Nonvolatile random access memory device | |
JP3589346B2 (en) | Magnetoresistance effect element and magnetoresistance effect storage element | |
US6347049B1 (en) | Low resistance magnetic tunnel junction device with bilayer or multilayer tunnel barrier | |
US6831312B2 (en) | Amorphous alloys for magnetic devices | |
JP2004179183A (en) | Magnetoresistive effect element and magnetic memory | |
TW200306024A (en) | Magnetic memory | |
JP2001156357A (en) | Magneto-resistance effect element and magnetic recording element | |
JP3693247B2 (en) | Magnetoresistive memory element and manufacturing method thereof | |
JP3593472B2 (en) | Magnetic element, magnetic memory and magnetic sensor using the same | |
WO2002099906A1 (en) | Magnetoresistance element and magnetoresistance storage element and magnetic memory | |
JP2003258208A (en) | Magnetic memory | |
JP3638563B2 (en) | Magnetoresistive element and magnetic memory using the same | |
JP3868699B2 (en) | Magnetic memory device | |
JP2012074716A (en) | Storage element and memory | |
JP5087067B2 (en) | Magnetoresistive element and magnetic memory | |
JP3520192B2 (en) | Magnetic element and magnetic component and electronic component using the same | |
JP4575101B2 (en) | Magnetoresistive element and magnetic memory | |
JP3592244B2 (en) | Magnetoresistance element and magnetoresistance effect type storage element | |
JP2003197872A (en) | Memory using magnetoresistive film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040824 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3592244 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |