JP2001308335A - 薄膜トランジスタの製造方法および表示装置 - Google Patents
薄膜トランジスタの製造方法および表示装置Info
- Publication number
- JP2001308335A JP2001308335A JP2000122690A JP2000122690A JP2001308335A JP 2001308335 A JP2001308335 A JP 2001308335A JP 2000122690 A JP2000122690 A JP 2000122690A JP 2000122690 A JP2000122690 A JP 2000122690A JP 2001308335 A JP2001308335 A JP 2001308335A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- manufacturing
- silicon
- heating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 薄膜トランジスタの製造において、シリコン
膜中の欠陥を低減しトランジスタの性能を向上する方法
を提供する。 【解決手段】 絶縁基板上にシリコン膜を形成する工程
と、５００℃以上に加熱する工程と、水素ラジカルまた
は酸素ラジカル処理を行いながら２５０℃以下に冷却す
る工程とにより、シリコン膜中のダングリングボンド等
による結晶欠陥を水素または酸素により効率良く終端
し、薄膜トランジスタのＯＮ電流増大と信頼性の向上を
図る。
膜中の欠陥を低減しトランジスタの性能を向上する方法
を提供する。 【解決手段】 絶縁基板上にシリコン膜を形成する工程
と、５００℃以上に加熱する工程と、水素ラジカルまた
は酸素ラジカル処理を行いながら２５０℃以下に冷却す
る工程とにより、シリコン膜中のダングリングボンド等
による結晶欠陥を水素または酸素により効率良く終端
し、薄膜トランジスタのＯＮ電流増大と信頼性の向上を
図る。
Description
【０００１】
【発明の属する技術分野】本発明は、非晶質シリコンま
たは多結晶シリコン薄膜を用いた薄膜トランジスタの製
造方法に関する。
たは多結晶シリコン薄膜を用いた薄膜トランジスタの製
造方法に関する。
【０００２】
【従来の技術】近年、液晶を中心とした平面ディスプレ
イの発達がめざましく、特にＯＡ機器やパーソナルコン
ピューターや携帯機器の表示においては、画素の高精細
化や低コスト化の要請が高くなっており、製造技術上
も、これらのための技術開発が進められている。一般
に、薄膜トランジスタを搭載した液晶表示装置などで
は、ガラス基板上にシリコンの活性領域を形成し、この
活性領域上の中央付近にゲート絶縁膜を介してゲート電
極を形成した後、ゲート電極の両側の活性領域にｎ型又
はｐ型の不純物をイオン注入により導入してソース・ド
レイン領域を形成することにより、薄膜トランジスタを
形成している。
イの発達がめざましく、特にＯＡ機器やパーソナルコン
ピューターや携帯機器の表示においては、画素の高精細
化や低コスト化の要請が高くなっており、製造技術上
も、これらのための技術開発が進められている。一般
に、薄膜トランジスタを搭載した液晶表示装置などで
は、ガラス基板上にシリコンの活性領域を形成し、この
活性領域上の中央付近にゲート絶縁膜を介してゲート電
極を形成した後、ゲート電極の両側の活性領域にｎ型又
はｐ型の不純物をイオン注入により導入してソース・ド
レイン領域を形成することにより、薄膜トランジスタを
形成している。
【０００３】図９は、従来の薄膜トランジスタの中でも
特にいわゆるＮチャネル型トランジスタの上面図と上面
図Ｘ−Ｙ方向の断面図である。
特にいわゆるＮチャネル型トランジスタの上面図と上面
図Ｘ−Ｙ方向の断面図である。
【０００４】図９に示すように、絶縁性基板であるガラ
ス基板２０１の表面には、ガラス基板２０１からの不純
物の拡散を防止するためのシリコン酸化膜からなるアン
ダーコート２０２が形成された上に、半導体薄膜として
のシリコン膜２０３が形成されて薄膜トランジスタが配
設されている。この薄膜トランジスタは、シリコン膜２
０３上に形成されたシリコン酸化膜からなるゲート絶縁
膜２０４と、ゲート絶縁膜２０４の上に形成された高融
点金属であるクロム（Ｃｒ）からなるゲート電極２０５
と、シリコン膜２０３の両側の領域にＮ型不純物を高濃
度で導入してなるソース・ドレイン領域２０６とで構成
されている。なお、ソース・ドレイン領域２０６および
ゲート電極２０５にはコンタクト窓２０８を介してアル
ミ（Ａｌ）よりなる配線２０７が形成されている。
ス基板２０１の表面には、ガラス基板２０１からの不純
物の拡散を防止するためのシリコン酸化膜からなるアン
ダーコート２０２が形成された上に、半導体薄膜として
のシリコン膜２０３が形成されて薄膜トランジスタが配
設されている。この薄膜トランジスタは、シリコン膜２
０３上に形成されたシリコン酸化膜からなるゲート絶縁
膜２０４と、ゲート絶縁膜２０４の上に形成された高融
点金属であるクロム（Ｃｒ）からなるゲート電極２０５
と、シリコン膜２０３の両側の領域にＮ型不純物を高濃
度で導入してなるソース・ドレイン領域２０６とで構成
されている。なお、ソース・ドレイン領域２０６および
ゲート電極２０５にはコンタクト窓２０８を介してアル
ミ（Ａｌ）よりなる配線２０７が形成されている。
【０００５】ここで、シリコン膜２０３は、ガラス基板
２０１上にＣＶＤ法により堆積された非晶質シリコンま
たは多結晶シリコンである。ＣＶＤ法によりシリコン薄
膜を形成する場合、そのシリコン薄膜を単結晶化するこ
とは非常に困難なため、一般に非晶質または多結晶とな
る。また、近年開発が進められている高温多結晶シリコ
ン膜や低温多結晶シリコン膜も、非晶質シリコンを堆積
した後高温の熱処理やレーザー照射によるシリコン膜の
みの加熱により非晶質シリコンを多結晶化するにとどま
り、単結晶化することはできていない。このような非晶
質シリコン膜や多結晶シリコン膜では、シリコン原子が
規則的に配列していないために歪が存在する他その結合
手の不一致などによる多くの結晶欠陥を内在している。
２０１上にＣＶＤ法により堆積された非晶質シリコンま
たは多結晶シリコンである。ＣＶＤ法によりシリコン薄
膜を形成する場合、そのシリコン薄膜を単結晶化するこ
とは非常に困難なため、一般に非晶質または多結晶とな
る。また、近年開発が進められている高温多結晶シリコ
ン膜や低温多結晶シリコン膜も、非晶質シリコンを堆積
した後高温の熱処理やレーザー照射によるシリコン膜の
みの加熱により非晶質シリコンを多結晶化するにとどま
り、単結晶化することはできていない。このような非晶
質シリコン膜や多結晶シリコン膜では、シリコン原子が
規則的に配列していないために歪が存在する他その結合
手の不一致などによる多くの結晶欠陥を内在している。
【０００６】これらの膜中の結晶欠陥により、薄膜トラ
ンジスタがＯＮの際に非晶質シリコン膜や多結晶シリコ
ン膜中に流れる電子（または正孔）の移動が妨げられ、
ＯＮ電流の低下を招くという課題を有している。
ンジスタがＯＮの際に非晶質シリコン膜や多結晶シリコ
ン膜中に流れる電子（または正孔）の移動が妨げられ、
ＯＮ電流の低下を招くという課題を有している。
【０００７】そこで、従来の薄膜トランジスタの製造方
法においては、非晶質シリコン膜や多結晶シリコン膜を
堆積した後、６００℃以上の高温の熱処理を行って欠陥
の低減を図り結晶性を向上させる方法や、３００℃〜４
００℃の条件で水素ガスを用いたプラズマに曝してシリ
コン原子の未結合手（以下、ダングリングボンドと記
す）に水素を結合させる（以下、水素化処理と記す）な
どして欠陥の電気的中性化を図り特性の向上を行ってい
る。
法においては、非晶質シリコン膜や多結晶シリコン膜を
堆積した後、６００℃以上の高温の熱処理を行って欠陥
の低減を図り結晶性を向上させる方法や、３００℃〜４
００℃の条件で水素ガスを用いたプラズマに曝してシリ
コン原子の未結合手（以下、ダングリングボンドと記
す）に水素を結合させる（以下、水素化処理と記す）な
どして欠陥の電気的中性化を図り特性の向上を行ってい
る。
【０００８】
【発明が解決しようとする課題】しかしながら、上述の
薄膜トランジスタの製造方法においては、以下のような
問題があった。
薄膜トランジスタの製造方法においては、以下のような
問題があった。
【０００９】まず、６００℃以上の高温の熱処理を行っ
て欠陥の低減を図る方法では、シリコン原子を熱的に誘
起してシリコン原子が移動・結晶化することによって欠
陥の低減を図るものであるが、それを効率的に行うため
には、実際には１０００℃以上の高温が必要である。そ
のため、絶縁性基板としては１０００℃以上の高温に耐
えられる石英基板が必要となる。石英基板を用いること
により、一般のガラス基板にくらべて基板単価が格段に
高くなることや基板サイズの大型化に支障をきたすとい
う課題が残る。また、１０００℃以上の高温にしてもシ
リコン膜は結晶方位の乱雑さから単結晶は得られず、多
結晶シリコン膜となりダングリングボンド等の欠陥が残
ることや、高温状態ではダングリングボンドに結合して
いた水素原子が離脱してしまうために、熱処理後の水素
化処理が必要となる。
て欠陥の低減を図る方法では、シリコン原子を熱的に誘
起してシリコン原子が移動・結晶化することによって欠
陥の低減を図るものであるが、それを効率的に行うため
には、実際には１０００℃以上の高温が必要である。そ
のため、絶縁性基板としては１０００℃以上の高温に耐
えられる石英基板が必要となる。石英基板を用いること
により、一般のガラス基板にくらべて基板単価が格段に
高くなることや基板サイズの大型化に支障をきたすとい
う課題が残る。また、１０００℃以上の高温にしてもシ
リコン膜は結晶方位の乱雑さから単結晶は得られず、多
結晶シリコン膜となりダングリングボンド等の欠陥が残
ることや、高温状態ではダングリングボンドに結合して
いた水素原子が離脱してしまうために、熱処理後の水素
化処理が必要となる。
【００１０】次に、３００℃〜４００℃の条件での水素
化処理では、シリコン原子を３００℃〜４００℃に誘起
することでダングリングボンドを活性化し、活性化され
たダングリングボンドに水素原子を結合して中性化を図
るが、３００℃〜４００℃に誘起することによりシリコ
ン原子と水素原子の結合部も活性化されるために水素原
子の離脱もおこる。よって、従来の水素化処理では、所
定の温度での水素原子の結合と離脱の平衡状態が成り立
ち、水素原子の結合割合を高めて欠陥の低減を図るには
限界があった。また、水素化の最適温度は実験的に決め
る必要があるが、シリコン膜中に含まれる複数の結晶欠
陥にそれぞれ対応した温度での処理ができないという課
題が残されていた。
化処理では、シリコン原子を３００℃〜４００℃に誘起
することでダングリングボンドを活性化し、活性化され
たダングリングボンドに水素原子を結合して中性化を図
るが、３００℃〜４００℃に誘起することによりシリコ
ン原子と水素原子の結合部も活性化されるために水素原
子の離脱もおこる。よって、従来の水素化処理では、所
定の温度での水素原子の結合と離脱の平衡状態が成り立
ち、水素原子の結合割合を高めて欠陥の低減を図るには
限界があった。また、水素化の最適温度は実験的に決め
る必要があるが、シリコン膜中に含まれる複数の結晶欠
陥にそれぞれ対応した温度での処理ができないという課
題が残されていた。
【００１１】本発明は斯かる点に鑑みてなされたもので
あり、薄膜トランジスタのシリコン膜の結晶欠陥を低減
し、トランジスタのＯＮ電流を増大させる薄膜トランジ
スタの製造方法を提供することにある。
あり、薄膜トランジスタのシリコン膜の結晶欠陥を低減
し、トランジスタのＯＮ電流を増大させる薄膜トランジ
スタの製造方法を提供することにある。
【００１２】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の薄膜トランジスタの製造方法は、絶縁性
基板上にシリコン膜を形成する工程と、５００℃以上に
加熱する工程と、水素ガスを含む混合ガスにより水素ラ
ジカル処理を行いながら２５０℃以下に冷却する工程を
設けたものである。絶縁性基板上にシリコン膜を形成し
た後５００℃以上に加熱することにより、シリコン膜表
面及び膜中に吸着された水分または水酸基を除去すると
ともに、シリコン膜の結晶欠陥を改善することができ
る。次に、５００℃以上の温度から水素ガスを含む混合
ガスにより水素ラジカル処理を行いながら２５０℃以下
に冷却することにより、冷却過程でシリコン膜中の結晶
欠陥に最適な水素化温度を通過するため、最も効率的に
水素化を行うことができ薄膜トランジスタのＯＮ電流増
大を図ることができる。
めに、本発明の薄膜トランジスタの製造方法は、絶縁性
基板上にシリコン膜を形成する工程と、５００℃以上に
加熱する工程と、水素ガスを含む混合ガスにより水素ラ
ジカル処理を行いながら２５０℃以下に冷却する工程を
設けたものである。絶縁性基板上にシリコン膜を形成し
た後５００℃以上に加熱することにより、シリコン膜表
面及び膜中に吸着された水分または水酸基を除去すると
ともに、シリコン膜の結晶欠陥を改善することができ
る。次に、５００℃以上の温度から水素ガスを含む混合
ガスにより水素ラジカル処理を行いながら２５０℃以下
に冷却することにより、冷却過程でシリコン膜中の結晶
欠陥に最適な水素化温度を通過するため、最も効率的に
水素化を行うことができ薄膜トランジスタのＯＮ電流増
大を図ることができる。
【００１３】また本発明は、絶縁性基板上にシリコン膜
を形成する工程と、５００℃以上に加熱する工程と、酸
素ガスにより酸素ラジカル処理を行いながら２５０℃以
下に冷却する工程を設けたものである。５００℃以上に
加熱することにより、シリコン膜表面及び膜中に吸着さ
れた水分または水酸基を除去するとともに、シリコン膜
の結晶欠陥を改善することができる。さらに、酸素ガス
により酸素ラジカル処理を行うことにより、ダングリン
グボンドに酸素原子を結合することで中性化を図ること
が可能で、５００℃以上の温度から酸素ガスにより酸素
ラジカル処理を行いながら２５０℃以下に冷却すること
により、冷却過程でシリコン膜中の結晶欠陥に最適な酸
素化温度を通過するため、最も効率的に酸素化を行うこ
とができトランジスタのＯＮ電流増大を図ることができ
る。また、酸素原子によりダングリングボンドを終端す
る場合、シリコンと酸素の結合エネルギーはシリコンと
水素の結合エネルギーよりも大きいことから、一度結合
した酸素原子は離脱しにくく、トランジスタ動作を行っ
た際にシリコン膜中に流れる電子（または正孔）の衝突
により脱離しにくくなり、トランジスタの信頼性を向上
させることができる。また、シリコンが酸化されること
により微小領域での余剰のシリコンが生成され、その余
剰シリコンが移動してシリコンによるシリコン膜中の欠
陥の終端も行われ、膜中の欠陥をいっそう低減すること
ができる。
を形成する工程と、５００℃以上に加熱する工程と、酸
素ガスにより酸素ラジカル処理を行いながら２５０℃以
下に冷却する工程を設けたものである。５００℃以上に
加熱することにより、シリコン膜表面及び膜中に吸着さ
れた水分または水酸基を除去するとともに、シリコン膜
の結晶欠陥を改善することができる。さらに、酸素ガス
により酸素ラジカル処理を行うことにより、ダングリン
グボンドに酸素原子を結合することで中性化を図ること
が可能で、５００℃以上の温度から酸素ガスにより酸素
ラジカル処理を行いながら２５０℃以下に冷却すること
により、冷却過程でシリコン膜中の結晶欠陥に最適な酸
素化温度を通過するため、最も効率的に酸素化を行うこ
とができトランジスタのＯＮ電流増大を図ることができ
る。また、酸素原子によりダングリングボンドを終端す
る場合、シリコンと酸素の結合エネルギーはシリコンと
水素の結合エネルギーよりも大きいことから、一度結合
した酸素原子は離脱しにくく、トランジスタ動作を行っ
た際にシリコン膜中に流れる電子（または正孔）の衝突
により脱離しにくくなり、トランジスタの信頼性を向上
させることができる。また、シリコンが酸化されること
により微小領域での余剰のシリコンが生成され、その余
剰シリコンが移動してシリコンによるシリコン膜中の欠
陥の終端も行われ、膜中の欠陥をいっそう低減すること
ができる。
【００１４】ここで５００℃以上に加熱する工程は、
０．０１ｐａ以下の圧力中で加熱することがさらに好ま
しい。５００℃以上に加熱する際、０．０１ｐａ以下の
圧力とすることにより、シリコン膜表面及び膜中に吸着
された水分または水酸基を除去する効果を高めることが
できる。
０．０１ｐａ以下の圧力中で加熱することがさらに好ま
しい。５００℃以上に加熱する際、０．０１ｐａ以下の
圧力とすることにより、シリコン膜表面及び膜中に吸着
された水分または水酸基を除去する効果を高めることが
できる。
【００１５】また５００℃以上に加熱する工程は、１ｐ
ａ以下の圧力の窒素または不活性ガス流中で加熱するこ
ともできる。１ｐａ以下の圧力の窒素または不活性ガス
流中で５００℃以上に加熱することにより、ガスの流れ
によりシリコン膜表面から離脱した水分または水酸基を
シリコン膜表面から取り除くことができるため、シリコ
ン膜表面の水分または水酸基の分圧を低減でき、水分ま
たは水酸基を除去する効果を高めることができる。
ａ以下の圧力の窒素または不活性ガス流中で加熱するこ
ともできる。１ｐａ以下の圧力の窒素または不活性ガス
流中で５００℃以上に加熱することにより、ガスの流れ
によりシリコン膜表面から離脱した水分または水酸基を
シリコン膜表面から取り除くことができるため、シリコ
ン膜表面の水分または水酸基の分圧を低減でき、水分ま
たは水酸基を除去する効果を高めることができる。
【００１６】また５００℃以上に加熱する工程は、ハロ
ゲンランプ等を用いたＲＴＡ法によりシリコン膜を８０
０℃以上の温度に１０秒以下の時間加熱した後、６００
℃以下まで急冷することもできる。８００℃以上に加熱
することによりシリコン膜中の結晶欠陥の低減を図るこ
とができ、ハロゲンランプ等を用いたＲＴＡ法によりシ
リコン膜を加熱することにより、シリコン膜のみが加熱
され基板はシリコン膜からの熱伝導により温まるだけで
あるため、軟化点が６００℃以下のガラス基板を用いて
もシリコン膜の高温熱処理が可能となる。また、８００
℃以上の加熱を１０秒以下にし６００℃以下まで急冷す
ることにより、絶縁基板全体が昇温し変形することを防
げる。
ゲンランプ等を用いたＲＴＡ法によりシリコン膜を８０
０℃以上の温度に１０秒以下の時間加熱した後、６００
℃以下まで急冷することもできる。８００℃以上に加熱
することによりシリコン膜中の結晶欠陥の低減を図るこ
とができ、ハロゲンランプ等を用いたＲＴＡ法によりシ
リコン膜を加熱することにより、シリコン膜のみが加熱
され基板はシリコン膜からの熱伝導により温まるだけで
あるため、軟化点が６００℃以下のガラス基板を用いて
もシリコン膜の高温熱処理が可能となる。また、８００
℃以上の加熱を１０秒以下にし６００℃以下まで急冷す
ることにより、絶縁基板全体が昇温し変形することを防
げる。
【００１７】またＲＴＡ法により８００℃以上に加熱さ
れる領域は絶縁基板の表面近傍およびシリコン膜近傍の
みとすることがさらに好ましい。８００℃以上に加熱さ
れる領域を絶縁基板の表面近傍およびシリコン膜近傍の
みとすることにより絶縁基板全体が昇温して変形するこ
とを防げる。
れる領域は絶縁基板の表面近傍およびシリコン膜近傍の
みとすることがさらに好ましい。８００℃以上に加熱さ
れる領域を絶縁基板の表面近傍およびシリコン膜近傍の
みとすることにより絶縁基板全体が昇温して変形するこ
とを防げる。
【００１８】また５００℃以上に加熱する工程は、６５
０℃以上に保持される時間が５分以内であることがこの
ましい。５００℃以上に加熱する工程は、６５０℃以上
に保持される時間が５分以内であることにより、絶縁基
板が熱収縮する量を最小限にすることができる。
０℃以上に保持される時間が５分以内であることがこの
ましい。５００℃以上に加熱する工程は、６５０℃以上
に保持される時間が５分以内であることにより、絶縁基
板が熱収縮する量を最小限にすることができる。
【００１９】また水素ラジカル処理を行う工程は、処理
室に水素ガスを含む混合ガスを導入して高周波電力等を
印加してプラズマを発生させ、プラズマにシリコン膜を
形成した絶縁性基板を曝す構成とすることができる。水
素ガスプラズマにシリコン膜を形成した絶縁性基板を曝
すことにより、プラズマ中では水素ガスが分解された活
性な水素ラジカル状態で存在するため、シリコンのダン
グリングボンドとの結合が容易となり、水素化の効果を
向上することができる。また、高周波電力印加による水
素ラジカル生成は非常に容易であるため、大型基板に対
応した水素化の実現を図ることができる。
室に水素ガスを含む混合ガスを導入して高周波電力等を
印加してプラズマを発生させ、プラズマにシリコン膜を
形成した絶縁性基板を曝す構成とすることができる。水
素ガスプラズマにシリコン膜を形成した絶縁性基板を曝
すことにより、プラズマ中では水素ガスが分解された活
性な水素ラジカル状態で存在するため、シリコンのダン
グリングボンドとの結合が容易となり、水素化の効果を
向上することができる。また、高周波電力印加による水
素ラジカル生成は非常に容易であるため、大型基板に対
応した水素化の実現を図ることができる。
【００２０】また酸素ラジカル処理を行う工程は、処理
室に酸素ガスを導入して高周波電力等を印加してプラズ
マを発生させ、プラズマにシリコン膜を形成した絶縁性
基板を曝す構成とすることができる。酸素ガスプラズマ
にシリコン膜を形成した絶縁性基板を曝すことにより、
プラズマ中では酸素ガスが分解された活性な酸素ラジカ
ル状態で存在するため、シリコンのダングリングボンド
との結合が容易となり、酸素化の効果を向上することが
できる。また、高周波電力印加による酸素ラジカル生成
は非常に容易であるため、大型基板に対応した酸素化の
実現を図ることができる。
室に酸素ガスを導入して高周波電力等を印加してプラズ
マを発生させ、プラズマにシリコン膜を形成した絶縁性
基板を曝す構成とすることができる。酸素ガスプラズマ
にシリコン膜を形成した絶縁性基板を曝すことにより、
プラズマ中では酸素ガスが分解された活性な酸素ラジカ
ル状態で存在するため、シリコンのダングリングボンド
との結合が容易となり、酸素化の効果を向上することが
できる。また、高周波電力印加による酸素ラジカル生成
は非常に容易であるため、大型基板に対応した酸素化の
実現を図ることができる。
【００２１】またラジカル処理を行いながら２５０℃以
下に冷却する工程は、１０℃／分以下の速度で降温する
ことが好ましい。ラジカル処理を行いながら１０℃／分
以下の速度で降温することにより、シリコン膜が水素化
または酸素化の最適温度近傍に滞在する時間を十分にと
ることができ、水素化または酸素化割合を高めることが
できる。
下に冷却する工程は、１０℃／分以下の速度で降温する
ことが好ましい。ラジカル処理を行いながら１０℃／分
以下の速度で降温することにより、シリコン膜が水素化
または酸素化の最適温度近傍に滞在する時間を十分にと
ることができ、水素化または酸素化割合を高めることが
できる。
【００２２】またラジカル処理を行いながら２５０℃以
下に冷却する工程は、５℃／分以下の速度で降温するこ
とがさらに好ましい。５℃／分以下の速度で降温するこ
とにより、いっそう水素化または酸素化割合を高めるこ
とができる。
下に冷却する工程は、５℃／分以下の速度で降温するこ
とがさらに好ましい。５℃／分以下の速度で降温するこ
とにより、いっそう水素化または酸素化割合を高めるこ
とができる。
【００２３】また５００℃以上に加熱する工程とラジカ
ル処理を行いながら２５０℃以下に冷却する工程は、ラ
ジカル処理状態に基板を曝したまま、絶縁性基板の加熱
領域を移動させることにより５００℃以上の加熱を行っ
た後２５０℃以下に冷却することができる。ラジカル処
理状態に基板を曝したまま、絶縁性基板の加熱領域を移
動させることにより５００℃以上の加熱を行った後２５
０℃以下に冷却する構成により、シリコン膜は常時ラジ
カルに曝された状態であり、加熱された領域ではシリコ
ン膜表面及び膜中に吸着された水分または水酸基が脱離
・除去され、加熱終了の次の瞬間より冷却が始まるため
に冷却中にラジカル処理の最適温度を通過する際に水素
化や酸素化が行われる。このように部分的に加熱するこ
とで、大型基板の処理を容易にすることができる。
ル処理を行いながら２５０℃以下に冷却する工程は、ラ
ジカル処理状態に基板を曝したまま、絶縁性基板の加熱
領域を移動させることにより５００℃以上の加熱を行っ
た後２５０℃以下に冷却することができる。ラジカル処
理状態に基板を曝したまま、絶縁性基板の加熱領域を移
動させることにより５００℃以上の加熱を行った後２５
０℃以下に冷却する構成により、シリコン膜は常時ラジ
カルに曝された状態であり、加熱された領域ではシリコ
ン膜表面及び膜中に吸着された水分または水酸基が脱離
・除去され、加熱終了の次の瞬間より冷却が始まるため
に冷却中にラジカル処理の最適温度を通過する際に水素
化や酸素化が行われる。このように部分的に加熱するこ
とで、大型基板の処理を容易にすることができる。
【００２４】また５００℃以上に加熱する工程は、ゲー
ト絶縁膜を形成した後であることが好ましい。ゲート絶
縁膜を形成した後に５００℃以上に加熱することによ
り、シリコン膜とゲート絶縁膜界面の欠陥を低減するこ
とや、ゲート絶縁膜の膜質改善を同時に行うことがで
き、薄膜トランジスタのいっそうのＯＮ電流増大を図る
ことができる。
ト絶縁膜を形成した後であることが好ましい。ゲート絶
縁膜を形成した後に５００℃以上に加熱することによ
り、シリコン膜とゲート絶縁膜界面の欠陥を低減するこ
とや、ゲート絶縁膜の膜質改善を同時に行うことがで
き、薄膜トランジスタのいっそうのＯＮ電流増大を図る
ことができる。
【００２５】また５００℃以上に加熱する工程は、薄膜
トランジスタのソース・ドレイン領域の不純物導入を行
った後であることが好ましい。薄膜トランジスタのソー
ス・ドレイン領域の不純物導入を行った後に５００℃以
上に加熱することにより、熱処理により同時に不純物の
活性化を行うことができる。
トランジスタのソース・ドレイン領域の不純物導入を行
った後であることが好ましい。薄膜トランジスタのソー
ス・ドレイン領域の不純物導入を行った後に５００℃以
上に加熱することにより、熱処理により同時に不純物の
活性化を行うことができる。
【００２６】また５００℃以上に加熱する工程は、層間
絶縁膜を形成した後であることが好ましい。層間絶縁膜
を形成した後に５００℃以上に加熱することにより、ゲ
ート絶縁膜と層間絶縁膜の膜質改善とソース・ドレイン
の不純物活性化を同時に行うことができる。
絶縁膜を形成した後であることが好ましい。層間絶縁膜
を形成した後に５００℃以上に加熱することにより、ゲ
ート絶縁膜と層間絶縁膜の膜質改善とソース・ドレイン
の不純物活性化を同時に行うことができる。
【００２７】またシリコン膜は、ＣＶＤ法により堆積し
た非晶質シリコンまたは多結晶シリコンであることが好
ましい。
た非晶質シリコンまたは多結晶シリコンであることが好
ましい。
【００２８】またシリコン膜は、ＣＶＤ法により堆積し
た非晶質シリコンをエキシマレザーにより加熱し多結晶
シリコン化した低温多結晶シリコンであることが好まし
い。
た非晶質シリコンをエキシマレザーにより加熱し多結晶
シリコン化した低温多結晶シリコンであることが好まし
い。
【００２９】また本発明の表示装置は、上記した薄膜ト
ランジスタの製造方法によって製造された薄膜トランジ
スタを画素駆動素子として用いる構成としたものであ
る。ＯＮ電流の高い薄膜トランジスタを用いることによ
り表示装置において高速の画素駆動を可能にすることが
できる。また、トランジスタのＯＮ電流増大を図ること
ができる。
ランジスタの製造方法によって製造された薄膜トランジ
スタを画素駆動素子として用いる構成としたものであ
る。ＯＮ電流の高い薄膜トランジスタを用いることによ
り表示装置において高速の画素駆動を可能にすることが
できる。また、トランジスタのＯＮ電流増大を図ること
ができる。
【００３０】
【発明の実施の形態】以下、本発明の薄膜トランジスタ
の製造方法および表示装置の実施形態について、図面を
参照しながら説明する。
の製造方法および表示装置の実施形態について、図面を
参照しながら説明する。
【００３１】（第１の実施形態）本発明の第１の実施形
態に係る薄膜トランジスタの製造方法について、図１を
参照しながら説明する。図１ａ〜図１ｊは、Nチャネル
型薄膜トランジスタの製造工程における構造の変化を示
す断面図である。
態に係る薄膜トランジスタの製造方法について、図１を
参照しながら説明する。図１ａ〜図１ｊは、Nチャネル
型薄膜トランジスタの製造工程における構造の変化を示
す断面図である。
【００３２】まず、図１ａに示す絶縁体基板としてのガ
ラス基板１上に、ガラス基板１からの不純物拡散の防止
と、活性領域の半導体薄膜であるシリコン膜３下面の界
面欠陥防止のためにシリコン酸化膜からなるアンダーコ
ート２と、シリコン膜３を形成する。ここで、シリコン
膜３は、非晶質シリコン膜であっても良いし、多結晶シ
リコン膜であっても良く、さらに、多結晶シリコン膜は
非晶質シリコン膜を高温熱処理（電気炉やレーザーによ
るアニール）して作製したものであっても良い。とく
に、ＣＶＤ（Chemical Vapor Deposition）法やプラズ
マアシストＣＶＤ法により堆積した非晶質シリコン、あ
るいはそれをエキシマレーザーにより加熱して多結晶シ
リコン化したものを用いれば低温処理で準備できるとい
う効果がある。
ラス基板１上に、ガラス基板１からの不純物拡散の防止
と、活性領域の半導体薄膜であるシリコン膜３下面の界
面欠陥防止のためにシリコン酸化膜からなるアンダーコ
ート２と、シリコン膜３を形成する。ここで、シリコン
膜３は、非晶質シリコン膜であっても良いし、多結晶シ
リコン膜であっても良く、さらに、多結晶シリコン膜は
非晶質シリコン膜を高温熱処理（電気炉やレーザーによ
るアニール）して作製したものであっても良い。とく
に、ＣＶＤ（Chemical Vapor Deposition）法やプラズ
マアシストＣＶＤ法により堆積した非晶質シリコン、あ
るいはそれをエキシマレーザーにより加熱して多結晶シ
リコン化したものを用いれば低温処理で準備できるとい
う効果がある。
【００３３】次に、シリコンの活性領域を形成するため
のレジストパターン２０を形成する（図１b）。
のレジストパターン２０を形成する（図１b）。
【００３４】次に、レジストパターン２０をマスクとし
てシリコン膜３をエッチングした後レジストパターン２
０を除去し、シリコン酸化膜よりなるゲート絶縁膜４を
形成する（図１ｃ）。
てシリコン膜３をエッチングした後レジストパターン２
０を除去し、シリコン酸化膜よりなるゲート絶縁膜４を
形成する（図１ｃ）。
【００３５】次に、モリブデン・タングステン（Ｍｏ
Ｗ）膜よりなるゲート電極材料５’を堆積した後、ゲー
ト電極を形成する領域にレジストパターン２１を形成す
る（図１ｄ）。
Ｗ）膜よりなるゲート電極材料５’を堆積した後、ゲー
ト電極を形成する領域にレジストパターン２１を形成す
る（図１ｄ）。
【００３６】次に、レジストパターン２１をマスクとし
てゲート電極材料５’をエッチングしてゲート電極５を
形成した後、N型不純物としてのリン（P）を低濃度でイ
オン注入して低濃度不純物領域６を形成する（図１
ｅ）。この低濃度不純物領域６の一部はのちにＬＤＤ
（Lightly Doped Drain）領域６'として用いられる。
てゲート電極材料５’をエッチングしてゲート電極５を
形成した後、N型不純物としてのリン（P）を低濃度でイ
オン注入して低濃度不純物領域６を形成する（図１
ｅ）。この低濃度不純物領域６の一部はのちにＬＤＤ
（Lightly Doped Drain）領域６'として用いられる。
【００３７】次に、レジストパターン２１を除去した
後、チャネル部（ゲート電極５の下部のシリコン膜）と
低濃度不純物領域のLDD部とすべき領域６'上にレジスト
パターン２２を形成して、レジストパターン２２をマス
クとしてN型不純物としてのリン（P）を高濃度でイオン
注入して高濃度不純物領域７を形成する（図１ｆ）。
後、チャネル部（ゲート電極５の下部のシリコン膜）と
低濃度不純物領域のLDD部とすべき領域６'上にレジスト
パターン２２を形成して、レジストパターン２２をマス
クとしてN型不純物としてのリン（P）を高濃度でイオン
注入して高濃度不純物領域７を形成する（図１ｆ）。
【００３８】次に、レジストパターン２２を除去する
（図１ｇ）。
（図１ｇ）。
【００３９】次に、シリコン酸化膜よりなる層間絶縁膜
８を形成する（図１ｈ）。
８を形成する（図１ｈ）。
【００４０】次に、TFTのソース・ドレインである高濃
度不純物領域７と図示しないがゲート電極５の一部を開
口するコンタクト窓９を形成した（図１ｉ）のち、配線
１０を形成して薄膜トランジスタを形成する（図１
ｊ）。
度不純物領域７と図示しないがゲート電極５の一部を開
口するコンタクト窓９を形成した（図１ｉ）のち、配線
１０を形成して薄膜トランジスタを形成する（図１
ｊ）。
【００４１】また、図5は水素化処理装置の概略図であ
り、水素化処理は、図５に示すように容器５１内に基板
５８を配置し、ヒーター５３により容器内温度を制御し
て昇温する。また、容器５１内はバルブ５７を開けるこ
とにより真空排気することができ、さらに、バルブ５５
や５６により、チャンバー5２内に窒素ガスや水素ガス
を供給することができる。さらに、減圧下で水素ガスを
導入し、電極５４に高周波電力を供給することにより水
素ガスのプラズマを発生させ水素ラジカルを生成し、水
素ラジカルを基板58に供給することでシリコン膜のダン
グリングボンドに水素原子を結合させるというものであ
る。
り、水素化処理は、図５に示すように容器５１内に基板
５８を配置し、ヒーター５３により容器内温度を制御し
て昇温する。また、容器５１内はバルブ５７を開けるこ
とにより真空排気することができ、さらに、バルブ５５
や５６により、チャンバー5２内に窒素ガスや水素ガス
を供給することができる。さらに、減圧下で水素ガスを
導入し、電極５４に高周波電力を供給することにより水
素ガスのプラズマを発生させ水素ラジカルを生成し、水
素ラジカルを基板58に供給することでシリコン膜のダン
グリングボンドに水素原子を結合させるというものであ
る。
【００４２】第1の実施形態の水素化処理を図1、図2、
図５を用いてさらに詳しく説明する。
図５を用いてさらに詳しく説明する。
【００４３】図2は第1の実施形態に係る水素化処理の温
度と圧力とプラズマ発生の放電パワーの時間経過を説明
するための図であり、図2に示すように温度と圧力とプ
ラズマ発生の放電パワーを変化させることにより水素化
を行う。図5は第1の実施形態に係る水素化処理を行うた
めの水素化処理装置の概略図であり、具体的には、図１
ａのシリコン膜３を形成した基板を水素化処理装置（図
5）内へ配置した後、ヒーター５３により室温（２５
℃）から１０℃／分の昇温速度で５２５℃に加熱する。
同時に、バルブ５７を開放して容器５１およびチャンバ
ー５２内を約0.02ｐａの真空に排気する。
度と圧力とプラズマ発生の放電パワーの時間経過を説明
するための図であり、図2に示すように温度と圧力とプ
ラズマ発生の放電パワーを変化させることにより水素化
を行う。図5は第1の実施形態に係る水素化処理を行うた
めの水素化処理装置の概略図であり、具体的には、図１
ａのシリコン膜３を形成した基板を水素化処理装置（図
5）内へ配置した後、ヒーター５３により室温（２５
℃）から１０℃／分の昇温速度で５２５℃に加熱する。
同時に、バルブ５７を開放して容器５１およびチャンバ
ー５２内を約0.02ｐａの真空に排気する。
【００４４】真空状態で約20分保持することによりシリ
コン膜表面および膜中の水分や水酸基を除去した後、バ
ルブ５６を開放して（流量制御しながら）水素ガスをチ
ャンバー５２内へ導入する。水素ガス流量と圧力が安定
した後電極５４に高周波電力等の放電パワーを供給する
ことにより、チャンバー５２内で水素プラズマを発生さ
せ水素ラジカルを生成する。
コン膜表面および膜中の水分や水酸基を除去した後、バ
ルブ５６を開放して（流量制御しながら）水素ガスをチ
ャンバー５２内へ導入する。水素ガス流量と圧力が安定
した後電極５４に高周波電力等の放電パワーを供給する
ことにより、チャンバー５２内で水素プラズマを発生さ
せ水素ラジカルを生成する。
【００４５】次に、水素プラズマを維持しながらヒータ
ー５３を制御し１０℃／分以下好ましくは５℃／分以下
の速度で200℃以下まで降温する。この際、基板は水素
ラジカルを供給されながらゆっくりと冷却されるため、
欠陥に応じた温度での水素化が行われる。これにより、
効率的で高い水素化率を得ることができ、薄膜トランジ
スタのＯＮ電流増大を図ることができる。
ー５３を制御し１０℃／分以下好ましくは５℃／分以下
の速度で200℃以下まで降温する。この際、基板は水素
ラジカルを供給されながらゆっくりと冷却されるため、
欠陥に応じた温度での水素化が行われる。これにより、
効率的で高い水素化率を得ることができ、薄膜トランジ
スタのＯＮ電流増大を図ることができる。
【００４６】次に、放電パワーをＯＦＦし、バルブ５６
を閉めることにより水素ガス供給を止める。バルブ５７
を閉じて真空排気を停止した後、バルブ５５を開放する
ことで容器５１およびチャンバー５２内に窒素ガスを供
給して大気圧にする。
を閉めることにより水素ガス供給を止める。バルブ５７
を閉じて真空排気を停止した後、バルブ５５を開放する
ことで容器５１およびチャンバー５２内に窒素ガスを供
給して大気圧にする。
【００４７】最後に、基板５８を取出して水素化処理を
終了する。
終了する。
【００４８】なお、本実施形態では高温状態（５２５
℃）の約20分の保持は真空状態でガスを供給しない場合
を説明したが、これにかえて、窒素ガスや不活性ガスを
供給しながら１ｐａ以下の圧力で高温状態を保持するこ
とも可能である。その場合には、ガスの流れによりシリ
コン膜表面から離脱した水分または水酸基をシリコン膜
表面から取り除くことができるため、シリコン膜表面の
水分または水酸基の分圧を低減でき、水分または水酸基
を除去する効果を高めることができる。
℃）の約20分の保持は真空状態でガスを供給しない場合
を説明したが、これにかえて、窒素ガスや不活性ガスを
供給しながら１ｐａ以下の圧力で高温状態を保持するこ
とも可能である。その場合には、ガスの流れによりシリ
コン膜表面から離脱した水分または水酸基をシリコン膜
表面から取り除くことができるため、シリコン膜表面の
水分または水酸基の分圧を低減でき、水分または水酸基
を除去する効果を高めることができる。
【００４９】（第２の実施形態）図３は、本発明の第２
の実施形態に係る水素化処理の温度と圧力とプラズマ発
生の放電パワーの時間経過を説明するための図である。
第２の実施形態においては、第1の実施形態で説明した
図２とほぼ同様の水素化処理を行うが、高温状態（５２
５℃）での保持の間、圧力を０．０１ｐａ以下の高真空
状態にすることにより、シリコン膜表面及び膜中に吸着
された水分または水酸基脱離効果を高めることができ、
その後の水素プラズマに曝す工程での水素処理化率を高
めることができる。
の実施形態に係る水素化処理の温度と圧力とプラズマ発
生の放電パワーの時間経過を説明するための図である。
第２の実施形態においては、第1の実施形態で説明した
図２とほぼ同様の水素化処理を行うが、高温状態（５２
５℃）での保持の間、圧力を０．０１ｐａ以下の高真空
状態にすることにより、シリコン膜表面及び膜中に吸着
された水分または水酸基脱離効果を高めることができ、
その後の水素プラズマに曝す工程での水素処理化率を高
めることができる。
【００５０】（第３の実施形態）図4は本発明の第３の
実施形態に係る水素化処理の温度と圧力とプラズマ発生
の放電パワーの時間経過を説明するための図であり、図
６は、第３の実施形態に係る水素化処理を行うための水
素化処理装置の概略図である。具体的には、図１ａのシ
リコン膜３を形成した基板６０を水素化処理装置（図
６）のロードロック室６１内の加熱ヒーター６５上へ配
置した後、加熱ヒーター６５により室温（２５℃）から
１０℃／分の昇温速度で５２５℃に加熱する。同時に、
バルブ８１を開放してロードロック室６１内を真空に排
気する。次に、ゲートバルブ７２を開いて移載手段（図
示せず）により基板６０をランプ加熱室６２へ移動した
後、上面ランプ６６及び下面ランプ６７により基板６０
を急速に加熱し825℃まで昇温する。これをＲＴＡ（Rap
id Thermal Annealing）法という。しかる後上面ランプ
６６及び下面ランプ６７をOFFして急冷する。なお、こ
の時、ハロゲンランプ等のより短波長の光源を用いるこ
とにより、ランプのエネルギーは透明の絶縁基板１やア
ンダーコート２でほとんど吸収されなく、シリコン膜３
での吸収が多いため、ほぼシリコン膜３のみを効率良く
加熱することが可能となる。また、ランプを用いること
により800℃以上の加熱を行う際でも、急加熱と後急冷
が容易で、基板温度が650℃以上になる時間を5分以内に
することができ、加熱されることによる基板収縮を防ぐ
ことができる。シリコン膜３を800℃以上の高温にする
ことでシリコンの欠陥回復と同時に、シリコン膜３中の
水素や酸素をほぼ完全に排出することができる。次に、
基板６０をプラズマ室６３に移動する。プラズマ室６３
内では基板60は図6中の左から右へ順次移動し、複数の
ヒーター６９により所望の温度に保たれる。また、プラ
ズマ室６３内では水素ガスを供給しながら排気バルブ８
３と８４により圧力を制御して、ガス板６８に高周波電
力を印加することでプラズマを生成し、基板６０の水素
化処理を行う。ここで、複数のヒーター６９は基板が移
動するにつれて基板温度が順次下がるように設定するこ
とで、基板を徐冷しながら水素プラズマに曝すことがで
きる。ここで、本実施形態では、水素プラズマに曝す前
の工程で前述の実施形態よりも高温状態にしていること
により、シリコン膜３中の水素や酸素の量は前述の実施
形態よりも少なくなっているため水素との結合がより活
発に行われ水素化の効率を格段に高めることができる。
実施形態に係る水素化処理の温度と圧力とプラズマ発生
の放電パワーの時間経過を説明するための図であり、図
６は、第３の実施形態に係る水素化処理を行うための水
素化処理装置の概略図である。具体的には、図１ａのシ
リコン膜３を形成した基板６０を水素化処理装置（図
６）のロードロック室６１内の加熱ヒーター６５上へ配
置した後、加熱ヒーター６５により室温（２５℃）から
１０℃／分の昇温速度で５２５℃に加熱する。同時に、
バルブ８１を開放してロードロック室６１内を真空に排
気する。次に、ゲートバルブ７２を開いて移載手段（図
示せず）により基板６０をランプ加熱室６２へ移動した
後、上面ランプ６６及び下面ランプ６７により基板６０
を急速に加熱し825℃まで昇温する。これをＲＴＡ（Rap
id Thermal Annealing）法という。しかる後上面ランプ
６６及び下面ランプ６７をOFFして急冷する。なお、こ
の時、ハロゲンランプ等のより短波長の光源を用いるこ
とにより、ランプのエネルギーは透明の絶縁基板１やア
ンダーコート２でほとんど吸収されなく、シリコン膜３
での吸収が多いため、ほぼシリコン膜３のみを効率良く
加熱することが可能となる。また、ランプを用いること
により800℃以上の加熱を行う際でも、急加熱と後急冷
が容易で、基板温度が650℃以上になる時間を5分以内に
することができ、加熱されることによる基板収縮を防ぐ
ことができる。シリコン膜３を800℃以上の高温にする
ことでシリコンの欠陥回復と同時に、シリコン膜３中の
水素や酸素をほぼ完全に排出することができる。次に、
基板６０をプラズマ室６３に移動する。プラズマ室６３
内では基板60は図6中の左から右へ順次移動し、複数の
ヒーター６９により所望の温度に保たれる。また、プラ
ズマ室６３内では水素ガスを供給しながら排気バルブ８
３と８４により圧力を制御して、ガス板６８に高周波電
力を印加することでプラズマを生成し、基板６０の水素
化処理を行う。ここで、複数のヒーター６９は基板が移
動するにつれて基板温度が順次下がるように設定するこ
とで、基板を徐冷しながら水素プラズマに曝すことがで
きる。ここで、本実施形態では、水素プラズマに曝す前
の工程で前述の実施形態よりも高温状態にしていること
により、シリコン膜３中の水素や酸素の量は前述の実施
形態よりも少なくなっているため水素との結合がより活
発に行われ水素化の効率を格段に高めることができる。
【００５１】プラズマ室６３内で水素プラズマに曝され
ながら200℃以下に冷却された基板６０は、アンロード
ロック室６４に移載された後窒素により大気圧に戻され
て取出される。ここで、ゲートバルブ７１〜７５の動作
に付いては記述しなかったが、基板の移動に際して必要
に応じて開閉されることは言うまでもない。また、プラ
ズマ室６３内では基板６０は１０℃／分以下好ましくは
５℃／分以下の冷却速度で徐冷されることにより、安定
した水素化処理を行うことが可能となる。また、ランプ
による高温加熱ではシリコン膜３が８００℃以上になる
時間を１０秒以下にすることにより、シリコン膜３から
の熱伝導で基板全体が高温になって収縮等の変形が生ず
ることを防ぐことができる。
ながら200℃以下に冷却された基板６０は、アンロード
ロック室６４に移載された後窒素により大気圧に戻され
て取出される。ここで、ゲートバルブ７１〜７５の動作
に付いては記述しなかったが、基板の移動に際して必要
に応じて開閉されることは言うまでもない。また、プラ
ズマ室６３内では基板６０は１０℃／分以下好ましくは
５℃／分以下の冷却速度で徐冷されることにより、安定
した水素化処理を行うことが可能となる。また、ランプ
による高温加熱ではシリコン膜３が８００℃以上になる
時間を１０秒以下にすることにより、シリコン膜３から
の熱伝導で基板全体が高温になって収縮等の変形が生ず
ることを防ぐことができる。
【００５２】（第４の実施形態）図７は、本発明の第４
の実施形態に係る水素化処理を行うための水素化処理装
置の概略図である。具体的には、図１ａのシリコン膜３
を形成した基板６０を水素化処理装置（図７）のロード
ロック室６１内の加熱ヒーター６５へ配置した後、加熱
ヒーター６５により室温（２５℃）から１０℃／分の昇
温速度で５２５℃に加熱する。同時に、バルブ８１を開
放してロードロック室６１内を真空に排気する。次に、
ゲートバルブ７２を開いて（図示しない移載手段によ
り）基板６０をプラズマ室９２へ移動した後、次に、基
板６０をプラズマ室９２に移動する。プラズマ室９２内
では基板60は図７中の左から右へ順次移動し、複数のヒ
ーター６９により所望の温度に保たれる。基板６０が移
動する際下面ランプ９０により基板６０は部分的に急速
に加熱され825℃まで昇温される（ＲＴＡ法）。しかる
後基板６０移動に伴ってランプ９０による加熱領域から
外れることにより急冷され、ランプ部９０に隣接するヒ
ーター９３の設定温度である６００℃以下まで急冷され
る。なお、この時、ランプ９０はハロゲンランプ等のよ
り短波長の光源を用いることにより、ランプのエネルギ
ーは透明の絶縁基板１やアンダーコート２でほとんど吸
収されることなくシリコン膜３に達し、ほぼシリコン膜
３のみを効率良く加熱することが可能となる。また、基
板６０の移動速度を調節することにより、基板温度が65
0℃以上になる時間を5分以内にすることができ、加熱さ
れることによる基板収縮を防ぐことができる。シリコン
膜３を800℃以上の高温にすることでシリコンの欠陥回
復と同時に、シリコン膜３中の水素や酸素をほぼ完全に
排出することができる。また、プラズマ室９２内では加
熱と同時に、水素ガスを供給しながら排気バルブ８２〜
８４により圧力を制御して、ガス板９１に高周波電力を
印加することでプラズマを生成し、基板６０の水素化処
理を行う。ここで、複数のヒーター６９は基板が移動す
るにつれて基板温度が順次下がるように設定すること
で、基板を徐冷しながら水素プラズマに曝すことができ
る。プラズマ室９２内で水素プラズマに曝されながら20
0℃以下に冷却された基板６０は、アンロードロック室
６４に移載された後窒素により大気圧に戻されて取出さ
れる。ここで、ゲートバルブ７１〜７５の動作に付いて
は記述しなかったが、基板の移動に際して必要に応じて
開閉されることは言うまでもない。また、基板６０はプ
ラズマ室９２内でランプ９０とヒーター９３による８０
０℃以上に加熱され６００℃以下に急冷された後は、１
０℃／分以下好ましくは５℃／分以下の冷却速度で徐冷
されることにより、安定した水素化処理を行うことが可
能となる。
の実施形態に係る水素化処理を行うための水素化処理装
置の概略図である。具体的には、図１ａのシリコン膜３
を形成した基板６０を水素化処理装置（図７）のロード
ロック室６１内の加熱ヒーター６５へ配置した後、加熱
ヒーター６５により室温（２５℃）から１０℃／分の昇
温速度で５２５℃に加熱する。同時に、バルブ８１を開
放してロードロック室６１内を真空に排気する。次に、
ゲートバルブ７２を開いて（図示しない移載手段によ
り）基板６０をプラズマ室９２へ移動した後、次に、基
板６０をプラズマ室９２に移動する。プラズマ室９２内
では基板60は図７中の左から右へ順次移動し、複数のヒ
ーター６９により所望の温度に保たれる。基板６０が移
動する際下面ランプ９０により基板６０は部分的に急速
に加熱され825℃まで昇温される（ＲＴＡ法）。しかる
後基板６０移動に伴ってランプ９０による加熱領域から
外れることにより急冷され、ランプ部９０に隣接するヒ
ーター９３の設定温度である６００℃以下まで急冷され
る。なお、この時、ランプ９０はハロゲンランプ等のよ
り短波長の光源を用いることにより、ランプのエネルギ
ーは透明の絶縁基板１やアンダーコート２でほとんど吸
収されることなくシリコン膜３に達し、ほぼシリコン膜
３のみを効率良く加熱することが可能となる。また、基
板６０の移動速度を調節することにより、基板温度が65
0℃以上になる時間を5分以内にすることができ、加熱さ
れることによる基板収縮を防ぐことができる。シリコン
膜３を800℃以上の高温にすることでシリコンの欠陥回
復と同時に、シリコン膜３中の水素や酸素をほぼ完全に
排出することができる。また、プラズマ室９２内では加
熱と同時に、水素ガスを供給しながら排気バルブ８２〜
８４により圧力を制御して、ガス板９１に高周波電力を
印加することでプラズマを生成し、基板６０の水素化処
理を行う。ここで、複数のヒーター６９は基板が移動す
るにつれて基板温度が順次下がるように設定すること
で、基板を徐冷しながら水素プラズマに曝すことができ
る。プラズマ室９２内で水素プラズマに曝されながら20
0℃以下に冷却された基板６０は、アンロードロック室
６４に移載された後窒素により大気圧に戻されて取出さ
れる。ここで、ゲートバルブ７１〜７５の動作に付いて
は記述しなかったが、基板の移動に際して必要に応じて
開閉されることは言うまでもない。また、基板６０はプ
ラズマ室９２内でランプ９０とヒーター９３による８０
０℃以上に加熱され６００℃以下に急冷された後は、１
０℃／分以下好ましくは５℃／分以下の冷却速度で徐冷
されることにより、安定した水素化処理を行うことが可
能となる。
【００５３】（第５の実施形態）本発明の第５の実施形
態でも上述の第１〜４の実施形態と同様の水素化処理を
行うが、第５の実施形態では、図１ｃに示すゲート絶縁
膜４を堆積した後に水素化処理を行う。ゲート絶縁膜４
は一般にシリコン酸化膜が多く用いられＣＶＤ法により
堆積されるが、ＣＶＤ法で堆積したままでは膜密度が低
いことや膜内やシリコン膜３との界面の欠陥による固定
電荷を多く有した状態である。そこで、ゲート絶縁膜形
成後に加熱処理を行うと、シリコンや酸素原子の熱的揺
らぎにより微小領域での原子移動が起こり膜質が改善さ
れる。よって、ゲート絶縁膜４を堆積した後に上述の第
１〜４の実施形態で説明した熱処理を含む水素化処理を
行うことにより、シリコン膜中のダングリングボンドを
水素で終端するとともに、ゲート絶縁膜の膜質を改善で
きるという効果を得ることができる。
態でも上述の第１〜４の実施形態と同様の水素化処理を
行うが、第５の実施形態では、図１ｃに示すゲート絶縁
膜４を堆積した後に水素化処理を行う。ゲート絶縁膜４
は一般にシリコン酸化膜が多く用いられＣＶＤ法により
堆積されるが、ＣＶＤ法で堆積したままでは膜密度が低
いことや膜内やシリコン膜３との界面の欠陥による固定
電荷を多く有した状態である。そこで、ゲート絶縁膜形
成後に加熱処理を行うと、シリコンや酸素原子の熱的揺
らぎにより微小領域での原子移動が起こり膜質が改善さ
れる。よって、ゲート絶縁膜４を堆積した後に上述の第
１〜４の実施形態で説明した熱処理を含む水素化処理を
行うことにより、シリコン膜中のダングリングボンドを
水素で終端するとともに、ゲート絶縁膜の膜質を改善で
きるという効果を得ることができる。
【００５４】（第６の実施形態）本発明の第６の実施形
態でも上述の第１〜４の実施形態と同様の水素化処理を
行うが、第６の実施形態では、図１ｇに示す薄膜トラン
ジスタのソース・ドレイン領域への不純物を注入した後
に水素化処理を行う。これにより、上述の第１〜４の実
施形態で説明したシリコン膜中の欠陥の低減と、ゲート
絶縁膜の膜質改善の効果に加えて、ソース・ドレイン領
域の不純物を活性化することができる。
態でも上述の第１〜４の実施形態と同様の水素化処理を
行うが、第６の実施形態では、図１ｇに示す薄膜トラン
ジスタのソース・ドレイン領域への不純物を注入した後
に水素化処理を行う。これにより、上述の第１〜４の実
施形態で説明したシリコン膜中の欠陥の低減と、ゲート
絶縁膜の膜質改善の効果に加えて、ソース・ドレイン領
域の不純物を活性化することができる。
【００５５】（第７の実施形態）本発明の第７の実施形
態でも上述の第１〜４の実施形態と同様の水素化処理を
行うが、第７の実施形態では、図１ｈに示す薄膜トラン
ジスタ形成の後層間絶縁膜８形成後に水素化処理を行
う。これにより、上述の第１〜６の実施形態で説明した
シリコン膜中の欠陥の低減と、ゲート絶縁膜の膜質改
善、不純物の活性化に加えて、層間絶縁膜８を加熱処理
することができ、層間絶縁膜８の膜質改善を図れる。
態でも上述の第１〜４の実施形態と同様の水素化処理を
行うが、第７の実施形態では、図１ｈに示す薄膜トラン
ジスタ形成の後層間絶縁膜８形成後に水素化処理を行
う。これにより、上述の第１〜６の実施形態で説明した
シリコン膜中の欠陥の低減と、ゲート絶縁膜の膜質改
善、不純物の活性化に加えて、層間絶縁膜８を加熱処理
することができ、層間絶縁膜８の膜質改善を図れる。
【００５６】（第８の実施形態）次に、本発明の第８の
実施形態について説明する。第８の実施形態は、上述の
第１〜７の実施形態とほぼ同様の処理を行うが、水素ガ
スの変わりに酸素ガスを用いることにより、酸素プラズ
マ中に基板を曝して酸素ラジカルによりシリコン膜中の
ダングリングボンドに酸素を結合させて酸化終端する。
この時、シリコンが酸化されることにより微小領域での
余剰のシリコンが生成され、その余剰シリコンが移動し
てシリコンによるシリコン膜中の欠陥の終端も行われ、
膜中の欠陥をいっそう低減することができる。また、シ
リコンと水素の結合エネルギーに比べシリコンと酸素の
結合エネルギーは非常に大きいために一度結合した酸素
は安定した状態になるため、トランジスタ動作を行った
際にシリコン膜中に流れる電子（または正孔）の衝突に
より脱離しにくくなり、トランジスタの信頼性を向上さ
せることができる。
実施形態について説明する。第８の実施形態は、上述の
第１〜７の実施形態とほぼ同様の処理を行うが、水素ガ
スの変わりに酸素ガスを用いることにより、酸素プラズ
マ中に基板を曝して酸素ラジカルによりシリコン膜中の
ダングリングボンドに酸素を結合させて酸化終端する。
この時、シリコンが酸化されることにより微小領域での
余剰のシリコンが生成され、その余剰シリコンが移動し
てシリコンによるシリコン膜中の欠陥の終端も行われ、
膜中の欠陥をいっそう低減することができる。また、シ
リコンと水素の結合エネルギーに比べシリコンと酸素の
結合エネルギーは非常に大きいために一度結合した酸素
は安定した状態になるため、トランジスタ動作を行った
際にシリコン膜中に流れる電子（または正孔）の衝突に
より脱離しにくくなり、トランジスタの信頼性を向上さ
せることができる。
【００５７】なお、同一のシリコン膜に対して、水素ガ
スを含む混合ガスによる水素ラジカル処理と、本実施形
態の酸素ラジカル処理とをともに適用することも可能で
ある。
スを含む混合ガスによる水素ラジカル処理と、本実施形
態の酸素ラジカル処理とをともに適用することも可能で
ある。
【００５８】（第９の実施形態）次に、本発明の第９の
実施形態について説明する。図８は本発明の薄膜トラン
ジスタの製造方法により作成した薄膜トランジスタをス
イッチング素子として用いたアクティブマトリクス型表
示装置を説明するための図であり、薄膜トランジスタは
フラットディスプレイの各画素に対応して配置されてお
り、縦方向に連なる薄膜トランジスタの一方のソース領
域はソース配線１０１に接続されており、他方のドレイ
ン領域は各画素の表示部に電圧を供給するための画素電
極１０３に接続されている。また、ゲート配線１０２は
横方向に連なる薄膜トランジスタのゲート電極に接続さ
れている。よって、ソース配線101とゲート配線１０２
によりマトリクスを構成し、所望の画素電極１０３に電
圧を印加する構成である。表示部としては、液晶、エレ
クトロルミネッセンスなどを用いることができる。上述
の製造方法を用いた薄膜トランジスタをスイッチング素
子に用いることにより、シリコン膜中の欠陥を低減して
いることによるスイッチングのＯＮ状態での書きこみ速
度の向上や、ＯＦＦ状態でのリーク低減効果による電圧
保持能力の向上が図れ、表示容量の大きい高精細、高性
能の表示装置を得ることができる。さらに、上述の製造
方法による薄膜トランジスタを用いてソースおよびゲー
トを駆動する駆動回路（図示せず）を基板周辺部に同時
に形成すると、薄膜トランジスタのＯＮ電流が大きいの
で、小さい面積でより高速および高機能の駆動回路を作
成することができ、額縁が狭くて有効表示領域の広い表
示装置を実現することができる。
実施形態について説明する。図８は本発明の薄膜トラン
ジスタの製造方法により作成した薄膜トランジスタをス
イッチング素子として用いたアクティブマトリクス型表
示装置を説明するための図であり、薄膜トランジスタは
フラットディスプレイの各画素に対応して配置されてお
り、縦方向に連なる薄膜トランジスタの一方のソース領
域はソース配線１０１に接続されており、他方のドレイ
ン領域は各画素の表示部に電圧を供給するための画素電
極１０３に接続されている。また、ゲート配線１０２は
横方向に連なる薄膜トランジスタのゲート電極に接続さ
れている。よって、ソース配線101とゲート配線１０２
によりマトリクスを構成し、所望の画素電極１０３に電
圧を印加する構成である。表示部としては、液晶、エレ
クトロルミネッセンスなどを用いることができる。上述
の製造方法を用いた薄膜トランジスタをスイッチング素
子に用いることにより、シリコン膜中の欠陥を低減して
いることによるスイッチングのＯＮ状態での書きこみ速
度の向上や、ＯＦＦ状態でのリーク低減効果による電圧
保持能力の向上が図れ、表示容量の大きい高精細、高性
能の表示装置を得ることができる。さらに、上述の製造
方法による薄膜トランジスタを用いてソースおよびゲー
トを駆動する駆動回路（図示せず）を基板周辺部に同時
に形成すると、薄膜トランジスタのＯＮ電流が大きいの
で、小さい面積でより高速および高機能の駆動回路を作
成することができ、額縁が狭くて有効表示領域の広い表
示装置を実現することができる。
【００５９】
【発明の効果】以上詳述したように本発明の薄膜トラン
ジスタの製造方法によれば、薄膜トランジスタのＯＮ電
流増大、信頼性の向上が図れる。
ジスタの製造方法によれば、薄膜トランジスタのＯＮ電
流増大、信頼性の向上が図れる。
【００６０】さらに、薄膜トランジスタの製造工程にお
いて絶縁基板全体が昇温し変形することを防ぎつつシリ
コン膜中の結晶欠陥の低減を図ることができ、絶縁基板
が熱収縮する量を最小限にすることができる。
いて絶縁基板全体が昇温し変形することを防ぎつつシリ
コン膜中の結晶欠陥の低減を図ることができ、絶縁基板
が熱収縮する量を最小限にすることができる。
【００６１】さらに大型基板に対応したシリコン膜の水
素化あるいは水素化を容易に実現できるとともに最適温
度近傍に滞在する時間を十分にとることができ、水素化
または酸素化割合を高めることができる。
素化あるいは水素化を容易に実現できるとともに最適温
度近傍に滞在する時間を十分にとることができ、水素化
または酸素化割合を高めることができる。
【００６２】さらにシリコン膜とゲート絶縁膜界面の欠
陥を低減することや、ゲート絶縁膜の膜質改善を同時行
うことができる。
陥を低減することや、ゲート絶縁膜の膜質改善を同時行
うことができる。
【００６３】さらに不純物の活性化や層間絶縁膜の膜質
改善をも同時に行うことができる。
改善をも同時に行うことができる。
【００６４】また本発明による薄膜トランジスタを表示
装置に用いると高速の画素駆動が可能なので高画質、高
精細表示に有効であるとともに、コンパクトで高速の駆
動回路を形成することができる。
装置に用いると高速の画素駆動が可能なので高画質、高
精細表示に有効であるとともに、コンパクトで高速の駆
動回路を形成することができる。
【図１】第１の実施形態に係るNチャネル型薄膜トラン
ジスタの製造工程における構造の変化を示す断面図
ジスタの製造工程における構造の変化を示す断面図
【図２】第1の実施形態に係る水素化処理の温度と圧力
とプラズマ発生の放電パワーの時間経過を説明するため
の図
とプラズマ発生の放電パワーの時間経過を説明するため
の図
【図３】第２の実施形態に係る水素化処理の温度と圧力
とプラズマ発生の放電パワーの時間経過を説明するため
の図
とプラズマ発生の放電パワーの時間経過を説明するため
の図
【図４】第３の実施形態に係る水素化処理の温度と圧力
とプラズマ発生の放電パワーの時間経過を説明するため
の図
とプラズマ発生の放電パワーの時間経過を説明するため
の図
【図５】第1の実施形態に係る水素化処理を行うための
水素化処理装置の概略図
水素化処理装置の概略図
【図６】第３の実施形態に係る水素化処理を行うための
水素化処理装置の概略図
水素化処理装置の概略図
【図７】第４の実施形態に係る水素化処理を行うための
水素化処理装置の概略図
水素化処理装置の概略図
【図８】第９の実施形態に係る本発明の製造方法により
作成した薄膜トランジスタを用いた表示装置を説明する
ための図
作成した薄膜トランジスタを用いた表示装置を説明する
ための図
【図９】従来のＮチャネル型ＭＩＳトランジスタを説明
するための図
するための図
１ ガラス基板 ２ アンダーコート ３ シリコン膜 ４ ゲート絶縁膜 ５’ ゲート電極 ６ 低濃度不純物領域 ７ 高濃度不純物領域 ８ 層間絶縁膜 ９ コンタクト窓 １０ 配線 ２０，２１，２２ レジストパターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/324 Ｈ０１Ｌ 21/26 Ｇ 29/78 ６２７Ｇ Ｆターム(参考） 2H092 JA46 KA04 KA05 KA18 MA07 MA08 MA12 MA22 MA27 MA30 NA22 NA24 5F110 AA07 AA19 BB02 CC02 EE06 EE38 FF02 GG02 GG13 GG44 GG45 HJ01 HJ13 HM15 NN02 NN23 PP03 PP10 QQ25
Claims (18)
- 【請求項１】 絶縁基板上にシリコン膜を形成する工程
と、前記シリコン膜を５００℃以上に加熱する工程と、
前記シリコン膜を水素ガスを含む混合ガスにより水素ラ
ジカル処理を行いながら２５０℃以下に冷却する工程と
を含む薄膜トランジスタの製造方法。 - 【請求項２】 絶縁基板上にシリコン膜を形成する工程
と、前記シリコン膜を５００℃以上に加熱する工程と、
前記シリコン膜を酸素ガスにより酸素ラジカル処理を行
いながら２５０℃以下に冷却する工程とを含む薄膜トラ
ンジスタの製造方法。 - 【請求項３】 請求項１または請求項２記載の薄膜トラ
ンジスタの製造方法において、前記５００℃以上に加熱
する工程は、０．０１ｐａ以下の圧力中で加熱すること
を特徴とする薄膜トランジスタの製造方法。 - 【請求項４】 請求項１または請求項２記載の薄膜トラ
ンジスタの製造方法において、前記５００℃以上に加熱
する工程は、１ｐａ以下の圧力の窒素または不活性ガス
流中で加熱することを特徴とする薄膜トランジスタの製
造方法。 - 【請求項５】 請求項１〜請求項４のいずれか１項に記
載の薄膜トランジスタの製造方法において、前記５００
℃以上に加熱する工程は、ハロゲンランプ等を用いたＲ
ＴＡ法によりシリコン膜を８００℃以上の温度に１０秒
以下の時間加熱した後、６００℃以下まで急冷すること
を特徴とする薄膜トランジスタの製造方法。 - 【請求項６】 請求項５記載の薄膜トランジスタの製造
方法において、前記ＲＴＡ法により８００℃以上に加熱
される領域は前記絶縁基板の表面近傍および前記シリコ
ン膜近傍のみであることを特徴とする薄膜トランジスタ
の製造方法。 - 【請求項７】 請求項１〜請求項６のいずれか１項に記
載の薄膜トランジスタの製造方法において、前記５００
℃以上に加熱する工程は、６５０℃以上に保持される時
間が５分以内であることを特徴とする薄膜トランジスタ
の製造方法。 - 【請求項８】 請求項１記載の薄膜トランジスタの製造
方法において、前記水素ラジカル処理を行う工程は、処
理室に水素ガスを含む混合ガスを導入して高周波電力等
を印加してプラズマを発生させ、プラズマに前記シリコ
ン膜を形成した絶縁基板を曝す工程であることを特徴と
する薄膜トランジスタの製造方法。 - 【請求項９】 請求項２記載の薄膜トランジスタの製造
方法において、前記酸素ラジカル処理を行う工程は、処
理室に酸素ガスを導入して高周波電力等を印加してプラ
ズマを発生させ、プラズマに前記シリコン膜を形成した
絶縁基板を曝す工程であることを特徴とする薄膜トラン
ジスタの製造方法。 - 【請求項１０】 請求項１または請求項２記載の薄膜ト
ランジスタの製造方法において、前記ラジカル処理を行
いながら２５０℃以下に冷却する工程は、１０℃／分以
下の速度で降温することを特徴とする薄膜トランジスタ
の製造方法。 - 【請求項１１】 請求項１０記載の薄膜トランジスタの
製造方法において、前記ラジカル処理を行いながら２５
０℃以下に冷却する工程は、５℃／分以下の速度で降温
することを特徴とする薄膜トランジスタの製造方法。 - 【請求項１２】 請求項１または請求項２記載の薄膜ト
ランジスタの製造方法において、前記５００℃以上に加
熱する工程とラジカル処理を行いながら２５０℃以下に
冷却する工程は、ラジカル処理状態に前記絶縁基板を曝
したまま、絶縁基板の加熱領域を移動させることにより
５００℃以上の加熱を行った後２５０℃以下に冷却する
ことを特徴とする薄膜トランジスタの製造方法。 - 【請求項１３】 請求項１または請求項２記載の薄膜ト
ランジスタの製造方法において、前記５００℃以上に加
熱する工程は、ゲート絶縁膜を形成した後であることを
特徴とする薄膜トランジスタの製造方法。 - 【請求項１４】 請求項１または請求項２記載の薄膜ト
ランジスタの製造方法において、前記５００℃以上に加
熱する工程は、薄膜トランジスタのソース・ドレイン領
域の不純物導入を行った後であることを特徴とする薄膜
トランジスタの製造方法。 - 【請求項１５】 請求項１または請求項２記載の薄膜ト
ランジスタの製造方法において、前記５００℃以上に加
熱する工程は、層間絶縁膜を形成した後であることを特
徴とする薄膜トランジスタの製造方法。 - 【請求項１６】 請求項１または請求項２記載の薄膜ト
ランジスタの製造方法において、前記シリコン膜は、Ｃ
ＶＤ法により堆積した非晶質シリコンまたは多結晶シリ
コンであることを特徴とする薄膜トランジスタの製造方
法。 - 【請求項１７】 請求項１または請求項２記載の薄膜ト
ランジスタの製造方法において、前記シリコン膜は、Ｃ
ＶＤ法により堆積した非晶質シリコンをエキシマレザー
により加熱し多結晶シリコン化した低温多結晶シリコン
であることを特徴とする薄膜トランジスタの製造方法。 - 【請求項１８】 請求項１〜請求項１７のいずれか１項
に記載の薄膜トランジスタの製造方法によって製造され
た薄膜トランジスタを画素駆動素子として用いる表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000122690A JP2001308335A (ja) | 2000-04-24 | 2000-04-24 | 薄膜トランジスタの製造方法および表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000122690A JP2001308335A (ja) | 2000-04-24 | 2000-04-24 | 薄膜トランジスタの製造方法および表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001308335A true JP2001308335A (ja) | 2001-11-02 |
Family
ID=18633137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000122690A Pending JP2001308335A (ja) | 2000-04-24 | 2000-04-24 | 薄膜トランジスタの製造方法および表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001308335A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016181730A (ja) * | 2009-07-03 | 2016-10-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2017028302A (ja) * | 2009-11-20 | 2017-02-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2000
- 2000-04-24 JP JP2000122690A patent/JP2001308335A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016181730A (ja) * | 2009-07-03 | 2016-10-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2017028302A (ja) * | 2009-11-20 | 2017-02-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2019004166A (ja) * | 2009-11-20 | 2019-01-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US10186619B2 (en) | 2009-11-20 | 2019-01-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5595944A (en) | Transistor and process for fabricating the same | |
| US6168980B1 (en) | Semiconductor device and method for forming the same | |
| US6017779A (en) | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device | |
| US7485553B2 (en) | Process for manufacturing a semiconductor device | |
| US6541313B2 (en) | Transistor and process for fabricating the same | |
| US20020115242A1 (en) | Method and apparatus for fabricating thin film transistor including crystalline active layer | |
| JP3977455B2 (ja) | 半導体装置の作製方法 | |
| JP2002151526A (ja) | 電界効果トランジスタの製造方法および電子装置 | |
| JPH11233790A (ja) | 薄膜トランジスタの製造方法 | |
| JP3927634B2 (ja) | レーザーアニール方法及び薄膜トランジスタの作製方法 | |
| TWI312577B (ja) | ||
| JP2002353226A (ja) | 熱処理装置及び熱処理方法 | |
| JP2001308335A (ja) | 薄膜トランジスタの製造方法および表示装置 | |
| JP4001906B2 (ja) | 半導体装置の作製方法 | |
| JP3925085B2 (ja) | 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法 | |
| JP4461731B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09171965A (ja) | 半導体装置の作製方法 | |
| JP2002237600A (ja) | 薄膜トランジスタの製造方法 | |
| JP3911947B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2001223208A (ja) | 半導体素子製造装置および半導体素子の製造方法 | |
| JP2002237598A (ja) | 薄膜トランジスタの製造方法 | |
| JPH118195A (ja) | 薄膜トランジスタの製造方法 | |
| JPH1041513A (ja) | 半導体素子の製造方法およびその装置 | |
| JP2000208417A (ja) | 半導体薄膜処理方法及び絶縁膜形成方法 | |
| JP2002237599A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |