+

DE102020130638A1 - Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung - Google Patents

Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung Download PDF

Info

Publication number
DE102020130638A1
DE102020130638A1 DE102020130638.5A DE102020130638A DE102020130638A1 DE 102020130638 A1 DE102020130638 A1 DE 102020130638A1 DE 102020130638 A DE102020130638 A DE 102020130638A DE 102020130638 A1 DE102020130638 A1 DE 102020130638A1
Authority
DE
Germany
Prior art keywords
layer
particles
nickel
fraction
solder material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020130638.5A
Other languages
English (en)
Inventor
Catharina Wille
Alexander Heinrich
Alexander Roth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to US17/118,008 priority Critical patent/US11552042B2/en
Priority to CN202011446834.7A priority patent/CN112951786B/zh
Priority to CN202411518021.2A priority patent/CN119426845A/zh
Publication of DE102020130638A1 publication Critical patent/DE102020130638A1/de
Priority to US18/088,238 priority patent/US12023762B2/en
Priority to US18/750,260 priority patent/US12330243B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244—Powders, particles or spheres; Preforms made therefrom
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F1/00—Metallic powder; Treatment of metallic powder, e.g. to facilitate working or to improve properties
    • B22F1/05—Metallic powder characterised by the size or surface area of the particles
    • B22F1/052—Metallic powder characterised by the size or surface area of the particles characterised by a mixture of particles of different sizes or by the particle size distribution
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F7/00—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression
    • B22F7/06—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools
    • B22F7/062—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools involving the connection or repairing of preformed parts
    • B22F7/064—Manufacture of composite layers, workpieces, or articles, comprising metallic powder, by sintering the powder, with or without compacting wherein at least one part is obtained by sintering or compression of composite workpieces or articles from parts, e.g. to form tipped tools involving the connection or repairing of preformed parts using an intermediate powder layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K33/00—Specially-profiled edge portions of workpieces for making soldering or welding connections; Filling the seams formed thereby
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0227—Rods, wires
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/30—Selection of soldering or welding materials proper with the principal constituent melting at less than 1550 degrees C
    • B23K35/3033—Ni as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F2301/00—Metallic composition of the powder or its coating
    • B22F2301/15—Nickel or cobalt
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F2304/00—Physical aspects of the powder
    • B22F2304/10—Micron size particles, i.e. above 1 micrometer up to 500 micrometer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C1/00—Making non-ferrous alloys
    • C22C1/04—Making non-ferrous alloys by powder metallurgy
    • C22C1/0433—Nickel- or cobalt-based alloys
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C1/00—Making non-ferrous alloys
    • C22C1/04—Making non-ferrous alloys by powder metallurgy
    • C22C1/0483—Alloys based on the low melting point metals Zn, Pb, Sn, Cd, In or Ga
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2746—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29169—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

Ein Lotmaterial wird bereitgestellt. Das Lotmaterial kann Nickel und Zinn beinhalten, wobei das Nickel einen ersten Anteil an Teilchen und einen zweiten Anteil an Teilchen beinhalten kann, wobei eine Summe des ersten Anteils an Teilchen und des zweiten Anteils an Teilchen ein Gesamtanteil des Nickels oder weniger ist, wobei der erste Anteil an Teilchen zwischen 5 At.-% und 60 At.-% des Gesamtanteils des Nickels beträgt, wobei der zweite Anteil an Teilchen zwischen 10 At.-% und 95 At.-% des Gesamtanteils des Nickels beträgt, wobei die Teilchen des ersten Anteils an Teilchen eine erste Größenverteilung aufweisen, wobei die Teilchen des zweiten Anteils an Teilchen eine zweite Größenverteilung aufweisen, wobei 30 % bis 70 % des ersten Anteils an Teilchen eine Teilchengröße aufweisen, die in einem Bereich von etwa 5 µm um eine Teilchengröße herum liegt, die die höchste Anzahl an Teilchen gemäß der ersten Größenverteilung aufweist, und wobei 30 % bis 70 % des zweiten Anteils an Teilchen eine Teilchengröße aufweisen, die in einem Bereich von etwa 5 µm um eine Teilchengröße herum liegt, die die höchste Anzahl an Teilchen gemäß der zweiten Größenverteilung aufweist.

Description

  • Technisches Gebiet
  • Verschiedene Ausführungsformen betreffen allgemein ein Lotmaterial, eine Schichtstruktur, ein Chipgehäuse, ein Verfahren zum Bilden einer Schichtstruktur, ein Verfahren zum Bilden eines Chipgehäuses, eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung.
  • Hintergrund
  • Für Leistungsanwendungen werden heutzutage Dies und Klammern mit einer weichen Lötpaste auf Basis eines hohen Blei(Pb)-Anteils gelötet. Da jedoch ein EU-weites Verbot von Blei in Vorbereitung ist (siehe z. B. RoHS-, ELV-Regeln), muss möglicherweise ein alternatives Die- und-Chip-Anbringungssystem entwickelt werden, so dass es wenigstens so gut wie das Pastensystem basierend auf einem hohen Bleianteil ist.
  • Des Weiteren erfolgt derzeit eine sogenannte Zweitebenenmontage, die sich auf eine Montage von (z. B. Leistungs-) Chips auf eine Leiterplatte (PCB) bezieht, unter Verwendung eines eutektischen PbSn-Lots mit einer Schmelztemperatur von grob 180 °C oder eines SAC-Lots mit einer Schmelztemperatur von grob 220 °C. Diese Lote weisen insofern einige Nachteile auf, als dass sie möglicherweise eine Zuverlässigkeit des resultierenden Gesamtsystems beschränken:Die Platinenebenezwischenverbindungen, die durch das Lot gebildet werden, können während einer Anwendung bei der gegebenen Schmelztemperatur wieder schmelzen und/oder können zu Ermüdung aufgrund des relativ weichen Materials, insbesondere bei erhöhten Temperaturen, neigen und das eutektische PbSn-Lot ist nicht Pb-frei.
  • Derzeit ist kein allgemeiner Ersatz für ein Lot verfügbar, das einen hohen Bleianteil hat. Mögliche alternative Lösungen sind nur zum Behandeln einzelner Anwendungen gestaltet. Sie sind für eine Mehrzweckverwendung ungeeignet.
  • Zum Beispiel wird AuSn aufgrund erheblich höherer Kosten und strengerer Gestaltungsregeln/geometrischer Beschränkungen möglicherweise nicht allgemein als ein Ersatz für Pb-Löten verwendet.
  • Dünne Dies können eine Herausforderung für einige mögliche Lösungen sein, insbesondere für jene ohne schmelzende Materialien. Andere mögliche alternative Lösungen können einen zu niedrigen Schmelzpunkt aufweisen, was ein Problem während eines Zweitebenenlötens sein kann (für dies kann eine minimale Schmelztemperatur von 270 °C erforderlich sein).
  • Klebstoffe mit einer Füllung mit einem hohen Silberanteil als eine mögliche Lösung zeigen möglicherweise eine schlechtere thermische und elektrische Leistungsfähigkeit im Vergleich zu dem Lot mit dem hohen Bleianteil auf.
  • Andere Hochleistungslösungen sind möglicherweise in Bezug auf Kosten nicht wettbewerbsfähig.
  • KURZDARSTELLUNG
  • Ein Lotmaterial wird bereitgestellt. Das Lotmaterial kann Nickel und Zinn beinhalten, wobei das Nickel einen ersten Anteil an Teilchen und einen zweiten Anteil an Teilchen beinhalten kann, wobei eine Summe des ersten Anteils an Teilchen und des zweiten Anteils an Teilchen ein Gesamtanteil des Nickels oder weniger ist, wobei der erste Anteil an Teilchen zwischen 5 At.-% und 60 At.-% des Gesamtanteils des Nickels beträgt, wobei der zweite Anteil an Teilchen zwischen 10 At.-% und 95 At.-% des Gesamtanteils des Nickels beträgt, wobei die Teilchen des ersten Anteils an Teilchen eine erste Größenverteilung aufweisen, wobei die Teilchen des zweiten Anteils an Teilchen eine zweite Größenverteilung aufweisen, wobei 30 % bis 70 % des ersten Anteils an Teilchen eine Teilchengröße aufweisen, die in einem Bereich von etwa 5 µm um eine Teilchengröße herum liegt, die die höchste Anzahl an Teilchen gemäß der ersten Größenverteilung aufweist, und wobei 30 % bis 70 % des zweiten Anteils an Teilchen eine Teilchengröße aufweisen, die in einem Bereich von etwa 5 µm um eine Teilchengröße herum liegt, die die höchste Anzahl an Teilchen gemäß der zweiten Größenverteilung aufweist.
  • Figurenliste
  • In den Zeichnungen verweisen gleiche Bezugszeichen allgemein auf die gleichen Teile in den verschiedenen Ansichten. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu, stattdessen wird der Schwerpunkt allgemein auf die Veranschaulichung der Prinzipien der Erfindung gelegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben, in denen gilt:
    • 1A bis 1C zeigen jeweils eine Veranschaulichung für ein Lotmaterial gemäß verschiedenen Ausführungsformen und 1D veranschaulicht als eine Abfolge schematischer Zeichnungen, wie das Lotmaterial gemäß verschiedenen Ausführungsformen während eines Lötprozesses transformiert wird;
    • 2A bis 2J zeigen jeweils eine schematische Querschnittsansicht einer Schichtstruktur gemäß verschiedenen Ausführungsformen;
    • 3A und 3B zeigen jeweils eine schematische Querschnittsansicht einer Schichtstruktur gemäß verschiedenen Ausführungsformen;
    • 4A und 4B zeigen jeweils eine schematische Querschnittsansicht eines Chipgehäuses gemäß verschiedenen Ausführungsformen;
    • 5A und 5B zeigen jeweils eine Teilchenverteilung eines ersten Anteils an Teilchen und eines zweiten Anteils an Teilchen in einem Lotmaterial gemäß verschiedenen Ausführungsformen;
    • 6 zeigt ein Flussdiagramm eines Verfahrens zum Bilden einer Schichtstruktur gemäß verschiedenen Ausführungsformen; und
    • 7 zeigt ein Flussdiagramm eines Verfahrens zum Bilden eines Chipgehäuses gemäß verschiedenen Ausführungsformen;
    • 8 zeigt ein Flussdiagramm eines Verfahrens zum Bilden einer Chipanordnung;
    • 9 zeigt ein Mikroskopbild einer Oberfläche einer vertikal geschnittenen Schichtstruktur gemäß verschiedenen Ausführungsformen; und
    • 10A und 10B zeigen jeweils eine schematische Querschnittsansicht einer Chipanordnung gemäß verschiedenen Ausführungsformen.
  • Beschreibung
  • Die folgende ausführliche Beschreibung verweist auf die begleitenden Zeichnungen, die spezielle Einzelheiten und Ausführungsformen, in denen die Erfindung praktiziert werden kann, zur Veranschaulichung zeigen.
  • Das Wort beispielhaft wird hier mit der Bedeutung „als ein Beispiel, eine Instanz oder Veranschaulichung dienend“ verwendet. Eine beliebige Ausführungsform oder Gestaltung, die hier als „beispielhaft“ beschrieben ist, muss nicht notwendigerweise als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Gestaltungen ausgelegt werden.
  • Das Wort „über“, das in Zusammenhang mit einem abgeschiedenen Material verwendet wird, das „über“ einer Seite oder Oberfläche gebildet wird, kann hier mit der Bedeutung verwendet werden, dass das abgeschiedene Material „direkt auf“, zum Beispiel in direktem Kontakt mit, der betreffenden Seite oder Oberfläche gebildet werden kann. Das Wort „über“, das in Zusammenhang mit einem abgeschiedenen Material verwendet wird, das „über“ einer Seite oder Oberfläche gebildet wird, kann hier mit der Bedeutung verwendet werden, dass das abgeschiedene Material „indirekt auf“ der betreffenden Seite oder Oberfläche mit einer oder mehreren zusätzlichen Schichten, die zwischen der betreffenden Seite oder Oberfläche und dem abgeschiedenen Material angeordnet sind, gebildet werden kann.
  • Verschiedene Aspekte der Offenbarung sind für Vorrichtungen bereitgestellt und verschiedene Aspekte der Offenbarung sind für Verfahren bereitgestellt. Es versteht sich, dass die grundlegenden Eigenschaften der Vorrichtungen auch für die Verfahren und umgekehrt gelten. Der Knappheit halber ist daher eine doppelte Beschreibung solcher Eigenschaften möglicherweise weggelassen.
  • Bei verschiedenen Ausführungsformen wird ein Lotmaterial bereitgestellt, das als Drop-In-Ersatz für Lötpastensysteme mit einem hohen Bleianteil (die auch als „bleireiche Lote“ bezeichnet werden) verwendet werden kann.
  • Bei verschiedenen Ausführungsformen kann das Lotmaterial Zinn und Nickel beinhalten oder daraus bestehen. Ein hoher Nickelanteil des Lotmaterials, z. B. einer Lötpaste, kann durch eine bimodale Verteilung von Nickelteilchen realisiert werden. Die bimodale Verteilung kann einen ersten Anteil an Nickelteilchen mit einer relativ kleinen Größe, z. B. in einem Bereich von etwa 0,5 µm bis etwa 20 µm, z. B. von etwa 1 µm bis etwa 20 µm, und einen zweiten Anteil an Nickelteilchen mit einer größeren Größe, z. B. in einem Bereich von etwa 30 µm bis etwa 50 µm, beinhalten. Mit anderen Worten kann der erste Anteil an Teilchen Größen aufweisen, die innerhalb einer ersten Größenverteilung liegen, und kann der zweite Anteil an Teilchen Größen aufweisen, die innerhalb einer zweiten Größenverteilung liegen. Die Teilchen mit der relativ kleinen Größe können auch als die Kleingrößenteilchen oder als die kleinen Teilchen bezeichnet werden und die Teilchen mit der relativ großen Größe können auch als die großen Teilchen, die Großgrößenteilchen oder die ausgedehnten Teilchen bezeichnet werden.
  • Bei verschiedenen Ausführungsformen können 30 % bis 70 % (optional 40 % bis 60 %) des ersten Anteils an Teilchen eine Teilchengröße aufweisen, die in einem Bereich von etwa 5 µm um eine Teilchengröße herum liegt, die die höchste Anzahl an Teilchen gemäß der ersten Größenverteilung aufweist. Mit anderen Worten kann ein Großteil oder wenigstens ein großer Bruchteil der kleinen Teilchen eine häufigste Größe oder eine Größe nahe der häufigsten Größe, z. B. etwa ±2,5 µm um die häufigste Größe herum, aufweisen.
  • Bei verschiedenen Ausführungsformen können 30 % bis 70 % (optional 40 % bis 60 %) des zweiten Anteils an Teilchen eine Teilchengröße aufweisen, die in einem Bereich von etwa 5 µm um eine Teilchengröße herum liegt, die die höchste Anzahl an Teilchen gemäß der zweiten Größenverteilung aufweist. Mit anderen Worten kann ein Großteil oder wenigstens ein großer Bruchteil der großen Teilchen eine häufigste Größe oder eine Größe nahe der häufigsten Größe, z. B. etwa ±2,5 µm um die häufigste Größe herum, aufweisen.
  • Bei verschiedenen Ausführungsformen weisen die erste Größenverteilung und die zweite Größenverteilung im Wesentlichen keine Überschneidung auf.
  • Während des Lötens können die kleinen Teilchen vollständig mit dem zinnreichen Lotbasismaterial, das sie umgibt, z. B. einem zinnbasierten weichen Lot, legieren, ohne direkt in die hochschmelzende intermetallische Phase (IMC) umgewandelt zu werden. Das zinnreiche Material, z. B. das zinnreiche Lotbasismaterial, kann als hauptsächlich aus Zinn bestehend verstanden werden, mit anderen Worten können mehr als 50 % des Gewichts des Lots durch Zinn gebildet werden. Das zinnreiche Material kann frei von Blei sein.
  • Das zinnreiche Material, von denen herkömmlicherweise einige in Halbleiterindustrien verwendet werden, kann zum Beispiel Folgendes beinhalten oder daraus bestehen: ein sogenanntes SAC-Lot, das 3-4 % Ag, 0,5-0,7 % Cu beinhaltet und wobei der Rest Sn sein kann (alle Prozentsätze in diesem Abschnitt können Gewichtsprozentsätze sein), SnSb-Lot, das 5-25 % Sb beinhaltet, SnAg-Lot, das 0,5-10 % Ag beinhaltet, SnCu-Lot, das 0,3-5 % Cu beinhaltet, in manchen Fällen mit einer Ni-Dotierung, und die Spezialfälle von In-Sn(In52-Sn48)-Lot und Bi-Sn (Bi58-Sn42), wobei das Sn die Minoritätskomponente bildet, aber es in diesem Zusammenhang auch als zinnreich betrachtet werden kann.
  • Bei verschiedenen Ausführungsformen kann anstelle des zinnreichen Materials In96,5-Ag3,5 oder In66-Bi34 verwendet werden.
  • Bei verschiedenen Ausführungsformen können abgesehen von den Ni-Sn-Phasen zusätzliche Phasen dem Hebelarmgesetz folgend gemäß den Legierungselementen in dem zinnreichen Lotmaterial gebildet werden.
  • Nur nach einer weiteren Reaktion mit Nickel aus den größeren Teilchen und den nickelplattierten Grenzflächen kann der Großteil des Zwischenverbindungsmaterials in eine IMC mit hohem Schmelzpunkt umgewandelt werden.
  • Ein Hauptbestandteil (> 80 At.-%) der Schicht, die durch das Lotmaterial nach einer Aushärtung gebildet wird, kann in Abhängigkeit von dem spezifischen Prozessfluss eine intermetallische Ni3Sn4-Phase (die bis zu 800 °C stabil sein kann) oder eine Ni3Sn2-Phase (die bis zu 1200 °C stabil sein kann) oder eine Mischung aus den zwei Phasen sein. Ein kleiner Bruchteil von Ag3Sn-Phasen kann wahrscheinlich nahe der Grenzfläche zu der Chipmetallisierung 220B, 220F auftreten, falls die Chipmetallisierung 220B, 220F Silber enthält. Jedoch ist dies möglicherweise nicht von Bedeutung, da sie bis zu 480 °C sehr temperaturstabil sein kann. Es existieren möglicherweise keine Phasen, die aus Silber und Nickel bestehen. Erfahrung mit Ni/Sn-Diffusionslot zeigt, dass ternäre Phasen vernachlässigt werden können.
  • Anders gesagt kann die bimodale Verteilung von Nickelteilchen in dem Lotmaterial ermöglichen, dass die kleinen Nickelteilchen zuerst während des Lötprozesses schmelzen und sich gleichmäßig innerhalb des verflüssigten Lotmaterials verteilen und in Kontakt mit Metall- (z.B. Nickel-) Oberflächen verbunden werden und dass ein hoher Nickelanteil in dem verflüssigten Lotmaterial erreicht wird, der zum Bilden der intermetallischen Phase (und dementsprechend dem Aushärten des Lotmaterials) notwendig ist, nachdem nur ein Bruchteil des Nickels, das in den großen Nickelteilchen enthalten ist, geschmolzen ist.
  • Bei verschiedenen Ausführungsformen können das Lotmaterial und eine Verbindung, die unter Verwendung des Lotmaterials gebildet wird, die oben geforderten Voraussetzungen, z. B. bezüglich Vielseitigkeit, Kosten usw erfüllen. Insbesondere kann eine Schmelztemperatur der resultierenden Zwischenverbindung oberhalb von 270 °C liegen, so dass die Zwischenverbindung dazu in der Lage sein kann, einem Zweitebenenlöten zu widerstehen. Für das Zweitebenenlöten kann das Lotmaterial gemäß verschiedenen Ausführungsformen verwendet werden.
  • Bei verschiedenen Ausführungsformen kann das Lotmaterial zum Montieren eines Die, zum Beispiel des Die an einem leitfähigen Substrat, zum Beispiel einem Leiterrahmen, verwendet werden.
  • Bei verschiedenen Ausführungsformen kann das Lotmaterial zum Anbringen einer elektrisch leitfähigen Struktur an einem Die, zum Beispiel zum Anbringen einer Klammer an dem Die, verwendet werden.
  • Bei verschiedenen Ausführungsformen kann das Lotmaterial zum Anbringen eines Chipgehäuses an einer Leiterplatte (PCB) oder dergleichen verwendet werden.
  • Bei verschiedenen Ausführungsformen kann eine Schichtstruktur durch Montieren eines Chips oder eines Chipgehäuses an einer Metallschicht unter Verwendung des Lotmaterials gebildet werden. Die Metallschicht kann eine obere Schicht (optional mit einer dünnen (z. B. einigen wenigen Nanometer dicken) Schutzschicht) aufweisen, die Zinn beinhaltet oder daraus besteht. Die Metallschicht kann eine obere Schicht (optional mit einer dünnen (z. B. einigen wenigen Nanometer dicken) Schutzschicht) aufweisen, die Zinn beinhaltet oder daraus besteht.
  • Anders gesagt kann in einer Schichtstruktur ein Chip oder ein Chipgehäuse an einem leitfähigen Substrat (das eine nickelhaltige Zinnschicht als einen der Verbindungspartner aufweisen kann) montiert werden und/oder kann mit einer leitfähigen Struktur (die eine nickelhaltige Zinnschicht als einen der Verbindungspartner aufweisen kann) unter Verwendung des Lotmaterials gemäß verschiedenen Ausführungsformen verbunden werden.
  • Bei verschiedenen Ausführungsformen kann eine dedizierte Metallisierung jeweils auf zu lötendenden Chipkontaktoberflächen und/oder auf dem leitfähigen Substrat und/oder der leitfähigen Struktur bereitgestellt werden. Die Chipkontaktoberflächen können zum Beispiel eine oder mehrere Schichten auf der Die-Vorderseite und/oder -Rückseite beinhalten oder daraus bestehen. Die Metallisierung auf dem leitfähigen Substrat kann zum Beispiel eine oder mehrere Schichten auf einem Leiterrahmen oder dergleichen sein. Die Metallisierung auf der leitfähigen Struktur kann zum Beispiel eine oder mehrere Schichten auf einer Klammer, einem Abstandshalter, einem Substrat, wie für Direktkupferbonden verwendet, oder dergleichen sein.
  • Die Zwischenverbindung kann bei verschiedenen Ausführungsformen unter Verwendung einer oder mehrerer Schichten in Kombination mit einer Paste basierend auf Nickel (Ni) und Zinn (Sn) mit einem hohen Nickelanteil (Nickelanteil zwischen zum Beispiel 35 At.-% und 90 At.-%) gebildet werden. Dies kann ermöglichen, dass eine Schmelztemperatur Tschmelz > 270 °C erreicht wird. Insbesondere kann eine Zusammensetzung bevorzugt werden, die einen Nickelanteil von 35 At.-% bis 50 At.-% aufweist.
  • Die dedizierte Metallisierung (z. B. Plattierung) kann bei verschiedenen Ausführungsformen zum Vermeiden eines starken intermetallischen Wachstums und von Kirkendall-Lochbildung zwischen einem Metall des leitfähigen Substrats bzw. der leitfähigen Struktur konfiguriert sein, das bzw. die zum Beispiel Kupfer (Cu) als einen der Verbindungspartner und Zinn (Sn) als den anderen der Verbindungspartner beinhalten oder daraus bestehen kann. Die Plattierung kann eine Nickelschicht beinhalten, die als eine Diffusionsbarriere (entgegen einer Vermischung von Kupfer und Zinn) und als ein Legierungselement wirken kann.
  • Bei verschiedenen Ausführungsformen kann eine Zusammensetzung des Lotmaterials und der Metallschichten, die einen Teil der Zwischenverbindung bilden, auf eine solche Weise konfiguriert sein, dass nach dem Lötprozess kein reines Zinn in einem Kehlbereich verbleibt. Konfigurationen, die geeignet sein können dies zu erreichen, können die oben beschriebenen Anteile an Nickel und/oder Zinn in dem Lotmaterial einschließen, insbesondere den Anteil an Nickel, der als die kleinen Teilchen bzw. als die großen Teilchen bereitgestellt wird.
  • Bei verschiedenen Ausführungsformen kann die Zwischenverbindungsschicht als Ganzes durch Bilden einer Zwischenverbindung unter Verwendung des wie oben beschriebenen Lotmaterials nahe dem thermodynamischen Gleichgewicht sein. Infolgedessen kann ein weiteres Legieren während einer anschließenden Wärmebehandlung (z. B. während eines Zuverlässigkeitstestens oder in der Anwendung) reduziert werden und kann eine mechanische Stabilität erhöht werden. Dies kann zu einer höheren Flexibilität in Bezug auf eine Gesamtgestaltung führen, weil Dicken von Plattierungen und Chipmetallisierungen, z. B. Chipkontaktoberflächen, Kontaktoberflächen von PCBs usw., reduziert werden können.
  • Es wurde demonstriert, dass das Lotmaterial gemäß verschiedenen Ausführungsformen auf bloßem Cu und auf NiP funktioniert. Des Weiteren kann eine beliebige andere typische PCB-, Chip- und/oder Leiterrahmenmetallisierung zum Bilden der Schichtstruktur gemäß verschiedenen Ausführungsformen unter Verwendung des Lotmaterials verwendet werden.
  • Durch eine Nickelplattierung sämtlicher Oberflächen, die sich in Kontakt mit dem Lotmaterial befinden, kann eine Kirkendall-Lochbildung an einer Reaktionsfront von Sn-Cu vermieden werden. Des Weiteren kann eine Volumenreduzierung aufgrund einer andauernden Phasenbildung vermieden werden. Dementsprechend kann die Zuverlässigkeit der Lötstelle erhöht werden.
  • Das vorgeschlagene bleifreie System kann bei verschiedenen Ausführungsformen ein leitfähiges Cu-basiertes Element (manche Dotierungen sind möglicherweise eingeschlossen) mit einer Dicke von etwa 100 µm bis etwa 5 mm einschließen. Das leitfähige Element kann teilweise oder vollständig mit einer Nickelschicht mit einer Dicke in dem Bereich von etwa 100 nm bis etwa 5 µm plattiert sein. Das bleifreie System kann ferner ein weiches Lot auf Basis von NiSn beinhalten. Der Nickelteil des Lots kann in einem Bereich von etwa 35 At.-% bis etwa 90 At.-% liegen. Abgesehen von Zinn können weitere Materialien Teil des Lots sein, z. B. Silber (Ag), Gold (Au), Platin (Pt) und/oder Palladium.
  • Unter Verwendung des Lotmaterials gemäß verschiedenen Ausführungsformen zum Anbringen eines Chips an einem Substrat kann aufgrund der intermetallischen Hochtemperaturphasen eine erhöhte Stabilität der sogenannten Die-Befestigung erreicht werden.
  • Bei verschiedenen Ausführungsformen kann das Lotmaterial für einen sogenannten Zweitebenenmontageprozess, zum Beispiel zum Anbringen eines Chipgehäuses an einem leitfähigen Substrat (oder beziehungsweise an einem Substrat mit leitfähigen Teilen, zum Beispiel wenigstens einem Kontaktpad), zum Beispiel einer Leiterplatte (PCB), verwendet werden. Eine erhöhte Stabilität der Zwischenverbindung zwischen dem Chipgehäuse und dem leitfähigen Substrat kann aufgrund der intermetallischen Hochtemperaturphasen erreicht werden.
  • 1A bis 1C veranschaulichen jeweils eine Veranschaulichung für ein Lotmaterial 100 gemäß verschiedenen Ausführungsformen, 1D veranschaulicht als eine Abfolge schematischer Zeichnungen, wie das Lotmaterial 100 gemäß verschiedenen Ausführungsformen während eines Lötprozesses transformiert wird, was zu einer Schicht 101 führt, die später üblicherweise als eine zweite Schicht 101 bezeichnet wird, 9 zeigt ein Mikroskopbild einer Oberfläche einer vertikal geschnittenen Schichtstruktur 200 gemäß verschiedenen Ausführungsformen, das strukturelle Einzelheiten der (zweiten) Schicht 101 aufzeigt, und 5A und 5B zeigen jeweils eine Teilchenverteilung eines ersten Anteils an Teilchen und eines zweiten Anteils an Teilchen in einem Lotmaterial gemäß verschiedenen Ausführungsformen.
  • Das Lotmaterial 100 kann Nickel und Zinn beinhalten.
  • Das Nickel kann einen ersten Anteil an Teilchen 104_1 und einen zweiten Anteil an Teilchen 104 2 beinhalten, z. B. als solche bereitgestellt werden. Der erste Anteil an Teilchen 104_1 und der zweite Anteil an Teilchen 104 2 können in einem Lotbasismaterial 102 verteilt sein.
  • Eine Summe des ersten Anteils an Teilchen 104_1 und des zweiten Anteils an Teilchen 104_2 kann ein Gesamtanteil des Nickels oder weniger sein, wobei der erste Anteil an Teilchen 104_1 zwischen 5 At.-% und 60 At.-% des Gesamtanteils des Nickels, zum Beispiel zwischen 25 At.-% und 60 At.-%, betragen kann, und wobei der zweite Anteil an Teilchen 104_2 zwischen 10 At.-% und 95 At.-%, zum Beispiel zwischen 10 At.-% und 75 At.-%, des Gesamtanteils des Nickels betragen kann.
  • Die Teilchen des ersten Anteils an Teilchen 104_1 können eine Größe in einem Bereich von etwa 1 µm bis etwa 20 µm, z. B. zwischen etwa 3 µm und 7 µm oder zwischen etwa 5 µm und 15 µm, aufweisen. Die Teilchen des zweiten Anteils an Teilchen 104_2 können eine Größe in einem Bereich von etwa 30 µm bis etwa 50 µm, zum Beispiel zwischen etwa 35 µm und etwa 40, aufweisen.
  • Die untere Grenze der Größe des ersten Anteils an Teilchen 104_1 kann auf etwa 1 µm festgelegt werden. Dadurch kann sichergestellt werden, dass der erste Anteil an Teilchen 104_1 möglicherweise nicht durch eine einschränkende Gesetzgebung hinsichtlich Nanoteilchen betroffen ist. Des Weiteren kann die Größe von 1 µm oder mehr bedeuten, dass ein Effekt einer Oxidation der kleinen Teilchen auf ein tolerierbares Niveau beschränkt werden kann.
  • Die untere Grenze der Größe des zweiten Anteils an Teilchen 104 2 kann auf etwa 30 µm festgelegt werden. Dies kann sicherstellen, dass in Abhängigkeit davon, was gewünscht ist, ein Kern der großen Nickelteilchen 104 2 nach dem Löten als Kerne aus reinem Nickel verbleibt oder dass der zweite Anteil 104_2 eine Größe aufweist, die auch aufgelöst wird. Eine maximale Größe des zweiten Anteils an Teilchen 104_1 kann durch eine Dicke von Bondschichten bestimmt werden, die zwischen zwei durch das Lotmaterial 100 zu verbindenden Metalloberflächen angeordnet werden, wobei die Bondschichten die Separation zwischen den zwei Metalloberflächen festlegen können. Die maximale Größe von jedem des zweiten Anteils an Teilchen 104_2 kann kleiner als etwa die Hälfte der Dicke der normalen Bondschichten sein (was etwa 80 µm bis 100 µm sein kann), so dass die maximale Größe des zweiten Anteils an Teilchen 104 2 zwischen etwa 40 µm und etwa 50 µm betragen kann.
  • 5A und 5B zeigen jeweils eine Teilchenverteilung einer Kombination aus einem ersten Anteil an Teilchen 104_1 und einem zweiten Anteil an Teilchen 104_2 in einem Lotmaterial 100 gemäß verschiedenen Ausführungsformen.
  • Bei verschiedenen Ausführungsformen kann das gesamte Nickel in dem Lotmaterial 100 durch den ersten Anteil an Teilchen 104_1 und durch den zweiten Anteil an Teilchen 104_2 bereitgestellt werden. Eine derartige Ausführungsform ist in 5A dargestellt. Ein absoluter oder relativer Anteil an At.-%, der durch den ersten Anteil an Teilchen 104_1 bzw. durch den zweiten Anteil an Teilchen 104 2 bereitgestellt wird, kann aus dieser qualitativen Visualisierung schwer zu schätzen sein, weil ein Volumen (und daher eine Anzahl an Atomen) jedes der größeren Teilchen 104_2 viel größer als ein Volumen (und daher eine Anzahl an Atomen) von jedem der kleineren Teilchen 104_1 ist.
  • Bei verschiedenen Ausführungsformen wird möglicherweise nur ein Bruchteil des gesamten Nickels in dem Lotmaterial 100 durch den ersten Anteil an Teilchen 104_1 und durch den zweiten Anteil an Teilchen 104 2 bereitgestellt. Bei verschiedenen Ausführungsformen kann das Lotmaterial 100 ferner Teilchen 550 zusätzlich zu dem ersten Anteil an Teilchen 104_1 und dem zweiten Anteil an Teilchen 104 2 beinhalten. Eine derartige Ausführungsform ist in 1C und in 5B gezeigt.
  • Der erste Anteil an Teilchen 104_1 kann Größen zwischen etwa 5 µm und etwa 15 µm aufweisen. Der zweite Anteil an Teilchen 104 2 kann Größen zwischen etwa 30 µm und etwa 50 µm aufweisen. Die Größenverteilung des zweiten Anteils an Teilchen 104_2 kann Teil einer größeren Größenverteilung sein, die von der minimalen Größe für den ersten Anteil an Teilchen 104_1 zu der maximalen Größe des zweiten Anteils an Teilchen 104 2 reicht und die abgesehen von dem zweiten Anteil an Teilchen 104 2 und eines Teils des ersten Anteils an Teilchen 104_1 einen weiteren Anteil an Teilchen 104_E beinhalten kann (siehe 1C). Die breite Teilchengrößenverteilung der großen Teilchen 104 2 kann zum Beispiel durch Ausfällung oder dergleichen mit anschließender Siebung erhalten werden.
  • Bei verschiedenen Ausführungsformen kann das Nickel ferner einen dritten Anteil an Teilchen 104_3 beinhalten, wobei eine Summe des ersten Anteils an Teilchen 104_1, des zweiten Anteils an Teilchen 104_2 und des dritten Anteils an Teilchen 104_3 der Gesamtanteil des Nickels oder weniger ist. Der dritte Anteil an Teilchen 104_3 kann zwischen 10 At.-% und 85 At.-% (zum Beispiel zwischen 10 At.-% und 65 At.-%) des Gesamtanteils des Nickels beitragen. Die Teilchen des dritten Anteils an Teilchen 104_3 können eine Größe in einem Bereich von mehr als etwa 20 µm bis weniger als etwa 30 µm aufweisen. Eine entsprechende Ausführungsform ist in 1B gezeigt. Die Teilchen 104_1, 104_2, 104_3 in dem Lotmaterial 100 können dementsprechend eine trimodale Verteilung aufweisen, die eine noch bessere Feinabstimmung einer Bildung der intermetallischen Phase ermöglichen kann.
  • Die Teilchen des dritten Anteils an Teilchen können bei verschiedenen Ausführungsformen eine dritte Größenverteilung aufweisen. 30 % bis 70 % des dritten Anteils an Teilchen können eine Teilchengröße aufweisen, die in einem Bereich von etwa 5 µm um eine Teilchengröße herum liegt, die die höchste Anzahl an Teilchen gemäß der dritten Größenverteilung aufweist. Mit anderen Worten weist ein Großteil oder wenigstens ein größerer Bruchteil der des dritten Anteils an Teilchen eine häufigste Größe oder eine Größe nahe der häufigsten Größe, z. B. etwa ±2,5 µm um die häufigste Größe herum, auf.
  • Bei verschiedenen Ausführungsformen können die Teilchen im Gegensatz zu einer bespritzten Teilchenform sphärisch oder im Wesentlichen sphärisch sein. Zum Beispiel können die Teilchen eine Außenoberfläche mit nur konvexen Teilchen, d. h. ohne konkave Teile auf der Oberfläche, aufweisen. In 1A bis 1C sind die meisten der Teilchen 104_1, 104_2, 104_3 durch Kreise repräsentiert, die sphärische Teilchen angeben. Jedoch sind die zwei Teilchen, die durch Pfeile angegeben sind, als Ellipsen veranschaulicht, die ellipsenförmige Teilchen angeben.
  • Die Größe jedes der Teilchen 104_1, 104_2, 104_3 kann als ein Durchschnitt seiner Größe entlang seiner längsten Achse und einer Größe entlang seiner kürzesten Achse (die im Fall des sphärischen Teilchens identisch sind) verstanden werden.
  • Bei verschiedenen Ausführungsformen kann ein Nickelanteil des Lotmaterials 100 in einem Bereich von etwa 35 At.-% bis etwa 90 At.-% liegen. Ein verbleibender Teil des Lotmaterials 100, d. h. zwischen etwa 10 At.-% und etwa 65 At.-% des Lotmaterials 100, kann teilweise oder vollständig durch Zinn gebildet sein. Abgesehen von Zinn können weitere Materialien Teil des Lots sein, z. B. Silber (Ag), Gold (Au), Platin (Pt) und/oder Palladium (Pd).
  • Das Lotmaterial 100 kann bei verschiedenen Ausführungsformen als eine Lötpaste, zum Beispiel ein weiches Lot auf Basis von Zinn, zum Beispiel als das Lotbasismaterial 102, in dem der erste Anteil an Teilchen 104_1 und der zweite Anteil an Teilchen 104_2 (und optional der dritte Anteil an Teilchen 104_3 und/oder die weiteren Teilchen 104_E) verteilt sind, konfiguriert sein.
  • Bei verschiedenen Ausführungsformen kann das Lotmaterial 100 als ein Lotdraht einschließlich des Zinns und der Nickelteilchen 104_1, 104_2 (und optional des dritten Anteils an Teilchen 104_3 und/oder der weiteren Teilchen 104_E) oder als eine andere Art eines vorgeformten festen Lotmaterials, z. B. einer Lotplatte (die optional vorgeformt werden kann, um einer vorhergesehenen Anwendung zu entsprechen), konfiguriert sein. Das vorgeformte Lotmaterial kann zum Beispiel als ein kompaktiertes Lotpulver oder als ein Lotformteil gebildet sein.
  • Ein Verhalten während des Lötprozesses, für den das Lotmaterial 100 konfiguriert ist, ist durch 1D und 9 veranschaulicht, und wird ferner in Zusammenhang mit einer Schichtstruktur 200 gemäß verschiedenen Ausführungsformen beschrieben, wie zum Beispiel in 2A bis 2J, in 3A oder 3B beschrieben.
  • In 1D zeigt die Draufsicht das Lotmaterial 100 gemäß verschiedenen Ausführungsformen vor dem Lötprozess. Der erste Anteil an Teilchen 104_1 und der zweite Anteil an Teilchen 104 2 können in dem Lotbasismaterial 102 verteilt sein. Die mittlere Ansicht zeigt eine Zwischenstufe des Lötprozesses, in dem die kleinen Teilchen, d. h. der erste Anteil an Teilchen 104_1, bereits aufgelöst sind (und daher als unterbrochene Linien gezeigt und als 104_1d beschriftet ist), wohingegen die großen Teilchen, d. h. der zweite Anteil an Teilchen 104 2, mehr oder weniger unverändert sind. Die untere Ansicht zeigt die resultierende (zweite) Schicht 101, wobei ein Außenteil 104_1d des zweiten Anteils an Teilchen 104 2 auch aufgelöst ist und das Basismaterial 102 zusammen mit dem aufgelösten ersten Anteil an Teilchen 104_1d und dem aufgelösten Teil 104_2d des zweiten Anteils an Teilchen 104 2 ein umgewandeltes Basismaterial 102c bildet.
  • Der Umwandlungsprozess und die Bestandsteile und Eigenschaften der (zweiten) Schicht 101 und des umgewandelten Basismaterials 102c sind hier anderswo beschrieben, aber manche Merkmale werden kurz unter Bezugnahme auf 9 beschrieben, wo die (zweite) Schicht 101 zwischen einem Siliciumchip 220 mit einer Rückseitenmetallisierung 222, 220B als die erste Schicht 222 und einem Kupfersubstrat 224 als die dritte Schicht 222 gebildet wird.
  • Die (zweite) Schicht 101 kann die Hochtemperatur-Ni-Sn-Phase 992 und bei dieser Ausführungsform, weil die erste Schicht 222 durch eine Kupferschicht (z. B. einen Leiterrahmen) 224 gebildet sein kann, eine Hochtemperatur-Cu-Sn-Ni-Phase 998 beinhalten. Die nickel- und zinnhaltigen Phasen 992, 998 können eine zwischenverbundene Struktur mit einem hohen Schmelzpunkt bilden. Die zwischenverbundene Struktur kann zum Beispiel als ein Stabilisierungsskelett, zum Beispiel während einer Verwendung einer Vorrichtung einschließlich der Schichtstruktur 200 und/oder während weiterer Erwärmungsprozesse, zum Beispiel während eines Zweitebenenmontageprozesses, wirken und insbesondere während eines Durchlaufens von Wärmezyklen kann sie viel weniger anfällig für Ermüdung aufgrund zyklischer Verformung sein. Die zwischenverbundene Struktur kann zum Beispiel eine schwammartige Form aufweisen.
  • Kleine Teile nichtumgewandelten Lotmaterials 100 können bei verschiedenen Ausführungsformen zurückbleiben, zum Beispiel in die Skelettstruktur eingebettet. Des Weiteren können Lücken 996 in der (zweiten) Schicht während des Lötprozesses gebildet worden sein. Die nickel- und zinnhaltigen Phasen 992, 998, das nichtumgewandelte Lotmaterial 100 und die Lücken 996 können zusammen das umgewandelte Basismaterial 102c bilden oder ein Teil davon sein.
  • In das umgewandelte Basismaterial 102c eingebettet kann wenigstens ein Teil jedes des zweiten Anteils an Teilchen 104 2 unaufgelöst verbleiben.
  • 2A bis 2J, 3A und 3B zeigen jeweils eine schematische Querschnittsansicht einer Schichtstruktur 200 gemäß verschiedenen Ausführungsformen.
  • Bei den Ausführungsbeispielen aus 2A bis 2H, 2J, 3A und 3B beinhaltet die Schichtstruktur 200 einen Chip 220 (der auch als ein Die bezeichnet wird). Der Chip 220 kann zum Beispiel ein Halbleiterchip, z. B. basierend auf Silicium (Si), Siliciumcarbid (SiC), Galliumnitrid (GaN) oder anderen Halbleitermaterialien, die in der Technik bekannt sind, sein. Eine Dicke des Chips 220 kann in einem Bereich von etwa 20 µm bis 380 µm liegen, wobei die Dicken die Chipmetallisierungen 220B, 220F einschließen kann.
  • Verschiedene Ausführungsformen schließen einen Chip 220 möglicherweise nicht ein, wie bei dem Ausführungsbeispiel aus 2I gezeigt ist.
  • Die Schichtstruktur 200 kann eine erste Schicht 222, die Nickel oder eine Nickellegierung oder ein anderes Metall beinhalten kann, das typischerweise für eine Chipmetallisierung verwendet wird, zum Beispiel Kupfer, Gold, Silber, Zinn, Zink, Platin und/oder Palladium, und eine dritte Schicht 222, die Nickel oder eine Nickellegierung oder ein anderes Metall beinhaltet, das typischerweise für ein leitfähiges Substrat 224, 222 (z. B. einen Leiterrahmen) und/oder für eine leitfähige Schicht 222 verwendet wird, die auf dem Substrat 224 gebildet ist, zum Beispiel Kupfer, Gold, Zinn, Silber, Zink, Platin und/oder Palladium, und eine zweite Schicht 101 zwischen der ersten Schicht 222 und der dritten Schicht 222 beinhalten.
  • Die erste Schicht 222 und die dritte Schicht 222 können ähnlich oder identisch sein oder können unterschiedlich konfiguriert sein. Da sie jedoch prinzipiell austauschbar sind, werden sie durch das gleiche Bezugszeichen 222 identifiziert.
  • Die folgende Tabelle zeigt, welche Art von Metallisierung als die erste Schicht 222 bzw. als die zweite Schicht 222 geeignet sein kann (auf beispielhafte Weise für eine Vorderseitenmetallisierung FSM, für eine Rückseitenmetallisierung BSM bzw. für eine PCB-Metallisierung):
    FSM BSM PCB
    X/NiV/Ag + + n.a.
    NiP/Pd/Au + + n.a.
    X/NiV/Au + + n.a.
    X/NiSi/Ag (+) + n.a.
    NiP (+) (+) +
    Cu + + +
    Unterschicht/S n n. a. n. a. +
    Unterschicht/SnPb n. a. n. a. (+) möglich, aber nicht Pb-frei
    Unterschicht/Ag n. a. n. a. +
    Unterschicht/Au/ ENIG (Electroless Nickel Immersion Gold)/ENEPIG (Electroless Nickel Electroless Palladium Immersion Gold) n. a. n. a. +
  • In der Tabelle kann X ein beliebiges geeignetes Metall repräsentieren, wie z. B. in der Technik bekannt ist, z. B. Kupfer, eine Kupferlegierung, Aluminium, eine Aluminiumlegierung oder dergleichen. Einträge in der Tabelle können eine Eignung zum Bilden der Schichtstruktur 200 unter Verwendung des Lotmaterials 100 gemäß verschiedenen Ausführungsformen angeben. + kann eine gute Eignung angeben, + kann eine sehr gute Eignung angeben und (+) kann eine beschränkte/reduzierte Eignung angeben.
  • Bezüglich einer Cu-Metallisierung kann ein Hauptproblem bei einer Kombination mit einem zinnreichen Lot eine fortgesetzte Cu-Sn-Phasenbildung sein, was üblicherweise zu einem vollständigen Verbrauch des Kupfers und einem anschließenden Versagen der Vorrichtung führt. Jedoch haben Experimente gezeigt (siehe 9), dass Cu eine anwendbare Metallisierung ist, da ein großer Bruchteil des Zinns in die thermodynamisch stabilen Hochtemperatur-Ni-Sn-Phasen umgewandelt werden kann und nur ein kleiner Anteil an Zinn, wenn überhaupt, für die Cu-Sn-Phasenbildung verfügbar sein kann, so dass die Cu-Schicht typischerweise nicht vollständig verbraucht wird.
  • Die zweite Schicht 101 kann aus dem Lotmaterial 100 gebildet sein. Zum Unterscheiden zwischen dem Lotmaterial 100 vor dem Lötprozess und der Lotschicht 101, die durch den Lötprozess gebildet wird, werden unterschiedliche Bezugszeichen 100, 101 verwendet.
  • Die erste Schicht 222 und/oder die dritte Schicht 222 kann wenigstens eines aus einer Gruppe beinhalten, daraus bestehen oder im Wesentlichen daraus bestehen, welche Nickel, Nickelvanadium (NiV), ein Nickelphosphid, z. B. NiP, Nickelsilicid (NiSi), Kupfer, Gold, Silber, Zinn, Zink, Platin und Palladium und/oder eine Legierung aus beliebigen dieser Materialien beinhaltet.
  • Eine Dicke der ersten Schicht 222 und/oder eine Dicke der dritten Schicht 222 kann in einem Bereich von etwa 100 nm bis etwa 5 µm liegen.
  • Wie in 2J gezeigt, kann das elektrisch leitfähige Substrat 224 eine weitere Schicht 222 auf seiner Unterseite aufweisen, die von der zweiten Schicht 101 abgewandt sein kann.
  • In 2I sind die erste Schicht 222 und die dritte Schicht 222 ohne irgendein zusätzliches Element gezeigt, das daran angebracht sein kann (außer der zweiten Schicht 101). Typischerweise kann sowohl die erste Schicht 222 und/oder die dritte Schicht 222 Teil eines Elements oder einer Vorrichtung, das/die durch die zweite Schicht 101 verbunden werden soll, sein oder daran befestigt sein.
  • Ausführungsbeispiele der Schichtstrukturen 200, die solche Elemente oder Vorrichtungen beinhalten, sind in 2A bis 2H, 3A und 3B gezeigt.
  • Die Schichtstruktur 200 kann bei verschiedenen Ausführungsformen mehrere erste Schichten 222, mehrere zweite Schichten 101 und mehrere dritte Schichten 222 beinhalten.
  • Bei verschiedenen Ausführungsformen kann die erste Schicht 222 und/oder die dritte Schicht 222 eine Chipmetallisierung 220B, 220F, die auch als Kontaktoberfläche bezeichnet wird, sein oder beinhalten. Die Chipmetallisierungen 220B, 220F können auf zwei gegenüberliegenden Seiten des Chips 220 vorhanden sein, die als Rückseitenmetallisierung 220B bzw. Vorderseitenmetallisierung 220F bezeichnet werden. Eine oder beide der Chipmetallisierungen 220F, 220B können Nickel und/oder eine Nickellegierung beinhalten oder daraus bestehen. Bei verschiedenen Ausführungsformen kann das Nickel und/oder die Nickellegierung durch eine Metalloberflächenbehandlung (z. B. Ni/Au, NiP/Pd/Au usw.) bedeckt werden, um Oxidation zu vermeiden. Die Metalloberflächenbehandlung kann auf eine solche Weise konfiguriert sein, z. B. in Bezug auf Dicke, Zusammensetzung usw., dass der hier beschriebene Lötprozess, insbesondere das Bilden der intermetallischen Phase, ungestört oder im Wesentlichen ungestört ist.
  • Eine Dicke einer oder beider der Chipmetallisierungen 220F, 220B kann wenigstens 200 nm betragen, z. B. in einem Bereich von etwa 200 nm bis etwa 5 µm liegen.
  • Bei dem Ausführungsbeispiel aus 2A kann eine erste Zwischenverbindung durch eine der ersten Schichten 222, die eine nickelhaltige Plattierungsschicht 222 sein kann, die auf einem elektrisch leitfähigen Substrat 224, z. B. auf einem Leiterrahmen, z. B. einem Kupferleiterrahmen, gebildet ist, einer der zweiten Schichten 101, die mit der ersten Schicht 222 verbunden ist, und einer der dritten Schichten 222 gebildet sein, die eine nickelhaltige Rückseitenmetallisierung 220B eines Chips 220 sein kann, die auch als eine Kontaktoberfläche des Chips 220, d. h. eine Rückseitenkontaktoberfläche, bezeichnet wird.
  • Eine zweite Zwischenverbindung kann durch eine andere der ersten Schichten 222, die eine nickelhaltige Vorderseitenmetallisierung 220F eines Chips 220 sein kann, eine andere der zweiten Schichten 101, die mit der ersten Schicht 222 verbunden ist, und eine andere der dritten Schichten 222 gebildet werden, die eine nickelhaltige Plattierungsschicht 222 ist, die auf einer elektrisch leitfähigen Struktur 226, z. B. auf einer Klammer, z. B. einer Kupferklammer, oder dergleichen gebildet ist.Die Ausführungsform aus 2B kann sich von der Ausführungsform aus 2A im Wesentlichen darin unterscheiden, dass die zweite Zwischenverbindung nicht die Klammer beinhaltet, die die andere der dritten Schichten 222 trägt. Stattdessen kann ein anders konfigurierter Metallkontakt 226, z. B. ein Kupferkontakt, bereitgestellt werden, auf dem die andere der dritten Schichten 222 gebildet wird.
  • Die Ausführungsform aus 2C kann sich von den Ausführungsformen aus 2A und 2B im Wesentlichen darin unterscheiden, dass die zweite Zwischenverbindung nicht gebildet ist. Stattdessen kann die Vorderseitenmetallisierung 220F des Chips 220 freigelegt werden, zum Beispiel um durch ein herkömmliches Mittel kontaktiert zu werden, z. B. wie oben beschrieben ist, z. B. durch eine Diffusionslötverbindung.
  • Die Ausführungsform aus 2D kann sich von der Ausführungsform aus 2B im Wesentlichen darin unterscheiden, dass das elektrisch leitfähige Substrat 224 aus 2D durch ein isoliertes Substrat 224, 232, 234 ersetzt wird, das eine elektrisch leitfähige Schicht 224, z. B. eine Kupferschicht, mit der ersten Schicht 222 auf ihrer Vorderseite gebildet, eine Keramikschicht 232, die mit ihrer Vorderseite an einer Rückseite der elektrischen leitfähigen Schicht 224 angebracht ist, und eine Metallschicht 234, die an einer Rückseite der Keramikschicht 232 angebracht ist, beinhaltet.
  • Um anzugeben, dass die zwei zweiten Schichten 101 entweder in einem gemeinsamen Lötprozess (wobei in diesem Fall beide Schichten gleichzeitig von einer Schicht aus Lotmaterial 100 zu der zweiten Schicht 101 umgewandelt würden) oder in aufeinanderfolgenden Prozessen (wobei in diesem Fall eine erste der Schichten aus Lotmaterial 100 zu der zweiten Schicht 100 umgewandelt würde, bevor eine weitere der Schichten aus Lotmaterial 100 aufgebracht und später zu einer weiteren zweiten Schicht 101 umgewandelt wird) gebildet werden, sind die jeweiligen Schichten in 2B, 2C und 2D mit beiden Bezugsziffern, 100 und 101, beschriftet.
  • Die Ausführungsform aus 2E kann sich von der Ausführungsform aus 2C im Wesentlichen darin unterscheiden, dass das elektrisch leitfähige Substrat 224 aus 2D durch ein isoliertes Substrat 224, 232, 234 ersetzt wird, das eine elektrisch leitfähige Schicht 224, z. B. eine Kupferschicht, mit der ersten Schicht 222 auf ihrer Vorderseite gebildet, eine Keramikschicht 232, die mit ihrer Vorderseite an einer Rückseite der elektrischen leitfähigen Schicht 224 angebracht ist, und eine Metallschicht 234, die an einer Rückseite der Keramikschicht 232 angebracht ist, beinhaltet.
  • Die Ausführungsform aus 2F kann sich von der Ausführungsform aus 2E im Wesentlichen darin unterscheiden, dass das isolierte Substrat 224, 232, 234 nicht bereitgestellt ist, sondern stattdessen ein zweischichtiges isoliertes Substrat 224, 232 bereitgestellt ist. Das zweischichtige isolierte Substrat 224, 232 kann eine elektrisch leitfähige Schicht 224, z. B. eine Kupferschicht, mit der ersten Schicht 222 auf ihrer Vorderseite gebildet, und eine elektrisch isolierende Schicht 232, die mit ihrer Vorderseite an einer Rückseite der elektrisch leitfähigen Schicht 224 angebracht ist, beinhalten. Die elektrisch leitfähige Schicht 232 kann (ein) beliebige(s) elektrisch isolierende(s) Material(ien) beinhalten, das (die) in der Technik für isolierte Substrate verwendet wird (werden), z. B. Keramik, Glas, ein organisches Material usw.
  • Die Ausführungsform aus 2G kann sich von der Ausführungsform aus 2D im Wesentlichen darin unterscheiden, dass das isolierte Substrat 224, 232, 234 nicht bereitgestellt ist, sondern stattdessen ein zweischichtiges isoliertes Substrat 224, 232 bereitgestellt ist. Das zweischichtige isolierte Substrat 224, 232 kann eine elektrisch leitfähige Schicht 224, z. B. eine Kupferschicht, mit der ersten Schicht 222 auf ihrer Vorderseite gebildet, und eine elektrisch isolierende Schicht 232, die mit ihrer Vorderseite an einer Rückseite der elektrisch leitfähigen Schicht 224 angebracht ist, beinhalten. Die elektrisch leitfähige Schicht 232 kann (ein) beliebige(s) elektrisch isolierende(s) Material(ien) beinhalten, das (die) in der Technik für isolierte Substrate verwendet wird (werden), z. B. Keramik, Glas, ein organisches Material usw.
  • Die Ausführungsform aus 2H kann sich von der Ausführungsform aus 2B darin unterscheiden, dass die erste Zwischenverbindung nicht gebildet ist. Stattdessen kann die Rückseite 220B des Chips 220 durch Diffusionslöten an dem elektrisch leitfähigen Substrat 224 angebracht sein.
  • Bei verschiedenen Ausführungsformen kann die zweite Schicht 101 aus Nickel und Zinn bestehen oder im Wesentlichen daraus bestehen.
  • Die Ausführungsformen der Schichtstrukturen 200, die in 3A bzw. 3B gezeigt sind, können der Schichtstruktur 200 aus 2C ähnlich oder identisch mit dieser sein, mit Ausnahme von Visualisierungseigenschaften der zweiten Schicht 101.
  • Die zweite Schicht 101 kann eine intermetallische Phase aus Nickel und Zinn beinhalten.
  • Bei verschiedenen Ausführungsformen, wovon ein Ausführungsbeispiel in 3A gezeigt ist, kann die zweite Schicht 101 aus der intermetallischen Phase bestehen oder im Wesentlichen aus dieser bestehen. In diesem Fall können ein absoluter Anteil an Nickel, das in dem ersten Anteil an Teilchen 104_1 und in dem zweiten Anteil an Teilchen 104_2 des Lötmaterials 100 enthalten ist, und/oder ein relativer Anteil an Nickel, das in dem ersten Anteil an Teilchen 104_1 bzw. in dem zweiten Anteil an Teilchen 104_2 enthalten ist, und/oder eine absolute und/oder relative Größe des ersten Anteils an Teilchen 104_1 und des zweiten Anteils an Teilchen 104_2 derart gewählt worden sein, dass nicht nur der erste Anteil an Teilchen 104_1 vollständig schmilzt, sondern auch der zweite Anteil an Teilchen 104 2 im Wesentlichen oder vollständig schmilzt, um die intermetallische Phase zu bilden.
  • Bei verschiedenen Ausführungsformen, wovon ein Ausführungsbeispiel in 3B gezeigt ist, kann die zweite Schicht 101 Nickelteilchen 104 2 mit einer Größe beinhalten, die größer als eine Dicke der ersten Schicht 222 und/oder größer als eine Dicke der dritten Schicht 222 ist. Die Nickelteilchen 104_2 können Reste des Anteils an zweiten Teilchen 104_2, d. h. der größeren Teilchen 104_2, die ursprünglich in dem Lotmaterial 100 enthalten waren, sein. Während des Lötprozesses kann ein Bruchteil der größeren Teilchen 104_2 geschmolzen sein, wenn eine Temperatur des Lotmaterials 100, das die größeren Teilchen 104_2 umgibt, eine Schmelztemperatur des Nickels erreicht hat. Vor dem Schmelzen der ganzen größeren Nickelteilchen 104_2 erreichte das geschmolzene Lotmaterial 100 jedoch eine Zusammensetzung, die zum Bilden der intermetallischen Phase geeignet war, und verfestigte sich dementsprechend, wodurch die verbleibenden größeren Teilchen 104_2 eingeschlossen wurden.
  • Eine ähnliche Situation kann für Teilchen mit einer Größe, die verschieden von der Größe des ersten Anteils an Teilchen 104_1 und/oder von der Größe des zweiten Anteils an Teilchen 104_2 ist, z. B. den dritten Anteil an Teilchen 104_3 und/oder die weiteren Teilchen 104_E, auftreten. Teilchen bis zu einer Grenzgröße können vollständig geschmolzen und in der intermetallischen Phase enthalten sein, wohingegen Reste der Teilchen größer als die Grenzgröße in der zweiten Schicht 101 verbleiben können. Die Grenzgröße kann höher als die maximale Größe des ersten Anteils an Teilchen 104_1 sein, die in dem Lotmaterial 100 vorhanden sind.
  • Mit anderen Worten kann die zweite Schicht 101 ferner weitere Nickelteilchen mit einer Größe beinhalten, die kleiner als die Größe der Nickelteilchen 104 2 ist.
  • Bei verschiedenen Ausführungsformen kann die intermetallische Phase zwischen etwa 80 Gew.-% und etwa 95 Gew.-% der zweiten Schicht 101 bilden.
  • Die intermetallische Phase kann bei verschiedenen Ausführungsformen aus Ni3Sn4 und/oder Ni3Sn2 bestehen oder im Wesentlichen daraus bestehen.
  • Eine Dicke der zweiten Schicht 101 kann in einem Bereich von etwa 50 µm bis etwa 70 µm liegen.
  • 4A und 4B zeigen jeweils eine schematische Querschnittsansicht eines Chipgehäuses 400 gemäß verschiedenen Ausführungsformen.
  • Das Chipgehäuse 400 kann eine Schichtstruktur 200, wie oben beschrieben, wie zum Beispiel in Zusammenhang mit einer der Ausführungsformen aus 2A bis 2J, 3A und/oder 3B beschrieben, beinhalten. Zu veranschaulichenden Zwecken wurde die Ausführungsform aus 2C als eine Basis für das Chipgehäuse 400 ausgewählt.
  • Das Chipgehäuse 400 kann einen Chip 220 aufweisen. Der Chip 220 ist bereits bei den Ausführungsformen der Schichtstrukturen 200 aus 2A bis 2H, 3A und 3B enthalten, müsste aber zu der Ausführungsform der Schichtstruktur 200 aus 2J hinzugefügt werden.
  • Der Chip 220 kann die erste Schicht 222, z. B. als eine (z. B. Rückseiten-) Chipmetallisierung 220B, ein leitfähiges Substrat 224, 222 einschließlich der dritten Schicht 222 und eine Kapselung 440, die den Chip 220 und die erste Schicht 222, 220B, die zweite Schicht 100 und/oder die dritte Schicht 222 wenigstens teilweise einkapselt, beinhalten.
  • Die Kapselung 440 kann ein Kapselungsmaterial, wie in der Technik bekannt, beinhalten oder daraus bestehen und kann durch bekannte Prozesse angeordnet werden.
  • Bei dem in 4B gezeigten Ausführungsbeispiel wurde die Schichtstruktur 200 aus 2J als eine Basis für das Chipgehäuse 400 gewählt. Jedoch kann eine beliebige andere Schichtstruktur 200 gemäß verschiedenen Ausführungsformen als eine jeweilige Basis für das Chipgehäuse 400 verwendet werden. Ein Unterschied zwischen dem Chipgehäuse 400 aus 4A und dem Chipgehäuse 400 aus 4B kann darin bestehen, dass das leitfähige Substrat 224 aus 4A entweder als eine (weitere) Schicht 222 nicht geeignet ist oder optional als eine (weitere) Schicht 222 geeignet sein kann und dass das leitfähige Substrat 224 aus 4B eine (weitere) Schicht 222 aufweisen kann, die auf ihrer Unterseite gegenüber dem Chip 220 angeordnet ist. Die (weitere) Schicht 222 oder eine jeweilige Eignung kann auf eine Eignung zum Löten unter Verwendung des Lotmaterials 100 gemäß verschiedenen Ausführungsformen verweisen.
  • Das Chipgehäuse 400 aus 4B (oder optional aus 4A) kann dazu konfiguriert sein, an ein Kontaktpad, zum Beispiel ein Kontaktpad einer Leiterplatte, gelötet zu werden. Das leitfähige Substrat 224, das die Schicht 222 oder wenigstens einen oder mehrere Teile davon bildet oder beinhaltet, kann zum elektrischen Kontaktieren des Chips konfiguriert sein und kann daher als Metallzuleitungen bezeichnet werden. Sie können von der Kapselung 440 des Chipgehäuses 400 freigelegt sein oder aus dieser hervorstehen.
  • 10A und 10B zeigen jeweils eine schematische Querschnittsansicht einer Chipanordnung 1000 gemäß verschiedenen Ausführungsformen.
  • Die Chipanordnung 1000 kann ein Chipgehäuse 400 gemäß verschiedenen Ausführungsformen, zum Beispiel wie in 4A und 4B gezeigt, beinhalten.
  • Das Chipgehäuse 400 kann eine oder mehrere Metallzuleitungen 224, 222 (in 10A und 10B sind jeweils zwei Metallzuleitungen 224, 222 gezeigt) beinhalten, die zum elektrischen Kontaktieren des Chips 220 konfiguriert sein können. Die Metallzuleitungen 224, 222 können freigelegt sein und können eine Außenoberfläche aufweisen, die eine Schicht 222 bildet, indem zum Beispiel das leitfähige Substrat 224 mit einem Material versehen wird, das dazu geeignet sein kann, mit dem Lot 100 gelötet zu werden, oder indem eine geeignete Schicht 222 über dem leitfähigen Substrat 224 bereitgestellt wird.
  • Die Chipanordnung 1000 kann ferner eine Leiterplatte 1100 beinhalten, die ein Basismaterial 1110 (das dielektrisch sein kann) und wenigstens ein Kontaktpad (1112) beinhalten kann.
  • Die Chipanordnung 1000 kann ferner eine Schicht 101 zwischen der wenigstens einen Metallzuleitung 224, 222 und dem wenigstens einen Kontaktpad 224, 222 beinhalten. Die Schicht 101 kann ähnlich der oben zum Beispiel in Zusammenhang mit der Schichtstruktur 400 beschriebenen zweiten Schicht 101 oder identisch mit dieser sein. Die Schicht 101 kann aus dem Lotmaterial 100 gebildet sein. Die Schicht 101 kann durch den oben und unten gemäß verschiedenen Ausführungsformen beschriebenen Lotprozess gebildet werden.
  • Bei verschiedenen Ausführungsformen kann die Schicht 101 aus Nickel und Zinn bestehen oder im Wesentlichen daraus bestehen und kann eine intermetallische Phase aus Nickel und Zinn enthalten.
  • Bei verschiedenen Ausführungsformen kann die Schicht 101 Nickelteilchen 104_2 mit einer Größe beinhalten, die größer als eine Dicke der Metallzuleitung 224, 222 und/oder größer als eine Dicke des Kontaktpads 1112 ist.
  • Bei verschiedenen Ausführungsformen können die wenigstens eine Metallzuleitung 224, 222 bzw. das wenigstens eine Kontaktpad 1112 wenigstens ein Material aus einer Gruppe von Materialien beinhalten oder daraus bestehen, wobei die Gruppe Nickel, Kupfer, Gold, Platin, Zinn, Zink, Palladium und eine Legierung aus diesen Materialien beinhaltet.
  • Bei verschiedenen Ausführungsformen kann die wenigstens eine Metallzuleitung 224, 222 und/oder das wenigstens eine Kontaktpad eine Plattierungsschicht 222 beinhalten.
  • Bei verschiedenen Ausführungsformen kann die Plattierungsschicht 222 wenigstens ein Material aus einer Gruppe von Materialien beinhalten oder daraus bestehen, wobei die Gruppe Nickel, Kupfer, Gold, Palladium und eine Legierung aus diesen Materialien beinhaltet.
  • Eine Dicke der Plattierungsschicht 222 kann bei verschiedenen Ausführungsformen in einem Bereich von etwa 100 nm bis etwa 5 µm liegen.
  • 6 zeigt ein Flussdiagramm 600 eines Verfahrens zum Bilden einer Schichtstruktur gemäß verschiedenen Ausführungsformen.
  • Das Verfahren kann Anordnen einer Schicht aus einem wie oben beschriebenen Lotmaterial gemäß verschiedenen Ausführungsformen zwischen einer ersten Schicht, die Nickel oder eine Nickellegierung beinhaltet, und einer dritten Schicht, die Nickel oder eine Nickellegierung beinhaltet, beinhalten (610).
  • In Abhängigkeit von dem Typ eines Lotmaterials, das verwendet werden kann, kann das Anordnen unterschiedlich und im Wesentlichen wie in der Technik bekannt, zum Beispiel wie von bleihaltigen Lotmaterialien bekannt, durchgeführt werden.
  • Zum Beispiel kann, falls das Lotmaterial als eine Lötpaste aufgebracht wird, die Paste durch Dispensieren oder Drucken der Paste auf die erste Schicht und/oder auf die zweite Schicht, z. B. auf den Leiterrahmen und/oder auf die Die-Vorderseite und/oder auf die Klammer und/oder auf die Die-Rückseite, aufgebracht werden. Im Fall des Aufbringens des Lotmaterials als ein Lotformteil oder eine andere feste Form von Lotmaterial, kann das Lotformteil usw. über der ersten Schicht angeordnet werden und kann die zweite Schicht über dem Lotmaterial angeordnet werden.
  • Das Verfahren kann ferner Erwärmen der Schichtstruktur auf eine Schmelztemperatur des Lotmaterials beinhalten, bis sich eine intermetallische Phase bildet (620).
  • Bei verschiedenen Ausführungsformen können mehrere Lötzwischenverbindungen gleichzeitig in derselben Schichtstruktur, z.B. übereinander, gebildet werden.
  • Alternativ dazu kann, da eine Schmelztemperatur der intermetallischen Phase viel höher als eine Schmelztemperatur des Lotmaterials ist, sequentielles Bilden der Lötzwischenverbindungen in einer Vorrichtung durchgeführt werden.
  • Zum Beispiel kann nach dem Anordnen des Lotmaterials zwischen der ersten Schicht und der zweiten Schicht, z. B. nach einer Platzierung des Chips auf einem Leiterrahmen und einer Klammer auf der Die-Vorderseite (hier können zwei Lötverbindungen gleichzeitig gebildet werden, eine zwischen dem Leiterrahmen und dem Chip und die andere zwischen dem Chip und der Klammer, was zu einer wie in 2A gezeigten Schichtstruktur führen kann), wodurch ein Stapel gebildet wird, der Stapel in einem Wiederaufschmelz- oder Kastenofen mit einem spezifischen Temperaturprofil erwärmt werden, das auf die erwähnten Materialien und Dicken angepasst wird. Alternativ dazu kann der Zweischrittprozess mit separaten Wiederaufschmelzprozessen für die Die-Befestigung und für die Klammerbefestigung durchgeführt werden.
  • 7 zeigt ein Flussdiagramm 700 eines Verfahrens zum Bilden eines Chipgehäuses gemäß verschiedenen Ausführungsformen.
  • Das Verfahren kann Anordnen einer Schicht aus einem wie oben beschriebenen Lotmaterial gemäß verschiedenen Ausführungsformen zwischen einer ersten Schicht, die Nickel oder eine Nickellegierung beinhaltet, und einer dritten Schicht, die Nickel oder eine Nickellegierung beinhaltet, beinhalten, wobei die erste Schicht eine Chipmetallisierungsschicht ist und wobei die zweite Schicht Teil eines leitfähigen Substrats ist (710).
  • Das Verfahren kann ferner Erwärmen der Schichtstruktur auf eine Schmelztemperatur des Lotmaterials beinhalten, bis sich eine intermetallische Phase bildet (720).
  • Bis zu diesem Punkt kann das Verfahren zum Bilden eines Chipgehäuses identisch mit dem Verfahren zum Bilden einer Schichtstruktur in dem Fall sein, dass die erste Schicht eine Chipmetallisierungsschicht ist und die zweite Schicht Teil eines leitfähigen Substrats ist.
  • Das Verfahren kann ferner Bilden einer Kapselung beinhalten, die den Chip und die Schichtstruktur wenigstens teilweise einkapselt (730).
  • 8 zeigt ein Flussdiagramm 800 eines Verfahrens zum Bilden einer Chipanordnung.
  • Das Verfahren kann Anordnen einer Schicht aus einem Lotmaterial gemäß verschiedenen Ausführungsformen zwischen wenigstens einer Metallzuleitung eines Chipgehäuses und einem Kontaktpad einer Leiterplatte (810) und Erwärmen des Lotmaterials auf eine Schmelztemperatur des Lotmaterials, bis sich eine intermetallische Phase bildet, beinhalten (820).
  • Verschiedene Beispiele sind nachfolgend beschrieben:
  • Beispiel 1 ist ein Lotmaterial. Das Lotmaterial kann Nickel und Zinn beinhalten, wobei das Nickel einen ersten Anteil an Teilchen und einen zweiten Anteil an Teilchen beinhalten kann, wobei eine Summe des ersten Anteils an Teilchen und des zweiten Anteils an Teilchen ein Gesamtanteil des Nickels oder weniger ist, wobei der erste Anteil an Teilchen zwischen 5 At.-% und 60 At.-% (bevorzugt zwischen 25 At.-% und 60 At.-%) des Gesamtanteils des Nickels beträgt, wobei der zweite Anteil an Teilchen zwischen 10 At.-% und 95 At.-% (bevorzugt zwischen 10 At.-% und 75 At.-%) des Gesamtanteils des Nickels beträgt, wobei die Teilchen des ersten Anteils an Teilchen eine Größe in einem Bereich von etwa 1 µm bis etwa 20 µm aufweisen, und wobei die Teilchen des zweiten Anteils an Teilchen eine Größe in einem Bereich von etwa 30 µm bis etwa 50 µm aufweisen.
  • Bei Beispiel 2 kann der Gegenstand aus Beispiel 1 optional beinhalten, dass die Größe der Teilchen des ersten Anteils an Teilchen eine Größe von etwa 3 µm bis etwa 7 µm aufweist.
  • Bei Beispiel 3 kann der Gegenstand aus Beispiel 1 optional beinhalten, dass die Größe der Teilchen des ersten Anteils an Teilchen eine Größe von etwa 5 µm bis etwa 15 µm aufweist.
  • Bei Beispiel 4 kann der Gegenstand aus einem der Beispiele 1 bis 3 optional beinhalten, dass die Größe der Teilchen des zweiten Anteils an Teilchen eine Größe von etwa 35 µm bis etwa 40 µm aufweist.
  • Bei Beispiel 5 kann der Gegenstand aus einem der Beispiele 1 bis 4 optional beinhalten, dass die Teilchen sphärisch oder im Wesentlichen sphärisch sind.
  • Bei Beispiel 6 kann der Gegenstand aus einem der Beispiele 1 bis 5 optional beinhalten, dass das Nickel einen dritten Anteil an Teilchen beinhaltet, wobei eine Summe des ersten Anteils an Teilchen, des zweiten Anteils an Teilchen und des dritten Anteils an Teilchen ein Gesamtanteil des Nickels oder weniger ist, wobei der dritte Anteil an Teilchen zwischen 10 At.-% und 85 At.-% des Gesamtanteils des Nickels beträgt, und wobei die Teilchen des dritten Anteils an Teilchen eine Größe in einem Bereich von mehr als 20 µm bis weniger als 30 µm aufweisen.
  • Bei Beispiel 7 kann der Gegenstand aus einem der Beispiele 1 bis 6 optional beinhalten, dass ein Nickelanteil des Lotmaterials in einem Bereich von etwa 35 At.-% bis etwa 90 At.-% liegt.
  • Bei Beispiel 8 kann der Gegenstand aus einem der Beispiele 1 bis 7 optional beinhalten, dass das Lotmaterial als eine Lötpaste konfiguriert ist.
  • Bei Beispiel 9 kann der Gegenstand aus Beispiel 8 optional beinhalten, dass die Lötpaste ein weiches Lot auf Basis von Zinn beinhaltet, in dem der erste Anteil an Teilchen und der zweite Anteil an Teilchen verteilt sind.
  • Bei Beispiel 10 kann der Gegenstand aus einem der Beispiele 1 bis 9 optional beinhalten, dass das Lotmaterial als ein Lotdraht konfiguriert ist.
  • Bei Beispiel 11 kann der Gegenstand aus einem der Beispiele 1 bis 9 optional beinhalten, dass das Lotmaterial als ein kompaktiertes Pulver oder als ein Lotformteil konfiguriert ist.
  • Beispiel 12 ist eine Schichtstruktur. Die Schichtstruktur kann Folgendes beinhalten: eine erste Schicht, die Nickel oder eine Nickellegierung beinhaltet, eine dritte Schicht, die Nickel oder eine Nickellegierung beinhaltet, und eine zweite Schicht zwischen der ersten Schicht und der dritten Schicht, wobei die zweite Schicht aus Nickel und Zinn besteht oder im Wesentlichen daraus besteht, wobei die zweite Schicht eine intermetallische Phase aus Nickel und Zinn beinhaltet, und wobei optional die zweite Schicht Nickelteilchen mit einer Größe beinhaltet, die größer als eine Dicke der ersten Schicht und/oder größer als eine Dicke der dritten Schicht ist.
  • Bei Beispiel 13 kann der Gegenstand aus Beispiel 12 optional beinhalten, dass die intermetallische Phase zwischen etwa 80 Gew.-% und etwa 95 Gew.-% der zweiten Schicht bildet.
  • Bei Beispiel 14 kann der Gegenstand aus Beispiel 13 optional beinhalten, dass die intermetallische Phase aus Ni3Sn4 und/oder Ni3Sn2 besteht oder im Wesentlichen daraus besteht.
  • Bei Beispiel 15 kann der Gegenstand aus einem der Beispiele 12 bis 14 optional beinhalten, dass die zweite Schicht ferner weitere Nickelteilchen mit einer Größe beinhaltet, die kleiner als die Größe der Nickelteilchen ist.
  • Bei Beispiel 16 kann der Gegenstand aus einem der Beispiele 12 bis 15 optional beinhalten, dass die erste Schicht und/oder die dritte Schicht wenigstens eines aus einer Gruppe, welche Nickel, Nickelvanadium (NiV), ein Nickelphosphid, z. B. NiP, Nickelsilicid (NiSi), Kupfer, Gold, Silber, Platin, Zinn, Zink und Palladium beinhaltet, beinhaltet, daraus besteht oder im Wesentlichen daraus besteht.
  • Bei Beispiel 17 kann der Gegenstand aus einem der Beispiele 12 bis 16 optional beinhalten, dass eine Dicke der ersten Schicht und/oder eine Dicke der dritten Schicht in einem Bereich von etwa 100 nm bis etwa 5 µm liegt.
  • Bei Beispiel 18 kann der Gegenstand aus einem der Beispiele 12 bis 17 optional beinhalten, dass eine Dicke der zweiten Schicht in einem Bereich von etwa 50 µm bis etwa 70 µm liegt.
  • Beispiel 19 ist ein Chipgehäuse. Das Chipgehäuse kann Folgendes beinhalten: die Schichtstruktur aus einem der Beispiele 12 bis 18, einen Chip, der die erste Schicht beinhaltet, ein leitfähiges Substrat, das die dritte Schicht beinhaltet, und eine Kapselung, die den Chip und die erste Schicht, die zweite Schicht und/oder die dritte Schicht wenigstens teilweise einkapselt.
  • Beispiel 20 ist ein Verfahren zum Bilden einer Schichtstruktur, wobei das Verfahren Folgendes beinhaltet: Anordnen einer Schicht aus einem Lotmaterial nach einem der Beispiele 1 bis 11 zwischen einer ersten Schicht, die Nickel oder eine Nickellegierung umfasst, und einer dritten Schicht, die Nickel oder eine Nickellegierung umfasst, und Erwärmen der Schichtstruktur auf eine Schmelztemperatur des Lotmaterials, bis sich eine intermetallische Phase bildet.
  • Bei Beispiel 21 kann der Gegenstand aus Beispiel 20 optional beinhalten, dass die zweite Schicht Nickelteilchen mit einer Größe beinhaltet, die größer als eine Dicke der ersten Schicht und/oder größer als eine Dicke der dritten Schicht ist.
  • Bei Beispiel 22 kann der Gegenstand aus Beispiel 20 oder 21 optional beinhalten, dass die intermetallische Phase zwischen etwa 80 Gew.-% und etwa 95 Gew.-% der zweiten Schicht bildet.
  • Bei Beispiel 23 kann der Gegenstand aus einem der Beispiele 20 bis 22 optional beinhalten, dass die intermetallische Phase aus Ni3Sn4 und/oder Ni3Sn2 besteht oder im Wesentlichen daraus besteht.
  • Bei Beispiel 24 kann der Gegenstand aus einem der Beispiele 20 bis 23 optional beinhalten, dass die zweite Schicht ferner weitere Nickelteilchen mit einer Größe beinhaltet, die kleiner als die Größe der Nickelteilchen ist.
  • Bei Beispiel 25 kann der Gegenstand aus einem der Beispiele 20 bis 24 optional beinhalten, dass die erste Schicht und/oder die dritte Schicht wenigstens eines aus einer Gruppe, welche Nickel, Nickelvanadium (NiV), ein Nickelphosphid, z. B. NiP, Nickelsilicid (NiSi), Kupfer, Gold, Silber, Platin, Zinn, Zink und Palladium beinhaltet, beinhaltet, daraus besteht oder im Wesentlichen daraus besteht.
  • Bei Beispiel 26 kann der Gegenstand aus einem der Beispiele 20 bis 25 optional beinhalten, dass eine Dicke der ersten Schicht und/oder eine Dicke der dritten Schicht in einem Bereich von etwa 100 nm bis etwa 5 µm liegt.
  • Bei Beispiel 27 kann der Gegenstand aus einem der Beispiele 20 bis 26 optional beinhalten, dass eine Dicke der zweiten Schicht in einem Bereich von etwa 50 µm bis etwa 70 µm liegt.
  • Beispiel 28 ist ein Verfahren zum Bilden eines Chipgehäuses. Das Verfahren kann Folgendes beinhalten: Bilden der Schichtstruktur nach einem der Beispiele 20 bis 27, wobei die erste Schicht eine Chipmetallisierungsschicht ist und wobei die zweite Schicht Teil eines leitfähigen Substrats ist, und Bilden einer Kapselung, die den Chip und die Schichtstruktur wenigstens teilweise einkapselt.
  • Beispiel 29 ist eine Schichtstruktur. Die Schichtstruktur kann Folgendes beinhalten: eine erste Schicht, die wenigstens ein Material aus einer ersten Gruppe von Materialien beinhaltet oder daraus besteht, wobei die erste Gruppe Folgendes beinhaltet: Nickel, Kupfer, Gold, Silber, Palladium, Zinn, Zink, Platin und eine Legierung aus beliebigen dieser Materialien, eine dritte Schicht, die wenigstens ein Material aus einer zweiten Gruppe von Materialien umfasst oder daraus besteht, wobei die zweite Gruppe Folgendes beinhaltet: Nickel, Kupfer, Gold, Palladium, Zinn, Silber, Zink, Platin und eine Legierung aus beliebigen dieser Materialien, und eine zweite Schicht zwischen der ersten Schicht und der dritten Schicht, wobei die zweite Schicht aus Nickel und Zinn besteht oder im Wesentlichen daraus besteht, wobei die zweite Schicht eine intermetallische Phase aus Nickel und Zinn umfasst, und wobei optional die zweite Schicht Nickelteilchen mit einer Größe umfasst, die größer als eine Dicke der ersten Schicht und/oder größer als eine Dicke der dritten Schicht ist.
  • Bei Beispiel 30 kann der Gegenstand aus Beispiel 29 optional beinhalten, dass die intermetallische Phase eine zwischenverbundene Struktur bildet.
  • Bei Beispiel 31 kann der Gegenstand aus Beispiel 19 optional beinhalten, dass das leitfähige Material ein Leiterrahmen ist.
  • Bei Beispiel 32 kann der Gegenstand aus Beispiel 31 optional beinhalten, dass die dritte Schicht eine Plattierungsschicht ist, die auf dem Leiterrahmen gebildet ist.
  • Bei Beispiel 33 kann der Gegenstand aus Beispiel 19, 31 oder 32 optional beinhalten, dass die erste Schicht eine Plattierungsschicht ist, die auf einer Chipmetallisierung gebildet ist.
  • Bei Beispiel 34 kann der Gegenstand aus einem der Beispiele 19 oder 31 bis 33 optional beinhalten, dass die erste Schicht und/oder die dritte Schicht wenigstens eines aus einer Gruppe, welche Nickel, Nickelvanadium (NiV), ein Nickelphosphid, z. B. NiP, Nickelsilicid (NiSi), Kupfer, Gold, Silber, Zinn, Platin, Zink und Palladium beinhaltet, beinhaltet, daraus besteht oder im Wesentlichen daraus bestht.
  • Bei Beispiel 35 kann der Gegenstand aus einem der Beispiele 19 oder 31 bis 34 optional beinhalten, dass eine Dicke der ersten Schicht und/oder eine Dicke der dritten Schicht in einem Bereich von etwa 100 nm bis etwa 5 µm liegt.
  • Beispiel 36 ist eine Chipanordnung. Die Chipanordnung kann Folgendes beinhalten: ein Chipgehäuse, das einen Chip und wenigstens eine Metallzuleitung zum elektrischen Kontaktieren des Chips von außerhalb des Gehäuses beinhaltet, eine Leiterplatte, die wenigstens ein Kontaktpad beinhaltet, und eine Schicht zwischen der wenigstens einen Metallzuleitung und dem wenigstens einen Kontaktpad, wobei die Schicht aus Nickel und Zinn besteht oder im Wesentlichen daraus besteht, wobei die Schicht eine intermetallische Phase aus Nickel und Zinn beinhaltet, und wobei optional die Schicht Nickelteilchen mit einer Größe beinhaltet, die größer als eine Dicke der Metallzuleitung und/oder größer als eine Dicke des Kontaktpads ist.
  • Bei Beispiel 37 kann der Gegenstand aus Beispiel 36 optional beinhalten, dass die wenigstens eine Metallzuleitung und das wenigstens eine Kontaktpad jeweils wenigstens ein Material aus einer Gruppe von Materialien beinhalten oder daraus bestehen, wobei die Gruppe Folgendes beinhaltet: Nickel, Kupfer, Gold, Platin, Palladium, Zinn, Zink und eine Legierung aus beliebigen dieser Materialien.
  • Bei Beispiel 38 kann der Gegenstand aus Beispiel 36 oder 37 optional beinhalten, dass die wenigstens eine Metallzuleitung und/oder das wenigstens eine Kontaktpad eine Plattierungsschicht beinhaltet.
  • Bei Beispiel 39 kann der Gegenstand aus Beispiel 38 optional beinhalten, dass die Plattierungsschicht wenigstens eines aus einer Gruppe, welche Nickel, Nickelvanadium (NiV), Nickelphosphid, z. B. NiP, und Nickelsilicid (NiSi), Kupfer, Gold, Silber, Platin, Zinn, Zink und Palladium beinhaltet, beinhaltet, daraus besteht oder im Wesentlichen daraus besteht.
  • Bei Beispiel 40 kann der Gegenstand aus Beispiel 39 optional beinhalten, dass eine Dicke der Plattierungsschicht in einem Bereich von etwa 100 nm bis etwa 5 µm liegt.
  • Beispiel 41 ist ein Verfahren zum Bilden einer Schichtstruktur. Das Verfahren kann Folgendes beinhalten: Anordnen einer Schicht aus einem Lotmaterial nach einem der Beispiele 1 bis 11 zwischen einer ersten Schicht und einer dritten Schicht, wobei die erste Schicht und die dritte Schicht jeweils wenigstens ein Material aus einer Gruppe von Materialien beinhalten oder daraus bestehen, wobei die Gruppe Folgendes beinhaltet: Nickel, Kupfer, Gold, Palladium und eine Legierung aus beliebigen dieser Materialien, und Erwärmen der Schichtstruktur auf eine Schmelztemperatur des Lotmaterials, bis sich eine intermetallische Phase bildet.
  • Bei Beispiel 42 kann der Gegenstand aus Beispiel 40 optional ferner Folgendes beinhalten: Bilden der ersten Schicht und/oder der dritten Schicht als eine Plattierungsschicht mit wenigstens einem aus einer Gruppe, die Folgendes beinhaltet: Nickelvanadium (NiV), ein Nickelphosphid, z. B. NiP, Nickelsilicid (NiSi), Kupfer, Gold, Silber, Platin, Zinn, Silber, Zink und Palladium und eine Legierung aus beliebigen dieser Materialien.
  • Bei Beispiel 43 kann der Gegenstand aus Beispiel 42 optional beinhalten, dass eine Schmelztemperatur der intermetallischen Phase höher als eine Schmelztemperatur des Lotmaterials ist.
  • Beispiel 44 ist ein Verfahren zum Bilden einer Chipanordnung. Das Verfahren kann Folgendes beinhalten: Anordnen einer Schicht aus einem Lotmaterial nach einem der Beispiele 1 bis 11 zwischen wenigstens einer Metallzuleitung eines Chipgehäuses und einem Kontaktpad einer Leiterplatte, und Erwärmen des Lotmaterials auf eine Schmelztemperatur des Lotmaterials, bis sich eine intermetallische Phase bildet.
  • Bei Beispiel 45 kann der Gegenstand aus Beispiel 44 optional beinhalten, dass eine Schmelztemperatur der intermetallischen Phase höher, optional wenigstens 100 K höher, als eine Schmelztemperatur des Lotmaterials ist.
  • Bei Beispiel 46 kann der Gegenstand aus Beispiel 44 oder 45 optional ferner Folgendes beinhalten: Löten wenigstens eines zusätzlichen Schaltkreiselements auf die Leiterplatte, wodurch die intermetallische Phase auf eine Temperatur oberhalb einer Schmelztemperatur des Lotmaterials, aber unterhalb einer Schmelztemperatur der intermetallischen Phase erwärmt wird. Beispiel 47 ist ein Lotmaterial. Das Lotmaterial kann Nickel und Zinn beinhalten, wobei das Nickel einen ersten Anteil an Teilchen und einen zweiten Anteil an Teilchen beinhalten kann, wobei eine Summe des ersten Anteils an Teilchen und des zweiten Anteils an Teilchen ein Gesamtanteil des Nickels oder weniger ist, wobei der erste Anteil an Teilchen zwischen 5 At.-% und 60 At.-% (bevorzugt zwischen 25 At.-% und 60 At.-%) des Gesamtanteils des Nickels beträgt, wobei der zweite Anteil an Teilchen zwischen 10 At.-% und 95 At.-% (bevorzugt zwischen 10 At.-% und 75 At.-%) des Gesamtanteils des Nickels beträgt, wobei die Teilchen des ersten Anteils an Teilchen eine erste Größenverteilung aufweisen, wobei die Teilchen des zweiten Anteils an Teilchen eine zweite Größenverteilung aufweisen, wobei 30 % bis 70 % des ersten Anteils an Teilchen eine Teilchengröße aufweisen, die in einem Bereich von etwa 5 µm um eine Teilchengröße herum liegt, die die höchste Anzahl an Teilchen gemäß der ersten Größenverteilung aufweist, und wobei 30% bis 70 % (optional 40 % bis 60 %) des zweiten Anteils an Teilchen eine Teilchengröße aufweisen, die in einem Bereich von etwa 5 µm um eine Teilchengröße herum liegt, die die höchste Anzahl an Teilchen gemäß der zweiten Größenverteilung aufweist.
  • Bei Beispiel 48 kann der Gegenstand aus Beispiel 47 optional beinhalten, dass die Teilchen des ersten Anteils an Teilchen eine Größe in einem Bereich von etwa 0,5 µm bis etwa 20 µm aufweisen, und dass die Teilchen des zweiten Anteils an Teilchen eine Größe in einem Bereich von etwa 30 µm bis etwa 50 µm aufweisen.
  • Bei Beispiel 49 kann der Gegenstand aus Beispiel 47 oder 48 optional beinhalten, dass das Zinn Teil eines zinnreichen Materials ist.
  • Bei Beispiel 50 kann der Gegenstand aus Beispiel 49 optional beinhalten, dass das zinnreiche Material wenigstens ein Material aus einer Gruppe von Materialien beinhaltet, wobei die Gruppe Folgendes beinhaltet: Sn, SnAg, SnAgCu, SnCu, SnSb, und ein anderes zinnreiches Material, das hauptsächlich aus Sn besteht und im Wesentlichen frei oder frei von Blei ist.
  • Bei Beispiel 51 kann der Gegenstand aus einem der Beispiele 47 bis 50 optional beinhalten, dass das Nickel einen dritten Anteil an Teilchen beinhaltet, wobei eine Summe des ersten Anteils an Teilchen, des zweiten Anteils an Teilchen und des dritten Anteils an Teilchen ein Gesamtanteil des Nickels oder weniger ist, dass der dritte Anteil an Teilchen zwischen 10 At.-% und 85 At.-% des Gesamtanteils des Nickels beträgt, dass die Teilchen des dritten Anteils an Teilchen eine dritte Größenverteilung aufweisen, wobei 30% bis 70 % (optional 40 % bis 60 %) des dritten Anteils an Teilchen eine Teilchengröße aufweisen, die in einem Bereich von etwa 5 µm um eine Teilchengröße herum liegt, die die höchste Anzahl an Teilchen gemäß der dritten Größenverteilung aufweist.
  • Bei Beispiel 52 kann der Gegenstand aus Beispiel 51 optional beinhalten, dass die Teilchen des dritten Anteils an Teilchen eine Größe in einem Bereich von mehr als 20 µm bis weniger als 30 µm aufweisen.
  • Obwohl die Erfindung insbesondere unter Bezugnahme auf spezielle Ausführungsformen gezeigt und beschrieben wurde, versteht der Fachmann, dass diverse Änderungen an Form und Einzelheit an ihr vorgenommen werden können, ohne von der Idee und dem Schutzumfang der Erfindung, wie durch die angehängten Ansprüche definiert, abzuweichen. Der Schutzumfang der Erfindung wird daher durch die angehängten Ansprüche angegeben, und alle Änderungen, die in die Bedeutung und den Äquivalenzbereich der Ansprüche fallen, sind daher einzuschließen.

Claims (50)

  1. Lotmaterial, das Folgendes umfasst: • Nickel; und • Zinn; • wobei das Nickel einen ersten Anteil an Teilchen und einen zweiten Anteil an Teilchen umfasst, wobei eine Summe des ersten Anteils an Teilchen und des zweiten Anteils an Teilchen ein Gesamtanteil des Nickels oder weniger ist; • wobei der erste Anteil an Teilchen zwischen 5 At.-% und 60 At.-% des Gesamtanteils des Nickels beträgt; • wobei der zweite Anteil an Teilchen zwischen 10 At.-% und 95 At.-% des Gesamtanteils des Nickels beträgt; • wobei die Teilchen des ersten Anteils an Teilchen eine erste Größenverteilung aufweisen; • wobei die Teilchen des zweiten Anteils an Teilchen eine zweite Größenverteilung aufweisen; und • wobei 30 % bis 70 % des ersten Anteils an Teilchen eine Teilchengröße aufweisen, die in einem Bereich von etwa 5 µm um eine Teilchengröße herum liegt, die die höchste Anzahl an Teilchen gemäß der ersten Größenverteilung aufweist; und • wobei 30 % bis 70 % des zweiten Anteils an Teilchen eine Teilchengröße aufweisen, die in einem Bereich von etwa 5 µm um eine Teilchengröße herum liegt, die die höchste Anzahl an Teilchen gemäß der zweiten Größenverteilung aufweist.
  2. Lotmaterial nach Anspruch 1, wobei 20 % bis 60 % des ersten Anteils an Teilchen eine Teilchengröße aufweisen, die in einem Bereich von etwa 5 µm um eine Teilchengröße herum liegt, die die höchste Anzahl an Teilchen gemäß der ersten Größenverteilung aufweist.
  3. Lotmaterial nach Anspruch 1 oder 2, wobei 20 % bis 60 % des zweiten Anteils an Teilchen eine Teilchengröße aufweisen, die in einem Bereich von etwa 5 µm um eine Teilchengröße herum liegt, die die höchste Anzahl an Teilchen gemäß der zweiten Größenverteilung aufweist.
  4. Lotmaterial nach einem der Ansprüche 1 bis 3, • wobei die Teilchen des ersten Anteils an Teilchen eine Größe in einem Bereich von etwa 0,5 µm bis etwa 20 µm aufweisen; und • wobei die Teilchen des zweiten Anteils an Teilchen eine Größe in einem Bereich von etwa 30 µm bis etwa 50 µm aufweisen.
  5. Lotmaterial nach einem der Ansprüche 1 bis 4, wobei das Zinn Teil eines zinnreichen Materials ist.
  6. Lotmaterial nach Anspruch 5, wobei das zinnreiche Material wenigstens ein Material aus einer Gruppe von Materialien umfasst, wobei die Gruppe Folgendes umfasst: • Sn, • SnAg, • SnAgCu, • SnCu, • SnSb; • und ein anderes zinnreiches Material, das hauptsächlich aus Sn besteht und im Wesentlichen frei von Blei ist.
  7. Lotmaterial nach einem der Ansprüche 1 bis 6, • wobei der erste Anteil an Teilchen zwischen 25 At.-% und 60 At.-% des Gesamtanteils des Nickels beträgt; und • wobei der zweite Anteil an Teilchen zwischen 10 At.-% und 75 At.-% des Gesamtanteils des Nickels beträgt.
  8. Lotmaterial nach einem der Ansprüche 1 bis 7, wobei die Teilchen sphärisch oder im Wesentlichen sphärisch sind.
  9. Lotmaterial nach einem der Ansprüche 1 bis 8, • wobei das Nickel einen dritten Anteil an Teilchen umfasst, wobei eine Summe des ersten Anteils an Teilchen, des zweiten Anteils an Teilchen und des dritten Anteils an Teilchen ein Gesamtanteil des Nickels oder weniger ist; • wobei der dritte Anteil an Teilchen zwischen 10 At.-% und 85 At.-% des Gesamtanteils des Nickels beträgt; • wobei die Teilchen des dritten Anteils an Teilchen eine dritte Größenverteilung aufweisen.
  10. Lotmaterial nach Anspruch 9, wobei 30 % bis 70 % des dritten Anteils an Teilchen eine Teilchengröße aufweisen, die in einem Bereich von etwa 5 µm um eine Teilchengröße herum liegt, die die höchste Anzahl an Teilchen gemäß der dritten Größenverteilung aufweist.
  11. Lotmaterial nach Anspruch 9 oder 10, wobei 40 % bis 60 % des dritten Anteils an Teilchen eine Teilchengröße aufweisen, die in einem Bereich von etwa 5 µm um eine Teilchengröße herum liegt, die die höchste Anzahl an Teilchen gemäß der dritten Größenverteilung aufweist.
  12. Lotmaterial nach einem der Ansprüche 9 bis 11, wobei die Teilchen des dritten Anteils an Teilchen eine Größe in einem Bereich von mehr als 20 µm bis weniger als 30 µm aufweisen.
  13. Lotmaterial nach einem der Ansprüche 1 bis 12, wobei ein Nickelanteil des Lotmaterials in einem Bereich von etwa 35 At.-% bis etwa 90 At.-% liegt.
  14. Lotmaterial nach einem der Ansprüche 1 bis 13, wobei das Lotmaterial als eine Lötpaste konfiguriert ist.
  15. Lotmaterial nach Anspruch 14, wobei die Lötpaste ein weiches Lot auf Basis von Zinn umfasst, in dem der erste Anteil an Teilchen und der zweite Anteil an Teilchen verteilt sind.
  16. Lotmaterial nach einem der Ansprüche 1 bis 15, wobei das Lotmaterial als ein Lotdraht konfiguriert ist.
  17. Lotmaterial nach einem der Ansprüche 1 bis 13, wobei das Lotmaterial als ein kompaktiertes Pulver oder als ein Lotformteil konfiguriert ist.
  18. Schichtstruktur, die Folgendes umfasst: • eine erste Schicht, die wenigstens ein Material aus einer ersten Gruppe von Materialien umfasst oder daraus besteht, wobei die erste Gruppe Folgendes umfasst: - Nickel; - Kupfer; - Gold; - Silber; - Palladium; - Zinn; - Zn; - Platin; - und eine Legierung aus beliebigen dieser Materialien; • eine dritte Schicht, die wenigstens ein Material aus einer zweiten Gruppe von Materialien umfasst oder daraus besteht, wobei die zweite Gruppe Folgendes umfasst: - Nickel; - Kupfer; - Gold; - Palladium; - Zinn; - Silber; - Zn; - Platin; - und eine Legierung aus beliebigen dieser Materialien; • eine zweite Schicht zwischen der ersten Schicht und der dritten Schicht; • wobei die zweite Schicht aus Nickel und Zinn besteht oder im Wesentlichen daraus besteht; • wobei die zweite Schicht eine intermetallische Phase aus Nickel und Zinn umfasst; und • wobei optional die zweite Schicht Nickelteilchen mit einer Größe umfasst, die größer als eine Dicke der ersten Schicht und/oder größer als eine Dicke der dritten Schicht ist.
  19. Schichtstruktur nach Anspruch 18, wobei die intermetallische Phase zwischen etwa 60 Gew.-% und etwa 95 Gew.-% der zweiten Schicht bildet.
  20. Schichtstruktur nach Anspruch 18 oder 19, wobei die intermetallische Phase aus Ni3Sn4 und/oder Ni3Sn2 besteht oder im Wesentlichen daraus besteht.
  21. Schichtstruktur nach einem der Ansprüche 18 bis 20, wobei die zweite Schicht ferner weitere Nickelteilchen mit einer Größe umfasst, die kleiner als die Größe der Nickelteilchen ist.
  22. Schichtstruktur nach einem der Ansprüche 18 bis 21, wobei die intermetallische Phase einen zwischenverbundene Struktur bildet.
  23. Schichtstruktur nach einem der Ansprüche 18 bis 22, wobei die erste Schicht und/oder die dritte Schicht wenigstens eines aus einer Gruppe umfasst, daraus besteht oder im Wesentlichen daraus besteht, welche Folgendes umfasst: • Nickel; • Nickelvanadium (NiV); • ein Nickelphosphid, z. B. NiP; • Nickelsilicid (NiSi); • Kupfer; • Gold; • Silber; • Zinn; • Πλατɩν; und • Palladium; • Zn.
  24. Schichtstruktur nach einem der Ansprüche 18 bis 23, wobei eine Dicke der ersten Schicht und/oder eine Dicke der dritten Schicht in einem Bereich von etwa 100 nm bis etwa 5 µm liegt.
  25. Schichtstruktur nach einem der Ansprüche 18 bis 24, wobei eine Dicke der zweiten Schicht in einem Bereich von etwa 50 µm bis etwa 70 µm liegt.
  26. Chipgehäuse, das Folgendes umfasst: • die Schichtstruktur nach einem der Ansprüche 18 bis 25; • einen Chip, der die erste Schicht umfasst; • ein leitfähiges Substrat, das die dritte Schicht umfasst; und • eine Kapselung, die den Chip und die erste Schicht, die zweite Schicht und/oder die dritte Schicht wenigstens teilweise einkapselt.
  27. Chipgehäuse nach Anspruch 26, wobei das leitfähige Material ein Leiterrahmen ist.
  28. Chipgehäuse nach Anspruch 27, wobei die dritte Schicht eine Plattierungsschicht ist, die auf dem Leiterrahmen gebildet ist.
  29. Chipgehäuse nach einem der Ansprüche 26 bis 28, wobei die erste Schicht eine Plattierungsschicht ist, die auf einer Chipmetallisierung gebildet ist.
  30. Chipgehäuse nach einem der Ansprüche 26 bis 29, wobei die erste Schicht und/oder die dritte Schicht wenigstens eines aus einer Gruppe umfasst, daraus besteht oder im Wesentlichen daraus besteht, welche Folgendes umfasst: • Nickel; • Nickelvanadium (NiV); • ein Nickelphosphid, z. B. NiP; • Nickelsilicid (NiSi); • Kupfer; • Gold; • Silber; • Πλατν; • Zinn; • Zink; und • Palladium;
  31. Chipgehäuse nach einem der Ansprüche 26 bis 30, wobei eine Dicke der ersten Schicht und/oder eine Dicke der dritten Schicht in einem Bereich von etwa 100 nm bis etwa 5 µm liegt.
  32. Chipanordnung, die Folgendes umfasst: • ein Chipgehäuse, das einen Chip und wenigstens eine Metallzuleitung zum elektrischen Kontaktieren des Chips von außerhalb des Gehäuses umfasst; • eine Leiterplatte, die wenigstens ein Kontaktpad umfasst; • eine Schicht zwischen der wenigstens einen Metallzuleitung und dem wenigstens einen Kontaktpad; • wobei die Schicht aus Nickel und Zinn besteht oder im Wesentlichen daraus besteht; • wobei die Schicht eine intermetallische Phase aus Nickel und Zinn umfasst; und • wobei optional die Schicht Nickelteilchen mit einer Größe umfasst, die größer als eine Dicke der Metallzuleitung und/oder größer als eine Dicke des Kontaktpads ist.
  33. Chipanordnung nach Anspruch 32, wobei die wenigstens eine Metallzuleitung und das wenigstens eine Kontaktpad jeweils wenigstens ein Material aus einer Gruppe von Materialien umfassen oder daraus bestehen, wobei die Gruppe Folgendes umfasst: - Nickel; - Kupfer; - Gold; - Platin; - Palladium; - Zinn; - Zink; - und eine Legierung aus beliebigen dieser Materialien.
  34. Chipanordnung nach Anspruch 32 oder 33, wobei die wenigstens eine Metallzuleitung und/oder das wenigstens eine Kontaktpad eine Plattierungsschicht umfasst.
  35. Chipanordnung nach Anspruch 34, wobei die Plattierungsschicht wenigstens eines aus einer Gruppe umfasst, daraus besteht oder im Wesentlichen daraus besteht, welche Folgendes umfasst: • Nickel; • Nickelvanadium (NiV); • ein Nickelphosphid, z. B. NiP; • Nickelsilicid (NiSi); • Kupfer; • Gold; • Silber; • Πλατν; • Zinn; • Zink; und • Palladium;
  36. Chipanordnung nach Anspruch 34 oder 35, wobei eine Dicke der Plattierungsschicht in einem Bereich von etwa 100 nm bis etwa 5 µm liegt.
  37. Verfahren zum Bilden einer Schichtstruktur, wobei das Verfahren Folgendes umfasst: • Anordnen einer Schicht aus einem Lotmaterial nach einem der Ansprüche 1 bis 13 zwischen einer ersten Schicht und einer dritten Schicht, • wobei die erste Schicht und die dritte Schicht jeweils wenigstens ein Material aus einer Gruppe von Materialien umfassen oder daraus bestehen, wobei die Gruppe Folgendes umfasst: - Nickel; - Kupfer; - Gold; - Palladium; - Platin; - Zinn; - Silber; - Zink; - und eine Legierung aus beliebigen dieser Materialien; und • Erwärmen der Schichtstruktur auf eine Schmelztemperatur des Lotmaterials, bis sich eine intermetallische Phase bildet.
  38. Verfahren nach Anspruch 37, wobei die zweite Schicht Nickelteilchen mit einer Größe umfasst, die größer als eine Dicke der ersten Schicht und/oder größer als eine Dicke der dritten Schicht ist.
  39. Verfahren nach Anspruch 37 oder 38, wobei die intermetallische Phase zwischen etwa 80 Gew.-% und etwa 95 Gew.-% der zweiten Schicht bildet.
  40. Verfahren nach einem der Ansprüche 37 bis 39, wobei die intermetallische Phase aus Ni3Sn4 und/oder Ni3Sn2 besteht oder im Wesentlichen daraus besteht.
  41. Verfahren nach einem der Ansprüche 37 bis 40, wobei die zweite Schicht ferner weitere Nickelteilchen mit einer Größe umfasst, die kleiner als die Größe der Nickelteilchen ist.
  42. Verfahren nach einem der Ansprüche 37 bis 41, wobei die erste Schicht und/oder die dritte Schicht wenigstens eines aus einer Gruppe umfasst, daraus besteht oder im Wesentlichen daraus besteht, welche Folgendes umfasst: • Nickel; • Kupfer; • Gold; • Palladium; • Zinn; • Silber; • Zink; • und eine Legierung aus beliebigen dieser Materialien.
  43. Verfahren nach einem der Ansprüche 37 bis 42, das ferner Folgendes umfasst: Bilden der ersten Schicht und/oder der dritten Schicht als eine Plattierungsschicht mit wenigstens eines aus einer Gruppe, die Folgendes umfasst: • Nickelvanadium (NiV); • ein Nickelphosphid, z. B. NiP; • Nickelsilicid (NiSi); • Kupfer; • Gold; • Silber; • Πλατiν; • Zinn; • Zink; und • Palladium;
  44. Verfahren nach einem der Ansprüche 37 bis 43, wobei eine Dicke der ersten Schicht und/oder eine Dicke der dritten Schicht in einem Bereich von etwa 100 nm bis etwa 5 µm liegt.
  45. Verfahren nach einem der Ansprüche 37 bis 44, wobei eine Schmelztemperatur der intermetallischen Phase höher als eine Schmelztemperatur des Lotmaterials ist.
  46. Verfahren nach einem der Ansprüche 37 bis 45, wobei eine Dicke der zweiten Schicht in einem Bereich von etwa 50 µm bis etwa 70 µm liegt.
  47. Verfahren zum Bilden eines Chipgehäuses, wobei das Verfahren Folgendes umfasst: • Bilden der Schichtstruktur gemäß einem der Ansprüche 18 bis 25, wobei die erste Schicht eine Chipmetallisierungsschicht ist und wobei die dritte Schicht Teil eines leitfähigen Substrats ist; und • Bilden einer Kapselung, die den Chip und die Schichtstruktur wenigstens teilweise einkapselt.
  48. Verfahren zum Bilden einer Chipanordnung, wobei das Verfahren Folgendes umfasst: • Anordnen einer Schicht aus einem Lotmaterial gemäß einem der Ansprüche 1 bis 17 zwischen wenigstens einer Metallzuleitung eines Chipgehäuses und einem Kontaktpad einer Leiterplatte; und • Erwärmen des Lotmaterials auf eine Schmelztemperatur des Lotmaterials, bis sich eine intermetallische Phase bildet.
  49. Verfahren nach Anspruch 48, wobei eine Schmelztemperatur der intermetallischen Phase wenigstens 100 K höher als eine Schmelztemperatur des Lotmaterials ist.
  50. Verfahren nach Anspruch 48 oder 49, das ferner Folgendes umfasst: Löten wenigstens eines zusätzlichen Schaltkreiselements auf die Leiterplatte, wodurch die intermetallische Phase auf eine Temperatur oberhalb einer Schmelztemperatur des Lotmaterials, aber unterhalb einer Schmelztemperatur der intermetallischen Phase erwärmt wird.
DE102020130638.5A 2019-12-11 2020-11-19 Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung Pending DE102020130638A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
US17/118,008 US11552042B2 (en) 2019-12-11 2020-12-10 Solder material with two different size nickel particles
CN202011446834.7A CN112951786B (zh) 2019-12-11 2020-12-11 焊料材料、层结构及其形成方法、芯片封装及其形成方法、芯片布置及其形成方法
CN202411518021.2A CN119426845A (zh) 2019-12-11 2020-12-11 焊料材料、层结构及其形成方法、芯片封装及其形成方法、芯片布置及其形成方法
US18/088,238 US12023762B2 (en) 2019-12-11 2022-12-23 Layer structure with an intermetallic phase layer and a chip package that includes the layer structure
US18/750,260 US12330243B2 (en) 2019-12-11 2024-06-21 Method of forming an intermetallic phase layer with a plurality of nickel particles

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019134000 2019-12-11
DE102019134000.4 2019-12-11

Publications (1)

Publication Number Publication Date
DE102020130638A1 true DE102020130638A1 (de) 2021-06-17

Family

ID=76085499

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020130638.5A Pending DE102020130638A1 (de) 2019-12-11 2020-11-19 Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung

Country Status (3)

Country Link
US (3) US11552042B2 (de)
CN (2) CN119426845A (de)
DE (1) DE102020130638A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020130638A1 (de) * 2019-12-11 2021-06-17 Infineon Technologies Ag Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3633422B2 (ja) * 2000-02-22 2005-03-30 ソニーケミカル株式会社 接続材料
US7244675B2 (en) * 2000-03-23 2007-07-17 Sony Corporation Electrical connection materials and electrical connection method
JP3800977B2 (ja) * 2001-04-11 2006-07-26 株式会社日立製作所 Ｚｎ−Ａｌ系はんだを用いた製品
JPWO2003021664A1 (ja) * 2001-08-31 2005-07-07 株式会社日立製作所 半導体装置、構造体及び電子装置
WO2006076603A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Printable electrical conductors
JP4569423B2 (ja) * 2005-08-31 2010-10-27 株式会社日立製作所 半導体装置の製造方法
KR100842921B1 (ko) * 2007-06-18 2008-07-02 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
US20090226701A1 (en) * 2007-08-24 2009-09-10 Mark Charles Carbone Boiling Enhancement Coating Produced Using Viscous Bulking Agent to Create Voids
EP2261964A4 (de) * 2008-03-05 2011-12-07 Senju Metal Industry Co Bleifreie lötverbindungsstruktur und lotkugel
US8610270B2 (en) * 2010-02-09 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and semiconductor assembly with lead-free solder
US8241956B2 (en) * 2010-03-08 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of forming wafer level multi-row etched lead package
CN103153528B (zh) * 2010-11-19 2016-10-12 株式会社村田制作所 导电性材料、使用它的连接方法和连接结构
CN103415918A (zh) * 2011-03-10 2013-11-27 富士电机株式会社 电子组件以及制造电子组件的方法
CN103201834B (zh) * 2011-11-04 2016-03-02 松下知识产权经营株式会社 半导体装置及其制造方法
US9583453B2 (en) * 2012-05-30 2017-02-28 Ormet Circuits, Inc. Semiconductor packaging containing sintering die-attach material
TWI466253B (zh) * 2012-10-08 2014-12-21 Ind Tech Res Inst 雙相介金屬接點結構及其製作方法
US9806029B2 (en) * 2013-10-02 2017-10-31 Infineon Technologies Austria Ag Transistor arrangement with semiconductor chips between two substrates
TWI538762B (zh) * 2014-01-03 2016-06-21 樂金股份有限公司 銲球凸塊與封裝結構及其形成方法
KR102311677B1 (ko) * 2014-08-13 2021-10-12 삼성전자주식회사 반도체소자 및 그 제조방법
KR102307062B1 (ko) * 2014-11-10 2021-10-05 삼성전자주식회사 반도체 소자, 반도체 소자 패키지 및 조명 장치
US10232472B2 (en) * 2014-11-12 2019-03-19 University Of Maryland College Park Transient liquid phase sinter pastes and application and processing methods relating thereto
MY184948A (en) * 2015-09-07 2021-04-30 Hitachi Chemical Co Ltd Copper paste for joining, method for producing joined body, and method for producing semiconductor device
CN110071050B (zh) * 2019-04-24 2021-09-24 深圳第三代半导体研究院 一种芯片互连结构及其制备方法
CN110153592B (zh) * 2019-06-20 2021-12-28 常熟理工学院 一种In-Ni体系钎料及其制备方法
US11605608B2 (en) * 2019-11-11 2023-03-14 Infineon Technologies Austria Ag Preform diffusion soldering
DE102020130638A1 (de) * 2019-12-11 2021-06-17 Infineon Technologies Ag Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung

Also Published As

Publication number Publication date
US20230126663A1 (en) 2023-04-27
US12330243B2 (en) 2025-06-17
CN119426845A (zh) 2025-02-14
US12023762B2 (en) 2024-07-02
US20240335912A1 (en) 2024-10-10
CN112951786B (zh) 2024-11-29
US11552042B2 (en) 2023-01-10
US20210183804A1 (en) 2021-06-17
CN112951786A (zh) 2021-06-11

Similar Documents

Publication Publication Date Title
DE112017000184B4 (de) Lotverbindung
DE102012104948B4 (de) Lotlegierungen und Anordnungen
DE69021438T2 (de) Verfahren zur Herstellung einer Flip-Chip-Lötstruktur für Anordnungen mit Gold-Metallisierung.
EP1883962B1 (de) Ubm-pad, lötkontakt und verfahren zur herstellung einer lötverbindung
DE69032879T2 (de) Verbindungsverfahren für Halbleiterpackung und Verbindungsdrähte für Halbleiterpackung
DE112014002345B4 (de) Halbleitervorrichtung und Herstellungsverfahren für die Halbleitervorrichtung
DE69217617T2 (de) Verbindungsverfahren unter Verwendung eines aus mehrfach abwechselnden Gold- und Zinnschichten bestehenden Lotes
DE102006011232B4 (de) Substrat zum Montieren eines elektronischen Bauteils sowie elektronisches Bauteil
EP2456589B1 (de) Bleifreie hochtemperaturverbindung
DE60300675T2 (de) Die Verwendung von Lötmetallen auf Nickel-plattierten stromlosen Oberflächen
DE102014106714A1 (de) Bolzenkontakthügel und Packungsstruktur desselben sowie Verfahren zur Herstellung derselben
DE102005042780A1 (de) Halbleiteranordnung mit einer Lotschicht auf Zinnbasis und Verfahren zum Herstellen derselben
DE102013107065A1 (de) Bolzenkontakthügelstruktur und Verfahren zum Herstellen derselben
DE102017004626A1 (de) Bleifreie Lötfolie zum Diffusionslöten
DE102008046724B4 (de) Halbleitervorrichtung
WO2014154637A1 (de) Verfahren zum verbinden von fügepartnern mittels isothermer erstarrungsreaktion zur bildung einer in-bi-ag-verbindungsschicht und entsprechende anordnung von fügepartnern
DE60212664T2 (de) Verbesserte zusammensetzungen, verfahren und vorrichtungen für ein bleifreies hochtemperaturlot
DE112020000056B4 (de) Lötverbindung
DE102019135860B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102008011265B4 (de) Verfahren zum Herstellen eines Substrats zum Bonden von Vorrichtungen mit einer Lötschicht
DE60305119T2 (de) Auslaugbeständige Lötlegierungen für elektrisch leitende Dickfilme auf Silberbasis
DE102021124877A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum herstellen einer schichtstruktur und verfahren zum herstellen eines chipgehäuses
DE10314876A1 (de) Verfahren zum mehrstufigen Herstellen von Diffusionslötverbindungen für Leistungsbauteile mit Halbleiterchips
DE102020130638A1 (de) Lotmaterial, schichtstruktur, chipgehäuse, verfahren zum bilden einer schichtstruktur, verfahren zum bilden eines chipgehäuses, chipanordnung und verfahren zum bilden einer chipanordnung
DE102012216546A1 (de) Halbleiterchip, verfahren zur herstellung eines halbleiterchips und verfahren zum verlöten eines halbleiterchips mit einem träger

Legal Events

Date Code Title Description
R012 Request for examination validly filed
点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载