+

DE102024200799A1 - Verfahren und Vorrichtung für einen integrierten Schaltkreis - Google Patents

Verfahren und Vorrichtung für einen integrierten Schaltkreis

Info

Publication number
DE102024200799A1
DE102024200799A1 DE102024200799.4A DE102024200799A DE102024200799A1 DE 102024200799 A1 DE102024200799 A1 DE 102024200799A1 DE 102024200799 A DE102024200799 A DE 102024200799A DE 102024200799 A1 DE102024200799 A1 DE 102024200799A1
Authority
DE
Germany
Prior art keywords
integrated circuit
communication interface
chiplet
respect
examples
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102024200799.4A
Other languages
English (en)
Inventor
Sebastian Zanker
Tilman Gloekler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102024200799.4A priority Critical patent/DE102024200799A1/de
Publication of DE102024200799A1 publication Critical patent/DE102024200799A1/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren für einen ersten integrierten Schaltkreis, der mit wenigstens einem weiteren integrierten Schaltkreis zusammen auf einem Substrat angeordnet ist, aufweisend: Ermitteln, ob ein Einrichtungsvorgang bezüglich einer Kommunikationsschnittstelle, die mit dem ersten integrierten Schaltkreis und mit dem wenigstens einen weiteren integrierten Schaltkreis assoziiert ist, ausgeführt werden soll, und, wenn das Ermitteln ergibt, dass der Einrichtungsvorgang bezüglich der Kommunikationsschnittstelle ausgeführt werden soll, Ausführen des Einrichtungsvorgangs bezüglich der Kommunikationsschnittstelle.

Description

  • Stand der Technik
  • Die Offenbarung betrifft wenigstens ein Verfahren für einen integrierten Schaltkreis.
  • Die Offenbarung betrifft ferner wenigstens eine Vorrichtung für einen integrierten Schaltkreis.
  • Offenbarung der Erfindung
  • Manche Beispiele beziehen sich auf ein Verfahren, beispielsweise ein computerimplementiertes Verfahren, für einen ersten integrierten Schaltkreis, der mit wenigstens einem weiteren integrierten Schaltkreis zusammen auf einem Substrat angeordnet ist, aufweisend: Ermitteln, ob ein Einrichtungsvorgang bezüglich einer Kommunikationsschnittstelle, die mit dem ersten integrierten Schaltkreis und mit dem wenigstens einen weiteren integrierten Schaltkreis assoziiert ist, ausgeführt werden soll, und, wenn das Ermitteln ergibt, dass der Einrichtungsvorgang bezüglich der Kommunikationsschnittstelle ausgeführt werden soll, Ausführen des Einrichtungsvorgangs bezüglich der Kommunikationsschnittstelle. Dies ermöglicht bei manchen Beispielen ein flexibles Ermitteln, ob der Einrichtungsvorgang auszuführen ist und ggf. eine entsprechende Ausführung des Einrichtungsvorgangs, beispielsweise ohne den integrierten Schaltkreis zu resetieren.
  • Bei manchen Beispielen ist vorgesehen, dass das Verfahren aufweist: wenn das Ermitteln ergibt, dass der Einrichtungsvorgang bezüglich der Kommunikationsschnittstelle nicht ausgeführt werden soll, Unterlassen des Ausführens des Einrichtungsvorgangs bezüglich der Kommunikationsschnittstelle.
  • Beispielsweise realisiert die Kommunikationsschnittstelle eine Datenverbindung wenigstens zwischen dem ersten integrierten Schaltkreis und dem wenigstens einen weiteren integrierten Schaltkreis.
  • Beispielsweise ist die Kommunikationsschnittstelle als serielle Schnittstelle oder als parallele Schnittstelle ausgebildet, oder als Kombination aus wenigstens einer seriellen Schnittstelle und wenigstens einer parallelen Schnittstelle.
  • Beispielsweise ist die Kommunikationsschnittstelle bzw. sind einzelne Daten- bzw. Signalleitungen der Kommunikationsschnittstelle als differentielle Leitungen oder als nicht-differentielle (z.B. single-ended) Leitungen ausgebildet.
  • Beispielsweise kann der Einrichtungsvorgang eine Initialisierung, beispielsweise ein Rücksetzen wenigstens mancher, beispielsweise aller, Parameter z.B. bezüglich der Kommunikationsschnittstelle aufweisen.
  • Beispielsweise kann der Einrichtungsvorgang ein Training, also z.B. ein Ermitteln optimaler Parameter, z.B. bezüglich der Kommunikationsschnittstelle, aufweisen.
  • Beispielsweise kann der Einrichtungsvorgang die Initialisierung und das Training aufweisen, z.B. gemeinsam, z.B. im Sinne eines Einrichtungs- und Trainingsvorgangs (z.B. „EuTV“).
  • Beispielsweise kann der Einrichtungsvorgang ein Synchronisieren wenigstens einer Komponente des ersten integrierten Schaltkreises z.B. mit wenigstens einer Komponente des wenigstens einen weiteren integrierten Schaltkreises aufweisen.
  • Beispielsweise kann der Einrichtungsvorgang ein Senden wenigstens einer, beispielsweise beiden integrierten Schaltkreisen bekannten, Trainingssequenz, z.B. von dem ersten integrierten Schaltkreis zu dem wenigstens einen weiteren integrierten Schaltkreis (und/oder umgekehrt), aufweisen, was beispielsweise eine Synchronisation und/oder eine Anpassung von sonstigen Parametern für die Datenübertragung über die Kommunikationsschnittstelle ermöglicht, s. z.B. das vorstehend bereits erwähnte Training.
  • Bei manchen Beispielen ist vorgesehen, dass der erste integrierte Schaltkreis und der wenigstens eine weitere integrierte Schaltkreis jeweils als Chip, beispielsweise Chiplet, ausgebildet sind, wobei beispielsweise der erste integrierte Schaltkreis und der wenigstens eine weitere integrierte Schaltkreis ein Multi-Chiplet-System bilden. Bei manchen Beispielen kann das Multi-Chiplet-System auch mehr als zwei Chips bzw. Chiplets aufweisen.
  • Bei manchen Beispielen ist vorgesehen, dass das Ermitteln wenigstens eines der folgenden Elemente aufweist: a) Ermitteln, ob ein Start wenigstens des ersten integrierten Schaltkreises erfolgt (z.B. infolge eines Aktivierens einer elektrischen Energieversorgung oder eines Freigabesignals o.ä.), oder b) Ermitteln, ob wenigstens eine, beispielsweise höhere, Protokollschicht, beispielsweise eine Schicht 2 gemäß dem ISO/OSI-Schichtenmodell oder höher, einen Fehler oder ein Erfordernis für die Ausführung des Einrichtungsvorgangs signalisiert. Die Protokollschicht kann beispielsweise mit einer Anwendung assoziiert sein, die auf dem ersten integrierten Schaltkreis, z.B. Chiplet, ausgeführt wird. Beispielsweise wird dadurch ermöglicht, dass eine auf dem ersten Chiplet ausgeführte Anwendung, z.B. gezielt, eine Einrichtung der Kommunikationsschnittstelle anstoßen kann, z.B. ohne, dass ein Resetieren des ersten Chiplets oder eines das erste Chiplet aufweisenden Systems auszuführen ist. Dadurch kann z.B. dynamisch, z.B. während einer Ausführung der Anwendung auf dem ersten Chiplet, gezielt die Kommunikationsschnittstelle eingerichtet, z.B. erneut eingerichtet (z.B. resynchronisiert) werden, beispielsweise um erkannten Übertragungsfehlern bei einer Datenkommunikation über die Kommunikationsschnittstelle Rechnung zu tragen, insbesondere ohne, dass das erste Chiplet resetiert werden muss. Dadurch kann bei manchen Beispielen vorteilhaft z.B. ein Kontext der auf dem ersten Chiplet ausgeführten Anwendung erhalten werden.
  • Bei manchen Beispielen ist vorgesehen, dass das Verfahren aufweist: Initiieren eines Synchronisationsvorgangs bezüglich der Kommunikationsschnittstelle, und, optional, Senden wenigstens einer Trainingssequenz über die Kommunikationsschnittstelle, beispielsweise an den wenigstens einen weiteren integrierten Schaltkreis. Beispielsweise kann die wenigstens eine Trainingssequenz von dem wenigstens einen weiteren integrierten Schaltkreis, z.B. einem zweiten Chiplet, verwendet werden für eine Synchronisierung mit dem ersten Chiplet.
  • Bei manchen Beispielen ist vorgesehen, dass das Initiieren des Synchronisationsvorgangs bezüglich der Kommunikationsschnittstelle wenigstens eines der folgenden Elemente aufweist: a) Signalisieren des Synchronisationsvorgangs an den wenigstens einen weiteren integrierten Schaltkreis, beispielsweise über eine optional vorhandene Synchronisationsverbindung (z.B. Steuerleitung), oder b) Beaufschlagen eines Schaltungsknotenpunkts, mit dem der erste integrierte Schaltkreis und der wenigstens eine weitere integrierte Schaltkreis verbunden ist, mit einem vorgebbaren ersten Potential, z.B. einem Massepotential.
  • Bei manchen Beispielen ist vorgesehen, dass das Verfahren wenigstens eines der folgenden Elemente aufweist: a) Ermitteln, ob über die Kommunikationsschnittstelle, beispielsweise von dem wenigstens einen weiteren integrierten Schaltkreis, eine Trainingssequenz empfangen wird, oder b) optional, Synchronisieren mittels der empfangenen Trainingssequenz, oder c) Signalisieren einer, beispielsweise erfolgreichen oder bereits bestehenden, Synchronisation, beispielsweise an den wenigstens einen weiteren integrierten Schaltkreis.
  • Bei manchen Beispielen ist vorgesehen, dass das Signalisieren der, beispielsweise erfolgreichen oder bereits bestehenden, Synchronisation, aufweist: Beaufschlagen eines bzw. des Schaltungsknotenpunkts, mit dem der erste integrierte Schaltkreis und der wenigstens eine weitere integrierte Schaltkreis verbunden ist, mit einem vorgebbaren zweiten Potential, das von dem ersten Potential verschieden ist.
  • Bei manchen Beispielen ist vorgesehen, dass der Schaltungsknotenpunkt mittels eines Widerstands mit einem ersten, beispielsweise einem einer positiven Betriebsspannung entsprechenden, Bezugspotential verbunden ist, wobei das Beaufschlagen des Schaltungsknotenpunkts mit dem vorgebbaren ersten Potential ein Verbinden des Schaltungsknotenpunkts mit einem zweiten, beispielsweise einem Massepotential entsprechenden, Bezugspotential aufweist, und/oder wobei das Beaufschlagen des Schaltungsknotenpunkts mit dem vorgebbaren zweiten Potential ein Trennen des Schaltungsknotenpunkts von dem zweiten, beispielsweise dem Massepotential entsprechenden, Bezugspotential aufweist. Beispielsweise arbeitet der Widerstand somit als Pullup-Widerstand, der den Schaltungsknotenpunkt auf das erste Bezugspotential zieht, sofern der Schaltungsknotenpunkt beispielsweise nicht gleichzeitig mit einem anderen Potential, z.B. dem Massepotential, verbunden ist (z.B. durch eine der integrierten Schaltungen).
  • Manche Beispiele beziehen sich auf eine Vorrichtung zur Ausführung des Verfahrens gemäß der Offenbarung. Beispielsweise ist die Vorrichtung in den ersten integrierten Schaltkreis und/oder in den wenigstens einen weiteren integrierten Schaltkreis integriert, oder z.B. auf dem Substrat angeordnet.
  • Manche Beispiele beziehen sich auf einen integrierten Schaltkreis, beispielsweise für ein mehrere Chiplets aufweisendes Multi-Chiplet-System, aufweisend wenigstens eine Vorrichtung gemäß der Offenbarung, wobei beispielsweise die Vorrichtung bzw. eine Funktionalität der Vorrichtung in den integrierten Schaltkreis integriert ist.
  • Manche Beispiele beziehen sich auf ein System, beispielsweise ein Multi-Chiplet-System, aufweisend wenigstens eine Vorrichtung gemäß der Offenbarung oder wenigstens einen integrierten Schaltkreis gemäß der Offenbarung. Beispielhaft kann das System auch mehrere integrierten Schaltkreise gemäß der Offenbarung aufweisen.
  • Bei manchen Beispielen ist vorgesehen, dass ein Schaltungsknotenpunkt, mit dem der erste integrierte Schaltkreis und der wenigstens eine weitere integrierte Schaltkreis verbunden ist, auf dem Substrat angeordnet ist.
  • Bei manchen Beispielen ist vorgesehen, dass eine, beispielsweise wenigstens eine, Verbindungsleitung vorgesehen ist, die jeweilige Anschlüsse des ersten integrierten Schaltkreises und des wenigstens einen weiteren integrierten Schaltkreises mit dem Schaltungsknotenpunkt verbindet, wobei beispielsweise die Verbindungsleitung zumindest teilweise auf dem Substrat angeordnet ist.
  • Manche Beispiele beziehen sich auf eine Verwendung des Verfahrens gemäß der Offenbarung und/oder der Vorrichtung gemäß der Offenbarung und/oder des integrierten Schaltkreises gemäß der Offenbarung und/oder des Systems gemäß der Offenbarung für wenigstens eines der folgenden Elemente: a) Starten der Kommunikationsschnittstelle, b) Trainieren wenigstens einer mit der Kommunikationsschnittstelle assoziierten Komponente, c) Maximieren einer Bandbreite der Kommunikationsschnittstelle, d) Minimieren einer Fehlerrate, beispielsweise Bitfehlerrate der Kommunikationsschnittstelle, e) Vermeiden eines Resetierens oder Neustartens des integrierten Schaltkreises, beispielsweise für ein Synchronisieren bezüglich der Kommunikationsschnittstelle, f) Synchronisieren bezüglich der Kommunikationsschnittstelle, g) Bereitstellen eines Synchronisierens bezüglich der Kommunikationsschnittstelle als, beispielsweise regulären, Betriebszustand, h) Ermöglichen des Auslösens des Einrichtungsvorgangs bezüglich der Kommunikationsschnittstelle durch den integrierten Schaltkreis oder eine Komponente des integrierten Schaltkreises oder durch eine andere Einrichtung.
  • Weitere Merkmale, Anwendungsmöglichkeiten und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Beispielen der Erfindung, die in den Figuren der Zeichnung dargestellt sind. Dabei bilden alle beschriebenen oder dargestellten Merkmale für sich oder in beliebiger Kombination den Gegenstand der Erfindung, unabhängig von ihrer Zusammenfassung in den Ansprüchen oder deren Rückbeziehung sowie unabhängig von ihrer Formulierung bzw. Darstellung in der Beschreibung bzw. in der Zeichnung.
  • In der Zeichnung zeigt:
    • 1 schematisch ein vereinfachtes Flussdiagramm,
    • 2 schematisch ein vereinfachtes Blockdiagramm,
    • 3 schematisch ein vereinfachtes Flussdiagramm,
    • 4 schematisch ein vereinfachtes Flussdiagramm,
    • 5 schematisch ein vereinfachtes Blockdiagramm,
    • 6 schematisch ein vereinfachtes Blockdiagramm,
    • 7 schematisch Beispiele von Verwendungen.
  • Manche Beispiele, 1, 2, beziehen sich auf ein Verfahren, beispielsweise ein computerimplementiertes Verfahren, für einen ersten integrierten Schaltkreis 110-1, der mit wenigstens einem weiteren integrierten Schaltkreis 110-2 zusammen auf einem Substrat 120 angeordnet ist, aufweisend: Ermitteln 200, ob ein Einrichtungsvorgang EV bezüglich einer Kommunikationsschnittstelle 130, die mit dem ersten integrierten Schaltkreis 110-1 und mit dem wenigstens einen weiteren integrierten Schaltkreis 110-2 assoziiert ist, beispielsweise eine Datenkommunikation zwischen wenigstens den beiden integrierten Schaltkreisen 110-1, 110-2 ermöglicht, ausgeführt werden soll, und, wenn das Ermitteln 200 ergibt, dass der Einrichtungsvorgang EV bezüglich der Kommunikationsschnittstelle 130 ausgeführt werden soll, Ausführen 202 des Einrichtungsvorgangs EV bezüglich der Kommunikationsschnittstelle 130. Dies ermöglicht bei manchen Beispielen ein flexibles Ermitteln 200, ob der Einrichtungsvorgang EV auszuführen ist und ggf. eine entsprechende Ausführung 202 des Einrichtungsvorgangs EV, beispielsweise ohne den integrierten Schaltkreis 110-1 zu resetieren.
  • Bei manchen Beispielen, 1, ist vorgesehen, dass das Verfahren aufweist: wenn das Ermitteln 200 ergibt, dass der Einrichtungsvorgang EV bezüglich der Kommunikationsschnittstelle 130 nicht ausgeführt werden soll, Unterlassen 204 des Ausführens 202 des Einrichtungsvorgangs EV bezüglich der Kommunikationsschnittstelle 130.
  • Beispielsweise realisiert die Kommunikationsschnittstelle 130 (2) eine Datenverbindung wenigstens zwischen dem ersten integrierten Schaltkreis 110-1 und dem wenigstens einen weiteren integrierten Schaltkreis 110-2.
  • Beispielsweise ist die Kommunikationsschnittstelle 130 als serielle Schnittstelle oder als parallele Schnittstelle ausgebildet, oder als Kombination aus wenigstens einer seriellen Schnittstelle und wenigstens einer parallelen Schnittstelle.
  • Beispielsweise ist die Kommunikationsschnittstelle 130 bzw. sind einzelne Daten- bzw. Signalleitungen (nicht gezeigt) der Kommunikationsschnittstelle 130 als differentielle Leitungen oder als nicht-differentielle (z.B. single-ended) Leitungen ausgebildet.
  • Beispielsweise kann der Einrichtungsvorgang EV eine Initialisierung, beispielsweise ein Rücksetzen wenigstens mancher, beispielsweise aller, Parameter z.B. bezüglich der Kommunikationsschnittstelle 130 aufweisen.
  • Beispielsweise kann der Einrichtungsvorgang EV ein Training, also z.B. ein Ermitteln optimaler Parameter, z.B. bezüglich der Kommunikationsschnittstelle 130, aufweisen.
  • Beispielsweise kann der Einrichtungsvorgang EV die Initialisierung und das Training aufweisen.
  • Beispielsweise kann der Einrichtungsvorgang EV ein Synchronisieren wenigstens einer Komponente des ersten integrierten Schaltkreises 110-1 z.B. mit wenigstens einer Komponente des wenigstens einen weiteren integrierten Schaltkreises 110-2 aufweisen.
  • Beispielsweise kann der Einrichtungsvorgang EV ein Senden wenigstens einer, beispielsweise beiden integrierten Schaltkreisen bekannten, Trainingssequenz, z.B. von dem ersten integrierten Schaltkreis 110-1 zu dem wenigstens einen weiteren integrierten Schaltkreis 110-2 (und/oder umgekehrt), aufweisen, was beispielsweise eine Synchronisation und/oder eine Anpassung von sonstigen Parametern für die Datenübertragung über die Kommunikationsschnittstelle 130 ermöglicht.
  • Bei manchen Beispielen, 2, ist vorgesehen, dass der erste integrierte Schaltkreis 110-1 und der wenigstens eine weitere integrierte Schaltkreis 110-2 jeweils als Chip, beispielsweise Chiplet, ausgebildet sind, wobei beispielsweise der erste integrierte Schaltkreis 110-1 und der wenigstens eine weitere integrierte Schaltkreis 110-2 ein Multi-Chiplet-System 1000 bilden. Bei manchen Beispielen kann das Multi-Chiplet-System 1000 auch mehr als zwei Chips bzw. Chiplets 110-1, 110-2 aufweisen.
  • Bei manchen Beispielen, 1, ist vorgesehen, dass das Ermitteln 200 wenigstens eines der folgenden Elemente aufweist: a) Ermitteln 200a, ob ein Start wenigstens des ersten integrierten Schaltkreises 110-1 erfolgt (z.B. infolge eines Aktivierens einer elektrischen Energieversorgung oder eines Freigabesignals o.ä.), oder b) Ermitteln 200b, ob wenigstens eine, beispielsweise höhere, Protokollschicht S (2), beispielsweise eine Schicht 2 gemäß dem ISO/OSI-Schichtenmodell oder höher (z.B. eine Schicht von den Schichten 3 bis 7), einen Fehler oder ein Erfordernis für die Ausführung des Einrichtungsvorgangs EV signalisiert. Die Protokollschicht PS kann beispielsweise mit einer Anwendung ANW assoziiert sein, die auf dem ersten integrierten Schaltkreis, z.B. Chiplet, 110-1 ausgeführt wird. Beispielsweise wird dadurch ermöglicht, dass eine auf dem ersten Chiplet 110-1 ausgeführte Anwendung ANW, z.B. gezielt, eine Einrichtung der Kommunikationsschnittstelle 130 anstoßen kann, z.B. ohne, dass ein Resetieren des ersten Chiplets 110-1 oder eines das erste Chiplet 110-1 aufweisenden Systems 1000 auszuführen ist. Dadurch kann z.B. dynamisch, z.B. während einer Ausführung der Anwendung ANW auf dem ersten Chiplet 110-1, gezielt die Kommunikationsschnittstelle 130 eingerichtet, z.B. erneut eingerichtet (z.B. resynchronisiert) werden, beispielsweise um erkannten Übertragungsfehlern bei einer Datenkommunikation über die Kommunikationsschnittstelle 130 Rechnung zu tragen, insbesondere ohne, dass das erste Chiplet 110-1 resetiert werden muss. Dadurch kann bei manchen Beispielen vorteilhaft z.B. ein Kontext der auf dem ersten Chiplet 110-1 ausgeführten Anwendung ANW erhalten werden.
  • Bei manchen Beispielen, 3, ist vorgesehen, dass das Verfahren aufweist: Initiieren 210 eines Synchronisationsvorgangs SYNCH bezüglich der Kommunikationsschnittstelle 130 (2), und, optional, Senden 212 wenigstens einer, beispielsweise ersten, Trainingssequenz TS-1 über die Kommunikationsschnittstelle 130, beispielsweise an den wenigstens einen weiteren integrierten Schaltkreis 110-2. Beispielsweise kann die wenigstens eine Trainingssequenz TS-1 von dem wenigstens einen weiteren integrierten Schaltkreis, z.B. einem zweiten Chiplet, 110-2 verwendet werden für eine Synchronisierung mit dem ersten Chiplet 110-1.
  • Bei manchen Beispielen, 3, ist vorgesehen, dass das Initiieren 210 des Synchronisationsvorgangs SYNCH bezüglich der Kommunikationsschnittstelle 130 wenigstens eines der folgenden Elemente aufweist: a) Signalisieren 210a des Synchronisationsvorgangs an den wenigstens einen weiteren integrierten Schaltkreis 110-2, beispielsweise über eine optional vorhandene Synchronisationsverbindung (z.B. Steuerleitung, z.B. verschieden von der Kommunikationsschnittstelle 130, nicht in 2 gezeigt), oder b) Beaufschlagen 210b (3) eines, beispielsweise wenigstens eines, Schaltungsknotenpunkts N-1, mit dem der erste integrierte Schaltkreis 110-1 und der wenigstens eine weitere integrierte Schaltkreis 110-2 verbunden ist, mit einem vorgebbaren ersten Potential P-1, z.B. einem Massepotential.
  • Bei manchen Beispielen, 4, ist vorgesehen, dass das Verfahren wenigstens eines der folgenden Elemente aufweist: a) Ermitteln 220, ob über die Kommunikationsschnittstelle 130, beispielsweise von dem wenigstens einen weiteren integrierten Schaltkreis 110-2, eine, beispielsweise zweite, Trainingssequenz TS-2 empfangen wird, oder b) optional, Synchronisieren 222 mittels der empfangenen Trainingssequenz TS-2, oder c) Signalisieren 224 einer, beispielsweise erfolgreichen oder bereits bestehenden, Synchronisation SYNCH', beispielsweise an den wenigstens einen weiteren integrierten Schaltkreis 110-2.
  • Bei manchen Beispielen ist vorgesehen, dass das Signalisieren 224 der, beispielsweise erfolgreichen oder bereits bestehenden, Synchronisation SYNCH', aufweist: Beaufschlagen 224a eines bzw. des Schaltungsknotenpunkts N-1 ( 2), mit dem der erste integrierte Schaltkreis 110-1 und der wenigstens eine weitere integrierte Schaltkreis 10-2 verbunden ist, mit einem vorgebbaren zweiten Potential P-2, das von dem ersten Potential P-1 verschieden ist.
  • Bei manchen Beispielen, s. das mehrere Chiplets 110-1', 110-2', 110-3, ... auf einem Substrat 120' aufweisende Multi-Chiplet-System 1000' gemäß 5, ist vorgesehen, dass der Schaltungsknotenpunkt N-1 mittels eines Widerstands R-1 mit einem ersten, beispielsweise einem einer positiven Betriebsspannung entsprechenden, Bezugspotential BP-1 verbunden ist, wobei das Beaufschlagen 210b (3) des Schaltungsknotenpunkts N-1 mit dem vorgebbaren ersten Potential P-1 ein Verbinden des Schaltungsknotenpunkts N-1 mit einem zweiten, beispielsweise einem Massepotential entsprechenden, Bezugspotential BP-2 aufweist, und/oder wobei das Beaufschlagen 224a (4) des Schaltungsknotenpunkts N-1 mit dem vorgebbaren zweiten Potential P-2 ein Trennen des Schaltungsknotenpunkts N-1 von dem zweiten, beispielsweise dem Massepotential entsprechenden, Bezugspotential BP-2 aufweist. Beispielsweise arbeitet der Widerstand R-1 somit als Pullup-Widerstand, der den Schaltungsknotenpunkt N-1 auf das erste Bezugspotential BP-1 zieht, sofern der Schaltungsknotenpunkt N-1 beispielsweise nicht gleichzeitig mit einem anderen Potential, z.B. dem Massepotential, verbunden ist (z.B. durch eines der Chiplets 110-1, 110-2, ...).
  • Manche Beispiele, 2, 5, beziehen sich auf eine Vorrichtung 300 zur Ausführung des Verfahrens gemäß der Offenbarung. Beispielsweise ist die Vorrichtung 300 in den ersten integrierten Schaltkreis und/oder in den wenigstens einen weiteren integrierten Schaltkreis integriert (nicht gezeigt), oder z.B. auf dem Substrat 120, 120' angeordnet. Weitere Details zu der Vorrichtung 300 gemäß manchen Beispielen sind weiter unten unter Bezugnahme auf 6 beschrieben.
  • Manche Beispiele beziehen sich auf einen integrierten Schaltkreis 110-1, 110-2, 110-1', 110-2', beispielsweise für ein mehrere Chiplets aufweisendes Multi-Chiplet-System 1000, 1000', aufweisend wenigstens eine Vorrichtung 300 gemäß der Offenbarung, wobei beispielsweise die Vorrichtung 300 bzw. eine Funktionalität der Vorrichtung in den integrierten Schaltkreis integriert ist.
  • Manche Beispiele, 2, 5, beziehen sich auf ein System, beispielsweise ein Multi-Chiplet-System, 1000, 1000' aufweisend wenigstens eine Vorrichtung 300 gemäß der Offenbarung oder wenigstens einen integrierten Schaltkreis 110-1, 110-2, 110-1', 110-2', ... gemäß der Offenbarung. Beispielhaft kann das System 1000, 1000' auch mehrere integrierten Schaltkreise gemäß der Offenbarung aufweisen, s. 5, Bezugszeichen 110-3, ....
  • Bei manchen Beispielen, 5, ist vorgesehen, dass ein Schaltungsknotenpunkt N-1, mit dem der erste integrierte Schaltkreis 110-1' und der wenigstens eine weitere integrierte Schaltkreis 110-2' verbunden ist, auf dem Substrat 120' angeordnet ist.
  • Bei manchen Beispielen, 5, ist vorgesehen, dass eine, beispielsweise wenigstens eine, Verbindungsleitung 116 vorgesehen ist, die jeweilige Anschlüsse 113, 115 des ersten integrierten Schaltkreises 110-1' und des wenigstens einen weiteren integrierten Schaltkreises 110-2' mit dem Schaltungsknotenpunkt N-1 verbindet, wobei beispielsweise die Verbindungsleitung 116 zumindest teilweise auf dem Substrat 120' angeordnet ist. Bei manchen Beispielen ist die Verbindungsleitung 116 z.B. als „Synchronisierungsleitung“ verwendbar, die z.B. von wenigstens einem integrierten Schaltkreis 110-1', 110-2' z.B. mit dem Massepotential beaufschlagbar ist, z.B., um einen Einrichtungsvorgang EV, beispielsweise eine Synchronisierung, zu signalisieren. Bei weiteren Beispielen (nicht gezeigt) können mehrere Verbindungsleitungen vorgesehen sein.
  • Beim den Beispielen gemäß 5 weist die Kommunikationsschnittstelle 130' zwei Kommunikationsverbindungen 132, 134 auf, die eine Datenkommunikation zwischen den Chiplets 110-1', 110-2' in einer jeweiligen Richtung, s. die Pfeile 132, 134, ermöglichen. Die Kommunikationsverbindung 132 verbindet einen ersten Anschluss 112a des ersten Chiplets 110-1' mit einem ersten Anschluss 114a des zweiten Chiplets 110-2', und die Kommunikationsverbindung 134 verbindet einen zweiten Anschluss 112b des ersten Chiplets 110-1' mit einem zweiten Anschluss 114b des zweiten Chiplets 110-2'.
  • 6 zeigt schematisch ein Blockdiagramm der Vorrichtung 300 gemäß manchen Beispielen.
  • Bei manchen Beispielen ist vorgesehen, dass die Vorrichtung 300 aufweist: eine wenigstens einen Rechenkern 302a aufweisende Recheneinrichtung („Computer“) 302, eine der Recheneinrichtung 302 zugeordnete Speichereinrichtung 304 zur zumindest zeitweisen Speicherung wenigstens eines der folgenden Elemente: a) Daten DAT (z.B. die mit dem Einrichtungsvorgang EV und/oder den Trainingssequenzen TS-1, TS-2 und/oder der Synchronisation SYNCH assoziierten Daten), b) Computerprogramm PRG, beispielsweise zur Ausführung des Verfahrens gemäß der Offenbarung.
  • Bei weiteren Beispielen weist die Speichereinrichtung 304 einen flüchtigen Speicher (z.B. Arbeitsspeicher (RAM)) 304a auf, und/oder einen nichtflüchtigen (NVM-) Speicher (z.B. Flash-EEPROM) 304b, oder eine Kombination hieraus oder mit anderen, nicht explizit genannten Speichertypen.
  • Bei weiteren Beispielen ist die Vorrichtung 300 als Hardwareschaltung, beispielsweise reine Hardwareschaltung, (nicht gezeigt) ausgebildet.
  • Weitere Beispiele beziehen sich auf ein computerlesbares Speichermedium SM, umfassend Befehle PRG, die bei der Ausführung durch einen Computer 302 diesen veranlassen, das Verfahren gemäß der Offenbarung auszuführen.
  • Weitere Beispiele beziehen sich auf ein Computerprogramm PRG, umfassend Befehle, die bei der Ausführung des Programms PRG durch einen Computer 302 diesen veranlassen, das Verfahren gemäß der Offenbarung auszuführen.
  • Weitere Beispiele beziehen sich auf ein Datenträgersignal DCS, das das Computerprogramm PRG gemäß der Offenbarung charakterisiert und/oder überträgt. Das Datenträgersignal DCS ist beispielsweise über eine optionale Datenschnittstelle 306 der Vorrichtung 200 empfangbar.
  • Manche Beispiele, 7, beziehen sich auf eine Verwendung des Verfahrens gemäß der Offenbarung und/oder der Vorrichtung 300 gemäß der Offenbarung und/oder des integrierten Schaltkreises 110-1, 110-2, 110-1', 110-2', ... gemäß der Offenbarung und/oder des Systems 1000, 1000' gemäß der Offenbarung für wenigstens eines der folgenden Elemente: a) Starten 401 der Kommunikationsschnittstelle 130, b) Trainieren 402 wenigstens einer mit der Kommunikationsschnittstelle 130 assoziierten Komponente, c) Maximieren 403 einer Bandbreite der Kommunikationsschnittstelle 130, d) Minimieren 404 einer Fehlerrate, beispielsweise Bitfehlerrate der Kommunikationsschnittstelle 130, e) Vermeiden 405 eines Resetierens oder Neustartens des integrierten Schaltkreises 110-1, 110-2, beispielsweise für ein Synchronisieren bezüglich der Kommunikationsschnittstelle 130, f) Synchronisieren 406 bezüglich der Kommunikationsschnittstelle 130, g) Bereitstellen 407 eines Synchronisierens bezüglich der Kommunikationsschnittstelle 130 als, beispielsweise regulären, Betriebszustand, h) Ermöglichen 408 des Auslösens des Einrichtungsvorgangs EV bezüglich der Kommunikationsschnittstelle 130 durch den integrierten Schaltkreis 110-1, 110-2 oder eine Komponente des integrierten Schaltkreises (z.B. auch Anwendung ANW bzw. z.B. höhere Protokollschicht PS) oder durch eine andere Einrichtung.
  • Nachfolgend sind weitere Aspekte und Beispiele beschrieben, die - bei weiteren Beispielen - jeweils einzeln für sich oder in beliebiger Kombination miteinander mit wenigstens einem der vorstehend beschriebenen Aspekte und/oder Beispiele kombinierbar sind.
  • Bei manchen Beispielen ist eine effiziente Einrichtung und/oder ein effizientes Training der Kommunikationsschnittstelle 130, 130' für ein Multi-Chiplet-System bzw. Multi-Chiplet-Paket ermöglicht.
  • Manche Beispiele ermöglichen eine Überprüfung von über die Kommunikationsschnittstelle 130, 130' übertragenen Transaktionen, z.B. indem eine Redundanz verwendet wird (z.B. Parität, CRC, Datenwiederholung o.ä.), wodurch das Multi-Chiplet-System 1000, 1000' z.B. auch für sicherheitskritische Systeme bzw. Zielsysteme wie z.B. Steuergeräte z.B. für Kraftfahrzeuge verwendbar ist.
  • Manche Beispiele ermöglichen ein, z.B. sicheres, Starten und/oder Trainieren der Kommunikationsschnittstelle 130, 130', so dass z.B. die Bandbreite der Schnittstellenverbindung maximiert und/oder die Bitfehlerrate minimiert wird.
  • Bei manchen Beispielen realisiert die Kommunikationsschnittstelle 130, 130' z.B. eine Punkt-zu-Punkt-Verbindung zwischen zwei Chiplets 110-1, 110-2 in einem System 1000 (2), 1000', das bei manchen Beispielen, 5, eine Vielzahl von Chiplets 110-1', 110-2', 110-3', ... enthalten kann. Bei manchen Beispielen (nicht gezeigt) sind andere Topologien für die Kommunikationsschnittstelle 130, 130' als die beispielhaft genannte Punkt-zu-Punkt-Verbindung möglich. Das Prinzip gemäß den Beispielen ist in entsprechender Weise auf solche anderen Topologien für die Kommunikationsschnittstelle 130, 130' übertragbar.
  • Bei manchen Beispielen, 2, 5, kann wenigstens ein Chiplet 110-1, 110-1', beispielsweise jedes Chiplet, z.B. bei Bedarf, einen Einrichtungsvorgang EV, z.B. aufweisend eine Einrichtungs- und Trainingssequenz, einleiten.
  • Bei manchen Beispielen kann der Einrichtungsvorgang EV nützlich sein z.B. 1) beim Start des Systems 1000, 1000', z.B. für eine initiale Synchronisation, und/oder 2) wenn, z.B. höhere, Protokollschichten PS einen Fehler melden, z.B. mittels Paritätsbits, CRC, MD5, ...
  • Bei manchen Beispielen, 5, ist ein Einrichtungs- und Trainingsablauf, beispielsweise im Rahmen eines Einrichtungsvorgangs EV, wie folgt bereitstellbar. Beispielhaft kann das erste Chiplet 110-1' z.B. als Master-Chiplet ausgebildet sein, und das wenigstens eine weitere Chiplet 110-2' ist z.B. als Slave-Chiplet ausgebildet.
    • 1) Beim Hochfahren leitet z.B. das Master-Chiplet 110-1' eine Synchronisierungssequenz ein, z.B. indem es die Synchronisierungsleitung 116 mit dem Massepotential beaufschlagt. Während einer normalen Betriebszeit zieht z.B. jedes Chiplet, das einen Fehler erkennt (z.B. durch eine höhere Protokollschicht PS und/oder eine Anwendung ANW), die Synchronisierungsleitung 116 nach unten (z.B. auf das Massepotential). Mit anderen Worten kann bei manchen Beispielen entweder das Master-Chiplet und/oder wenigstens ein Slave-Chiplet die Synchronisierungsleitung 116 mit dem Massepotential beaufschlagen. Bei manchen Beispielen ist die Synchronisierungsleitung 116 z.B. nach dem Open-Drain / Open-Collector-Prinzip geschaltet, d.h., zwei oder mehr Chiplets 110-1', 110-2', ... können das mit der Synchronisierungsleitung 116 assoziierte Signal bzw. die Synchronisierungsleitung 116 selbst, beispielsweise nur, aktiv zu dem Massepotential ziehen oder das Signal freigeben. In dem Fall des Freigebens wird bei manchen Beispielen das mit der Synchronisierungsleitung 116 assoziierte Signal bzw. die Synchronisierungsleitung 116 selbst z.B. über den Pull-Up-Widerstand R-1 auf ein von dem Massepotential verschiedenes Potential, z.B. „HIGH“ (z.B. entsprechend einer positiven Betriebsspannung) gesetzt. Mit Hilfe dieser Signalisierung können bei manchen Beispielen beide Chiplets 110-1', 110-2' eine Trainingssequenz starten bzw. einen Einrichtungsvorgang EV einleiten.
    • 2) Bei manchen Beispielen ist ein Ablauf für das Einleiten des Einrichtungsvorgangs EV gleich, z.B. egal, ob der Master- oder der Slave-Chiplet die Anfrage zur Synchronisation gestartet hat, z.B. durch das Beaufschlagen der Synchronisationsleitung 116 mit dem Massepotential. Bei manchen Beispielen kann wenigstens ein Chiplet 110-1', 110-2' ein Potential der Synchronisationsleitung 116 bzw. des Schaltungsknotenpunkts N-1 überwachen, z.B. wiederholt, z.B. periodisch, z.B. kontinuierlich, z.B., um zu ermitteln, ob wenigstens ein anderes Chiplet das Einleiten des Einrichtungsvorgangs EV über die Synchronisationsleitung 116 signalisiert.
    • 3) Bei manchen Beispielen beginnt das Master-Chiplet 110-1', z.B. nachdem die Synchronisationsleitung 116 auf das Massepotential gezogen wurde, mit der Übertragung eines Trainingsmusters, z.B. der ersten Trainingssequenz TS-1, über die Master-2-Slave-Schnittstelle 134 (5). Bei manchen Beispielen beginnt das Slave-Chiplet 110-2', z.B. ebenfalls, mit der Übertragung eines Trainingsmusters, z.B. der zweiten Trainingssequenz TS-2, über die Slave-2-Master-Schnittstelle 132. Bei manchen Beispielen ziehen beide Chiplets 110-1', 110-2' aktiv die Synchronisationsleitung 116 nach unten (also auf das Massepotential), sofern sie z.B. nicht bereits das richtige Trainingsmuster empfangen, was z.B. dann der Fall ist, wenn nicht bereits eine Synchronisation hergestellt ist.
    • 4) Bei manchen Beispielen beginnt wenigstens ein Chiplet oder beginnen beide Chiplets 110-1', 110-2', auf ihrer Empfangsseite 112a, 114b nach dem Trainingsmuster (z.B. entsprechend der jeweiligen, bekannten Trainingssequenz TS-1, TS-2) zu suchen, z.B. indem sie die Bits z.B. mit Verzögerungsabgriffen zeitlich verschieben. Bei manchen Beispielen können beide Trainingssequenzen TS-1, TS-2 identisch oder verschieden voneinander sein.
    • 5) Bei manchen Beispielen, z.B., wenn das Slave-Chiplet 110-2' die richtige (Trainings-)Sequenz empfängt, wird z.B. eine Synchronisation in Richtung Master -> Slave durchgeführt. Bei manchen Beispielen gibt das Slave-Chiplet 110-2' dann z.B. die Synchronisationsleitung 116 frei, z.B. durch ein Beenden des Beaufschlagens der Synchronisationsleitung 116 mit dem Massepotential. Ggf. kann die Synchronisationsleitung 116 dann bei manchen Beispielen jedoch immer noch das Massepotential aufweisen, weil z.B. wenigstens ein anderes Chiplet, z.B. das Master-Chiplet, die Synchronisationsleitung 116 nach wie vor mit dem Massepotential beaufschlagt. Bei manchen Beispielen gilt das vorstehend beschriebene Prinzip auch für die Richtung Slave -> Master: Wenn z.B. das Master-Chiplet 110-1' die korrekte (Trainings-)Sequenz empfängt, gibt das Master-Chiplet 110-1', z.B. ebenfalls, die Synchronisationsleitung 116 frei. Dadurch wird die Synchronisationsleitung 116 z.B. mittels des Widerstands R-1 auf das HIGH-Potential gezogen, und alle Einrichtungen, z.B. Chiplets, die ggf. das Potential der Synchronisationsleitung 116 überwachen, können dadurch feststellen, dass eine Synchronisation der beteiligten Chiplets 110-1', 110-2' abgeschlossen ist.
    • 6) Mit anderen Worten wird bei manchen Beispielen, z.B. wenn beide bzw. alle an einer Synchronisation beteiligte Chiplets die Synchronisationsleitung 116 freigeben, z.B. weil sie synchronisiert sind, wird das mit der Synchronisationsleitung 116 assoziierte Signal durch den Pull-up-Widerstand R-1 auf „HIGH“ gesetzt, also die Synchronisationsleitung 116 über den Pull-up-Widerstand R-1 mit dem positiven Potential entsprechend dem „HIGH“-Pegel bzw. Zustand verbunden. Bei manchen Beispielen ist die Synchronisationssequenz dann beendet. Bei manchen Beispielen werden die beiden Chiplets 110-1', 110-2' durch wiederholtes, z.B. periodisches, z.B. ständiges, Rücklesen des mit der Synchronisationsleitung 116 assoziierten Signals über die erfolgreiche Synchronisation informiert.
  • Bei manchen Beispielen kann die Funktion der Synchronisationsleitung 116, z.B. alternativ oder ergänzend, auch mittels einer, z.B. generischen, Reset- oder Fehleranforderung, z.B. von einem Chiplet 110-1' zum anderen Chiplet 110-2' (und/oder umgekehrt) realisiert werden, z.B. je nach Anwendungsfall.
  • Bei manchen Beispielen können sich zumindest zeitweise zumindest ein oder mehrere der folgenden Aspekte oder Vorteile ergeben:
    • - Ein Chiplet, z.B. jedes Chiplet, kann einen Einrichtungsvorgang EV, z.B. aufweisend eine Synchronisationssequenz, einleiten, z.B. dann, wenn z.B. höhere Protokollschichten PS bzw. Anwendungen ANW einen Fehler erkennen, z.B. durch Auswerten einer Prüfsumme.
    • - Ein Einrichtungsvorgang EV kann bei manchen Beispielen während des Starts des Systems 1000, 1000' und/oder während einer normalen Betriebszeit initiiert werden, z.B. dann, wenn ein Chiplet aus der Synchronisation gerät, z.B. aufgrund von Temperaturschwankungen, oder Eigenerwärmung oder Erwärmung / Abkühlung durch die Umgebung.
    • - Bei manchen Beispielen ist z.B. kein kompletter Stromausfall bzw. ein Resetieren des Systems 1000, 1000' bzw. eines Chiplets erforderlich, um den Einrichtungsvorgang EV auszulösen, z.B. um die Synchronisation wiederherzustellen. Bei manchen Beispielen kann der Einrichtungsvorgang EV, z.B. die Synchronisation, als, z.B. normaler, Systemmodus erkannt bzw. verwendet werden.
  • Manche Beispiele können z.B. dort eingesetzt werden, wo Chiplets in einem, z.B. einzigen, Gehäuse (nicht gezeigt) miteinander verbunden sind, z.B., um Daten untereinander auszutauschen, z.B. ein Chiplet, das ein Mikrocontrollersystem implementiert, und ein zweites Gehäuse, das einen Speicher enthält.
  • Bei manchen Beispielen kann wenigstens ein Chiplet z.B. einen Mikrocontroller aufweisen, und bei manchen Beispielen kann wenigstens ein Chiplet z.B. eine Speichereinrichtung aufweisen.

Claims (15)

  1. Verfahren für einen ersten integrierten Schaltkreis (110-1), der mit wenigstens einem weiteren integrierten Schaltkreis (110-2) zusammen auf einem Substrat (120) angeordnet ist, aufweisend: Ermitteln (200), ob ein Einrichtungsvorgang (EV) bezüglich einer Kommunikationsschnittstelle (130), die mit dem ersten integrierten Schaltkreis (110-1) und mit dem wenigstens einen weiteren integrierten Schaltkreis (110-2) assoziiert ist, ausgeführt werden soll, und, wenn das Ermitteln (200) ergibt, dass der Einrichtungsvorgang (EV) bezüglich der Kommunikationsschnittstelle (130) ausgeführt werden soll, Ausführen (202) des Einrichtungsvorgangs (EV) bezüglich der Kommunikationsschnittstelle (130).
  2. Verfahren nach Anspruch 1, aufweisend: wenn das Ermitteln (200) ergibt, dass der Einrichtungsvorgang (EV) bezüglich der Kommunikationsschnittstelle (130) nicht ausgeführt werden soll, Unterlassen (204) des Ausführens (202) des Einrichtungsvorgangs (EV) bezüglich der Kommunikationsschnittstelle (130).
  3. Verfahren nach Anspruch 1 oder 2, wobei der erste integrierte Schaltkreis (110-1) und der wenigstens eine weitere integrierte Schaltkreis (110-2) jeweils als Chip, beispielsweise Chiplet, ausgebildet sind, wobei beispielsweise der erste integrierte Schaltkreis (110-1) und der wenigstens eine weitere integrierte Schaltkreis (110-2) ein Multi-Chiplet-System (1000) bilden.
  4. Verfahren nach wenigstens einem der vorstehenden Ansprüche, wobei das Ermitteln (200) wenigstens eines der folgenden Elemente aufweist: a) Ermitteln (200a), ob ein Start wenigstens des ersten integrierten Schaltkreises (110-1) erfolgt, oder b) Ermitteln (200b), ob wenigstens eine, beispielsweise höhere, Protokollschicht (PS), beispielsweise eine Schicht 2 gemäß dem ISO/OSI-Schichtenmodell oder höher, einen Fehler oder ein Erfordernis für die Ausführung des Einrichtungsvorgangs (EV) signalisiert.
  5. Verfahren nach wenigstens einem der vorstehenden Ansprüche, aufweisend: Initiieren (210) eines Synchronisationsvorgangs (SYNCH) bezüglich der Kommunikationsschnittstelle (130), und, optional, Senden (212) wenigstens einer Trainingssequenz (TS-1) über die Kommunikationsschnittstelle (130), beispielsweise an den wenigstens einen weiteren integrierten Schaltkreis (110-2).
  6. Verfahren nach Anspruch 5, wobei das Initiieren (210) wenigstens eines der folgenden Elemente aufweist: a) Signalisieren (210a) des Synchronisationsvorgangs (SYNCH) an den wenigstens einen weiteren integrierten Schaltkreis (110-2), oder b) Beaufschlagen (210b) eines, beispielsweise wenigstens eines, Schaltungsknotenpunkts (N-1), mit dem der erste integrierte Schaltkreis (110-1) und der wenigstens eine weitere integrierte Schaltkreis (110-2) verbunden ist, mit einem vorgebbaren ersten Potential (P-1).
  7. Verfahren nach wenigstens einem der vorstehenden Ansprüche, aufweisend wenigstens eines der folgenden Elemente: a) Ermitteln (220), ob über die Kommunikationsschnittstelle (130), beispielsweise von dem wenigstens einen weiteren integrierten Schaltkreis (110-2), eine Trainingssequenz (TS-2) empfangen wird, oder b) optional, Synchronisieren (222) mittels der empfangenen Trainingssequenz (TS-2), oder c) Signalisieren (224) einer, beispielsweise erfolgreichen oder bereits bestehenden, Synchronisation (SYNCH').
  8. Verfahren nach Anspruch 7, wobei das Signalisieren (224) aufweist: Beaufschlagen (224a) eines bzw. des Schaltungsknotenpunkts (N-1), mit dem der erste integrierte Schaltkreis (110-1) und der wenigstens eine weitere integrierte Schaltkreis (110-2) verbunden ist, mit einem vorgebbaren zweiten Potential (P-2).
  9. Verfahren nach wenigstens einem der Ansprüche 6 bis 8, wobei der Schaltungsknotenpunkt (N-1) mittels eines Widerstands (R-1) mit einem ersten, beispielsweise einem einer positiven Betriebsspannung entsprechenden, Bezugspotential (BP-1) verbunden ist, wobei das Beaufschlagen (210b) des Schaltungsknotenpunkts (N-1) mit dem vorgebbaren ersten Potential (P-1) ein Verbinden des Schaltungsknotenpunkts (N-1) mit einem zweiten, beispielsweise einem Massepotential entsprechenden, Bezugspotential (BP-2) aufweist, und/oder wobei das Beaufschlagen (224a) des Schaltungsknotenpunkts (N-1) mit dem vorgebbaren zweiten Potential (P-2) ein Trennen des Schaltungsknotenpunkts (N-1) von dem zweiten, beispielsweise dem Massepotential entsprechenden, Bezugspotential (BP-2) aufweist.
  10. Vorrichtung (300) zur Ausführung des Verfahrens nach wenigstens einem der vorstehenden Ansprüche.
  11. Integrierter Schaltkreis (110-1; 110-1'), beispielsweise für ein mehrere Chiplets aufweisendes Multi-Chiplet-System (1000; 1000'), aufweisend wenigstens eine Vorrichtung (300) nach Anspruch 10, wobei beispielsweise die Vorrichtung (300) bzw. eine Funktionalität der Vorrichtung (300) in den integrierten Schaltkreis (110-1; 110-1') integriert ist.
  12. System, beispielsweise Multi-Chiplet-System, (1000; 1000'), aufweisend wenigstens eine Vorrichtung (300) nach Anspruch 10 oder wenigstens einen integrierten Schaltkreis (110-1; 110-1') nach Anspruch 11.
  13. System (1000; 1000') nach Anspruch 12, wobei ein Schaltungsknotenpunkt (N-1), mit dem der erste integrierte Schaltkreis (110-1) und der wenigstens eine weitere integrierte Schaltkreis (110-2) verbunden ist, auf dem Substrat (120) angeordnet ist.
  14. System (1000; 1000') nach Anspruch 13, wobei eine, beispielsweise wenigstens eine, Verbindungsleitung (116) vorgesehen ist, die jeweilige Anschlüsse (113, 115) des ersten integrierten Schaltkreises (110-1) und des wenigstens einen weiteren integrierten Schaltkreises (110-2) mit dem Schaltungsknotenpunkt (N-1) verbindet, wobei beispielsweise die Verbindungsleitung (116) zumindest teilweise auf dem Substrat (120) angeordnet ist.
  15. Verwendung (400) des Verfahrens nach wenigstens einem der Ansprüche 1 bis 9 und/oder der Vorrichtung (300) nach Anspruch 10 und/oder des integrierten Schaltkreises (110-1; 110-2) nach Anspruch 11 und/oder des Systems (1000) nach wenigstens einem der Ansprüche 12 bis 14 für wenigstens eines der folgenden Elemente: a) Starten (401) der Kommunikationsschnittstelle (130), b) Trainieren (402) wenigstens einer mit der Kommunikationsschnittstelle (130) assoziierten Komponente, c) Maximieren (403) einer Bandbreite der Kommunikationsschnittstelle (130), d) Minimieren (404) einer Fehlerrate, beispielsweise Bitfehlerrate, der Kommunikationsschnittstelle (130), e) Vermeiden (405) eines Resetierens oder Neustartens des integrierten Schaltkreises (110-1), beispielsweise für ein Synchronisieren bezüglich der Kommunikationsschnittstelle (130), f) Synchronisieren (406) bezüglich der Kommunikationsschnittstelle (130), g) Bereitstellen (407) eines Synchronisierens bezüglich der Kommunikationsschnittstelle (130) als, beispielsweise regulären, Betriebszustand, h) Ermöglichen (408) des Auslösens des Einrichtungsvorgangs (EV) bezüglich der Kommunikationsschnittstelle (130) durch den integrierten Schaltkreis (110-1) oder eine Komponente (PS; ANW) des integrierten Schaltkreises (110-1) oder durch eine andere Einrichtung (110-2).
DE102024200799.4A 2024-01-30 2024-01-30 Verfahren und Vorrichtung für einen integrierten Schaltkreis Pending DE102024200799A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102024200799.4A DE102024200799A1 (de) 2024-01-30 2024-01-30 Verfahren und Vorrichtung für einen integrierten Schaltkreis

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102024200799.4A DE102024200799A1 (de) 2024-01-30 2024-01-30 Verfahren und Vorrichtung für einen integrierten Schaltkreis

Publications (1)

Publication Number Publication Date
DE102024200799A1 true DE102024200799A1 (de) 2025-07-31

Family

ID=96347076

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102024200799.4A Pending DE102024200799A1 (de) 2024-01-30 2024-01-30 Verfahren und Vorrichtung für einen integrierten Schaltkreis

Country Status (1)

Country Link
DE (1) DE102024200799A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721891A (en) * 1995-12-15 1998-02-24 International Business Machines Corporation Detection of N length bit serial communication stream
DE102007010284A1 (de) * 2007-03-02 2008-09-04 Qimonda Ag Schnittstellenvorrichtung, Schaltungsmodul, Schaltungssystem, Vorrichtung für eine Datenkommunikation und Verfahren zum Kalibrieren eines Schaltungsmoduls
US20220121610A1 (en) * 2020-10-20 2022-04-21 Micron Technology, Inc. Initialization sequencing of chiplet i/o channels within a chiplet system
DE102022213772A1 (de) * 2021-12-27 2023-06-29 Nvidia Corporation Schnelles signalisierungssystem mit massebezogener signalisierung (grs = ground referenced signaling) über substrat
DE102022203799A1 (de) * 2022-04-14 2023-10-19 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Vorrichtung zum Verarbeiten von mit wenigstens einer Schnittstelleneinrichtung assoziierten Daten

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721891A (en) * 1995-12-15 1998-02-24 International Business Machines Corporation Detection of N length bit serial communication stream
DE102007010284A1 (de) * 2007-03-02 2008-09-04 Qimonda Ag Schnittstellenvorrichtung, Schaltungsmodul, Schaltungssystem, Vorrichtung für eine Datenkommunikation und Verfahren zum Kalibrieren eines Schaltungsmoduls
US20220121610A1 (en) * 2020-10-20 2022-04-21 Micron Technology, Inc. Initialization sequencing of chiplet i/o channels within a chiplet system
DE102022213772A1 (de) * 2021-12-27 2023-06-29 Nvidia Corporation Schnelles signalisierungssystem mit massebezogener signalisierung (grs = ground referenced signaling) über substrat
DE102022203799A1 (de) * 2022-04-14 2023-10-19 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Vorrichtung zum Verarbeiten von mit wenigstens einer Schnittstelleneinrichtung assoziierten Daten

Similar Documents

Publication Publication Date Title
DE102006027378B4 (de) Kommunikationssystem
DE102010049534B4 (de) Kopplungseinheiten, System mit einer Kopplungseinheit und Verfahren zur Anwendung in einem System mit einer Kopplungseinheit
DE3751853T2 (de) Vorrichtung für ein fehlertolerantes Rechnersystem mit erweiterungsfähigem Prozessorabschnitt
DE2626838C3 (de) Prüf-Schaltungsanordnung für eine duplizierte Fernmeldeinstallation
DE102006030291A1 (de) In ein Fahrzeug eingebautes Datenumschreibe-Steuersystem
DE602005003490T2 (de) Verteiltes System mit Quorumredundanz und Verfahren dafür
DE102014209752A1 (de) Relaiseinrichtung
DE102013103291A1 (de) Serverschrank und Leistungssteuerungsverfahren hierfür
DE102011005515A1 (de) Kommunikationsnetzwerksystem mit einem Netzwerk hohen Ranges und Netzwerken niedrigen Ranges, Austauschanschluss zur Verbindung des Netzwerks hohen Ranges und eines Netzwerks niedrigen Ranges, Mikrocomputer zur Steuerung der Verbindung zwischen einer Übertragungsleitung eines Netzwerks niedrigen Ranges und einer Übertragungsleitung des Netzwerks hohen Ranges, und Kommunikations-Sender/Empfänger, der mit der Übertragungsleitung eines Netzwerks niedrigen Ranges und der Übertragungsleitung des Netzwerks hohen Ranges verbunden ist
DE102004050424A1 (de) Verfahren zur Übertragung von Daten in einem Kommunikationssystem
WO2004039030A2 (de) Verfahren zur übertragung von daten auf einem bus
DE102016014417B4 (de) Schaltung zur überwachung eines datenverarbeitungssystems
DE102024200799A1 (de) Verfahren und Vorrichtung für einen integrierten Schaltkreis
DE112016006679T5 (de) Steuerungsvorrichtung und Recovery-Verarbeitungsverfahren für Steuerungsvorrichtung
EP1220104A2 (de) Verfahren und Kommunikationssystem zum Austausch von Daten zwischen mindestens zwei Teilnehmern über ein Bussystem
EP2947576B1 (de) Übertragen der zeichen einer zeichenkette aus einem ersten elektronischen modul in ein zweites elektronisches modul
DE69910469T2 (de) Elektronisches Gerät mit einem externen, Korrekturprogram enthaltendem Speicher
DE69122930T2 (de) Wiederherstellung von einem möglichen Schaltfehler in einem Eingangs-/Ausgangssystem eines Rechners
DE102007041847A1 (de) Steuergerät und Verfahren zur Ansteuerung von Personenschutzmitteln
EP2534582A1 (de) Neuartige schaltung und methode zur kommunikation über eine einzelne leitung
DE102018203001A1 (de) Elektronisches Datenverteilsteuergerät und Verfahren zum Betreiben eines solchen
DE102022209673A1 (de) Verfahren und Gerät zum Steuern einer elektronischen Steuereinheit ECU
EP1642207A1 (de) Zuordnung von stationsadressen zu kommunikationsteilnehmern in einem bussystem
DE10305080A1 (de) Slave-Schaltung und Verfahren zur Initialisierung einer Slave-Schaltung
DE102015014210B4 (de) Netzwerkmanagement für ein zweikanaliges FlexRay-Netzwerk

Legal Events

Date Code Title Description
R163 Identified publications notified
点击 这是indexloc提供的php浏览器服务,不要输入任何密码和下载