+

DE102014118986B4 - Semiconductor device and method of manufacturing a semiconductor device - Google Patents

Semiconductor device and method of manufacturing a semiconductor device Download PDF

Info

Publication number
DE102014118986B4
DE102014118986B4 DE102014118986.8A DE102014118986A DE102014118986B4 DE 102014118986 B4 DE102014118986 B4 DE 102014118986B4 DE 102014118986 A DE102014118986 A DE 102014118986A DE 102014118986 B4 DE102014118986 B4 DE 102014118986B4
Authority
DE
Germany
Prior art keywords
ridge
proximal
distal
height
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014118986.8A
Other languages
German (de)
Other versions
DE102014118986A1 (en
Inventor
I-Wen Wu
Mei-Yun Wang
Hsien-Cheng WANG
Shih-Wen Liu
Hsiao-Chu Hsu
Hsin-Ying Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Parabellum Strategic Opportunities Fund W Us LLC
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014118986A1 publication Critical patent/DE102014118986A1/en
Application granted granted Critical
Publication of DE102014118986B4 publication Critical patent/DE102014118986B4/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/834—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET] comprising FinFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/024—Manufacture or treatment of FETs having insulated gates [IGFET] of fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/115—Dielectric isolations, e.g. air gaps
    • H10D62/116—Dielectric isolations, e.g. air gaps adjoining the input or output regions of field-effect devices, e.g. adjoining source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0158—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0193—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices the components including FinFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)

Abstract

Halbleitervorrichtung (200), die Folgendes umfasst:einen ersten aktiven Bereich (205) benachbart zu einer ersten Seite (256) eines Grabenisolierungsbereichs, eines STI-Bereichs (209), wobei der erste aktive Bereich (205) Folgendes umfasst:- einen ersten proximalen Grat (252) benachbart zu dem STI-Bereich (209), der eine erste proximale Grathöhe (226) aufweist; und- einen ersten distalen Grat (254) benachbart zu dem ersten proximalen Grat (252), der eine erste distale Grathöhe (224) aufweist;einen zweiten aktiven Bereich (207) benachbart zu einer zweiten Seite (258) des STI-Bereichs (209), wobei der zweite aktive Bereich (207) Folgendes umfasst:- einen zweiten proximalen Grat (253) benachbart zu dem STI-Bereich (209), der eine zweite proximale Grathöhe (227) aufweist; und- einen zweiten distalen Grat (255) benachbart zu dem zweiten proximalen Grat (253), der eine zweite distale Grathöhe (225) aufweist; undein Oxid (230) des STI-Bereichs (209), das in einer Öffnung in einer Oberseite einer Metallverbindung (216) angeordnet ist, wobei die Metallverbindung (216) benachbart zu einem Gate (234) verläuft, das über dem Oxid (230) des STI-Bereichs (209) verläuft,wobei die erste proximale Grathöhe (226) kleiner als die erste distale Grathöhe (224) ist,wobei der erste proximale Grat (252) zwischen dem STI-Bereich (209) und dem ersten distalen Grat (254) angeordnet ist,wobei die zweite proximale Grathöhe (227) kleiner als die zweite distale Grathöhe (225) ist, undwobei der zweite proximale Grat (253) zwischen dem STI-Bereich (209) und dem zweiten distalen Grat (255) angeordnet ist.A semiconductor device (200) comprising: a first active area (205) adjacent to a first side (256) of a trench isolation area, an STI area (209), the first active area (205) comprising: - a first proximal Ridge (252) adjacent the STI region (209) having a first proximal ridge height (226); and - a first distal ridge (254) adjacent to the first proximal ridge (252) having a first distal ridge height (224); a second active area (207) adjacent to a second side (258) of the STI area (209) ), wherein the second active area (207) comprises: - a second proximal ridge (253) adjacent to the STI area (209) having a second proximal ridge height (227); and a second distal ridge (255) adjacent to the second proximal ridge (253) having a second distal ridge height (225); andan oxide (230) of the STI region (209) disposed in an opening in a top surface of a metal interconnect (216), the metal interconnect (216) extending adjacent a gate (234) overlying the oxide (230) of the STI region (209), the first proximal ridge height (226) being smaller than the first distal ridge height (224), the first proximal ridge (252) between the STI region (209) and the first distal ridge ( 254), wherein the second proximal ridge height (227) is less than the second distal ridge height (225), and wherein the second proximal ridge (253) is located between the STI region (209) and the second distal ridge (255) .

Description

HINTERGRUNDBACKGROUND

In einer Halbleitervorrichtung fließt Strom durch einen Kanalbereich zwischen einem Source-Bereich und einem Drain-Bereich beim Anlegen einer ausreichenden Spannung oder Vorspannung an ein Gate der Vorrichtung. Wenn Strom durch den Kanalbereich fließt, wird im Allgemeinen angenommen, dass die Vorrichtung in einem „An“-Zustand ist, und wenn kein Strom durch den Kanalbereich fließt, wird im Allgemeinen angenommen, dass die Vorrichtung in einem „Aus“-Zustand ist. Es ist wünschenswert, Signalverzögerungen von der Verbindung zwischen benachbarten aktiven Bereichen zu verringern und ein Verfahrensfenster der Halbleitervorrichtung zu vergrößern.In a semiconductor device, current flows through a channel region between a source region and a drain region when a sufficient voltage or bias is applied to a gate of the device. When current flows through the channel region, it is generally assumed that the device is in an "on" state, and when no current flows through the channel region it is generally assumed that the device is in an "off" state. It is desirable to reduce signal delays from the connection between adjacent active areas and to enlarge a process window of the semiconductor device.

Dokument US 8 595 661 B2 beschreibt eine Halbleiterstruktur mit einem ersten und einem Block von Halbleitergraten unterschiedlichen Leitertyps, einer Gate-Leiterschicht mit Gate-Leitungen in den beiden Blöcken, einer Leiterschicht über der Gate-Leiterschicht und Stromleitungen, die die Halbleitergrate in beiden Blocks überlappen. Dokument US 2004/0222477 A1 beschreibt eine FinFET-Vorrichtung mit zwei parallel zueinander angeordneten Halbleitergraten unterschiedlicher Höhe, wobei das Höhenverhältnis zwischen 1 und 2/3 beträgt.document US 8 595 661 B2 describes a semiconductor structure with a first and a block of semiconductor fins of different conductor types, a gate conductor layer with gate lines in the two blocks, a conductor layer over the gate conductor layer and power lines which overlap the semiconductor fins in both blocks. document US 2004/0222477 A1 describes a FinFET device with two semiconductor ridges of different heights arranged parallel to one another, the height ratio being between 1 and 2/3.

Die Erfindung sieht zur Verbesserung der Signalverzögerung eine Halbleitervorrichtung nach Anspruch 1 und ein Verfahren zum Ausbilden der Halbleitervorrichtung nach Anspruch 8 vor. Weiterbildungen ergeben sich aus den Unteransprüchen.The invention provides a semiconductor device according to claim 1 and a method of forming the semiconductor device according to claim 8 to improve the signal delay. Further developments result from the subclaims.

FigurenlisteFigure list

  • 1 ist ein Flussdiagramm, das ein Verfahren zum Ausbilden einer Halbleitervorrichtung zeigt, gemäß einigen Ausführungsformen. 1 FIG. 3 is a flow diagram illustrating a method of forming a semiconductor device, in accordance with some embodiments.
  • 2 ist eine Darstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen. 2 FIG. 3 is an illustration of a semiconductor device in accordance with some embodiments.
  • 3 ist eine Darstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen. 3 FIG. 3 is an illustration of a semiconductor device in accordance with some embodiments.
  • 4 ist eine Darstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen. 4th FIG. 3 is an illustration of a semiconductor device in accordance with some embodiments.
  • 5 ist eine Darstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen. 5 FIG. 3 is an illustration of a semiconductor device in accordance with some embodiments.
  • 6 ist eine Darstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen. 6th FIG. 3 is an illustration of a semiconductor device in accordance with some embodiments.
  • 7 ist eine Darstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen. 7th FIG. 3 is an illustration of a semiconductor device in accordance with some embodiments.
  • 8 ist eine Darstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen. 8th FIG. 3 is an illustration of a semiconductor device in accordance with some embodiments.
  • 9 ist eine Darstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen. 9 FIG. 3 is an illustration of a semiconductor device in accordance with some embodiments.
  • 10 ist eine Darstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen. 10 FIG. 3 is an illustration of a semiconductor device in accordance with some embodiments.
  • 11 ist eine Darstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen. 11 FIG. 3 is an illustration of a semiconductor device in accordance with some embodiments.
  • 12 ist eine Darstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen. 12th FIG. 3 is an illustration of a semiconductor device in accordance with some embodiments.
  • 13 ist eine Darstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen. 13th FIG. 3 is an illustration of a semiconductor device in accordance with some embodiments.
  • 14 ist eine Darstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen. 14th FIG. 3 is an illustration of a semiconductor device in accordance with some embodiments.
  • 15 ist eine Darstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen. 15th FIG. 3 is an illustration of a semiconductor device in accordance with some embodiments.
  • 16 ist eine Darstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen. 16 FIG. 3 is an illustration of a semiconductor device in accordance with some embodiments.
  • 17 ist eine Darstellung einer Halbleitervorrichtung gemäß einigen Ausführungsformen. 17th FIG. 3 is an illustration of a semiconductor device in accordance with some embodiments.

DETAILLIERTE BESCHREIBUNGDETAILED DESCRIPTION

Der Gegenstand wird nun mit Bezug auf die Zeichnungen beschrieben, wobei gleiche Bezugszeichen im Allgemeinen verwendet werden, um überall gleiche Elemente zu bezeichnen.The subject matter will now be described with reference to the drawings, like reference numbers being used generally to refer to like elements throughout.

Gemäß einigen Ausführungsformen ist eine Halbleitervorrichtung, wie sie hier vorgesehen ist, zum Ausbilden eines Oxids in einem STI-Bereich nützlich, wobei das Oxid ein Oxidvolumen hat, das groß genug ist, um Signalverzögerungen von der Verbindung zwischen benachbarten aktiven Bereichen zu verringern und um ein Verfahrenszeitfenster der Halbleitervorrichtung zu vergrößern, indem ein Abstand zwischen einem aktiven Bereich und einem Metallkontakt vergrößert wird, der mit einem Gate über dem aktiven Bereich verbunden ist.In accordance with some embodiments, a semiconductor device as provided herein is useful for forming an oxide in an STI region, the oxide having a volume of oxide large enough to reduce signal delays from the junction between adjacent active areas and by one To increase the method time window of the semiconductor device by increasing a distance between an active area and a metal contact connected to a gate over the active area.

In einigen Ausführungsformen ist der Metallkontakt mit dem Gate in dem STI-Bereich verbunden. In einigen Ausführungsformen liegt das Gate über dem ersten aktiven Bereich, dem STI-Bereich und dem zweiten aktiven Bereich und in Kontakt mit einer epitaktischen Schicht, einer Epi-Schicht, des ersten aktiven Bereichs und einer Epi-Schicht des zweiten aktiven Bereichs.In some embodiments, the metal contact is connected to the gate in the STI area. In some embodiments, the gate overlies the first active area, the STI area, and the second active area and is in contact with an epitaxial layer, an epi-layer, the first active area, and an epi-layer of the second active area.

Der STI-Bereich umfasst ein Oxid, das in einigen Ausführungsformen ein Oxidvolumen aufweist, das umgekehrt proportional zu der Höhe des ersten proximalen Grats ist.The STI region comprises an oxide that, in some embodiments, has a volume of oxide that is inversely proportional to the height of the first proximal ridge.

In einigen Ausführungsformen liegt das Oxidvolumen zwischen etwa 1,1- bis etwa 1,5-mal einem zweiten Oxidvolumen des Oxids, wobei das zweite Oxidvolumen dem Fall entspricht, dass der erste proximale Grat die Grathöhe des ersten distalen Grats hat.In some embodiments, the volume of oxide is between about 1.1 to about 1.5 times a second volume of oxide of the oxide, the second volume of oxide corresponding to the case that the first proximal ridge has the ridge height of the first distal ridge.

In einigen Ausführungsformen hat das Oxid eine Oxidhöhe, die im Wesentlichen gleich einer Differenz zwischen einer ersten proximalen Grathöhe und der ersten distalen Grathöhe ist. In einigen Ausführungsformen liegt die Epi-Schicht über dem ersten proximalen Grat, dem ersten distalen Grat, dem zweiten proximalen Grat und dem zweiten distalen Grat.In some embodiments, the oxide has an oxide height that is substantially equal to a difference between a first proximal ridge height and the first distal ridge height. In some embodiments, the epi-layer overlies the first proximal ridge, the first distal ridge, the second proximal ridge, and the second distal ridge.

Das Ausbilden einer Halbleitervorrichtung umfasst das Ausbilden eines ersten aktiven Bereichs benachbart zu einer ersten Seite eines STI-Bereichs und eines zweiten aktiven Bereich benachbart zu einer zweiten Seite des STI-Bereichs und das Ausbilden des STI-Bereichs.Forming a semiconductor device includes forming a first active area adjacent to a first side of an STI area and a second active area adjacent to a second side of the STI area and forming the STI area.

Das Ausbilden des ersten aktiven Bereichs umfasst das Ausbilden eines anfänglichen proximalen Grats, der eine anfängliche erste proximale Grathöhe hat, und eines anfänglichen ersten distalen Grats, der eine anfängliche erste distale Grathöhe hat. Ferner umfasst das Ausbilden des ersten aktiven Bereichs das Verringern der anfänglichen ersten proximalen Grathöhe, um einen ersten proximalen Grat auszubilden, und in einigen Ausführungsformen das Verringern einer anfänglichen ersten distalen Grathöhe, um einen ersten distalen Grat auszubilden, wobei die erste proximale Grathöhe kleiner als die erste distale Grathöhe ist.Forming the first active area includes forming an initial proximal ridge that has an initial first proximal ridge height and an initial first distal ridge that has an initial first distal ridge height. Further, forming the first active area includes decreasing the initial first proximal ridge height to form a first proximal ridge and, in some embodiments, decreasing an initial first distal ridge height to form a first distal ridge, the first proximal ridge height being less than that is the first distal ridge height.

Das Ausbilden des zweiten aktiven Bereichs umfasst das Ausbilden eines anfänglichen zweiten proximalen Grats, der eine anfängliche proximale Grathöhe aufweist, und eines anfänglichen zweiten distalen Grats, der eine anfängliche zweite distale Grathöhe aufweist. Weiter umfasst das Ausbilden des zweiten aktiven Bereichs das Verringern einer anfänglichen zweiten proximalen Grathöhe, um einen zweiten proximalen Grat auszubilden, und in einigen Ausführungsformen das Verringern der anfänglichen zweiten distalen Grathöhe, um einen zweiten distalen Grat auszubilden, wobei die zweite proximale Grathöhe kleiner als die zweite distale Grathöhe ist. Es wird der STI-Bereich benachbart zu dem ersten proximalen Grat ausgebildet, so dass der erste proximale Grat benachbart zu einer ersten Seite des STI-Bereichs ist und zwischen dem STI-Bereich und dem ersten distalen Grat angeordnet ist.Forming the second active area includes forming an initial second proximal ridge having an initial proximal ridge height and an initial second distal ridge having an initial second distal ridge height. Further, forming the second active area includes decreasing an initial second proximal ridge height to form a second proximal ridge, and in some embodiments decreasing the initial second distal ridge height to form a second distal ridge, the second proximal ridge height being less than that second distal ridge height is. The STI area is formed adjacent to the first proximal ridge so that the first proximal ridge is adjacent to a first side of the STI area and is arranged between the STI area and the first distal ridge.

Der STI-Bereich umfasst ein Oxid, das in einigen Ausführungsformen ein Oxidvolumen aufweist, das umgekehrt proportional zu der ersten proximalen Grathöhe ist, so dass das Oxidvolumen sich vergrößert, wenn die erste proximale Grathöhe sich verkleinert.The STI region comprises an oxide that, in some embodiments, has a volume of oxide that is inversely proportional to the first proximal ridge height such that the oxide volume increases as the first proximal ridge height decreases.

Ein Verfahren 100 zum Ausbilden einer Halbleitervorrichtung 200 ist in 1 gezeigt und die Halbleitervorrichtung in verschiedenen Stufen der Herstellung ist in 2 bis 17 gezeigt.A procedure 100 for forming a semiconductor device 200 is in 1 and the semiconductor device in various stages of manufacture is shown in FIG 2 until 17th shown.

Wie in 13 gezeigt ist, umfasst die Halbleitervorrichtung 200 einen ersten proximalen Grat 252, der eine erste proximale Grathöhe 226 aufweist, benachbart zu einem ersten distalen Grat 254, der eine erste distale Grathöhe 224 aufweist, wobei die erste proximale Grathöhe 226 kleiner als die erste distale Grathöhe 224 ist. Der erste proximale Grat 252 ist benachbart zu einem STI-Bereich 209, so dass der erste proximale Grat 252 zwischen dem ersten distalen Grat 254 und dem STI-Bereich 209 angeordnet ist. Ein erster aktiver Bereich 205 umfasst den ersten proximalen Grat 252 und den ersten distalen Grat 254.As in 13th shown comprises the semiconductor device 200 a first proximal ridge 252 having a first proximal ridge height 226 adjacent to a first distal ridge 254 showing a first distal ridge height 224 having the first proximal ridge height 226 smaller than the first distal ridge height 224 is. The first proximal ridge 252 is adjacent to an STI area 209 so that the first proximal ridge 252 between the first distal ridge 254 and the STI area 209 is arranged. A first active area 205 includes the first proximal ridge 252 and the first distal ridge 254 .

2 zeigt eine Übersicht bzw. eine Draufsicht der Halbleitervorrichtung 200 gemäß einigen Ausführungsformen, wobei ein Dielektrikum 232, eine Hartmaske 236 und eine Ätzstoppschicht 240, die in 18, 19, 20 und 21 gezeigt sind, in 2 ausgeblendet sind, so dass Merkmale, die unter dem Dielektrikum 232, der Hartmaske 236 und der Ätzstoppschicht 240 liegen, in 2 sichtbar sind. 2 Fig. 13 shows an overview and a plan view of the semiconductor device 200 in accordance with some embodiments, wherein a dielectric 232 , a hard mask 236 and an etch stop layer 240 , in the 18th , 19th , 20th and 21 are shown in 2 are hidden, leaving features that are under the dielectric 232 , the hard mask 236 and the etch stop layer 240 lie in 2 are visible.

3 bis 17 zeigen verschiedene Schnittansichten von 2. In 2 sind fünf Linien 246, 241, 242, 244 und 248 gezeigt, um Schnittansichten zu zeigen, die in anderen Figuren gezeigt sind. Eine erste Linie 246 schneidet eine Metallverbindung 216, wobei die Metallverbindung 216 so ausgebildet ist, dass sie den ersten aktiven Bereich 205 mit einem zweiten aktiven Bereich 207 verbindet. 3 bis 13 und 14 sind Schnittansichten der Halbleiteranordnung 200, die entlang der ersten Linie 246 in verschiedenen Stufen der Herstellung genommen sind. 3 until 17th show different sectional views of 2 . In 2 are five lines 246 , 241 , 242 , 244 and 248 to show sectional views shown in other figures. A first line 246 cuts a metal connection 216 , the metal compound 216 is designed so that it has the first active area 205 with a second active area 207 connects. 3 until 13th and 14th are sectional views of the semiconductor device 200 that are along the first line 246 are taken in different stages of manufacture.

Eine zweite Linie 248 schneidet ein Gate 234 und einen Metallkontakt 238, wobei das Gate 234 über dem ersten aktiven Bereich 205, dem STI-Bereich 209 und dem zweiten aktiven Bereich 207 ausgebildet ist.A second line 248 cuts a gate 234 and a metal contact 238 , with the gate 234 over the first active area 205 , the STI area 209 and the second active area 207 is trained.

Eine dritte Linie 241 schneidet den STI-Bereich 209, die Metallverbindung 216, eine STI 231 benachbart zu einer ersten Seite 257 der Metallverbindung 216 und eine STI 231 benachbart zu einer zweiten Seite der Metallverbindung 216 und die Metallkontakte 238 über dem Gate 234. 19 ist eine Schnittansicht der Halbleiteranordnung 200, die in einer letzteren Stufe der Herstellung entlang der dritten Linie 241 genommen ist.A third line 241 intersects the STI area 209 who have favourited Metal Connection 216 , an STI 231 adjacent to a first page 257 the metal connection 216 and an STI 231 adjacent to a second side of the metal connection 216 and the metal contacts 238 over the gate 234 . 19th Fig. 3 is a sectional view of the semiconductor device 200 that are in a latter stage of manufacture along the third line 241 is taken.

Eine vierte Linie 242 schneidet den ersten proximalen Grat 252. 20 ist eine Schnittansicht der Halbleiteranordnung 200 entlang der Linie 242 in einer letzteren Stufe der Herstellung. Eine fünfte Linie 244 schneidet den ersten distalen Grat 254. 21 ist eine Schnittansicht der Halbleiteranordnung 200, die entlang der fünften Linie 244 genommen ist, in einer letzteren Stufe der Herstellung.A fourth line 242 cuts the first proximal ridge 252 . 20th Fig. 3 is a sectional view of the semiconductor device 200 along the line 242 in a latter stage of manufacture. A fifth line 244 cuts the first distal ridge 254 . 21 Fig. 3 is a sectional view of the semiconductor device 200 running along the fifth line 244 is taken in a latter stage of manufacture.

Bei 102 werden ein anfänglicher erster proximaler Grat 260, ein anfänglicher zweiter proximaler Grat 261, ein anfänglicher erster distaler Grat 262 und ein anfänglicher zweiter distaler Grat 263 ausgebildet, wie in 6 gezeigt ist.at 102 become an initial first proximal ridge 260 , an initial second proximal ridge 261 , an initial first distal ridge 262 and an initial second distal ridge 263 trained as in 6th is shown.

Wie in 3 gezeigt, wird ein Kontaktstellen-Oxid 204 über einem Substrat 202 ausgebildet. In einigen Ausführungsformen umfasst das Substrat 202 ein Siliziumoxid und/oder ein Siliziumnitrid. Gemäß einigen Ausführungsformen umfasst das Substrat 202 eine epitaktische Schicht, eine Silizium-auf-Isolator-Struktur (silicon-on-insulator, SOI, Struktur), einen Wafer und/oder einen Die, der auf einem Wafer ausgebildet ist. In einigen Ausführungsformen hat das Substrat 202 eine Dicke zwischen etwa 50 nm und etwa 500 nm. Das Kontaktstellen-Oxid 204 umfasst ein Oxid. In einigen Ausführungsformen ist das Kontaktstellen-Oxid 204 aufgewachsen und/oder abgeschieden. In einigen Ausführungsformen hat das Kontaktstellen-Oxid 204 eine Dicke zwischen etwa 2,5 nm und etwa 15 nm.As in 3 a pad oxide is shown 204 over a substrate 202 educated. In some embodiments, the substrate comprises 202 a silicon oxide and / or a silicon nitride. According to some embodiments, the substrate comprises 202 an epitaxial layer, a silicon-on-insulator (SOI, structure) structure, a wafer, and / or a die formed on a wafer. In some embodiments, the substrate has 202 a thickness between about 50 nm and about 500 nm. The pad oxide 204 includes an oxide. In some embodiments the pad is oxide 204 grown up and / or secluded. In some embodiments, the pad has oxide 204 a thickness between about 2.5 nm and about 15 nm.

In einigen Ausführungsformen wird eine Nitridschicht 206 über dem Kontaktstellen-Oxid 204 ausgebildet. In einigen Ausführungsformen umfasst die Nitridschicht 206 Silizium und/oder ein Nitrid. In einigen Ausführungsformen wird die Nitridschicht 206 aufgewachsen oder abgeschieden. In einigen Ausführungsformen hat die Nitridschicht 206 eine Dicke zwischen etwa 2,5 nm und etwa 15 nm.In some embodiments, a nitride layer is used 206 over the pad oxide 204 educated. In some embodiments, the nitride layer comprises 206 Silicon and / or a nitride. In some embodiments, the nitride layer is 206 grown up or secluded. In some embodiments, the nitride layer has 206 a thickness between about 2.5 nm and about 15 nm.

In einigen Ausführungsformen wird eine Oxidschicht 208 über der Nitridschicht 206 ausgebildet. Die Oxidschicht 208 umfasst ein Oxid. In einigen Ausführungsformen wird die Oxidschicht 208 abgeschieden und/oder aufgewachsen. In einigen Ausführungsformen hat die Oxidschicht 208 eine Dicke zwischen etwa 2,5 nm und etwa 15 nm.In some embodiments, an oxide layer is used 208 over the nitride layer 206 educated. The oxide layer 208 includes an oxide. In some embodiments, the oxide layer is 208 secluded and / or raised. In some embodiments, the oxide layer has 208 a thickness between about 2.5 nm and about 15 nm.

In einigen Ausführungsformen werden Abstandhalter 250 über der Oxidschicht 208 ausgebildet, wie in 4 gezeigt. In einigen Ausführungsformen dienen die Abstandhalter 250 als Maske, so dass die Oxidschicht 208, die Nitridschicht 206, das Kontaktstellen-Oxid 204 und das Substrat 202 in Grate geätzt werden. In einigen Ausführungsformen umfassen die Abstandhalter 250 ein Oxid und/oder ein Nitrid. In einigen Ausführungsformen haben die Abstandhalter 250 eine Breite zwischen etwa 0,5 und etwa 15 nm.In some embodiments, spacers are used 250 over the oxide layer 208 trained as in 4th shown. In some embodiments, the spacers serve 250 as a mask so that the oxide layer 208 , the nitride layer 206 , the contact point oxide 204 and the substrate 202 be etched into burrs. In some embodiments, the include spacers 250 an oxide and / or a nitride. In some embodiments, the spacers have 250 a width between about 0.5 and about 15 nm.

In einigen Ausführungsformen werden der dritte Abstandhalter 250c und der siebte Abstandhalter 250f entfernt, etwa durch Ätzen, bevor die Grate ausgebildet werden, wie in 5 gezeigt ist.In some embodiments, the third spacer 250c and the seventh spacer 250f removed, such as by etching, before the burrs are formed, as in 5 is shown.

In einigen Ausführungsformen werden anfängliche Grate 278 aus der Oxidschicht 208, der Nitridschicht 206, dem Kontaktstellen-Oxid 204 und dem Substrat 202 ausgebildet, etwa durch Ätzen, wie in 6 gezeigt ist. In einigen Ausführungsformen werden die anfänglichen Grate 278 mit einem Nitrid bedeckt, etwa Siliziumnitrid (nicht gezeigt), so dass das Siliziumnitrid eine Dicke zwischen etwa 2,5 nm und etwa 7,5 nm hat. Es werden ein anfänglicher erster distaler Grat 262, eine anfänglicher erster proximaler Grat 260, ein anfänglicher erster zentraler Grat 272, ein anfänglicher zweiter zentraler Grat 270, ein anfänglicher zweiter proximaler Grat 261 und ein anfänglicher zweiter distaler Grat 263 beispielsweise durch Ätzen ausgebildet. In einigen Ausführungsformen werden die Abstandhalter 250 entfernt, nachdem die anfänglichen Grate 278 ausgebildet wurden.In some embodiments, there are initial ridges 278 from the oxide layer 208 , the nitride layer 206 , the contact point oxide 204 and the substrate 202 formed, for example by etching, as in 6th is shown. In some embodiments, the initial ridges 278 covered with a nitride, such as silicon nitride (not shown), so that the silicon nitride has a thickness between about 2.5 nm and about 7.5 nm. There will be an initial first distal ridge 262 , an initial first proximal ridge 260 , an initial first central ridge 272 , an initial second central ridge 270 , an initial second proximal ridge 261 and an initial second distal ridge 263 formed for example by etching. In some embodiments, the spacers 250 removed after the initial burrs 278 were trained.

Der anfängliche erste distale Grat 262 weist eine anfängliche erste distale Grathöhe 274 auf, und der anfängliche zweite distale Grat 263 weist eine anfängliche zweite distale Grathöhe 276 auf. In einigen Ausführungsformen sind die anfängliche erste distale Grathöhe 274 und die anfängliche zweite distale Grathöhe 276 im Wesentlichen gleich. In einigen Ausführungsformen haben die anfängliche erste distale Grathöhe 274 und die anfängliche zweite distale Grathöhe 276 eine Höhe zwischen etwa 25 nm und etwa 90 nm. In anderen Ausführungsformen haben die anfängliche erste distale Grathöhe 274 und die anfängliche zweite distale Grathöhe 276 unterschiedliche Höhen.The initial first distal ridge 262 has an initial first distal ridge height 274 on, and the initial second distal ridge 263 has an initial second distal ridge height 276 on. In some embodiments, the initial first distal ridge height is 274 and the initial second distal ridge height 276 essentially the same. In some embodiments, the initial first have a distal ridge height 274 and the initial second distal ridge height 276 a height between about 25 nm and about 90 nm. In other embodiments, the initial first have distal ridge heights 274 and the initial second distal ridge height 276 different heights.

Der anfängliche erste proximale Grat 260 hat eine anfängliche erste proximale Grathöhe 266, und der anfängliche zweite proximale Grat 261 hat eine anfängliche zweite proximale Grathöhe 267. In einigen Ausführungsformen sind die anfängliche erste proximale Grathöhe 266 und die anfängliche zweite proximale Grathöhe 267 im Wesentlichen gleich. In einigen Ausführungsformen hat die anfängliche erste proximale Grathöhe 266 eine Höhe zwischen etwa 25 nm und etwa 65 nm. In anderen Ausführungsformen sind die anfängliche erste proximale Grathöhe 266 und die anfängliche zweite proximale Grathöhe 267 unterschiedliche Höhen.The initial first proximal ridge 260 has an initial first proximal ridge height 266 , and the initial second proximal ridge 261 has an initial second proximal ridge height 267 . In some embodiments, the initial first proximal ridge height is 266 and the initial second proximal ridge height 267 essentially the same. In some embodiments, the initial first has a proximal ridge height 266 a height between about 25 nm and about 65 nm. In other embodiments, the initial first proximal ridge height is 266 and the initial second proximal ridge height 267 different heights.

Bei 104 wird die anfängliche erste proximale Grathöhe 266 des anfänglichen ersten proximalen Grats 260 verkleinert, etwa durch Ätzen, um einen ersten proximalen Grat 252 auszubilden, der eine erste proximale Grathöhe 226 aufweist, wie in 7 gezeigt ist. In einigen Ausführungsformen wird die anfängliche zweite proximale Grathöhe 267 verkleinert, etwa durch Ätzen, um einen zweiten proximalen Grat 253 auszubilden, der eine zweite proximale Grathöhe 227 aufweist. In einigen Ausführungsformen wird eine Maskenschicht (nicht gezeigt) über dem anfänglichen ersten distalen Grat 262 und dem anfänglichen zweiten distalen Grat 263 ausgebildet, wenn der erste proximale Grat 252 und der zweite proximale Grat 253 ausgebildet werden. In einigen Ausführungsformen liegen die erste proximale Grathöhe 226 und die zweite proximale Grathöhe 227 zwischen 5 nm und etwa 45 nm.at 104 becomes the initial first proximal ridge height 266 of the initial first proximal ridge 260 reduced, for example by etching, by a first proximal ridge 252 to form a first proximal ridge height 226 as in 7th is shown. In some embodiments, the initial second becomes proximal ridge height 267 reduced, for example by etching, by a second proximal ridge 253 to form a second proximal ridge height 227 having. In some embodiments, a mask layer (not shown) is placed over the initial first distal ridge 262 and the initial second distal ridge 263 trained when the first proximal ridge 252 and the second proximal ridge 253 be formed. In some embodiments, the first ridge height is proximal 226 and the second proximal ridge height 227 between 5 nm and about 45 nm.

Der anfängliche erste zentrale Grat 272 hat eine anfängliche erste zentrale Grathöhe, und der anfängliche zweite zentrale Grat 270 hat eine anfängliche zweite zentrale Grathöhe, wobei die anfängliche erste zentrale Grathöhe und die anfängliche zweite zentrale Grathöhe im Wesentlichen gleich der anfänglichen ersten proximalen Grathöhe 266 sind. In einigen Ausführungsformen werden die anfängliche erste zentrale Grathöhe und die anfängliche zweite zentrale Grathöhe verkleinert, etwa durch Ätzen, um einen ersten zentralen Grat 273 und einen zweiten zentralen Grat 271 auszubilden, so dass der erste zentrale Grat 273 eine erste zentrale Grathöhe aufweist und der zweite zentrale Grat 271 eine zweite zentrale Grathöhe aufweist. In einigen Ausführungsformen sind die erste zentrale Grathöhe und die zweite zentrale Grathöhe im Wesentlichen gleich der ersten proximalen Grathöhe 226.The initial first central ridge 272 has an initial first central ridge height, and the initial second central ridge 270 has an initial second central ridge height, the initial first central ridge height and the initial second central ridge height being substantially equal to the initial first proximal ridge height 266 are. In some embodiments, the initial first central ridge height and the initial second central ridge height are reduced, such as by etching, about a first central ridge 273 and a second central ridge 271 train so that the first central ridge 273 has a first central ridge height and the second central ridge 271 has a second central ridge height. In some embodiments, the first central ridge height and the second central ridge height are substantially equal to the first proximal ridge height 226 .

In einigen Ausführungsformen wird die anfängliche erste distale Grathöhe 274 des anfänglichen ersten distalen Grats 262 verkleinert, etwa durch Ätzen, um einen ersten distalen Grat 254 auszubilden, der eine erste distale Grathöhe 224 aufweist, wie in 8 gezeigt ist. In einigen Ausführungsformen wird die anfängliche zweite distale Grathöhe 276 des anfänglichen zweiten distalen Grats 263 verkleinert, etwa durch Ätzen, um einen zweiten distalen Grat 255 auszubilden, der eine zweite distale Grathöhe 225 aufweist. In einigen Ausführungsformen wird eine Maskenschicht (nicht gezeigt) über dem ersten proximalen Grat 252, dem ersten zentralen Grat 273, dem zweiten zentralen Grat 271 und dem zweiten proximalen Grat 253 ausgebildet, wenn der erste distale Grat 254 und der zweite distale Grat 255 ausgebildet werden. In einigen Ausführungsformen werden die anfängliche erste distale Grathöhe 274 und die anfängliche zweite distale Grathöhe 276 verkleinert, indem das Kontaktstellen-Oxid 204, die Nitridschicht 206, die Oxidschicht 208 und die SiN-Deckschicht (nicht gezeigt) entfernt werden. In einigen Ausführungsformen sind die erste distale Grathöhe 224 und die zweite distale Grathöhe 225 im Wesentlichen gleich. In einigen Ausführungsformen liegt die erste distale Grathöhe 224 zwischen etwa 15 nm und etwa 60 nm.In some embodiments, the initial first distal ridge height becomes 274 of the initial first distal ridge 262 reduced, for example by etching, around a first distal ridge 254 to form a first distal ridge height 224 as in 8th is shown. In some embodiments, the initial second becomes the distal ridge height 276 of the initial second distal ridge 263 reduced, for example by etching, by a second distal ridge 255 form a second distal ridge height 225 having. In some embodiments, a mask layer (not shown) is placed over the first proximal ridge 252 , the first central ridge 273 , the second central ridge 271 and the second proximal ridge 253 formed when the first distal ridge 254 and the second distal ridge 255 be formed. In some embodiments, the initial first distal ridge height will be 274 and the initial second distal ridge height 276 downsized by the contact point oxide 204 , the nitride layer 206 , the oxide layer 208 and removing the SiN cover layer (not shown). In some embodiments, the first are distal ridge height 224 and the second distal ridge height 225 essentially the same. In some embodiments, the first ridge height is distal 224 between about 15 nm and about 60 nm.

Bei 106 wird ein Grabenisolierungsbereich, ein STI-Bereich 209, benachbart zu dem ersten proximalen Grat 252 und dem zweiten proximalen Grat 253 ausgebildet, so dass der erste proximale Grat 252 benachbart zu einer ersten Seite 256 des STI-Bereichs 209 ist und zwischen dem STI-Bereich 209 und dem ersten distalen Grat 254 angeordnet ist, und so dass der zweite proximale Grat 253 benachbart zu einer zweiten Seite 258 des STI-Bereichs 209 ist und zwischen dem STI-Bereich 209 und dem zweiten distalen Grat 255 angeordnet ist, wie in 12 gezeigt ist.at 106 becomes a trench isolation area, an STI area 209 , adjacent to the first proximal ridge 252 and the second proximal ridge 253 formed so that the first proximal ridge 252 adjacent to a first page 256 of the STI area 209 is and between the STI area 209 and the first distal ridge 254 is arranged, and so that the second proximal ridge 253 adjacent to a second side 258 of the STI area 209 is and between the STI area 209 and the second distal ridge 255 is arranged as in 12th is shown.

Wie 9 zeigt, werden der erste zentrale Grat 273 und der zweite zentrale Grat 271 entfernt, etwa durch Ätzen, und ein Graben 280 wird, etwa durch Ätzen, zwischen dem ersten proximalen Grat 252 und dem zweiten proximalen Grat 253 ausgebildet.As 9 shows will be the first central ridge 273 and the second central ridge 271 removed, for example by etching, and a trench 280 is, for example by etching, between the first proximal ridge 252 and the second proximal ridge 253 educated.

In einigen Ausführungsformen wird eine epitaktische Deckschicht, Epi-Deckschicht 214, über dem ersten distalen Grat 254, dem ersten proximalen Grat 252, dem zweiten proximalen Grat 253 und dem zweiten distalen Grat 255 ausgebildet, wie in 10 gezeigt ist. In einigen Ausführungsformen wird die Epi-Deckschicht 214 aufgewachsen. In einigen Ausführungsformen umfasst die Epi-Deckschicht 214 Silizium, ein Nitrid und/oder ein Oxid.In some embodiments, an epitaxial top layer, epi top layer, is used 214 , above the first distal ridge 254 , the first proximal ridge 252 , the second proximal ridge 253 and the second distal ridge 255 trained as in 10 is shown. In some embodiments, the epi cover layer is used 214 grew up. In some embodiments, the epi cover layer comprises 214 Silicon, a nitride and / or an oxide.

Ein erster aktiver Bereich 205 umfasst den ersten proximalen Grat 252 und den ersten distalen Grat 254. Ein zweiter aktiver Bereich 207 umfasst den zweiten proximalen Grat 253 und den zweiten distalen Grat 255. In einigen Ausführungsformen umfasst der erste aktive Bereich 205 eine Source und/oder einen Drain. In einigen Ausführungsformen umfasst der zweite aktive Bereich 207 eine Source und/oder einen Drain.A first active area 205 includes the first proximal ridge 252 and the first distal ridge 254 . A second active area 207 includes the second proximal ridge 253 and the second distal ridge 255 . In some embodiments, the first active area comprises 205 a source and / or a drain. In some embodiments, the second active area comprises 207 a source and / or a drain.

In einigen Ausführungsformen wird eine Metallverbindung 216 über dem ersten distalen Grat 254, dem ersten proximalen Grat 252, dem zweiten proximalen Grat 253 und dem zweiten distalen Grat 255 ausgebildet, wie in 11 gezeigt ist.In some embodiments, a metal compound is used 216 above the first distal ridge 254 , the first proximal ridge 252 , the second proximal ridge 253 and the second distal ridge 255 trained as in 11 is shown.

In einigen Ausführungsformen wird eine STI 231, wie in 19 gezeigt ist, benachbart zu einer ersten Seite 257 der Metallverbindung 216 und benachbart zu einer zweiten Seite 259 der Metallverbindung 216 in dem Graben 280 ausgebildet, wobei, in der Ansicht der 19, die erste Seite 257 vor dem Substrat 202 liegt und die zweite Seite 259 hinter dem Substrat 202 liegt.In some embodiments, an STI 231 , as in 19th is shown adjacent to a first side 257 the metal connection 216 and adjacent to a second side 259 the metal connection 216 in the ditch 280 formed, wherein, in the view of the 19th , the first page 257 in front of the substrate 202 lies and the second side 259 behind the substrate 202 lies.

In einigen Ausführungsformen wird die STI 231 in dem Graben 280 ausgebildet, bevor die Metallverbindung 216 ausgebildet wird, wie in 10 gezeigt ist, so dass die Metallverbindung in Kontakt mit der STI 231 (nicht gezeigt) in dem Graben 280 anstatt mit dem Substrat 202 ist.In some embodiments, the STI 231 in the ditch 280 formed before the metal connection 216 is trained as in 10 is shown so that the metal connection is in contact with the STI 231 (not shown) in the trench 280 instead of the substrate 202 is.

Die Metallverbindung 216 umfasst ein leitendes Material, etwa Metall und/oder Polysilizium. In einigen Ausführungsformen erfolgt das Ausbilden der Metallverbindung 216 durch Abscheiden. In einigen Ausführungsformen verbindet die Metallverbindung 216 den ersten aktiven Bereich 205 elektrisch mit dem zweiten aktiven Bereich 207. In einigen Ausführungsformen verbindet die Metallverbindung 216 einen ersten Drain mit einem zweiten Drain. In einigen Ausführungsformen verbindet die Metallverbindung 216 eine erste Source mit einer zweiten Source.The metal connection 216 comprises a conductive material such as metal and / or polysilicon. In some embodiments, the metal connection is formed 216 by deposition. In some embodiments, the metal compound connects 216 the first active area 205 electrically to the second active area 207 . In some embodiments, the metal compound connects 216 a first drain with a second drain. In some embodiments, the metal compound connects 216 a first source with a second source.

In einigen Ausführungsformen wird eine erste Öffnung 218 in der Metallverbindung 216 ausgebildet, etwa durch Ätzen, wie in 12 gezeigt ist. In einigen Ausführungsformen hat die erste Öffnung 218 eine erste Öffnungsbreite 220 zwischen etwa 20 nm und etwa 150 nm. In einigen Ausführungsformen hat die erste Öffnung 218 eine erste Öffnungshöhe 222 zwischen etwa 20 nm und etwa 70 nm. In einigen Ausführungsformen hat die erste Öffnung einen ersten Abstand 281 von dem ersten proximalen Grat 252 und einen ersten Abstand von dem zweiten proximalen Grat 253.In some embodiments, a first opening 218 in the metal connection 216 formed, for example by etching, as in 12th is shown. In some embodiments, the first has an opening 218 a first opening width 220 between about 20 nm and about 150 nm. In some embodiments, the first opening 218 a first opening height 222 between about 20 nm and about 70 nm. In some embodiments, the first opening has a first spacing 281 from the first proximal ridge 252 and a first distance from the second proximal ridge 253 .

In einigen Ausführungsformen wird ein Oxid 230 in der ersten Öffnung 218 ausgebildet, wie in 13 gezeigt ist. In einigen Ausführungsformen wird das Oxid 230 ausgebildet, indem die erste Öffnung 218 mit einem Dielektrikum gefüllt wird, beispielsweise Siliziumoxid (SiO2). In einigen Ausführungsformen umfasst das Ausbilden des Oxids 230 das Abscheiden des Dielektrikums. Ein STI-Bereich 209 umfasst das Oxid 230.In some embodiments, an oxide is used 230 in the first opening 218 trained as in 13th is shown. In some embodiments, the oxide is 230 formed by the first opening 218 is filled with a dielectric, for example silicon oxide (SiO 2 ). In some embodiments, forming the oxide includes 230 the deposition of the dielectric. An STI area 209 includes the oxide 230 .

Das Oxid 230 hat eine erste Oxidhöhe 228 zwischen etwa 20 nm und etwa 70 nm. In einigen Ausführungsformen ist die erste Oxidhöhe 228 im Wesentlichen gleich einer Differenz zwischen der ersten proximalen Grathöhe 226 und der ersten distalen Grathöhe 224. In anderen Ausführungsformen unterscheidet sich die erste Oxidhöhe 228 von einer Differenz zwischen der ersten proximalen Grathöhe 226 und der ersten distalen Grathöhe 224.The oxide 230 has a first oxide level 228 between about 20 nm and about 70 nm. In some embodiments, the first level of oxide is 228 substantially equal to a difference between the first proximal ridge height 226 and the first distal ridge height 224 . In other embodiments, the first oxide level is different 228 of a difference between the first proximal ridge height 226 and the first distal ridge height 224 .

In einigen Ausführungsformen hat das Oxid 230 ein Oxidvolumen, das umgekehrt proportional zu der ersten proximalen Grathöhe 226 ist. In einigen Ausführungsformen bleibt der erste Abstand 281 zwischen dem ersten proximalen Grat 252 und dem Oxid 230 gleich, so dass ein Oxidvolumen eines Oxids sich verringert, wenn die erste proximale Grathöhe 227 steigt. In einigen Ausführungsformen liegt das Oxidvolumen zwischen etwa 1,1- und etwa 1,5-mal einem zweiten Oxidvolumen eines Oxids, wobei das zweite Oxidvolumen dem Fall entspricht, dass der erste proximale Grat 252 die erste distale Grathöhe 224 aufweist.In some embodiments, the oxide has 230 a volume of oxide that is inversely proportional to the first proximal ridge height 226 is. In some embodiments, the first distance remains 281 between the first proximal ridge 252 and the oxide 230 equal, so that an oxide volume of an oxide decreases when the first proximal ridge height 227 increases. In some embodiments, the oxide volume is between about 1.1 and about 1.5 times a second oxide volume of an oxide, the second oxide volume corresponding to the case that the first proximal ridge 252 the first distal ridge height 224 having.

In einigen Ausführungsformen wird ein Dielektrikum 232, etwa durch Abscheiden, über dem Oxid 230 und der Metallverbindung 216 ausgebildet. In einigen Ausführungsformen umfasst das Dielektrikum 232 ein Standard-Dielektrikum mit einer mittleren oder niedrigen Dielektrizitätskonstante, etwa SiO2.In some embodiments, a dielectric is used 232 , for example by deposition, over the oxide 230 and the metal compound 216 educated. In some embodiments, the dielectric comprises 232 a standard dielectric with a medium or low dielectric constant, such as SiO 2 .

Gemäß einigen Ausführungsformen wird die Halbleitervorrichtung 200 mittels des Verfahrens 100 so ausgebildet, dass das Gate 234 ausgebildet wird, nachdem der STI-Bereich 209 bei 106 ausgebildet wurde.According to some embodiments, the semiconductor device 200 by means of the procedure 100 formed so that the gate 234 is trained after the STI area 209 was trained at 106.

In einigen Ausführungsformen wird eine zweite Öffnung so ausgebildet, dass sie die Epi-Deckschichten 214 über dem ersten distalen Grat 254, dem ersten proximalen Grat 252, dem zweiten proximalen Grat 253 und dem zweiten distalen Grat 255 freilegt.In some embodiments, a second opening is formed to have the epi cover layers 214 above the first distal ridge 254 , the first proximal ridge 252 , the second proximal ridge 253 and the second distal ridge 255 exposed.

In einigen Ausführungsformen wird das Gate 234 in der zweiten Öffnung so ausgebildet, dass das Gate 234 mit den Epi-Deckschichten 214 über dem ersten distalen Grat 254, dem ersten proximalen Grat 252, dem zweiten proximalen Grat 253 und dem zweiten distalen Grat 255 elektrisch verbunden ist. In einigen Ausführungsformen umfasst das Gate 234 eine Schicht aus einem Material mit hoher Dielektrizitätskonstante in Kontakt mit den Epi-Deckschichten 214. In einigen Ausführungsformen umfasst das Material mit hoher Dielektrizitätskonstante ein Nitrid und/oder ein Oxid.In some embodiments, the gate is 234 formed in the second opening so that the gate 234 with the epi top layers 214 above the first distal ridge 254 , the first proximal ridge 252 , the second proximal ridge 253 and the second distal ridge 255 is electrically connected. In some embodiments, the gate comprises 234 a layer of high dielectric constant material in contact with the epi cover layers 214 . In some embodiments, the high dielectric constant material comprises a nitride and / or an oxide.

In einigen Ausführungsformen umfasst das Gate 234 ein leitendes Material, etwa ein Metall, das über dem Material mit hoher Dielektrizitätskonstante ausgebildet wird, etwa durch Abscheiden. In einigen Ausführungsformen wird eine Hartmaske 236 über dem Gate 234 ausgebildet, etwa durch Abscheiden. In einigen Ausführungsformen umfasst die Hartmaske 236 ein Oxid.In some embodiments, the gate comprises 234 a conductive material, such as a metal, formed over the high dielectric constant material, such as by deposition. In some embodiments, a hard mask is used 236 over the gate 234 formed, for example by deposition. In some embodiments, the hard mask comprises 236 an oxide.

In einigen Ausführungsformen wird eine Ätzstoppschicht 240 über der Hartmaske 236 ausgebildet. In einigen Ausführungsformen umfasst die Ätzstoppschicht 240 Silizium, ein Nitrid und/oder ein Oxid. In einigen Ausführungsformen wird eine dritte Öffnung 288 durch die Ätzstoppschicht 240 und die Hartmaske 236 in dem STI-Bereich 209 ausgebildet. Die dritte Öffnung 288 legt einen Abschnitt des Gates 234 frei.In some embodiments, an etch stop layer is used 240 over the hard mask 236 educated. In some embodiments, the etch stop layer comprises 240 Silicon, a nitride and / or an oxide. In some embodiments, a third opening is used 288 through the etch stop layer 240 and the hard mask 236 in the STI area 209 educated. The third opening 288 lays a section of the gate 234 free.

In einigen Ausführungsformen wird ein Metallkontakt 238 in der dritten Öffnung 288 so ausgebildet, dass der Metallkontakt 238 mit dem Gate 234 elektrisch verbunden ist. Der Metallkontakt 238 umfasst ein Metall oder ein sonstiges leitendes Material. In einigen Ausführungsformen erfolgt das Ausbilden des Metallkontakts 238 durch Abscheiden.In some embodiments, a metal contact is used 238 in the third opening 288 designed so that the metal contact 238 with the gate 234 is electrically connected. The metal contact 238 comprises a metal or other conductive material. In some embodiments, the metal contact is formed 238 by deposition.

14 zeigt eine Schnittansicht entlang der ersten Linie 246 der 2 gemäß einigen Ausführungsformen, wobei die erste Linie 246 die Metallverbindung 216 schneidet, wobei das Gate 234, die Hartmaske 236 und die Metallverbindung 238 in Phantomdarstellung gezeigt sind. 14th Figure 13 shows a sectional view along the first line 246 the 2 in accordance with some embodiments, wherein the first line 246 the metal connection 216 cuts, the gate 234 who have favourited hard mask 236 and the metal connection 238 are shown in phantom.

15 zeigt die Schnittansicht entlang eine dritten Linie 241 der 2 gemäß einigen Ausführungsformen, wobei die dritte Linie 241 den STI-Bereich 209 schneidet. In einigen Ausführungsformen ist die Metallverbindung 216 in Kontakt mit dem Substrat 202 und zumindest teilweise mit der STI 231. In einigen Ausführungsformen ist der Metallkontakt 216 in Kontakt mit der STI 231 in dem Graben 280 (nicht gezeigt), so dass die STI 231 über dem Substrat 202 in dem Graben 280 liegt. 15th Fig. 13 shows the sectional view along a third line 241 the 2 according to some embodiments, wherein the third line 241 the STI area 209 cuts. In some embodiments the compound is metal 216 in contact with the substrate 202 and at least partially with the STI 231 . In some embodiments, the contact is metal 216 in contact with the STI 231 in the ditch 280 (not shown) so that the STI 231 above the substrate 202 in the ditch 280 lies.

16 zeigt eine Schnittansicht entlang der vierten Linie 242 der 2 gemäß einigen Ausführungsformen, wobei die vierte Linie 242 den ersten proximalen Grat 252 und das Gate 234 schneidet. In einigen Ausführungsformen ist die Metallverbindung 216 in Kontakt mit der Epi-Deckschicht 214, wobei die Epi-Deckschicht 214 in dem ersten aktiven Bereich 205 liegt und eine Source und/oder einen Drain umfasst. In einigen Ausführungsformen ist die Metallverbindung 216 in Kontakt mit der Epi-Deckschicht 214, wobei die Epi-Deckschicht 214 in dem zweiten aktiven Bereich 207 liegt und eine Source und/oder einen Drain umfasst. In einigen Ausführungsformen ist die Metallverbindung 216 in Kontakt mit den Epi-Deckschichten 214 des ersten aktiven Bereichs und mit den Epi-Deckschichten 214 des zweiten aktiven Bereichs 207, so dass die Metallverbindung 216 eine Source des ersten aktiven Bereichs 205 mit einer Source des zweiten aktiven Bereichs 207, einen Drain des ersten aktiven Bereichs 205 mit einem Drain des zweiten aktiven Bereichs 207 und/oder eine Source des ersten aktiven Bereichs 205 mit einem Drain des zweiten aktiven Bereichs 207 verbindet. 16 Fig. 13 is a sectional view taken along the fourth line 242 the 2 according to some embodiments, wherein the fourth line 242 the first proximal ridge 252 and the gate 234 cuts. In some embodiments the compound is metal 216 in contact with the epi top layer 214 , being the epi top layer 214 in the first active area 205 and comprises a source and / or a drain. In some embodiments the compound is metal 216 in contact with the epi top layer 214 , being the epi top layer 214 in the second active area 207 and comprises a source and / or a drain. In some embodiments the compound is metal 216 in contact with the epi facings 214 of the first active area and with the epi cover layers 214 of the second active area 207 so that the metal connection 216 a source of the first active area 205 with a source of the second active area 207 , a drain of the first active area 205 with a drain of the second active area 207 and / or a source of the first active area 205 with a drain of the second active area 207 connects.

17 zeigt eine Schnittansicht entlang der fünften Linie 244 der 2 gemäß einigen Ausführungsformen, wobei die fünfte Linie 244 den ersten distalen Grat 254 und das Gate 234 schneidet. Die Differenz der Höhen des ersten proximalen Grates 252 und des ersten distalen Grates 254 wird in 16 und 17 deutlich. 17th Fig. 13 is a sectional view taken along the fifth line 244 the 2 according to some embodiments, the fifth line 244 the first distal ridge 254 and the gate 234 cuts. The difference in heights of the first proximal ridge 252 and the first distal ridge 254 is in 16 and 17th clear.

Verschiedene Vorgänge von Ausführungsformen sind hier vorgesehen. Die Reihenfolge, in der einige oder alle der Vorgänge beschrieben sind, sollte nicht so verstanden werden, dass diese Vorgänge notwendigerweise von der Reihenfolge abhängig sind. Alternative Reihenfolgen werden deutlich, wenn man diese Beschreibung kennt. Des Weiteren versteht es sich, dass nicht alle Vorgänge in jeder hier vorgesehenen Ausführungsform notwendigerweise vorhanden sein müssen. Es versteht sich auch, dass in einigen Ausführungsformen nicht alle Vorgänge notwendig sind.Various acts of embodiments are provided here. The order in which some or all of the operations are described should not be construed as implying that those operations are necessarily dependent on the order. Alternative orders become clear when one is familiar with this description. Furthermore, it is to be understood that not all processes are necessarily present in every embodiment provided here. It should also be understood that not all acts are necessary in some embodiments.

Es versteht sich, dass Schichten, Einrichtungen, Elemente etc., die hier gezeigt sind, mit bestimmten Abmessungen relativ zu einander gezeigt sind, etwa strukturellen Abmessungen oder Orientierungen, beispielsweise zur Einfachheit und Bequemlichkeit des Verständnisses, und dass ihre tatsächlichen Abmessungen in einigen Ausführungsformen wesentlich von denen abweichen können, die hier gezeigt sind. Zusätzlich gibt es eine Vielzahl von Techniken um die Schichten, Einrichtungen, Elemente etc. auszubilden, etwa Ätztechniken, Implantierungstechniken, Dotierungstechniken, Rotationsbeschichtungstechniken, Sputter-Techniken wie Magnetron- oder Ionenstrahl-Sputtern, Wachstumstechniken wie thermisches Wachstum oder Abscheidungstechniken wie chemische Gasphasenabscheidung (CVD), physikalische Gasphasenabscheidung (PVD), CVD im Plasma (PECVD) oder Atomlagenabscheidung (ALD), als Beispiele.It is to be understood that layers, devices, elements, etc. shown here are shown with certain dimensions relative to one another, such as structural dimensions or orientations, for example for simplicity and convenience of understanding, and that their actual dimensions in some embodiments are material may differ from those shown here. In addition, there are a variety of techniques to form the layers, devices, elements, etc., such as etching techniques, implantation techniques, doping techniques, spin coating techniques, sputtering techniques such as magnetron or ion beam sputtering, growth techniques such as thermal growth or deposition techniques such as chemical vapor deposition (CVD) , physical vapor deposition (PVD), CVD in plasma (PECVD) or atomic layer deposition (ALD), as examples.

Claims (10)

Halbleitervorrichtung (200), die Folgendes umfasst: einen ersten aktiven Bereich (205) benachbart zu einer ersten Seite (256) eines Grabenisolierungsbereichs, eines STI-Bereichs (209), wobei der erste aktive Bereich (205) Folgendes umfasst: - einen ersten proximalen Grat (252) benachbart zu dem STI-Bereich (209), der eine erste proximale Grathöhe (226) aufweist; und - einen ersten distalen Grat (254) benachbart zu dem ersten proximalen Grat (252), der eine erste distale Grathöhe (224) aufweist; einen zweiten aktiven Bereich (207) benachbart zu einer zweiten Seite (258) des STI-Bereichs (209), wobei der zweite aktive Bereich (207) Folgendes umfasst: - einen zweiten proximalen Grat (253) benachbart zu dem STI-Bereich (209), der eine zweite proximale Grathöhe (227) aufweist; und - einen zweiten distalen Grat (255) benachbart zu dem zweiten proximalen Grat (253), der eine zweite distale Grathöhe (225) aufweist; und ein Oxid (230) des STI-Bereichs (209), das in einer Öffnung in einer Oberseite einer Metallverbindung (216) angeordnet ist, wobei die Metallverbindung (216) benachbart zu einem Gate (234) verläuft, das über dem Oxid (230) des STI-Bereichs (209) verläuft, wobei die erste proximale Grathöhe (226) kleiner als die erste distale Grathöhe (224) ist, wobei der erste proximale Grat (252) zwischen dem STI-Bereich (209) und dem ersten distalen Grat (254) angeordnet ist, wobei die zweite proximale Grathöhe (227) kleiner als die zweite distale Grathöhe (225) ist, und wobei der zweite proximale Grat (253) zwischen dem STI-Bereich (209) und dem zweiten distalen Grat (255) angeordnet ist.A semiconductor device (200) comprising: a first active area (205) adjacent to a first side (256) of a trench isolation area, an STI area (209), the first active area (205) comprising: - a first proximal ridge (252) adjacent to the STI region (209) having a first proximal ridge height (226); and - a first distal ridge (254) adjacent to the first proximal ridge (252) having a first distal ridge height (224); a second active area (207) adjacent a second side (258) of the STI area (209), the second active area (207) comprising: - A second proximal ridge (253) adjacent to the STI region (209), which has a second proximal ridge height (227); and - a second distal ridge (255) adjacent to the second proximal ridge (253) having a second distal ridge height (225); and an oxide (230) of the STI region (209) disposed in an opening in a top surface of a metal interconnect (216), the metal interconnect (216) extending adjacent to a gate (234) overlying the oxide (230) of the STI area (209) runs, wherein the first proximal ridge height (226) is smaller than the first distal ridge height (224), wherein the first proximal ridge (252) is arranged between the STI region (209) and the first distal ridge (254), wherein the second proximal ridge height (227) is smaller than the second distal ridge height (225), and wherein the second proximal ridge (253) is located between the STI region (209) and the second distal ridge (255). Halbleitervorrichtung nach Anspruch 1, die eine epitaktische Schicht, eine Epi-Schicht (214), über dem ersten proximalen Grat (252), dem ersten distalen Grat (254), dem zweiten proximalen Grat (253) und dem zweiten distalen Grat (255) umfasst.Semiconductor device according to Claim 1 comprising an epitaxial layer, an epi-layer (214), over the first proximal ridge (252), the first distal ridge (254), the second proximal ridge (253), and the second distal ridge (255). Halbleitervorrichtung nach Anspruch 1, wobei das Oxid (230) des STI-Bereichs (209) eine Oxidhöhe (228) aufweist, die im Wesentlichen gleich einer Differenz zwischen der ersten proximalen Grathöhe (226) und der ersten distalen Grathöhe (224) ist.Semiconductor device according to Claim 1 wherein the oxide (230) of the STI region (209) has an oxide height (228) substantially equal to a difference between the first proximal ridge height (226) and the first distal ridge height (224). Halbleitervorrichtung nach Anspruch 1, die ein weiteres Dielektrikum (232) über dem Oxid (230) des STI-Bereichs (209) umfasst.Semiconductor device according to Claim 1 comprising another dielectric (232) over the oxide (230) of the STI region (209). Halbleitervorrichtung nach Anspruch 2, wobei das Gate (234) über dem ersten aktiven Bereich (205), dem STI-Bereich (209) und dem zweiten aktiven Bereich (207) angeordnet ist, wobei das Gate (234) in Kontakt mit der Epi-Schicht (214) ist.Semiconductor device according to Claim 2 wherein the gate (234) is arranged over the first active area (205), the STI area (209) and the second active area (207), the gate (234) in contact with the epi-layer (214) is. Verfahren (100) zum Ausbilden einer Halbleitervorrichtung (200), das Folgendes umfasst: Ausbilden eines ersten aktiven Bereichs (205), das Folgendes umfasst: - Ausbilden (102) eines anfänglichen ersten proximalen Grats (260) mit einer anfänglichen proximalen Grathöhe (266); - Ausbilden eines ersten distalen Grats (254), der eine erste distale Grathöhe (224) aufweist; und - Verkleinern (104) der anfänglichen ersten proximalen Grathöhe (266) des anfänglichen ersten proximalen Grats (260), um einen ersten proximalen Grat (252) auszubilden, der eine erste proximale Grathöhe (226) aufweist, wobei die erste proximale Grathöhe (226) kleiner als die erste distale Grathöhe (224) ist; Ausbilden eines zweiten aktiven Bereichs (207), das Folgendes umfasst: - Ausbilden eines anfänglichen zweiten proximalen Grats (261) benachbart zu einer zweiten Seite (258) eines STI-Bereichs (209); - Ausbilden eines zweiten distalen Grats (255), der eine zweite distale Grathöhe (225) aufweist; und - Verkleinern einer anfänglichen zweiten proximalen Höhe (261) des anfänglichen zweiten proximalen Grats (261), um einen zweiten proximalen Grat (253) auszubilden; Ausbilden einer Metallverbindung (216) über dem ersten distalen Grat (254), dem ersten proximalen Grat (252), dem zweiten proximalen Grat (253) und dem zweiten distalen Grat (255); Ausbilden (106) des STI-Bereichs (209) benachbart zu dem ersten proximalen Grat (252), so dass der erste proximale Grat (252) benachbart zu einer ersten Seite (256) des STI-Bereichs (209) ist und zwischen dem STI-Bereich (209) und dem ersten distalen Grat (254) angeordnet ist, wobei das Ausbilden des STI-Bereichs (209) umfasst: - Ausbilden einer Öffnung (218) in einer Oberseite der Metallverbindung (216); und - Ausbilden eines Oxids (230) in der Öffnung (218); und Ausbilden eines Gates (234) über dem Oxid (230).A method (100) for forming a semiconductor device (200) comprising: Forming a first active area (205) comprising: - forming (102) an initial first proximal ridge (260) with an initial proximal ridge height (266); - Forming a first distal ridge (254) having a first distal ridge height (224); and - reducing (104) the initial first proximal ridge height (266) of the initial first proximal ridge (260) to form a first proximal ridge (252) having a first proximal ridge height (226), the first proximal ridge height (226) is less than the first distal ridge height (224); Forming a second active area (207) comprising: - forming an initial second proximal ridge (261) adjacent a second side (258) of an STI region (209); - Forming a second distal ridge (255) having a second distal ridge height (225); and - reducing an initial second proximal height (261) of the initial second proximal ridge (261) to form a second proximal ridge (253); Forming a metal bond (216) over the first distal ridge (254), the first proximal ridge (252), the second proximal ridge (253), and the second distal ridge (255); Forming (106) the STI region (209) adjacent to the first proximal ridge (252) such that the first proximal ridge (252) is adjacent to a first side (256) of the STI region (209) and between the STI Region (209) and the first distal ridge (254), wherein forming the STI region (209) comprises: - forming an opening (218) in a top of the metal interconnect (216); and - forming an oxide (230) in the opening (218); and Forming a gate (234) over the oxide (230). Verfahren nach Anspruch 6, ferner umfassend: Ausbilden des Oxids (230) in dem STI-Bereich (209), das eine Oxidhöhe (228) aufweist, wobei die Oxidhöhe (228) im Wesentlichen gleich einer Differenz zwischen der ersten proximalen Grathöhe (226) und der ersten distalen Grathöhe (224) ist.Procedure according to Claim 6 further comprising: forming the oxide (230) in the STI region (209) having an oxide height (228), the oxide height (228) substantially equal to a difference between the first proximal ridge height (226) and the first distal Ridge height (224). Verfahren nach Anspruch 6, das das Ausbilden eines Dielektrikums (232) über dem STI-Bereich (209) umfasst.Procedure according to Claim 6 comprising forming a dielectric (232) over the STI region (209). Verfahren nach Anspruch 6, das das Ausbilden einer epitaktischen Schicht, einer Epi Schicht (214), über dem ersten proximalen Grat (252), dem ersten distalen Grat (254), dem zweiten proximalen Grat (253) und dem zweiten distalen Grat (255) umfasst.Procedure according to Claim 6 comprising forming an epitaxial layer, an epi layer (214), over the first proximal ridge (252), the first distal ridge (254), the second proximal ridge (253), and the second distal ridge (255). Verfahren nach Anspruch 9, das das Ausbilden des Gates (234) über dem ersten aktiven Bereich (205), dem STI-Bereich (209) und dem zweiten aktiven Bereich (207) umfasst, wobei das Gate (234) in Kontakt mit der Epi-Schicht (214) ist.Procedure according to Claim 9 comprising forming the gate (234) over the first active area (205), the STI area (209) and the second active area (207) with the gate (234) in contact with the epi-layer (214 ) is.
DE102014118986.8A 2014-01-06 2014-12-18 Semiconductor device and method of manufacturing a semiconductor device Active DE102014118986B4 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/147,851 2014-01-06
US14/147,851 US9318488B2 (en) 2014-01-06 2014-01-06 Semiconductor device and formation thereof

Publications (2)

Publication Number Publication Date
DE102014118986A1 DE102014118986A1 (en) 2015-07-09
DE102014118986B4 true DE102014118986B4 (en) 2021-10-07

Family

ID=53443228

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014118986.8A Active DE102014118986B4 (en) 2014-01-06 2014-12-18 Semiconductor device and method of manufacturing a semiconductor device

Country Status (3)

Country Link
US (2) US9318488B2 (en)
DE (1) DE102014118986B4 (en)
TW (1) TWI546892B (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9515184B2 (en) * 2013-09-12 2016-12-06 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with multiple-height fins and substrate trenches
KR102326090B1 (en) 2015-10-16 2021-11-12 삼성전자주식회사 Semiconductor devices and methods of manufacturing the same
EP3182461B1 (en) * 2015-12-16 2022-08-03 IMEC vzw Method for fabricating finfet technology with locally higher fin-to-fin pitch
US10297555B2 (en) * 2016-07-29 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure having crown-shaped semiconductor strips and recesses in the substrate from etched dummy fins
US10355110B2 (en) * 2016-08-02 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET and method of forming same
US10818556B2 (en) * 2018-12-17 2020-10-27 United Microelectronics Corp. Method for forming a semiconductor structure
CN111834222B (en) * 2019-04-15 2024-10-22 中芯国际集成电路制造(上海)有限公司 Semiconductor structure and method for forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222477A1 (en) 2003-05-05 2004-11-11 International Business Machines Corporation Multi-height finfets
US20130049136A1 (en) 2011-08-24 2013-02-28 Globalfoundries Inc. Combined planar fet and fin-fet devices and methods
US20130154027A1 (en) 2011-12-16 2013-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory Cell
US8595661B2 (en) 2011-07-29 2013-11-26 Synopsys, Inc. N-channel and p-channel finFET cell architecture

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766992A (en) * 1997-04-11 1998-06-16 Taiwan Semiconductor Manufacturing Company Ltd. Process for integrating a MOSFET device, using silicon nitride spacers and a self-aligned contact structure, with a capacitor structure
US6395623B1 (en) 1998-08-27 2002-05-28 Micron Technology, Inc. Semiconductor processing methods of forming a contact opening to a conductive line and methods of forming substrate active area source/drain regions
US6559055B2 (en) * 2000-08-15 2003-05-06 Mosel Vitelic, Inc. Dummy structures that protect circuit elements during polishing
KR100620217B1 (en) 2003-12-31 2006-09-11 동부일렉트로닉스 주식회사 Manufacturing method of nonvolatile memory device
KR100577565B1 (en) * 2004-02-23 2006-05-08 삼성전자주식회사 Manufacturing Method of Fin Field Effect Transistor
KR100990599B1 (en) * 2008-05-30 2010-10-29 주식회사 하이닉스반도체 Method of manufacturing semiconductor device and semiconductor device manufactured accordingly
US8603893B1 (en) * 2012-05-17 2013-12-10 GlobalFoundries, Inc. Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates
US8697515B2 (en) * 2012-06-06 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US9583398B2 (en) * 2012-06-29 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having FinFETS with different fin profiles
US8846490B1 (en) * 2013-03-12 2014-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a FinFET device
US9299843B2 (en) * 2013-11-13 2016-03-29 United Microelectronics Corp. Semiconductor structure and manufacturing method thereof
US9209178B2 (en) * 2013-11-25 2015-12-08 International Business Machines Corporation finFET isolation by selective cyclic etch

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222477A1 (en) 2003-05-05 2004-11-11 International Business Machines Corporation Multi-height finfets
US8595661B2 (en) 2011-07-29 2013-11-26 Synopsys, Inc. N-channel and p-channel finFET cell architecture
US20130049136A1 (en) 2011-08-24 2013-02-28 Globalfoundries Inc. Combined planar fet and fin-fet devices and methods
US20130154027A1 (en) 2011-12-16 2013-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory Cell

Also Published As

Publication number Publication date
US9318488B2 (en) 2016-04-19
US9449886B2 (en) 2016-09-20
US20160233131A1 (en) 2016-08-11
DE102014118986A1 (en) 2015-07-09
US20150194425A1 (en) 2015-07-09
TW201543612A (en) 2015-11-16
TWI546892B (en) 2016-08-21

Similar Documents

Publication Publication Date Title
DE102014118986B4 (en) Semiconductor device and method of manufacturing a semiconductor device
DE112016003510B4 (en) SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
DE102013101113B4 (en) Power MOS transistor and method for its production
DE112017000914B4 (en) Method for producing a semiconductor device with wrap-around contact
DE102013022570B4 (en) SEMICONDUCTOR COMPONENT AND METHOD FOR PRODUCING IT
DE102013007685B4 (en) SILICON CARBIDE SEMICONDUCTOR ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
DE102013114842B4 (en) Semiconductor device and method of manufacturing a semiconductor device
DE102011087845A1 (en) LATERAL TRANSISTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
EP0001100A2 (en) Method for forming recessed dielectric isolation regions in silicon by means of charged and accelerated particles
DE102015102807B4 (en) SEMICONDUCTOR DEVICE INCLUDING A SEMICONDUCTOR PANEL UNIT CONNECTING A SOURCE AND A DRAIN
DE212020000619U1 (en) semiconductor device
DE102021134457A1 (en) METHODS AND STRUCTURES FOR CONTACTING THE SHIELD CONDUCTOR IN A SEMICONDUCTOR DEVICE
DE102024106602A1 (en) METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE
DE102015121482A1 (en) SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR
DE112015000244T5 (en) Semiconductor device and method of manufacturing a semiconductor device
DE102015104456A1 (en) SEMICONDUCTOR COMPONENT AND MANUFACTURE THEREOF
DE102015206113A1 (en) METHOD FOR FORMING AN ELECTRONIC DEVICE HAVING A CLOSING AREA WITH AN ISOLATIVE AREA
DE112009003199T5 (en) Lateral MOSFET with a substrate drain connection
DE102011088732B4 (en) Method of making a plug in a semiconductor body
DE3525550A1 (en) METHOD FOR PRODUCING FIELD EFFECT TRANSISTORS WITH INSULATED GATE AND HIGH SPEED IN HIGH DENSITY INTEGRATED CIRCUITS
DE102015104596B4 (en) Semiconductor components and processes for their manufacture
DE102023100590A1 (en) Transistors with multiple silicide layers
DE102016112970B3 (en) Method of making a superjunction device
DE102004004512B4 (en) Integrated circuit with lateral dielectric isolation of active regions via electrically contacted buried material and manufacturing process
DE102016113332A1 (en) METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: PARABELLUM STRATEGIC OPPORTUNITIES FUND LLC, W, US

Free format text: FORMER OWNER: TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD., HSIN-CHU, TW

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027088000

Ipc: H10D0084830000

点击 这是indexloc提供的php浏览器服务，不要输入任何密码和下载