CN113692704B - 放大器电路 - Google Patents

Abstract

一种放大器电路，其包括串联连接的互补型晶体管(Mp1、Mn1)的电路路径(320)。第一和第二反馈回路包括回路放大器(301)、电路路径(320)的晶体管(Mp1、Mn1)以及相应的电阻器(302、303)。

Description

放大器电路

技术领域

本公开涉及一种放大器电路。具体地，本公开涉及一种包括输入晶体管、电阻器网络和反馈回路的低噪声放大器电路。该放大器电路可用于放大由传感器生成的信号。

背景技术

放大器电路在电子设备中广泛使用以放大输入信号的振幅，以使得在模拟和数字信号处理电路系统中能够进一步处理经放大的输出信号。待放大的信号(例如从传感器获得的信号)可能非常小，以使得放大器应具有尽可能低的噪声电平。传统的低噪声放大器(LNA)包括反馈回路，以确保高准确性、高线性度和低失真电平。对于传感器生成的输入信号，放大器的输入阻抗应该相对较高或无穷大。虽然低噪声电平可能需要附加的电路元件，但是放大器的功耗应该很低。

本公开的目的是提供一种具有高精度、高线性度和低噪声电平的放大器电路。

本公开的另一个目的是提供一种包括这样的放大器的传感器装置。

发明内容

上述目的中的一个或多个通过本公开的放大器电路来实现。

根据本公开的放大器电路包括电路路径，该电路路径包括互补传导型的第一和第二串联耦合晶体管，例如PMOS晶体管与NMOS晶体管的漏源路径的串联连接。待放大的信号被提供到第一和第二晶体管的控制端子。反馈回路包括第一和第二晶体管以及与放大器电路的输出端子连接的第一和第二电阻器。反馈回路包括具有互补输出端子的回路放大器，该回路放大器的输入与电路路径的第一与第二晶体管之间的节点连接。第三和第四电阻器与反馈回路的第一和第二电阻器连接以分别形成定义的欧姆分压器，该欧姆分压器提供由电阻器的比率给出的放大系数。第三和第四电阻器可以与实现差分输入和输出信号的互补操作电路共享。对于单端操作，第三和第四电阻器也可以与参考电位耦合。

第一和第二互补晶体管包括在与电阻器网络连接的第一和第二反馈回路中允许具有低功耗和3dB噪声改善的LNA放大器。

第一和第二差分晶体管对可以与电路路径的第一和第二晶体管连接以获得堆叠架构。差分晶体管对以互补输入信号来操作，以使得第一和第二晶体管以及差分晶体管对中之一接收相同的输入信号。堆叠结构将信噪比提高到6dB。

与电路路径的第一和第二晶体管相比，堆叠变型的差分晶体管对应表现出较低的阈值电压。低电压阈值(LVT)晶体管能够通过技术人员已知的各种措施来实现，例如增加栅极氧化物厚度、在沟道区进行附加的掺杂或注入或者在体区增加附加电压。对电路设计者来说显而易见的其他措施也是有用的。堆叠布置中的传统和LVT晶体管实现了晶体管的适当工作点，以确保信号放大的线性度和准确性。

电流传输器电路可以从电流路径的第一与第二晶体管之间的节点连接到电阻器网络或连接到电流路径的外部端子，例如第一和第二晶体管的源极端子。电流传输器电路向电流路径晶体管提供校正电流，以使得增加放大器的线性度并降低热依赖。包括电流传输器电路的LNA电路在很宽的温度范围内在高线性度下提供增加的信噪电平。

电流传输器电路包括电路系统，该电路系统感测通过电路路径的电流并向与电阻器网络连接的电路路径的外部端子提供复制电流。具体地，电流传输器电路可以包括一对源极连接的推挽晶体管以感测通过电路路径的电流，其中推挽晶体管的漏极端子提供复制电流输出。偏置电流可以通过相应的电流镜电路来被提供到源极连接的晶体管。附加的复制电流输出能够通过电流镜来被提供。

根据电流传输器电路的实施例，通过比较器放大器的反馈回路可以控制通过参考电流路径的电流，该参考电流路径生成被提供到源极连接的推挽晶体管的参考电位。比较器放大器还接收共模电压作为参考。共模电压可以基本上处于信号电压摆动的中间。包括比较器放大器的反馈回路降低了输入阻抗。源极连接的晶体管具有推挽电流传感器的功能。

根据一个实施例，电流传输器电路可以是非反相电路，该非反相电路感测电流路径中的电流并向所述电流路径提供复制电流。根据另一个实施例，电流传输器电路可以是反相电路，该反相电路感测互补放大器拓扑一侧的电流路径中的电流并向互补电路的另一侧提供复制电流。在非反相电流传输器电路中，感测和复制输出电流在相同的推挽级内执行。在反相电流传输器电路中，感测和复制输出电流在通过电流镜连接的不同电流路径内执行。

回路放大器能够用不同的电路来实现。根据一个实施例，回路放大器包括差分放大器，该差分放大器的输入与电路路径的第一与第二晶体管之间的节点连接。差分回路放大器生成输出信号以控制与电阻器网络连接的相应晶体管，具体地以控制通过第一和第二电阻器的电流。缓冲晶体管将电位从电路路径的第一与第二晶体管之间的节点传输到差分回路放大器的输入。

根据另一个实施例，回路放大器可以包括AB类级，该AB类级包括与电阻器网络连接的第一和第二晶体管。具体地，AB类晶体管与第一和第二电阻器串联连接。缓冲晶体管与电路路径的第一与第二晶体管之间的节点连接，并与AB类级的晶体管中之一连接。提供互补晶体管以用于偏置AB类级晶体管的控制端子。

作为用于线性校正的电流传输器电路的替代，可以提供连接在差分晶体管对之间的第五和第六电阻器。可以提供附加的晶体管以将第五和第六电阻器与第一和第二电阻器分别连接，以使得放大器的输入级具有对称形状。在第五和第六电阻器的端子处注入校正电流。该校正电流由附加的AB类级生成，该附加的AB类级由电流路径的第一与第二晶体管之间的节点控制。所述实施例可以优选地与AB类级回路放大器一起操作，该AB类级回路放大器提供与第一和第二电阻器串联连接的输出晶体管。

根据一个实施例，第五和第六电阻器的尺寸可以是其他电阻器(例如第一和第二电阻器)的尺寸的两倍。与电阻器网络连接的AB类级输出晶体管的尺寸可以是与第五和第六电阻器的端子连接的附加AB类级的晶体管的尺寸的两倍。

根据上述原理的低噪声放大器可以用于放大低振幅的信号，例如来自传感器的信号。传感器信号可以是取决于由传感器确定的环境条件的差分信号。差分传感器信号可能非常微弱并与噪声电平接近，以使得LNA放大信号并在高线性度和低功耗下增加信噪比。

应当理解的是，上述一般描述和下文详细描述都仅为示例性的，并且旨在提供概览或框架以理解权利要求的性质和特征。所包含的附图提供了对本发明的进一步理解并且构成了说明书的一部分。附图示出了一个或多个实施例，并且与描述一起用于解释各种实施例的原理和操作。不同附图中相同的元件用相同的附图标记表示。

附图说明

在附图中：

图1示出了传统的低噪声放大器；

图2示出了另一个传统的低噪声放大器；

图3示出了根据本公开原理的低噪声放大器；

图4示出了包括堆叠输入晶体管和电流传输器电路的根据本公开原理的低噪声放大器；

图5示出了低噪声放大器的一部分的示意图；

图6示出了与图5的电路结合使用的非反相电流传输器电路；

图7示出了与图5电路结合使用的反相电流传输器电路；

图8示出了另一个低噪声放大器的示意图；以及

图9示出了包括根据本公开原理的低噪声放大器的传感器电路的框图。

具体实施方式

现在，将参照示出本公开实施例的附图，在下文中对本公开进行更全面的描述。然而，本公开可以以许多不同的形式实施并且不应被解释为局限于本文所述的实施例。相反，提供这些实施例以使得将本公开的范围彻底地传达给本领域技术人员。附图不一定按比例绘制，而是被配置为清楚地说明本公开。

图1示出了传统的仪表放大器。放大器包括接收输入信号inp的PMOS输入晶体管M1。晶体管M1由PMOS晶体管Mpout通过与晶体管M1串联连接的电阻器101来被供应恒定电流。晶体管Rin与晶体管M1的源极连接。通过M1的电流通过与漏出电流Ib+Ic的晶体管M1的漏极连接的恒定电流源102漏出。反馈回路包括由恒定电位Vb和与高侧连接的恒定电流源Ic来控制的NMOS折叠晶体管Mfold。折叠晶体管Mfold和输出晶体管Mpout的回路提供通过输入晶体管M1的恒定电流。电流源Ic和供应电流Ib+Ic的电流102控制晶体管的工作点。晶体管M1的源极端子直接跟随输入信号inp。电阻器101与电阻器Rin之间的分压器允许放大系数，以使得在晶体管Mpout的漏极处的信号是输入信号inp的放大信号。图1的电路包括具有相同结构然而由互补输入信号inp、inn来控制的左侧部分和右侧部分，其中两个互补部段都跨电阻器Rin来耦合。可替换地，也可以设想单端电路，其中电阻器Rin的一端可以与参考电位或地连接。

差分输入信号inp、inn被原封不动地传输到输入晶体管M1、M2的源极。电阻器Rin上生成的信号电流由反馈回路的输出级Mpout来提供。在与电阻器101连接的输出晶体管Mpout的漏极端子处提供差分输出信号。两个相对设置的电平移位晶体管M1、M2接收差分输入信号inp、inn并在它们的源极之间驱动电阻器Rin。电平移位晶体管M1、M2都包括在相关联的反馈回路中以准确地将输入信号传输到电阻器端子。两个负载电阻器101收集所生成的电流并提供经放大的输出信号。通过晶体管M1、M2的电流基本上是恒定的，以使得输入信号原封不动地传输到电阻器Rin的端子。输出设备Mpout提供跨电阻器Rin的信号电流，以使得跨串联负载电阻器101的电流提供输入信号inp、inn的放大。

现在转向图2，示出了另一个传统的低噪声放大器。图2中的电路首先包括差分操作的左部分和右部分，并且其次包括用相同输入信号来操作的互补的上部分和下部分。该电路包括串联连接并由输入信号inp控制的NMOS输入晶体管Mn1和PMOS输入晶体管Mp1，以在连接到Mp1与Mn1之间的节点的输出端子处提供输出信号outn。晶体管Mn1、Mp1的电路路径由分别连接在晶体管Mp1和Mn1与电源和地电位之间的相同电流Itail来提供。图2放大器电路的互补上部分和下部分并行工作，并由电流发生器Itail来偏置。由于平方和，总跨导增加了一倍，而电压噪声仅为1.4倍。这导致输入参考噪声降低3dB。在输出信号outn、outp处的输出电流由反射镜或电流缓冲器来收集以驱动放大器的输出级(图2中未示出)。

图3示出了根据本公开原理的低噪声放大器(LNA)电路的原理图。LNA电路包括左侧部分和右侧部分，以允许对构成差分型输入信号的互补输入信号inp、inn进行差分处理。左侧部分和右侧部分具有由互补信号操作的相同结构。上部分和下部分具有互补结构并且由相同的输入信号来操作。

电路路径320包括PMOS输入晶体管Mp1和NMOS输入晶体管Mn1，其漏源路径串联连接以形成电流路径320。晶体管Mp1、Mn1的输入端子与接收输入信号inp的输入端子321连接。PMOS晶体管Mp1的反馈回路包括回路放大器301和从输出op1连接到晶体管Mp1源极的反馈电阻器302。NMOS晶体管Mn1的另一个反馈回路包括从另一个输出op2通过电阻器303连接到晶体管Mn1源极的回路放大器301。回路放大器301具有与设置在输入晶体管Mp1、Mn1之间的节点306连接的输入。电阻器304、305分别与电阻器302、303和晶体管Mp1、Mn1的源极连接。电阻器302、304的电阻器网络与303、305的电阻器网络各自形成分配器，例如分压器，例如欧姆分压器，以使得在端子op1、op2处的输出信号相对于在输入端子321处的输入信号inp被放大。放大系数取决于电阻器302、304或303、305之间的比率或者由其确定。电阻器304、305在左侧与右侧差分操作电路部分之间共享。在单端版本中，电阻器304、305可以与参考电位或地电位连接。电阻器302和304形成欧姆分压器，并且电阻器304和305形成另一个欧姆分压器。该欧姆分压器和该另一个欧姆分压器可以各自包括一对电阻器，其中电阻器对是相应的或相同的。由晶体管MP1和放大器301组成的布置迫使跨电阻器304所生成的电流穿过电阻器302，以使得由于电阻器被相同的电流穿过而使电阻器302、304充当分压器。电阻器303、305表现出相同的功能。

图3的放大器的反馈回路包括输入晶体管Mp1、Mn1。反馈回路的输入位于输入晶体管的耦合漏极处。反馈放大器的输出有具两个分支，一个用于上拉并且另一个用于下拉。输入级需要两个相等电阻Rin的电阻器304、305。在输出端子op1、op2处的输出信号是通过负载电阻器302、303的电流，并且用方便的求和运算来被求和。回路放大器301使用设置在合适电压处的虚拟地以符合输入晶体管Mp1、Mn1的动态范围。输入信号inp由电平移位晶体管Mp1、Mn1来缓冲并跨输入电阻器304、305传输。回路放大器301的输出级吸收或提供所生成的电流。通过负载电阻器302、303，可以方便地将端子op1、op2处的输出电压与正确的符号相加。在使用左侧和右侧部分的差分操作电路的情况下，在端子op1、op2、on1、on2处的电压必须利用正确的符号来方便地求和。图3所示电路通过互补的PMOS和NMOS输入晶体管Mp1、Mn1的互补布置实现了3dB的噪声改进。如下文所述，附加的改进可能是有用的，以解决增益的热漂移和信号失真。

图4示出了图3的电路的扩展版本。电路路径320示出包括互补附加差分晶体管对PMOS晶体管Mp2sp、Mp1sp的堆叠架构，其源极端子彼此连接并连接到PMOS晶体管Mp1的漏极端子。电路路径320中还包括差分NMOS晶体管对Mn2sp、Mn1sp，其源极端子彼此连接并连接到NMOS晶体管Mn1的漏极。晶体管Mp1、Mn1、Mp1sp和Mn1sp的控制端子与接收输入信号inp的输入端子321连接。差分晶体管对的其他晶体管Mp2sp和Mn2sp的控制端子与携带互补输入信号inn的输入端子331连接。差分晶体管对的晶体管是低电压阈值(LVT)设备，其可以通过更厚的栅极氧化物、特殊的沟道掺杂或体偏置电压或上述措施的组合来获得。电路的右侧部分具有相同的结构，然而，输入晶体管的控制端子提供有互补的输入信号以允许电路的差分操作。堆叠实现具有输入晶体管的双倍跨导，而噪声是平方求和的，这在噪声实现方面又提高了3dB。保持相同功耗的同时，整体性能获得6dB的噪声改进。

如图4所示，差分晶体管对的漏极端子相互连接，以便在差分晶体管对中的另一对，例如晶体管Mn2sp、Mn1sp中重新使用来自差分晶体管对中的一对，例如晶体管Mp2sp、Mp1sp的电流。可替换地，也可以断开差分晶体管对，并将差分晶体管对中的晶体管之一，例如晶体管Mp2sp与地电位连接，并将另一个差分晶体管对中的晶体管之一，例如晶体管Mn2sp与电源电位(未在图4中示出)连接。后面的晶体管是那些没有连接到回路放大器的晶体管。虽然分别与地电位和参考电位连接的晶体管Mp2sp、Mn2sp具有增加的功耗，但图4示出的具有Mp2sp、Mn2sp共享漏极的电路降低了功耗。

提供电流传输器电路410以感测在差分晶体管对中未与回路放大器301连接的晶体管的漏极端子处的电流。具体地，晶体管Mp2sp、Mn2sp的漏极端子与电流传输器电路410的输入411连接。电流传输器电路410包括与晶体管Mp1、Mn1的源极连接的两个输出端子412、413。电流传输器电路410的输出412、413以相同的方式与电阻器302、304之间的节点和303、305之间的节点连接，电阻器302、304之间的节点和303、305之间的节点依次与晶体管Mp1、Mn1的源极连接。电流传输器电路410根据在端子411处感测到的电流来生成复制电流并将在端子412、413处的复制电流传输到电路路径320的晶体管Mp1、Mn1的源极。电流传输器将电流注入到电路路径320中以增强线性度并避免热漂移问题。由电流传输器410生成的复制电流补偿通过晶体管Mp2sp、Mn2sp的电流的影响以校正这些晶体管通过电阻器302、303的电流贡献。

结合图6或图7，图5示出了图4电路的详细示意图。注意的是，图4的左侧部分显示在图5的右侧处。图5包括沿电路路径320的堆叠晶体管装置。回路放大器301在图5中以晶体管级来表示。放大器301包括由恒定电流Itail提供的差分晶体管对Ma1、Ma2。晶体管Ma1的控制端子由与电流路径320的晶体管Mp1sp、Mn1sp的耦合漏极端子连接的回路放大器的输入306来控制。公共栅极缓冲晶体管Mnc提供从节点306到晶体管Ma1的信号电平移位。缓冲晶体管Mnc由偏置电压Vbias来控制，缓冲晶体管Mnc的源极与节点306连接，并且缓冲晶体管Mnc的漏极与差分放大器301的晶体管Ma1的控制端子连接。缓冲晶体管Mnc的漏源路径包括在高侧和低侧处的相应恒定电流源Ibc。缓冲晶体管Mnc防止在回路放大器输入处的较大摆幅也出现在节点306上，这可能影响线性度，从而使得晶体管Mnc改进放大器的线性度。晶体管Mnc不是强制性的，并且可以省略或由其他元件代替。通过放大器301的电流镜311来控制与负载电阻器302连接的输出晶体管Mpout。以相应的方式，由放大器301通过电流镜312、313来控制与电阻器303连接的互补输出晶体管Mnout。电路的左侧部分550具有相同的结构，然而利用互补输入信号进行操作以实现完全差分操作方案。

LNA具有嵌入在反馈回路中的输入晶体管Mp1、Mn1。输入信号inp在没有明显失真的情况下被传输到电阻器304、305上。以这种方式生成的信号电流从反馈回路输出级Mpout、Mnout穿过电阻器302、303，其中电阻器302、303分别与电阻器304、305匹配。这样，输入信号的经放大版本在电阻器302、303的端子op1、op2处可用。利用电阻值为R1的电阻器304、305和电阻值为R2的电阻器302、303，在电阻器302、303的端子处，输入信号inp的经放大版本可用，并为输入信号的1+R2/R1倍。电阻值R1和R2可以不同。在另一个变型中，电阻值R1和R2可以相同或基本相同。噪声基本上取决于输入晶体管Mp1、Mn2和电阻器304、305。全差分实现的输出电压是四个负载电阻器302、303和电路部分550中相应电阻器两端的电压降之和。

在图6和图7中，示出了形成图5电路的一部分的电流传输器电路的两个替代版本。为简单起见，将这些电路移至单独的图中。图6涉及非反相版本，并且图7涉及可以替代使用的电流传输器电路的反相版本。

图6的非反相电流传输器电路410包括输入晶体管minn、minp。晶体管minn、minp以推挽方式连接，从而在高侧和低侧处具有电流源晶体管。电路410的输入是携带信号Vcm_p的Mp2sp、Mn2sp的共享漏极。电流传输器410的一个输出是推挽晶体管minn的漏极，该漏极向电流路径320的晶体管Mp1的源极和/或电阻器302、304之间的节点提供复制电流。在操作中，电路410在晶体管Mp2sp、Mn2sp的共享漏极处感测电流is，并且输出复制电流is/2以传输到标记为节点SPH的晶体管Mp1的漏极。互补地，另一个复制电流is/2被提供给节点SPL处的晶体管Mn1的源极。该电流在包括推挽晶体管minn2、minp2的电流传输器410中的相应附加电流路径中生成。在电路410中使用包括多个电流镜的附加电流路径以提供电流的适当偏置。电流传输器电路420与左侧电路部分550连接，并且在晶体管Mp2sn、Mn2sn之间的共享漏极处感测信号Vcm_n，并且在节点SNH、SNL处向晶体管Mp2、Mn2处的源极提供相应的复制电流。跨未嵌入在反馈回路中的LVT晶体管的电流，例如，通过晶体管Mp2sp、Mn2sp的电流可能是相关失真源。电流传输器感测这些电流并在输入设备Mp1、Mn1的源极处注入复制电流，以防止这些电流穿过负载电阻器302、303从而对输出电压做贡献。这使整体LNA失真最小化。

根据一个实施例，来自Mp2sp、Mn2sp的共享漏极的输入信号Vcm_p被传输到还提供有共模电压Vcm的比较器放大器601。比较器放大器601的输出利用控制推挽控制晶体管minn、minp、minn2、minp2的推挽偏置晶体管Mb、Ma来控制电流路径。这避免了当大电流注入到电流传输器的输入中时在输入级处的过度电压摆幅，这可能会生成失真源。这点利用比较器放大器601的最小化输入阻抗来避免。电流传输器中的反馈回路防止在电流传输器输入处的大摆幅耦合到输入级，从而避免失真。推挽源连接的晶体管minn、minn2、minp、minp2的公共源由运算放大器601在方便的参考电压Vcm处被调节，而不管调节器应该吸收或发出的电流量。

图7示出了反相操作型的替代电流传输器电路。电路710包括推挽输入晶体管minn、minp，该推挽输入晶体管与图5电路的左侧部分550中的晶体管Mp2sn、Mn2sn的共享漏极连接。电路710的输出端子由推挽级711、712来提供，该推挽级与包括晶体管minn、minp的输入电流路径形成电流镜。包括节点SPH的电流传输器710的输出级711与在图5电路的右侧部分处的电路路径320的晶体管Mp1的源极连接。相应地，输出级712的输出节点SPL与图5晶体管Mn1的源极连接。电流传输器电路720的输入在图5电路的右侧部分处被提供有信号Vcm_p并将输出信号供应到图5电路的左侧部分550的节点SNH、SNL。在全差分放大器解决方案中，需要将注入点与互补部段交换。

图6和7的电流传输器电路通过提供复制电流来抑制图5中失真和热漂移的主要来源。图6的非反相版本降低了功耗，因为一半的信号电流从输入直接流向输出，而没有穿过任何镜像，从而避免了对任何电源轨的负载。图6的非反相传输器的输出与输入所属的相同右侧或左侧部分连接。图7的反相传输器电路感测来自一个部段的电流并将输出电流复制提供到互补部段。反相版本提供了更大的灵活性，因为输出电流总是需要电流镜，这也允许了电流倍增。图7的反相版本还允许具有比较器放大器701的反馈回路以最小化在其输入处的阻抗。

现在转向图8，示出了低噪声放大器的另一个实现方式，其可以替代图5至图7中的电路。图8电路使用AB类级回路放大器代替差分型放大器，并使用电流传输器电路的替代方案以提高放大器的线性度。更详细地说，图8中的电路包括连接在差分对晶体管Mp2sp、Mp1sp的源极之间的附加电阻器802。相应地，电阻器803连接在互补差分对晶体管Mn2sp、Mn1sp的漏极之间。此外，PMOS晶体管804连接在电阻器802与302之间或在晶体管Mp2sp的源极与电阻器302之间，电阻器302在输出端子op1处与输出晶体管Mpout连接。晶体管804与电流路径320的晶体管Mp1相同，由输入信号inp控制。相应地，晶体管805连接在电阻器803、303之间或在晶体管Mn2sp的源极与电阻器303之间，电阻器303在电路的互补下部中在输出端子op2处与输出晶体管Mnout连接。附加电阻器802和附加晶体管804以及附加电阻器803和附加晶体管805分别向晶体管Mp2sp和Mn2sp注入附加电流，这增加了放大器级的线性度。

根据实施例，电阻器302和304的电阻值具有增益所依赖的比率。附加电阻器802的电阻值是电阻器304的电阻值的两倍。相应地，电阻器303和305的电阻值具有相同的比率，其中附加电阻器803的电阻值是电阻器305的电阻值的两倍。此外，电阻器302和303具有相同的值并且电阻器304和305具有相同的值。

关于回路放大器，在图8电路中使用了AB类型放大器。AB类型放大器包括与电阻器302、303连接的AB类级输出晶体管Mpout、Mnout。此外，提供附加的AB类级，例如AB类晶体管级801a、801b，其具有与附加电阻器802的一个端子连接的输出端子p1。电阻器802的另一个端子与设置在电路右侧部分中的互补操作的AB类级810a、810b的端子n1连接。电阻器802、803的两个端子中的每一个都由AB类级来控制。复制晶体管Mprep、Mnrep的阵列设置在电路的左侧或右侧部分上，向电阻器802、803的端子供应校正电流。

AB类级从为晶体管Mp2sp、Mn2sp的共享漏极的节点806中接收输入信号。节点806与缓冲晶体管Mc的源极连接，该缓冲晶体管的漏极与AB类级，例如801a、801b连接。AB类放大器还包括互补型偏置晶体管Mfp、Mfn，该互补型偏置晶体管由相应的偏置信号Vp、Vn提供并且连接在AB类级的晶体管的控制端子，例如晶体管801a、801b的栅极端子，之间。偏置电位Vp、Vn在二极管级820、821处生成。比较图8电路的AB类回路放大器与图5电路的差分回路放大器，AB类装置能够以更大的功耗为代价来维持更大的输入电压值。

输出晶体管Mpout、Mnout尺寸是复制阵列的AB类级晶体管，例如801、801b的尺寸的两倍。图8电路包括用于回路放大器的AB类输出级驱动阵列的实现以及每个输入差分对源极处的附加电阻器。AB类输出级的匹配副本将信号副本注入到电阻器802、803的每个端子上。AB类级保持低电流消耗，并在LNA输入处提供大信号范围。关于电阻器的值，R*is的所有乘积在所有输入对相关联电阻器中相等就足够了，其中is是由输出级副本在电阻器端子处注入的信号电流。这使得R的值具有一定的自由度，并在噪声和功耗与输入信号之间寻求权衡。

现在转向图9，示出了包括传感器901的传感器装置，该传感器在噪声电路环境中生成低振幅的差分输出信号inn、inp。传感器901的差分输出信号传输到差分低噪声放大器902，该差分低噪声放大器生成具有高线性度和降低的噪声电平的差分输出信号outn、outp。实际上，噪声改善约为6dB。

对本领域技术人员显而易见的是，在不脱离所附权利要求中规定的本公开的精神或范围的情况下能够进行各种修改和变型。由于本领域技术人员可以想到结合本公开的精神和实质的所公开实施例的修改、组合、子组合和变型，因此本公开应当被解释为包括所附权利要求范围内的所有内容。

Claims (15)

1.一种放大器电路，包括：

-电路路径(320)，其包括第一晶体管(Mp1)和第二晶体管(Mn1)，所述第一晶体管和所述第二晶体管(Mp1、Mn1)串联耦合并且是互补型的；

-输入端子(321)，所述输入端子用于接收输入信号(inp)，所述输入端子与所述第一晶体管和所述第二晶体管(Mp1、Mn1)的控制端子连接；

-回路放大器(301)，所述回路放大器的输入端子连接到设置在所述第一晶体管与所述第二晶体管(Mp1、Mn1)之间的节点，并且具有第一互补输出端子和第二互补输出端子(op1、op2)；

-第一反馈回路，其包括所述第一晶体管(Mp1)、所述回路放大器(301)和与所述回路放大器的第一输出端子(op1)连接的第一电阻器(302)；

-第二反馈回路，其包括所述第二晶体管(Mn1)、所述回路放大器(301)和与所述回路放大器的第二输出端子(op2)连接的第二电阻器(303)；

-与所述第一电阻器(302)连接的第三电阻器(304)和与所述第二电阻器(303)连接的第四电阻器(305)，

其中，所述第一电阻器和所述第三电阻器(302、304)以及所述第二电阻器和所述第四电阻器(303、305)各自形成欧姆分压器。

2.根据权利要求1所述的放大器电路，还包括：

-第一差分晶体管对(Mp2sp、Mp1sp)，所述晶体管对中的一个晶体管(Mp1sp)包括在所述电路路径(320)中并与所述第一晶体管(Mp1)串联连接，

-第二差分晶体管对(Mn2sp、Mn1sp)，所述晶体管对中的一个晶体管(Mn1sp)包括在所述电路路径(320)中并与所述第二晶体管(Mn1)串联连接，其中所述第一晶体管和所述第二晶体管(Mp1、Mn1)的控制端子以及所述第一差分晶体管对和所述第二差分晶体管对中的晶体管(Mp1sp、Mn1sp)之一的控制端子与输入端子(321)连接，并且所述第一差分晶体管对和所述第二差分晶体管对的其他晶体管(Mp2sp、Mn2sp)的控制端子连接到另一个输入端子(331)，所述另一个输入端子用于接收与所述输入信号(inp)互补的另一个输入信号(inn)。

3.根据权利要求2所述的放大器电路，其中，所述第一晶体管对和所述第二晶体管对的晶体管(Mp2sp、Mp1sp、Mn2sp、Mn1sp)被配置为低阈值电压晶体管，其阈值电压低于所述第一晶体管和所述第二晶体管(Mp1、Mn1)的阈值电压。

4.根据权利要求2所述的放大器电路，还包括电流传输器电路(410)，所述电流传输器电路具有与所述第一差分晶体管对和所述第二差分晶体管对的其他晶体管(Mp2sp、Mn2sp)连接的输入端子，并且具有与所述电路路径(320)的第一晶体管(Mp1)或与所述第一电阻器和所述第三电阻器(302、304)之间的节点连接的第一输出端子，并且具有与所述电路路径(320)的第二晶体管(Mn1)或与所述第二电阻器和所述第四电阻器(303、305)之间的节点连接的第二输出端子，所述电流传输器电路被配置为在其输入端子处感测电流并在其第一输出端子和第二输出端子处生成电流的副本。

5.根据权利要求4所述的放大器电路，所述电流传输器电路(410)包括至少一对源极连接的晶体管(minn、minp)，其耦合源极连接的晶体管(minn、minp)的源极端子的节点连接到所述电流传输器电路的输入端子，并且其源极连接的晶体管中之一(minn)的漏极端子连接到所述电流传输器电路的第一输出端子和第二输出端子之一。

6.根据权利要求5所述的放大器电路，所述电流传输器电路还包括反馈回路，所述反馈回路包括与所述电流传输器电路的输入端子(vcm_p)连接并且与用于共模电压(Vcm)的端子连接的比较器放大器(601)，所述比较器放大器控制参考电位路径，所述参考电位路径向所述至少一对源极连接的晶体管(minn、minp)提供参考电位。

7.根据权利要求2所述的放大器电路，其还包括与所述第三电阻器和第四电阻器(304、305)连接的互补操作电路部分(550)。

8.根据权利要求7所述的放大器电路，其还包括另一个电流传输器电路(710)，所述另一个电流传输器电路具有与差分操作电路部分(550)连接的输入端子(vcm_n)，并且具有与所述第一电阻器和所述第三电阻器(304、302)之间的节点连接的第一输出端子(SPH)，并且具有与所述第二电阻器和所述第四电阻器(303、305)之间的节点连接的第二输出端子(SPL)，所述另一个电流传输器电路(710)被配置为在其输入端子处感测电流，并在其第一输出端子和第二输出端子处生成电流的副本。

9.根据权利要求2所述的放大器电路，其中，所述回路放大器(301)包括差分放大器(Ma1、Ma2)，所述差分放大器具有由耦合在所述第一晶体管与所述第二晶体管(Mp1、Mn1)之间的电路节点来控制的输入端子，并且具有控制与所述第一电阻器(302)串联连接的晶体管(Mpout)的输出端子，并且具有控制与所述第二电阻器(303)串联连接的晶体管(Mnout)的另一个输出端子。

10.根据权利要求9所述的放大器电路，其还包括缓冲晶体管(Mnc)，所述缓冲晶体管具有与偏置电位(Vbias)连接的控制端子，并且具有与耦合在所述第一晶体管与所述第二晶体管(Mp1、Mn1)之间的节点连接的源极端子，并且具有与所述差分放大器(301)的输入连接的漏极端子，所述缓冲晶体管(Mnc)的漏极端子和源极端子与电流源(Ibc、Ibc)连接。

11.根据权利要求2所述的放大器电路，其中，所述回路放大器(301)包括AB类级(Mpout、Mnout)，所述AB类级包括：

-与第一电阻器(302)串联连接的第一晶体管(Mpout)和与第二电阻器(303)串联连接的第二晶体管(Mnout)；

-缓冲晶体管(Mc)，其具有与耦合在所述电路路径的第一晶体管和第二晶体管(Mp1、Mn1)之间的电路节点连接的源极端子，并且具有与所述AB类级的第一晶体管和第二晶体管之一(Mpout)的控制端子连接的漏极端子；以及

-互补晶体管(Mfp、Mfn)，其连接在所述第一晶体管和所述第二晶体管(Mpout、Mnout)的控制端子之间，所述互补晶体管由参考电位(Vp、Vn)控制。

12.根据权利要求11所述的放大器电路，其包括连接在所述第一差分晶体管对(Mp2sp、Mp1sp)之间的第五电阻器(802)、连接在所述第五电阻器与所述第一电阻器(802、302)之间的晶体管(804)、以及连接在所述第二差分晶体管对(Mn2sp、Mn1sp)之间的第六电阻器(803)、以及连接在所述第六电阻器与所述第二电阻器(803、303)之间的另一个晶体管(805)，其中，附加AB类级(801a、801b)与所述第五电阻器和所述第六电阻器(802、803)的端子(n1、p1、n2、p2)中的每一个连接。

13.根据权利要求12所述的放大器电路，其中，所述第五电阻器和所述第六电阻器(802、803)的电阻值是所述第三电阻器和所述第四电阻器(304、305)的电阻值的两倍，并且其中，所述AB类级(Mpout、Mnout)的第一晶体管和第二晶体管的尺寸是所述附加AB类级(801a、801b)的晶体管的尺寸的两倍。

14.根据权利要求1所述的放大器电路，其中，所述第一电阻器和所述第三电阻器(302、304)与所述第一晶体管(Mp1)的源极端子连接，并且所述第二电阻器和所述第四电阻器(303、305)与所述第二晶体管(Mn1)的源极端子连接。

15.一种传感器装置，包括：

-传感器(901)，其被配置为根据环境条件来提供差分信号(inn、inp)；以及

-根据权利要求1至14中任一项所述的放大器电路(902)，其被配置为接收差分信号并且被配置为输出降低噪声的放大信号(outn、outp)。