CN115588670A - 显示装置 - Google Patents

Abstract

一种显示装置，包括：基板；第一有源图案，配置在基板上；第二有源图案，配置在第一有源图案上；第一上电极，配置在第二有源图案上，并具有岛(island)形状；以及第一信号布线，配置在第一上电极上，并与第一上电极电连接，并且具有比第一上电极的电阻小的电阻。

Description

显示装置

技术领域

本发明涉及一种显示装置。更详细而言，本发明涉及一种包括信号布线的显示装置。

背景技术

一般而言，显示装置包括多个像素结构物。所述像素结构物包括晶体管、至少一个存储电容器以及发光元件。所述晶体管由多个电极以及多个布线形成，各种信号以及电压提供于所述电极以及所述布线。所述发光元件可以根据所述信号以及所述电压发光。另一方面，随着所述显示装置大型化，所述布线的长度变长，所述布线的电阻增加。其成为减少通过所述布线提供的所述信号以及所述电压的传输速度并改变电压电平而降低所述显示装置的显示质量的原因。

发明内容

本发明的目的在于提供一种显示质量得到提高的显示装置。

然而，本发明的目的不限定于上述目的，在不脱离本发明的构思和领域的范围内可以进行各种扩展。

为了达到前述的本发明的目的，可以是，根据本发明的一实施例的显示装置包括：基板；第一有源图案，配置在所述基板上；第二有源图案，配置在所述第一有源图案上；第一上电极，配置在所述第二有源图案上，并具有岛(island)形状；以及第一信号布线，配置在所述第一上电极上，并与所述第一上电极电连接，并且具有比所述第一上电极的电阻小的电阻。

根据一实施例，可以是，所述显示装置还包括：第一下电极，配置在所述第一有源图案和所述第二有源图案之间，并具有岛形状，所述第一信号布线与所述第一下电极电连接。

根据一实施例，可以是，所述第一信号布线与所述第一下电极以及所述第一上电极接触。

根据一实施例，可以是，所述第一下电极、所述第一上电极以及所述第二有源图案彼此重叠。

根据一实施例，可以是，所述显示装置还包括：第二上电极，配置在所述第二有源图案上，并具有岛形状；以及第二信号布线，配置在所述第二上电极上，并与所述第二上电极电连接。

根据一实施例，可以是，所述显示装置还包括：第二下电极，配置在所述第一有源图案和所述第二有源图案之间，并具有岛形状，所述第二信号布线与所述第二下电极电连接。

根据一实施例，可以是，所述第二信号布线与所述第二下电极以及所述第二上电极接触。

根据一实施例，可以是，所述第二下电极、所述第二上电极以及所述第二有源图案彼此重叠。

根据一实施例，可以是，所述显示装置还包括：第一栅极电极，配置在所述第一有源图案和所述第二有源图案之间，并具有岛形状；以及第三信号布线，配置在所述第一栅极电极上，并与所述第一栅极电极电连接。

根据一实施例，可以是，所述第三信号布线与所述第一栅极电极接触，所述第一有源图案、所述第一栅极电极以及所述第三信号布线彼此重叠。

根据一实施例，可以是，所述显示装置还包括：第二栅极电极，配置在所述第一有源图案和所述第二有源图案之间，并具有岛形状；以及第四信号布线，配置在所述第二栅极电极上，并与所述第二栅极电极电连接。

根据一实施例，可以是，所述第四信号布线与所述第二栅极电极接触，所述第一有源图案、所述第二栅极电极以及所述第四信号布线彼此重叠。

根据一实施例，可以是，所述第一信号布线与所述第一上电极接触。

根据一实施例，可以是，所述第一上电极与所述第一下电极接触。

根据一实施例，可以是，所述第一信号布线与所述第一下电极接触。

根据一实施例，可以是，所述第一下电极与所述第一上电极接触。

根据一实施例，可以是，所述显示装置还包括：第一下电极，配置在与所述第一有源图案相同的层中，并具有岛形状，所述第一信号布线与所述第一下电极电连接。

根据一实施例，可以是，所述第一信号布线与所述第一下电极以及所述第一上电极接触。

根据一实施例，可以是，所述第一上电极和所述第一信号布线包含彼此不同的金属物质。

根据一实施例，可以是，所述第一有源图案包括多晶硅，所述第二有源图案包括氧化物半导体。

(发明效果)

根据本发明的实施例的显示装置包括配置在有源图案的上方的上电极、配置在所述有源图案的下方的下电极以及与所述上电极以及所述下电极电连接的信号布线。通过具有比所述上电极的电阻小的电阻的所述信号布线来传输栅极信号，可以提高所述栅极信号的传输速度，可以保持所述栅极信号的电压电平。另外，所述有源图案、所述上电极以及所述下电极彼此重叠，从而将晶体管实现为双栅极(dual-gate)结构，由此能够提高所述晶体管的导通特性和/或截止特性。

然而，本发明的效果不限定于上述效果，在不脱离本发明的构思和领域的范围内可以进行各种扩展。

附图说明

图1是示出根据本发明的实施例的显示装置的平面图。

图2是示出包括在图1的显示装置中的像素电路以及有机发光二极管的一例的电路图。

图3至图9是示出包括在图1的显示装置中的像素结构物的一实施例的布局图。

图10是沿图9的I-I′线截取的截面图。

图11是沿图9的II-II′线截取的截面图。

图12是沿图9的III-III′线截取的截面图。

图13是沿图9的IV-IV′线截取的截面图。

图14是沿图9的V-V′线截取的截面图。

图15是示出包括在图1的显示装置中的像素结构物的另一实施例的截面图。

图16是示出包括在图1的显示装置中的像素结构物的又另一实施例的截面图。

图17至图22是示出包括在图1的显示装置中的像素结构物的又另一实施例的布局图。

图23是沿图22的VI-VI′线截取的截面图。

图24是沿图22的VII-VII′线截取的截面图。

(附图标记说明)

10：显示装置 SUB：基板

1100：第一导电图案 1200：第二导电图案

1300：第二有源图案 1400：第三导电图案

1500：第四导电图案

具体实施方式

以下，参照所附附图，更详细地说明本发明的实施例。针对附图中相同的构成要件，使用相同的附图标记并省略针对相同构成要件的重复说明。

图1是示出根据本发明的实施例的显示装置的平面图，图2是示出包括在图1的显示装置中的像素电路以及有机发光二极管的一例的电路图。

参照图1以及图2，显示装置10可以包括显示区域DA、包围所述显示区域DA的非显示区域NDA、可弯曲的弯曲区域BA以及焊盘区域PA。

例如，在所述显示区域DA中可以配置有像素结构物PX，在所述非显示区域NDA中可以配置有用于驱动所述像素结构物PX的驱动部。例如，在所述焊盘区域PA中可以配置有焊盘部PD以及数据驱动部DDV，所述弯曲区域BA可以以虚拟弯曲轴为基准进行弯曲。

在所述显示区域DA中可以还配置有所述像素结构物PX以及与所述像素结构物PX连接的数据布线DL、栅极布线GL、发光控制布线EML以及驱动电压布线PL。

可以是，所述数据布线DL与所述数据驱动部DDV电连接，并沿第二方向D2延伸。所述数据布线DL可以从所述数据驱动部DDV接收数据电压DATA的提供而向所述像素电路PC提供所述数据电压DATA。

可以是，所述栅极布线GL与栅极驱动部GDV连接，并沿与所述第二方向D2交叉的第一方向D1延伸。所述栅极布线GL可以从所述栅极驱动部GDV接收栅极信号的提供而向所述像素电路PC提供所述栅极信号。

可以是，所述发光控制布线EML与发光驱动部EDV连接，并沿所述第一方向D1延伸。所述发光控制布线EML可以从所述发光驱动部EDV接收发光控制信号EM的提供而向所述像素电路PC提供所述发光控制信号EM。例如，所述发光控制信号EM的激活区间可以是所述显示装置10的发光区间，所述发光控制信号EM的非激活区间可以是所述显示装置10的非发光区间。

可以是，所述驱动电压布线PL与所述焊盘部PD连接，并沿所述第二方向D2延伸。所述驱动电压布线PL可以从所述焊盘部PD接收高电源电压ELVDD的提供而向像素电路PC提供所述高电源电压ELVDD。另一方面，低电源电压ELVSS可以共同地提供于有机发光二极管OLED的对电极(例如，阴极电极)。

所述驱动部可以包括所述栅极驱动部GDV、所述数据驱动部DDV、所述发光驱动部EDV以及所述焊盘部PD。另外，所述驱动部可以包括时序控制部，所述时序控制部可以控制所述栅极驱动部GDV、所述数据驱动部DDV、所述发光驱动部EDV以及所述焊盘部PD。

所述栅极驱动部GDV可以从所述焊盘部PD接收电压的提供而生成所述栅极信号。例如，所述栅极信号可以包括第一栅极信号GW、第二栅极信号GC、第三栅极信号GI以及第四栅极信号GB。

所述数据驱动部DDV可以生成与所述发光区间和所述非发光区间相对应的所述数据电压DATA。所述发光驱动部EDV可以从所述焊盘部PD接收电压的提供而生成所述发光控制信号EM。所述焊盘部PD可以与外部装置电连接而向所述栅极驱动部GDV、所述发光驱动部EDV、所述驱动电压布线PL分别提供电压。

另一方面，虽然在图1中示出了所述栅极驱动部GDV以及所述发光驱动部EDV分别配置在所述显示装置10的左侧以及右侧，但本发明不限于此。

另外，虽然在图1中示出了所述数据驱动部DDV安装在所述显示装置10的所述非显示区域NDA中，但本发明不限于此。例如，也可以是，所述数据驱动部DDV配置在单独的柔性印刷电路基板(flexible printed circuit board)，所述焊盘部PD与所述柔性印刷电路基板电连接。

所述像素电路PC可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、存储电容器CST以及升压电容器CBS。所述像素电路PC可以与所述有机发光二极管OLED电连接而向所述有机发光二极管OLED提供驱动电流。

所述有机发光二极管OLED可以包括第一端子(例如，阳极端子)以及第二端子(例如，阴极端子)，可以是，所述有机发光二极管OLED的所述第一端子以所述第六晶体管T6为媒介与所述第一晶体管T1连接而接收所述驱动电流的提供，所述第二端子接收所述低电源电压ELVSS的提供。所述有机发光二极管OLED可以生成与所述驱动电流相对应的亮度的光。

所述存储电容器CST可以包括第一端子以及第二端子。可以是，所述存储电容器CST的所述第一端子与所述第一晶体管T1连接，所述存储电容器CST的所述第二端子接收所述高电源电压ELVDD的提供。所述存储电容器CST可以在所述第一栅极信号GW的非激活区间期间保持所述第一晶体管T1的栅极端子的电压电平。

所述升压电容器CBS可以包括第一端子以及第二端子。可以是，所述升压电容器CBS的所述第一端子与所述存储电容器CST的第一端子连接，所述升压电容器CBS的所述第二端子接收所述第一栅极信号GW的提供。所述升压电容器CBS可以在所述第一栅极信号GW的提供被中断的时点使所述第一晶体管T1的所述栅极端子的电压上升，从而补偿所述栅极端子的电压下降。

所述第一晶体管T1可以包括栅极端子、第一端子(例如，源极端子)以及第二端子(例如，漏极端子)。所述第一晶体管T1的所述栅极端子可以与所述存储电容器CST的第一端子连接。所述第一晶体管T1的所述第一端子可以与所述第二晶体管T2连接而接收所述数据电压DATA的提供。所述第一晶体管T1的所述第二端子可以以所述第六晶体管T6为媒介与所述有机发光二极管OLED连接而提供所述驱动电流。所述第一晶体管T1可以基于所述栅极端子和所述第一端子之间的电压差生成所述驱动电流。例如，所述第一晶体管T1可以指称为驱动晶体管。

所述第二晶体管T2可以包括栅极端子、第一端子(例如，源极端子)以及第二端子(例如，漏极端子)。所述第二晶体管T2的所述栅极端子可以通过所述栅极布线GL接收所述第一栅极信号GW的提供。

所述第二晶体管T2可以响应所述第一栅极信号GW而导通或者截止。例如，可以是，当所述第二晶体管T2为PMOS晶体管时，所述第二晶体管T2在所述第一栅极信号GW具有正电压电平时截止，并在所述第一栅极信号GW具有负电压电平时导通。所述第二晶体管T2的所述第一端子可以通过所述数据布线DL接收所述数据电压DATA的提供。所述第二晶体管T2的所述第二端子可以在所述第二晶体管T2导通的区间期间，向所述第一晶体管T1的第一端子提供所述数据电压DATA。例如，所述第二晶体管T2可以指称为开关晶体管。

所述第三晶体管T3可以包括栅极端子、第一端子(例如，源极端子)以及第二端子(例如，漏极端子)。所述第三晶体管T3的所述栅极端子可以接收所述第二栅极信号GC的提供。所述第三晶体管T3的所述第一端子可以与所述第一晶体管T1的栅极端子连接。所述第三晶体管T3的所述第二端子可以与所述第一晶体管T1的第二端子连接。

所述第三晶体管T3可以响应所述第二栅极信号GC而导通或者截止。例如，可以是，当所述第三晶体管T3为NMOS晶体管时，所述第三晶体管T3在所述第二栅极信号GC具有正电压电平时导通，并在所述第二栅极信号GC具有负电压电平时截止。

在响应所述第二栅极信号GC而所述第三晶体管T3导通的区间期间，所述第三晶体管T3可以使所述第一晶体管T1二极管连接。由于所述第一晶体管T1是二极管连接，因此可以在所述第一晶体管T1的栅极端子和所述第一晶体管T1的第一端子之间产生所述第一晶体管T1的阈值电压程度的电压差。由此，可以是，在所述第一晶体管T1的栅极端子中，在所述第三晶体管T3导通的区间期间，在提供于所述第一晶体管T1的第一端子的所述数据电压DATA上加上所述电压差的电压提供于所述第一晶体管T1的栅极端子。因此，所述第三晶体管T3可以补偿所述第一晶体管T1的阈值电压。例如，所述第三晶体管T3可以指称为补偿晶体管。

所述第四晶体管T4可以包括栅极端子、第一端子(例如，源极端子)以及第二端子(例如，漏极端子)。所述第四晶体管T4的所述栅极端子可以接收所述第三栅极信号GI的提供。所述第四晶体管T4的所述第一端子可以接收栅极初始化电压VINT的提供。所述第四晶体管T4的所述第二端子可以与所述第一晶体管T1的栅极端子连接。

所述第四晶体管T4可以响应所述第三栅极信号GI而导通或者截止。例如，可以是，当所述第四晶体管T4为NMOS晶体管时，所述第四晶体管T4在所述第三栅极信号GI具有正电压电平时导通，并在所述第三栅极信号GI具有负电压电平时截止。

在所述第四晶体管T4响应所述第三栅极信号GI而导通的区间期间，所述栅极初始化电压VINT可以提供于所述第一晶体管T1的栅极端子。由此，所述第四晶体管T4可以使所述第一晶体管T1的栅极端子初始化为所述栅极初始化电压VINT。例如，所述第四晶体管T4可以指称为栅极初始化晶体管。

所述第五晶体管T5可以包括栅极端子、第一端子(例如，源极端子)以及第二端子(例如，漏极端子)。所述第五晶体管T5的所述栅极端子可以接收所述发光控制信号EM的提供。所述第五晶体管T5的所述第一端子可以接收所述高电源电压ELVDD的提供。所述第五晶体管T5的所述第二端子可以与所述第一晶体管T1的第一端子连接。若响应所述发光控制信号EM而所述第五晶体管T5导通，则所述第五晶体管T5可以将所述高电源电压ELVDD提供于所述第一晶体管T1。

所述第六晶体管T6可以包括栅极端子、第一端子(例如，源极端子)以及第二端子(例如，漏极端子)。所述第六晶体管T6的所述栅极端子可以接收所述发光控制信号EM的提供。所述第六晶体管T6的所述第一端子可以与所述第一晶体管T1的第二端子连接。所述第六晶体管T6的所述第二端子可以与所述有机发光二极管OLED的第一端子连接。若响应所述发光控制信号EM而所述第六晶体管T6导通，则所述第六晶体管T6可以将所述第一晶体管T1所生成的所述驱动电流提供于所述有机发光二极管OLED。

所述第七晶体管T7可以包括栅极端子、第一端子(例如，源极端子)以及第二端子(例如，漏极端子)。所述第七晶体管T7的所述栅极端子可以接收所述第四栅极信号GB的提供。所述第七晶体管T7的所述第一端子可以接收阳极初始化电压AINT的提供。所述第七晶体管T7的所述第二端子可以与所述有机发光二极管OLED的第一端子连接。若响应所述第四栅极信号GB而所述第七晶体管T7导通，则所述第七晶体管T7可以将所述阳极初始化电压AINT提供于所述有机发光二极管OLED。由此，所述第七晶体管T7可以使所述有机发光二极管OLED的第一端子初始化为所述阳极初始化电压AINT。例如，所述第七晶体管T7可以指称为阳极初始化晶体管。

另一方面，在图2中示出的所述像素电路PC的连接结构是示例性的，可以进行各种改变。例如，当所述像素电路PC不包括第三至第七晶体管T3、T4、T5、T6、T7以及升压电容器CBS时，所述像素电路PC中的构成要件之间的连接结构可以为了形成所述像素电路PC所包括的构成要件(即，第一晶体管T1、第二晶体管T2、存储电容器CST以及有机发光二极管OLED)之间的连接结构而进行改变。

图3至图9是示出包括在图1的显示装置中的像素结构物的一实施例的布局图。

参照图3，所述像素结构物PX可以包括基板SUB以及配置在所述基板SUB上的第一导电图案1100。所述第一导电图案1100可以包括第一有源图案1110以及栅极初始化电压布线1120。

所述基板SUB可以包括玻璃基板、石英基板、塑料基板等。在一实施例中，所述基板SUB可以包括塑料基板，由此所述显示装置10可以具有柔性特性。在此情况下，所述基板SUB可以具有至少一个有机膜层以及至少一个阻挡层交替层叠的结构。例如，所述有机膜层可以使用聚酰亚胺之类的有机物质形成，所述阻挡层可以使用无机物质形成。

在所述基板SUB上可以配置有缓冲层(例如，图10的BFR)。所述缓冲层可以防止金属原子或杂质从所述基板SUB扩散到所述第一导电图案1100的现象。另外，所述缓冲层可以在用于形成所述第一导电图案1100的结晶化工艺期间调整热量的提供速度而均匀地形成所述第一导电图案1100。

所述第一有源图案1110可以配置在所述缓冲层上。在一实施例中，所述第一有源图案1110可以包括硅半导体。例如，所述硅半导体可以包括非晶硅、多晶硅等。

在一实施例中，离子可以选择性地注入到所述第一有源图案1110。例如，可以是，当所述第一、第二、第五、第六、第七晶体管T1、T2、T5、T6、T7为PMOS晶体管时，所述第一有源图案1110可以包括被注入阳离子的源极区域和漏极区域以及不被注入所述阳离子的沟道区域。

所述栅极初始化电压布线1120可以向所述第一方向D1延伸。在一实施例中，所述栅极初始化电压布线1120可以向所述第四晶体管T4提供所述栅极初始化电压VINT。在另一实施例中，所述栅极初始化电压布线1120也可以配置在与所述第一有源图案1110不同的层中。

可以是，第一栅极绝缘层(例如，图10的GI1)覆盖所述第一导电图案1100，并配置在所述基板SUB上。所述第一栅极绝缘层可以包含绝缘物质。例如，所述第一栅极绝缘层可以包含硅氧化物、硅氮化物、钛氧化物、钽氧化物等。

参照图4，第二导电图案1200可以配置在所述第一栅极绝缘层上。所述第二导电图案1200可以包括第一下电极1210、第一栅极电极1220、第二下电极1230、第三栅极电极1240、发光控制布线1250、第二栅极电极1260以及阳极初始化电压布线1270。所述第一栅极电极1220可以包括第一部分1221以及与所述第一部分1221连接的第二部分1222。

所述第一下电极1210可以向所述第一方向D1延伸并配置为岛(island)形状。例如，所述第一下电极1210可以作为所述第四晶体管T4的下栅极电极发挥功能。例如，所述第一下电极1210可以与将要后述的第一信号布线(例如，图11的1520)接触。

所述第一栅极电极1220可以配置为岛形状。例如，所述第一部分1221可以作为所述升压电容器CBS的所述第二端子发挥功能，所述第二部分1222可以与所述第一有源图案1110的一部分一起构成所述第二晶体管T2。例如，所述第二部分1222可以与所述第一部分1221连接而作为所述第二晶体管T2的所述栅极端子发挥功能。例如，所述第二部分1222可以与将要后述的第三信号布线(例如，图12的1541)接触。

所述第二下电极1230可以向所述第一方向D1延伸并配置为岛形状。例如，所述第二下电极1230可以作为所述第三晶体管T3的下栅极电极发挥功能。例如，所述第二下电极1230可以与将要后述的第二信号布线(例如，图10的1550)接触。

所述第三栅极电极1240可以配置为岛形状。例如，所述第三栅极电极1240可以与所述第一有源图案1110的一部分一起构成所述第一晶体管T1。

所述发光控制布线1250可以向所述第一方向D1延伸。例如，所述发光控制布线1250可以与所述第一有源图案1110的一部分一起构成所述第五以及第六晶体管T5、T6。例如，所述发光控制信号EM可以提供于所述发光控制布线1250。

所述第二栅极电极1260可以配置为岛形状。例如，所述第二栅极电极1260可以与所述第一有源图案1110的一部分一起构成所述第七晶体管T7。例如，所述第二栅极电极1260可以与将要后述的第四信号布线(例如，图13的1542)接触。

所述阳极初始化电压布线1270可以向所述第一方向D1延伸。例如，所述阳极初始化电压布线1270可以隔开成不与所述第一有源图案1110重叠。所述阳极初始化电压布线1270可以向所述第七晶体管T7提供所述阳极初始化电压AINT。

例如，所述第二导电图案1200可以包含金属、合金、导电金属氧化物、透明导电物质等。例如，所述第二导电图案1200可以包含银(Ag)、含银的合金、钼(Mo)、含钼的合金、铝(Al)、含铝的合金、铝氮化物(AlN)、钨(W)、钨氮化物(WN)、铜(Cu)、镍(Ni)、铬(Cr)、铬氮化物(CrN)、钛(Ti)、钽(Ta)、铂(Pt)、钪(Sc)、铟锡氧化物(ITO)、铟锌氧化物(IZO)等。在一实施例中，所述第二导电图案1200可以为了确保工艺的可靠性而包含所述钼(Mo)、含所述钼的合金等。

可以是，第一层间绝缘层(例如，图10的ILD1)覆盖所述第二导电图案1200，并配置在所述第一栅极绝缘层上。所述第一层间绝缘层可以包含绝缘物质。

另一方面，所述第一、第二、第五、第六、第七晶体管T1、T2、T5、T6、T7可以与参照图2说明的第一、第二、第五、第六、第七晶体管T1、T2、T5、T6、T7实质上相同。另外，参照图2说明的栅极端子、第一端子以及第二端子可以与将要后述的导电图案实质上相对应。然而，对于这种对应关系不做详细说明，所述对应关系对于本发明所属技术领域中的通常的技术人员而言是显而易见的。

参照图5以及图6，第二有源图案1300可以配置在所述第一层间绝缘层上。在一实施例中，所述第二有源图案1300可以包括氧化物半导体。

例如，所述第二有源图案1300可以包括用于构成所述第三以及第四晶体管T3、T4的沟道区域、源极区域以及漏极区域。具体地，所述第二有源图案1300可以包括用于构成所述第四晶体管T4的沟道区域b、源极区域a以及漏极区域c。所述沟道区域b可以与所述第一下电极1210重叠。另外，所述第二有源图案1300可以包括用于构成所述第三晶体管T3的沟道区域e、源极区域f以及漏极区域d。所述沟道区域e可以与所述第二下电极1230重叠。

另外，在一实施例中，所述第二有源图案1300可以还包括可以作为所述升压电容器CBS的所述第一端子发挥功能的第三部分g。所述第三部分g可以与所述第一部分1221重叠。另外，所述第二有源图案1300可以包括可以作为所述存储电容器CST的所述第二端子发挥功能的第四部分h。所述第四部分h可以与所述第三栅极电极1240重叠。所述第四部分h可以与将要后述的高电源电压图案(例如，图14的1570)接触。由此，在无需进一步包括单独的金属层的情况下也可以形成所述升压电容器CBS以及所述存储电容器CST。

可以是，第二栅极绝缘层(例如，图10的GI2)覆盖所述第二有源图案1300，并配置在所述第一层间绝缘层上。所述第二栅极绝缘层可以包含绝缘物质。

参照图7，第三导电图案1400可以配置在所述第二栅极绝缘层上。所述第三导电图案1400可以包括第一上电极1410以及第二上电极1420。

所述第一上电极1410可以向所述第一方向D1延伸并配置为岛形状。例如，所述第一上电极1410可以作为所述第四晶体管T4的上栅极电极发挥功能。换句话说，所述第四晶体管T4可以具有双栅极(dual-gate)结构。例如，所述第一上电极1410可以与将要后述的第一信号布线(例如，图11的1520)接触。

所述第二上电极1420可以向所述第一方向D1延伸并配置为岛形状。例如，所述第二上电极1420可以作为所述第三晶体管T3的上栅极电极发挥功能。换句话说，所述第三晶体管T3可以具有双栅极结构。例如，所述第二上电极1420可以与将要后述的第二信号布线(例如，图10的1550)接触。

所述第三以及第四晶体管T3、T4分别具有双栅极结构，从而可以提高所述第三以及第四晶体管T3、T4各自的导通特性和/或截止特性。

例如，所述第三导电图案1400可以包含金属、合金、导电金属氧化物、透明导电物质等。例如，所述第三导电图案1400可以包含与所述第二导电图案1200相同的物质。在一实施例中，所述第二以及第三导电图案1200、1400可以为了确保工艺的可靠性而包含所述钼(Mo)、含所述钼的合金等。

可以是，第二层间绝缘层(例如，图10的ILD2)覆盖所述第三导电图案1400，并配置在所述第二栅极绝缘层上。所述第二层间绝缘层可以包含绝缘物质。

参照图8以及图9，第四导电图案1500可以包括栅极初始化电压连接布线1510、第一信号布线1520、第一焊盘1530、第三信号布线1541、第二信号布线1550、补偿连接图案1560、高电源电压图案1570、第二焊盘1580、第四信号布线1542以及阳极初始化电压连接布线1590。

所述栅极初始化电压连接布线1510可以使所述栅极初始化电压布线1120和所述第二有源图案1300电连接。通过所述栅极初始化电压连接布线1510，所述栅极初始化电压VINT可以传输到所述第一有源图案1110。

所述第一信号布线1520可以向所述第一方向D1延伸。例如，所述第三栅极信号GI可以提供于所述第一信号布线1520。在一实施例中，所述第一信号布线1520可以与所述第一下电极1210以及所述第一上电极1410接触。由此，提供于所述第一信号布线1520的所述第三栅极信号GI可以传输到所述第一下电极1210以及所述第一上电极1410。

所述第一焊盘1530可以将所述数据电压DATA传输于所述第一有源图案1110。例如，所述第一焊盘1530可以配置在所述第一有源图案1110和数据布线之间，并可以与所述第一有源图案1110以及所述数据布线接触。

所述第三信号布线1541可以向所述第一方向D1延伸。例如，所述第一栅极信号GW可以提供于所述第三信号布线1541。在一实施例中，所述第三信号布线1541可以与所述第一栅极电极1220的所述第二部分1222接触。由此，提供于所述第三信号布线1541的所述第一栅极信号GW可以传输到所述第二部分1222。

所述第二信号布线1550可以向所述第一方向D1延伸。例如，所述第二栅极信号GC可以提供于所述第二信号布线1550。在一实施例中，所述第二信号布线1550可以与所述第二下电极1230以及所述第二上电极1420接触。由此，所述第二栅极信号GC可以传输到所述第二下电极1230以及所述第二上电极1420。

所述补偿连接图案1560可以使所述第二有源图案1300和所述第一有源图案1110电连接。例如，所述第三晶体管T3的所述第二端子(例如，第三晶体管的漏极端子)可以通过所述补偿连接图案1560与所述第一晶体管T1的所述第二端子(例如，第一晶体管的漏极端子)连接。

所述高电源电压图案1570可以将所述高电源电压ELVDD传输于所述第二有源图案1300以及所述第一有源图案1110。例如，所述高电源电压图案1570可以在与所述第二有源图案1300重叠的一部分区域i中与所述第二有源图案1300接触。另外，所述高电源电压图案1570可以在与所述第一有源图案1110重叠的另一部分区域j中与所述第一有源图案1110接触。

所述第二焊盘1580可以向将要后述的有机发光二极管的第一电极(例如，图10的1710)提供所述驱动电流以及所述阳极初始化电压AINT。例如，所述第二焊盘1580可以配置在所述第一有源图案1110和所述第一电极之间，并可以与所述第一有源图案1110接触。

所述第四信号布线1542可以向所述第一方向D1延伸。例如，所述第四栅极信号GB可以提供于所述第四信号布线1542。在一实施例中，所述第四信号布线1542可以与所述第二栅极电极1260接触。由此，提供于所述第四信号布线1542的所述第四栅极信号GB可以传输到所述第二栅极电极1260。

所述阳极初始化电压连接布线1590可以使所述阳极初始化电压布线1270和所述第一有源图案1110电连接。通过所述阳极初始化电压连接布线1590，所述阳极初始化电压AINT可以传输到所述第一有源图案1110。

例如，所述第四导电图案1500可以包含金属、合金、导电金属氧化物、透明导电物质等。例如，所述第四导电图案1500可以包含银(Ag)、含银的合金、钼(Mo)、含钼的合金、铝(Al)、含铝的合金、铝氮化物(AlN)、钨(W)、钨氮化物(WN)、铜(Cu)、镍(Ni)、铬(Cr)、铬氮化物(CrN)、钛(Ti)、钽(Ta)、铂(Pt)、钪(Sc)、铟锡氧化物(ITO)、铟锌氧化物(IZO)等。在一实施例中，为了减少所述第四导电图案1500的电阻，所述第四导电图案1500可以包含所述铝(Al)。例如，所述第四导电图案1500可以具有钛(Ti)和铝(Al)交替排列的Ti/Al/Ti结构。

可以是，第一过孔绝缘层(例如，图10的VIA1)覆盖所述第四导电图案1500，并配置在所述第二层间绝缘层上。所述第一过孔绝缘层可以包含有机绝缘物质。例如，所述第一过孔绝缘层可以包含光致抗蚀剂、聚丙烯酸类树脂、聚酰亚胺类树脂、丙烯酸类树脂等。

另一方面，虽然未示出，但在所述第一过孔绝缘层上可以配置有数据布线(例如，图12的1610)和/或驱动电压布线(例如，图10的1620)。例如，所述数据布线可以与参照图1说明的数据布线DL相对应，所述驱动电压布线可以与参照图1说明的驱动电压布线PL相对应。

另外，可以是，第二过孔绝缘层(例如，图10的VIA2)覆盖所述数据布线以及所述驱动电压布线，并配置在所述第一过孔绝缘层上，在所述第二过孔绝缘层上可以配置有有机发光元件(例如，图10的1700)。

图10是沿图9的I-I′线截取的截面图。

参照图2、图9以及图10，像素结构物PX可以具有上述的基板SUB、缓冲层BFR、第一栅极绝缘层GI1、第二下电极1230、第一层间绝缘层ILD1、第二有源图案1300、第二栅极绝缘层GI2、第二上电极1420、第二层间绝缘层ILD2、第二信号布线1550、第一过孔绝缘层VIA1、驱动电压布线1620、第二过孔绝缘层VIA2、第一电极1710、发光层1720以及第二电极1730依次配置的结构。

如上所述，所述第二信号布线1550可以与所述第二下电极1230以及所述第二上电极1420接触。由此，提供于所述第二信号布线1550的所述第二栅极信号GC可以传输到所述第二下电极1230以及所述第二上电极1420。

在一实施例中，所述第二下电极1230以及所述第二上电极1420可以包含所述钼(Mo)、含所述钼的合金等，所述第二信号布线1550可以具有包含所述铝(Al)的Ti/Al/Ti结构。由此，所述第二信号布线1550的电阻可以小于所述第二下电极1230的电阻或者所述第二上电极1420的电阻。通过将传输所述第二栅极信号GC的布线实现为所述第二信号布线1550，可以提高所述第二栅极信号GC的传输速度，可以保持所述第二栅极信号GC的电压电平。

在一实施例中，所述第二有源图案1300的所述沟道区域e、所述第二下电极1230以及所述第二上电极1420可以彼此重叠。由此，所述第二有源图案1300、所述第二下电极1230以及所述第二上电极1420可以构成具有双栅极结构的所述第三晶体管T3。通过将所述第三晶体管T3实现为双栅极结构，可以提高所述第三晶体管T3的导通特性和/或截止特性。

图11是沿图9的II-II′线截取的截面图。

参照图2、图9以及图11，像素结构物PX可以具有上述的基板SUB、缓冲层BFR、第一栅极绝缘层GI1、第一下电极1210、第一层间绝缘层ILD1、第二有源图案1300、第二栅极绝缘层GI2、第一上电极1410、第二层间绝缘层ILD2、第一信号布线1520、第一过孔绝缘层VIA1、驱动电压布线1620、第二过孔绝缘层VIA2、第一电极1710、发光层1720以及第二电极1730依次配置的结构。

如上所述，所述第一信号布线1520可以与所述第一下电极1210以及所述第一上电极1410接触。由此，提供于所述第一信号布线1520的所述第三栅极信号GI可以传输到所述第一下电极1210以及所述第一上电极1410。

在一实施例中，所述第一下电极1210以及所述第一上电极1410可以包含所述钼(Mo)、含所述钼的合金等，所述第一信号布线1520可以具有包含所述铝(Al)的Ti/Al/Ti结构。由此，所述第一信号布线1520的电阻可以小于所述第一下电极1210的电阻或者所述第一上电极1410的电阻。通过将传输所述第三栅极信号GI的布线实现为所述第一信号布线1520，可以提高所述第三栅极信号GI的传输速度，可以保持所述第三栅极信号GI的电压电平。

在一实施例中，所述第二有源图案1300的所述沟道区域b、所述第一下电极1210以及所述第一上电极1410可以彼此重叠。由此，所述第二有源图案1300、所述第一下电极1210以及所述第一上电极1410可以构成具有双栅极结构的所述第四晶体管T4。通过将所述第四晶体管T4实现为双栅极结构，可以提高所述第四晶体管T4的导通特性和/或截止特性。

图12是沿图9的III-III′线截取的截面图。

参照图2、图9以及图12，像素结构物PX可以具有上述的基板SUB、缓冲层BFR、第一有源图案1110、第一栅极绝缘层GI1、第一栅极电极的第二部分1222、第一层间绝缘层ILD1、第二栅极绝缘层GI2、第二层间绝缘层ILD2、第三信号布线1541、第一过孔绝缘层VIA1、数据布线1610、第二过孔绝缘层VIA2、第一电极1710、发光层1720以及第二电极1730依次配置的结构。

如上所述，所述第三信号布线1541可以与所述第二部分1222接触。由此，提供于所述第三信号布线1541的所述第一栅极信号GW可以传输到所述第二部分1222。

在一实施例中，所述第二部分1222可以包含所述钼(Mo)、含所述钼的合金等，所述第三信号布线1541可以具有包含所述铝(Al)的Ti/Al/Ti结构。由此，所述第三信号布线1541的电阻可以小于所述第二部分1222的电阻。通过将传输所述第一栅极信号GW的布线实现为所述第三信号布线1541，可以提高所述第一栅极信号GW的传输速度，可以保持所述第一栅极信号GW的电压电平。

在一实施例中，所述第一有源图案1110以及所述第二部分1222可以彼此重叠。由此，所述第一有源图案1110以及所述第二部分1222可以构成所述第二晶体管T2。

图13是沿图9的IV-IV′线截取的截面图。

参照图2、图9以及图13，像素结构物PX可以具有上述的基板SUB、缓冲层BFR、第一栅极绝缘层GI1、第二栅极电极1260、第一层间绝缘层ILD1、第二栅极绝缘层GI2、第二层间绝缘层ILD2、第四信号布线1542、第一过孔绝缘层VIA1、第二过孔绝缘层VIA2、第一电极1710、发光层1720以及第二电极1730依次配置的结构。

如上所述，所述第四信号布线1542可以与所述第二栅极电极1260接触。由此，提供于所述第四信号布线1542的所述第四栅极信号GB可以传输到所述第二栅极电极1260。

在一实施例中，所述第二栅极电极1260可以包含所述钼(Mo)、含所述钼的合金等，所述第四信号布线1542可以具有包含所述铝(Al)的Ti/Al/Ti结构。由此，所述第四信号布线1542的电阻可以小于所述第二栅极电极1260的电阻。通过将传输所述第四栅极信号GB的布线实现为所述第四信号布线1542，可以提高所述第四栅极信号GB的传输速度，可以保持所述第四栅极信号GB的电压电平。

在一实施例中，所述第一有源图案1110以及所述第二栅极电极1260可以彼此重叠。由此，所述第一有源图案1110以及所述第二栅极电极1260可以构成所述第七晶体管T7。

图14是沿图9的V-V′线截取的截面图。

参照图2、图9以及图14，像素结构物PX可以具有上述的基板SUB、缓冲层BFR、第一栅极绝缘层GI1、第三栅极电极1240、第一层间绝缘层ILD1、第二有源图案1300、第二栅极绝缘层GI2、第二层间绝缘层ILD2、高电源电压图案1570、第一过孔绝缘层VIA1、驱动电压布线1620、第二过孔绝缘层VIA2、第一电极1710、发光层1720以及第二电极1730依次配置的结构。

如上所述，所述第二有源图案1300可以在所述第四部分h中与所述高电源电压图案1570接触，所述高电源电压图案1570可以与所述驱动电压布线1620接触。所述第二有源图案1300可以与所述驱动电压布线1620电连接而接收所述高电源电压ELVDD的提供。

在一实施例中，所述第二有源图案1300的所述第四部分h与所述第三栅极电极1240可以彼此重叠。由此，所述第二有源图案1300以及第三栅极电极1240可以构成所述存储电容器CST。所述显示装置10在无需进一步包括单独的金属层的情况下也可以形成所述存储电容器CST。

图15是示出包括在图1的显示装置中的像素结构物的另一实施例的截面图，图16是示出包括在图1的显示装置中的像素结构物的又另一实施例的截面图。

参照图15，像素结构物PX-2可以具有上述的基板SUB、缓冲层BFR、第一栅极绝缘层GI1、第二下电极1230-2、第一层间绝缘层ILD1、第二有源图案1300、第二栅极绝缘层GI2、第二上电极1420-2、第二层间绝缘层ILD2、第二信号布线1550-2、第一过孔绝缘层VIA1、驱动电压布线1620、第二过孔绝缘层VIA2、第一电极1710、发光层1720以及第二电极1730依次配置的结构。然而，除了第二下电极1230-2、第二上电极1420-2以及第二信号布线1550-2的接触关系之外，像素结构物PX-2与参照图10说明的像素结构物PX实质上相同，因此以下针对第二下电极1230-2、第二上电极1420-2以及第二信号布线1550-2的接触关系进行仔细说明。

所述第二信号布线1550-2可以与所述第二上电极1420-2接触，所述第二上电极1420-2可以与所述第二下电极1230-2接触。由此，提供于所述第二信号布线1550-2的所述第二栅极信号GC可以传输到所述第二下电极1230-2以及所述第二上电极1420-2。

参照图16，像素结构物PX-3可以具有上述的基板SUB、缓冲层BFR、第一栅极绝缘层GI1、第二下电极1230-3、第一层间绝缘层ILD1、第二有源图案1300、第二栅极绝缘层GI2、第二上电极1420-3、第二层间绝缘层ILD2、第二信号布线1550-3、第一过孔绝缘层VIA1、驱动电压布线1620、第二过孔绝缘层VIA2、第一电极1710、发光层1720以及第二电极1730依次配置的结构。然而，除了第二下电极1230-3、第二上电极1420-3以及第二信号布线1550-3的接触关系之外，像素结构物PX-3与参照图10说明的像素结构物PX实质上相同，因此以下针对第二下电极1230-3、第二上电极1420-3以及第二信号布线1550-3的接触关系进行仔细说明。

所述第二信号布线1550-3可以与所述第二下电极1230-3接触，所述第二上电极1420-3可以与所述第二下电极1230-3接触。由此，提供于所述第二信号布线1550-3的所述第二栅极信号GC可以传输到所述第二下电极1230-3以及所述第二上电极1420-3。

图17至图22是示出包括在图1的显示装置中的像素结构物的又另一实施例的布局图。

参照图17，像素结构物PX-4可以包括基板SUB以及配置在所述基板SUB上的第一导电图案2100。所述第一导电图案2100可以包括第一有源图案2110、栅极初始化电压布线2120、第一下电极2130以及第二下电极2140。

所述基板SUB可以包括玻璃基板、石英基板、塑料基板等。在一实施例中，所述基板SUB可以包括塑料基板，由此，所述显示装置10可以具有柔性特性。在此情况下，所述基板SUB可以具有至少一个有机膜层以及至少一个阻挡层交替层叠的结构。例如，所述有机膜层可以使用聚酰亚胺之类的有机物质形成，所述阻挡层可以使用无机物质形成。

在所述基板SUB上可以配置有缓冲层(例如，图23的BFR)。所述缓冲层可以防止金属原子或杂质从所述基板SUB扩散到所述第一导电图案2100的现象。另外，所述缓冲层可以在用于形成所述第一导电图案2100的结晶工艺期间调整热量的提供速度而均匀地形成所述第一导电图案2100。

所述第一有源图案2110可以配置在所述缓冲层上。在一实施例中，所述第一有源图案2110可以包括硅半导体。例如，所述硅半导体可以包括非晶硅、多晶硅等。

在一实施例中，离子可以选择性地注入到所述第一有源图案2110。例如，当所述第一、第二、第五、第六、第七晶体管T1、T2、T5、T6、T7为所述PMOS晶体管时，所述第一有源图案2110可以包括被注入所述阳离子的源极区域和漏极区域以及不被注入所述阳离子的沟道区域。

所述栅极初始化电压布线2120可以向所述第一方向D1延伸。在一实施例中，所述栅极初始化电压布线2120可以向所述第四晶体管T4提供所述栅极初始化电压VINT。在另一实施例中，所述栅极初始化电压布线2120也可以配置在所述第一有源图案2110上。

所述第一下电极2130可以向所述第一方向D1延伸并配置为岛(island)形状。例如，所述第一下电极2130可以作为所述第四晶体管T4的下栅极电极发挥功能。例如，所述第一下电极2130可以与将要后述的第一信号布线(例如，图24的2520)接触。

所述第二下电极2140可以向所述第一方向D1延伸并配置为岛形状。例如，所述第二下电极2140可以作为所述第三晶体管T3的下栅极电极发挥功能。例如，所述第二下电极2140可以与将要后述的第二信号布线(例如，图23的2550)接触。

可以是，第一栅极绝缘层(例如，图23的GI1)覆盖所述第一导电图案2100，并配置在所述基板SUB上。所述第一栅极绝缘层可以包含绝缘物质。例如，所述第一栅极绝缘层可以包含硅氧化物、硅氮化物、钛氧化物、钽氧化物等。

参照图18，第二导电图案2200可以配置在所述第一栅极绝缘层上。所述第二导电图案2200可以包括第一栅极电极2220、第三栅极电极2240、发光控制布线2250、第二栅极电极2260以及阳极初始化电压布线2270。所述第一栅极电极2220可以包括第一部分2221以及与所述第一部分2221连接的第二部分2222。

所述第一栅极电极2220可以配置为岛形状。例如，所述第一部分2221可以作为所述升压电容器CBS的所述第二端子发挥功能，所述第二部分2222可以与所述第一有源图案2110的一部分一起构成所述第二晶体管T2。例如，所述第二部分2222可以与所述第一部分2221连接而作为所述第二晶体管T2的所述栅极端子发挥功能。

所述第三栅极电极2240可以配置为岛形状。例如，所述第三栅极电极2240可以与所述第一有源图案2110的一部分一起构成所述第一晶体管T1。

所述发光控制布线2250可以向所述第一方向D1延伸。例如，所述发光控制布线2250可以与所述第一有源图案2110的一部分一起构成所述第五以及第六晶体管T5、T6。例如，所述发光控制信号EM可以提供于所述发光控制布线2250。

所述第二栅极电极2260可以配置为岛形状。例如，所述第二栅极电极2260可以与所述第一有源图案2110的一部分一起构成所述第七晶体管T7。

所述阳极初始化电压布线2270可以向所述第一方向D1延伸。例如，所述阳极初始化电压布线2270可以隔开成不与所述第一有源图案2110重叠。所述阳极初始化电压布线2270可以向所述第七晶体管T7提供所述阳极初始化电压AINT。

例如，所述第二导电图案2200可以包含金属、合金、导电金属氧化物、透明导电物质等。例如，所述第二导电图案2200可以包含银(Ag)、含银的合金、钼(Mo)、含钼的合金、铝(Al)、含铝的合金、铝氮化物(AlN)、钨(W)、钨氮化物(WN)、铜(Cu)、镍(Ni)、铬(Cr)、铬氮化物(CrN)、钛(Ti)、钽(Ta)、铂(Pt)、钪(Sc)、铟锡氧化物(ITO)、铟锌氧化物(IZO)等。在一实施例中，所述第二导电图案2200可以为了确保工艺的可靠性而包含所述钼(Mo)、含所述钼的合金等。

可以是，第一层间绝缘层(例如，图23的ILD1)覆盖所述第二导电图案2200，并配置在所述第一栅极绝缘层上。所述第一层间绝缘层可以包含绝缘物质。

参照图19，第二有源图案2300可以配置在所述第一层间绝缘层上。在一实施例中，所述第二有源图案2300可以包括氧化物半导体。例如，所述第二有源图案2300可以与参照图5说明的第二有源图案1300实质上相同。

可以是，第二栅极绝缘层(例如，图23的GI2)覆盖所述第二有源图案2300，并配置在所述第一层间绝缘层上。所述第二栅极绝缘层可以包含绝缘物质。

参照图20，第三导电图案2400可以配置在所述第二栅极绝缘层上。所述第三导电图案2400可以包括第一上电极2410以及第二上电极2420。

所述第一上电极2410可以向所述第一方向D1延伸并配置为岛形状。例如，所述第一上电极2410可以作为所述第四晶体管T4的上栅极电极发挥功能。换句话说，所述第四晶体管T4可以具有双栅极结构。例如，所述第一上电极2410可以与将要后述的第一信号布线(例如，图24的2520)接触。

所述第二上电极2420可以向所述第一方向D1延伸并配置为岛形状。例如，所述第二上电极2420可以作为所述第三晶体管T3的上栅极电极发挥功能。换句话说，所述第三晶体管T3可以具有双栅极结构。例如，所述第二上电极2420可以与将要后述的第二信号布线(例如，图23的2550)接触。

所述第三以及第四晶体管T3、T4分别具有双栅极结构，从而可以提高所述第三以及第四晶体管T3、T4各自的导通特性和/或截止特性。

例如，所述第三导电图案2400可以包含金属、合金、导电金属氧化物、透明导电物质等。例如，所述第三导电图案2400可以包含与所述第二导电图案2200相同的物质。在一实施例中，所述第二以及第三导电图案2200、2400可以为了确保工艺的可靠性而包含所述钼(Mo)、含所述钼的合金等。

可以是，第二层间绝缘层(例如，图23的ILD2)覆盖所述第三导电图案2400，并配置在所述第二栅极绝缘层上。所述第二层间绝缘层可以包含绝缘物质。

参照图21以及图22，第四导电图案2500可以包括栅极初始化电压连接布线2510、第一信号布线2520、第一焊盘2530、第三信号布线2541、第二信号布线2550、补偿连接图案2560、高电源电压图案2570、第二焊盘2580、第四信号布线2542以及阳极初始化电压连接布线2590。

所述栅极初始化电压连接布线2510可以使所述栅极初始化电压布线2120和所述第二有源图案2300电连接。通过所述栅极初始化电压连接布线2510，所述栅极初始化电压VINT可以传输到所述第一有源图案2110。

所述第一信号布线2520可以向所述第一方向D1延伸。例如，所述第三栅极信号GI可以提供于所述第一信号布线2520。在一实施例中，所述第一信号布线2520可以与所述第一下电极2130以及所述第一上电极2410接触。由此，提供于所述第一信号布线2520的所述第三栅极信号GI可以传输到所述第一下电极2130以及所述第一上电极2410。

所述第一焊盘2530可以将所述数据电压DATA传输于所述第一有源图案2110。例如，所述第一焊盘2530可以配置在所述第一有源图案2110和数据布线之间，并可以与所述第一有源图案2110以及所述数据布线接触。

所述第三信号布线2541可以向所述第一方向D1延伸。例如，所述第一栅极信号GW可以提供于所述第三信号布线2541。在一实施例中，所述第三信号布线2541可以与所述第一栅极电极2220的所述第二部分2222接触。由此，提供于所述第三信号布线2541的所述第一栅极信号GW可以传输到所述第二部分2222。

所述第二信号布线2550可以向所述第一方向D1延伸。例如，所述第二栅极信号GC可以提供于所述第二信号布线2550。在一实施例中，所述第二信号布线2550可以与所述第二下电极2140以及所述第二上电极2420接触。由此，所述第二栅极信号GC可以传输到所述第二下电极2140以及所述第二上电极2420。

所述补偿连接图案2560可以使所述第二有源图案2300和所述第一有源图案2110电连接。例如，所述第三晶体管T3的所述第二端子(例如，第三晶体管的漏极端子)可以通过所述补偿连接图案2560与所述第一晶体管T1的所述第二端子(例如，第一晶体管的漏极端子)连接。

所述高电源电压图案2570可以将所述高电源电压ELVDD传输于所述第二有源图案2300以及所述第一有源图案2110。

所述第二焊盘2580可以向将要后述的有机发光二极管的第一电极(例如，图23的2710)提供所述驱动电流以及所述阳极初始化电压AINT。例如，所述第二焊盘2580可以配置在所述第一有源图案2110和所述第一电极之间，并可以与所述第一有源图案2110接触。

所述第四信号布线2542可以向所述第一方向D1延伸。例如，所述第四栅极信号GB可以提供于所述第四信号布线2542。在一实施例中，所述第四信号布线2542可以与所述第二栅极电极2260接触。由此，提供于所述第四信号布线2542的所述第四栅极信号GB可以传输到所述第二栅极电极2260。

所述阳极初始化电压连接布线2590可以使所述阳极初始化电压布线2270和所述第一有源图案2110电连接。通过所述阳极初始化电压连接布线2590，所述阳极初始化电压AINT可以传输到所述第一有源图案2110。

例如，所述第四导电图案2500可以包含金属、合金、导电金属氧化物、透明导电物质等。例如，所述第四导电图案2500可以包含银(Ag)、含银的合金、钼(Mo)、含钼的合金、铝(Al)、含铝的合金、铝氮化物(AlN)、钨(W)、钨氮化物(WN)、铜(Cu)、镍(Ni)、铬(Cr)、铬氮化物(CrN)、钛(Ti)、钽(Ta)、铂(Pt)、钪(Sc)、铟锡氧化物(ITO)、铟锌氧化物(IZO)等。在一实施例中，为了减少所述第四导电图案2500的电阻，所述第四导电图案2500可以包含所述铝(Al)，例如可以具有钛(Ti)和铝(Al)交替排列的Ti/Al/Ti结构。

可以是，第一过孔绝缘层(例如，图23的VIA1)覆盖所述第四导电图案2500，并配置在所述第二层间绝缘层上。所述第一过孔绝缘层可以包含有机绝缘物质。例如，所述第一过孔绝缘层可以包含光致抗蚀剂、聚丙烯酸类树脂、聚酰亚胺类树脂、丙烯酸类树脂等。

另一方面，虽然未图示，但在所述第一过孔绝缘层上可以配置有数据布线和/或驱动电压布线(例如，图23的2620)。例如，所述数据布线可以与参照图1说明的数据布线DL相对应，所述驱动电压布线可以与参照图1说明的驱动电压布线PL相对应。

另外，可以是，第二过孔绝缘层(例如，图23的VIA2)覆盖所述数据布线以及所述驱动电压布线，并配置在所述第一过孔绝缘层上，在所述第二过孔绝缘层上可以配置有有机发光元件(例如，图23的2700)。

图23是沿图22的VI-VI′线截取的截面图。

参照图2、图22以及图23，像素结构物PX-4可以具有上述的基板SUB、缓冲层BFR、第一栅极绝缘层GI1、第二下电极2140、第一层间绝缘层ILD1、第二有源图案2300、第二栅极绝缘层GI2、第二上电极2420、第二层间绝缘层ILD2、第二信号布线2550、第一过孔绝缘层VIA1、驱动电压布线2620、第二过孔绝缘层VIA2、第一电极2710、发光层2720以及第二电极2730依次配置的结构。

如上所述，所述第二信号布线2550可以与所述第二下电极2140以及所述第二上电极2420接触。由此，提供于所述第二信号布线2550的所述第二栅极信号GC可以传输到所述第二下电极2140以及所述第二上电极2420。

在一实施例中，所述第二上电极2420可以包含所述钼(Mo)、含所述钼的合金等，所述第二信号布线2550可以具有包含所述铝(Al)的Ti/Al/Ti结构。由此，所述第二信号布线2550的电阻可以小于所述第二上电极2420的电阻。通过将传输所述第二栅极信号GC的布线实现为所述第二信号布线2550，可以提高所述第二栅极信号GC的传输速度，可以保持所述第二栅极信号GC的电压电平。

在一实施例中，所述第二有源图案2300、所述第二下电极2140以及所述第二上电极2420可以彼此重叠。由此，所述第二有源图案2300、所述第二下电极2140以及所述第二上电极2420可以构成具有双栅极结构的所述第三晶体管T3。通过将所述第三晶体管T3实现为双栅极结构，可以提高所述第三晶体管T3的导通特性和/或截止特性。

图24是沿图22的VII-VII′线截取的截面图。

参照图2、图22以及图24，像素结构物PX-4可以具有上述的基板SUB、缓冲层BFR、第一栅极绝缘层GI1、第一下电极2130、第一层间绝缘层ILD1、第二有源图案2300、第二栅极绝缘层GI2、第一上电极2410、第二层间绝缘层ILD2、第一信号布线2520、第一过孔绝缘层VIA1、驱动电压布线2620、第二过孔绝缘层VIA2、第一电极2710、发光层2720以及第二电极2730依次配置的结构。

如上所述，所述第一信号布线2520可以与所述第一下电极2130以及所述第一上电极2410接触。由此，提供于所述第一信号布线2520的所述第三栅极信号GI可以传输到所述第一下电极2130以及所述第一上电极2410。

在一实施例中，所述第一上电极2410可以包含所述钼(Mo)、含所述钼的合金等，所述第一信号布线2520可以具有包含所述铝(Al)的Ti/Al/Ti结构。由此，所述第一信号布线2520的电阻可以小于所述第一上电极2410的电阻。通过将传输所述第三栅极信号GI的布线实现为所述第一信号布线2520，可以提高所述第三栅极信号GI的传输速度，可以保持所述第三栅极信号GI的电压电平。

在一实施例中，所述第二有源图案2300、所述第一下电极2130以及所述第一上电极2410可以彼此重叠。由此，所述第二有源图案2300、所述第一下电极2130以及所述第一上电极2410可以构成具有双栅极结构的所述第四晶体管T4。通过将所述第四晶体管T4实现为双栅极结构，可以提高所述第四晶体管T4的导通特性和/或截止特性。

在上文中，虽然参照本发明的示例性实施例进行了说明，但在所属技术领域中具有通常知识的人会理解，在不脱离权利要求书中记载的本发明的构思和领域的范围内可以对本发明进行各种修改及变更。

(产业可利用性)

本发明可以适用于显示装置以及包括其的电子设备。例如，本发明可以适用于高分辨率智能电话、手机、智能平板、智能手表、平板电脑、车辆用导航系统、电视、计算机显示器、笔记本电脑等。

Claims (10)

1.一种显示装置，其特征在于，包括：

基板；

第一有源图案，配置在所述基板上；

第二有源图案，配置在所述第一有源图案上；

第一上电极，配置在所述第二有源图案上，并具有岛形状；以及

第一信号布线，配置在所述第一上电极上，并与所述第一上电极电连接，并且具有比所述第一上电极的电阻小的电阻。

2.根据权利要求1所述的显示装置，其特征在于，

所述显示装置还包括：

第一下电极，配置在所述第一有源图案和所述第二有源图案之间，并具有岛形状，

所述第一信号布线与所述第一下电极电连接。

3.根据权利要求2所述的显示装置，其特征在于，

所述第一信号布线与所述第一下电极以及所述第一上电极接触。

4.根据权利要求2所述的显示装置，其特征在于，

所述第一信号布线与所述第一上电极接触。

5.根据权利要求4所述的显示装置，其特征在于，

所述第一上电极与所述第一下电极接触。

6.根据权利要求2所述的显示装置，其特征在于，

所述第一信号布线与所述第一下电极接触。

7.根据权利要求6所述的显示装置，其特征在于，

所述第一下电极与所述第一上电极接触。

8.根据权利要求1所述的显示装置，其特征在于，

所述显示装置还包括：

第一下电极，配置在与所述第一有源图案相同的层中，并具有岛形状，

所述第一信号布线与所述第一下电极以及所述第一上电极接触。

9.根据权利要求1所述的显示装置，其特征在于，

所述第一上电极和所述第一信号布线包含彼此不同的金属物质。

10.根据权利要求1所述的显示装置，其特征在于，

所述第一有源图案包括多晶硅，

所述第二有源图案包括氧化物半导体。

Images